JP6545692B2 - バッファ回路および方法 - Google Patents
バッファ回路および方法 Download PDFInfo
- Publication number
- JP6545692B2 JP6545692B2 JP2016548633A JP2016548633A JP6545692B2 JP 6545692 B2 JP6545692 B2 JP 6545692B2 JP 2016548633 A JP2016548633 A JP 2016548633A JP 2016548633 A JP2016548633 A JP 2016548633A JP 6545692 B2 JP6545692 B2 JP 6545692B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- voltage
- shift circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 16
- 239000000872 buffer Substances 0.000 title description 161
- 230000007423 decrease Effects 0.000 claims description 21
- 230000003044 adaptive effect Effects 0.000 claims description 19
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 101000836337 Homo sapiens Probable helicase senataxin Proteins 0.000 description 2
- 102100027178 Probable helicase senataxin Human genes 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/618—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series and in parallel with the load as final control devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
- H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
本出願は、あらゆる目的のためにそのすべての内容が参照により本明細書に組み込まれている、2014年2月3日に出願された米国非仮出願第14/171,538号の優先権を主張する。
101 増幅器
102 バッファ回路
103 処理回路、負荷回路
104 誤差増幅器
106 外部負荷
110 バッファ回路
200 バッファ回路
202 電圧シフト回路、電圧シフタ
502A 電圧シフト回路
502B 電圧シフト回路
701 バッファ回路
702 電圧シフト回路、電圧シフタ
M1 トランジスタ
M2 トランジスタ
M1A-B トランジスタ
M2A-B トランジスタ
M2B トランジスタ
M3A-B トランジスタ
M3B トランジスタ
M5A トランジスタ
M6B-D トランジスタ
M8A-B トランジスタ
M9A-B トランジスタ
M10A-B トランジスタ
M11A-B トランジスタ
Mp パストランジスタ
MSEN1 LDO出力電流検知トランジスタ
Q1 トランジスタ
RB 抵抗器
R1 抵抗器
R2 抵抗器
Claims (14)
- レギュレータの出力電圧に対応するフィードバック電圧を基準電圧と比較し、かつ誤差電圧を出力するように構成される誤差増幅器と、
制御端子と、第1の電流ソースおよび適応バイアス電流ソースに接続される第1の端子と、第2の電流ソースに接続される第2の端子とを有し、かつ第1の極性である第1のトランジスタであって、前記第1のトランジスタの前記制御端子は入力信号として前記誤差電圧を受信する、第1のトランジスタと、
制御端子と、第1の端子と、第2の端子とを有し、かつ第2の極性である第2のトランジスタであって、前記第2のトランジスタの前記制御端子は前記第1のトランジスタの前記第2の端子に接続される、第2のトランジスタと、
前記第1のトランジスタの前記第1の端子に接続される第1の端子と、前記第2のトランジスタの前記第1の端子に接続される第2の端子とを有する電圧シフト回路であって、前記電圧シフト回路の前記第2の端子からの電流が増加するにつれて、前記電圧シフト回路の前記第1の端子と前記電圧シフト回路の前記第2の端子との間の電圧が増加する、電圧シフト回路と、
制御端子と、第1の端子と、第2の端子とを有するパストランジスタであって、前記パストランジスタの前記制御端子は前記第2のトランジスタの前記第1の端子に接続され、前記適応バイアス電流ソースは、前記パストランジスタの前記第2の端子に流れる電流に比例する前記電圧シフト回路への電流を生成し、前記電圧シフト回路の前記第2の端子は、前記パストランジスタの前記第2の端子における前記レギュレータの前記出力電圧を調整するように、前記パストランジスタの前記制御端子を駆動する、パストランジスタと
を備える、回路。 - 前記第1のトランジスタは、ゲートと、ソースと、ドレインとを有するMOSトランジスタを備え、前記第1のトランジスタの前記ゲートは前記入力信号を受信し、
前記第2のトランジスタは、ベースと、エミッタと、コレクタとを有するバイポーラトランジスタを備え、前記バイポーラトランジスタの前記ベースはMOSトランジスタの前記ドレインに結合され、
前記電圧シフト回路の前記第1の端子は前記第1のトランジスタの前記ソースに結合され、前記電圧シフト回路の前記第2の端子は前記バイポーラトランジスタの前記コレクタに結合される、
請求項1に記載の回路。 - 前記電圧シフト回路は、前記第1のトランジスタの前記第1の端子に結合される第1の端子と、前記第2のトランジスタの前記第1の端子に結合される第2の端子とを有する抵抗器を備える、請求項1に記載の回路。
- 前記第1のトランジスタは、ゲートと、ソースと、ドレインとを有するMOSトランジスタを備え、前記第1のトランジスタの前記ゲートは前記入力信号を受信し、
前記第2のトランジスタは、ベースと、エミッタと、コレクタとを有するバイポーラトランジスタを備え、前記バイポーラトランジスタの前記ベースはMOSトランジスタの前記ドレインに結合され、
前記抵抗器の前記第1の端子は前記MOSトランジスタの前記ソースに結合され、前記抵抗器の前記第2の端子は前記バイポーラトランジスタの前記コレクタに結合される、
請求項3に記載の回路。 - 前記電圧シフト回路は、制御端子と、第1の端子と、第2の端子とを有する第3のトランジスタを備え、前記第3のトランジスタの前記制御端子は前記第1のトランジスタの前記制御端子に結合され、前記第3のトランジスタの前記第1の端子は前記第1のトランジスタの前記第1の端子に結合され、前記第3のトランジスタの前記第2の端子は前記第2のトランジスタの前記第1の端子に結合される、請求項1に記載の回路。
- 前記第1のトランジスタは、ゲートと、ソースと、ドレインとを有するMOSトランジスタを備え、前記第1のトランジスタの前記ゲートは前記入力信号を受信し、
前記第2のトランジスタは、ベースと、エミッタと、コレクタとを有するバイポーラトランジスタを備え、前記バイポーラトランジスタの前記ベースはMOSトランジスタの前記ドレインに結合され、
前記第3のトランジスタの前記第1の端子は前記MOSトランジスタの前記ソースに結合され、前記第3のトランジスタの前記第2の端子は前記バイポーラトランジスタの前記コレクタに結合される、
請求項5に記載の回路。 - 前記第3のトランジスタはネイティブMOSトランジスタである、請求項5に記載の回路。
- 前記電圧シフト回路の前記第1の端子と前記電圧シフト回路の前記第2の端子との間の前記電圧は、前記電圧シフト回路に流れる前記電流が増加するにつれて増加し、
前記電圧シフト回路の前記第1の端子と前記電圧シフト回路の前記第2の端子との間の前記電圧は、前記電圧シフト回路に流れる前記電流が減少するにつれて減少する、
請求項1に記載の回路。 - 誤差増幅器において、誤差電圧を出力するようにレギュレータの出力電圧に対応するフィードバック電圧を基準電圧と比較するステップと、
第1のトランジスタの制御端子において入力信号として前記誤差電圧を受信するステップであって、前記第1のトランジスタは、制御端子と、第1の電流ソースおよび適応バイアス電流ソースに接続される第1の端子と、第2の電流ソースに接続される第2の端子とを有し、かつ第1の極性である、ステップと、
前記第1のトランジスタの前記第2の端子からの電流を第2のトランジスタの制御端子に結合するステップであって、前記第2のトランジスタは、制御端子と、第1の端子と、第2の端子とを有し、かつ第2の極性である、ステップと、
電圧シフト回路において電流を生成するステップであって、前記電圧シフト回路は、前記第1のトランジスタの前記第1の端子に接続される第1の端子と、前記第2のトランジスタの前記第1の端子に接続される第2の端子とを有する、ステップと、
前記電圧シフト回路の前記第1の端子と前記電圧シフト回路の前記第2の端子との間の前記第1のトランジスタの前記第1の端子における電圧をシフトするステップであって、前記電圧シフト回路の前記第2の端子における電圧は、前記電圧シフト回路の前記出力からの電流が増加するにつれて減少する、ステップと、
パストランジスタの第2の端子において前記出力電圧を調整するステップであって、前記パストランジスタは、制御端子と、第1の端子とをさらに含み、前記パストランジスタの前記制御端子は前記第2のトランジスタの前記第1の端子に接続され、前記適応バイアス電流ソースは、前記パストランジスタの前記第2の端子に流れる電流に比例する前記電圧シフト回路への電流を生成し、前記電圧シフト回路の前記第2の端子は、前記レギュレータの前記出力電圧を調整するように、前記パストランジスタの前記制御端子を駆動する、ステップと
を含む、方法。 - 前記電圧シフト回路は、制御端子と、第1の端子と、第2の端子とを有する第3のトランジスタを備え、前記第3のトランジスタの前記制御端子は前記第1のトランジスタの前記制御端子に結合され、前記第3のトランジスタの前記第1の端子は前記第1のトランジスタの前記第1の端子に結合され、前記第3のトランジスタの前記第2の端子は前記第2のトランジスタの前記第1の端子に結合される、請求項9に記載の方法。
- 前記第3のトランジスタはネイティブMOSトランジスタである、請求項10に記載の方法。
- 前記パストランジスタの前記第2の端子からの電流に比例する電流を、前記電圧シフト回路の前記第1の端子に結合するステップをさらに含み、前記電圧シフト回路の前記第2の端子のおける前記電圧は、前記パストランジスタの前記第2の端子からの前記電流が増加するにつれて減少する、請求項9に記載の方法。
- 前記電圧シフト回路の前記第1の端子と前記電圧シフト回路の前記第2の端子との間の前記電圧は、前記電圧シフト回路に流れる前記電流が増加するにつれて増加し、
前記電圧シフト回路の前記第1の端子と前記電圧シフト回路の前記第2の端子との間の前記電圧は、前記電圧シフト回路に流れる前記電流が減少するにつれて減少する、
請求項9に記載の方法。 - 前記第1のトランジスタは、ゲートと、ソースと、ドレインとを有するMOSトランジスタを備え、前記第1のトランジスタの前記ゲートは前記入力信号を受信し、
前記第2のトランジスタは、ベースと、エミッタと、コレクタとを有するバイポーラトランジスタを備え、前記バイポーラトランジスタの前記ベースはMOSトランジスタの前記ドレインに結合され、
前記電圧シフト回路の前記第1の端子は前記第1のトランジスタの前記ソースに結合され、前記電圧シフト回路の前記第2の端子は前記バイポーラトランジスタの前記コレクタに結合される、
請求項9に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/171,538 | 2014-02-03 | ||
US14/171,538 US9354649B2 (en) | 2014-02-03 | 2014-02-03 | Buffer circuit for a LDO regulator |
PCT/US2015/014253 WO2015117130A1 (en) | 2014-02-03 | 2015-02-03 | Buffer circuits and methods |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017506032A JP2017506032A (ja) | 2017-02-23 |
JP2017506032A5 JP2017506032A5 (ja) | 2018-03-01 |
JP6545692B2 true JP6545692B2 (ja) | 2019-07-17 |
Family
ID=52463240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016548633A Active JP6545692B2 (ja) | 2014-02-03 | 2015-02-03 | バッファ回路および方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9354649B2 (ja) |
EP (1) | EP3103196B1 (ja) |
JP (1) | JP6545692B2 (ja) |
KR (1) | KR102277392B1 (ja) |
CN (1) | CN105940609B (ja) |
WO (1) | WO2015117130A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9354649B2 (en) * | 2014-02-03 | 2016-05-31 | Qualcomm, Incorporated | Buffer circuit for a LDO regulator |
US9893728B2 (en) * | 2015-06-09 | 2018-02-13 | Mediatek Inc. | Wideband highly-linear low output impedance D2S buffer circuit |
GB2557222A (en) * | 2016-11-30 | 2018-06-20 | Nordic Semiconductor Asa | Voltage regulator |
US10013010B1 (en) * | 2017-01-05 | 2018-07-03 | Qualcomm Incorporated | Voltage droop mitigation circuit for power supply network |
US10256813B2 (en) * | 2017-04-26 | 2019-04-09 | Qualcomm Incorporated | Fast transient high-side gate driving circuit |
CN108153372A (zh) * | 2018-01-10 | 2018-06-12 | 德淮半导体有限公司 | 调节器 |
WO2020090551A1 (ja) * | 2018-10-31 | 2020-05-07 | ローム株式会社 | リニア電源回路 |
US10359796B1 (en) * | 2018-12-17 | 2019-07-23 | Novatek Microelectronics Corp. | Buffer circuit for enhancing bandwidth of voltage regulator and voltage regulator using the same |
US11687104B2 (en) * | 2021-03-25 | 2023-06-27 | Qualcomm Incorporated | Power supply rejection enhancer |
CN115903984B (zh) * | 2022-12-21 | 2023-08-04 | 桂林海纳德半导体科技有限公司 | 一种自适应型超级源跟随电路及ldo稳压芯片 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4782306A (en) * | 1987-03-18 | 1988-11-01 | Zdzislaw Gulczynski | Power amplifier |
US4825174A (en) * | 1988-06-20 | 1989-04-25 | American Telephone And Telegraph Company, At&T Bell Laboratories | Symmetric integrated amplifier with controlled DC offset voltage |
JPH0379121A (ja) | 1989-08-23 | 1991-04-04 | Hitachi Ltd | 半導体集積回路装置 |
JPH03196670A (ja) | 1989-12-26 | 1991-08-28 | Fujitsu Ltd | 出力回路 |
US5861736A (en) * | 1994-12-01 | 1999-01-19 | Texas Instruments Incorporated | Circuit and method for regulating a voltage |
US5955893A (en) * | 1996-12-16 | 1999-09-21 | Macronix International Co., Ltd. | Power saving buffer circuit buffer bias voltages |
US6046577A (en) * | 1997-01-02 | 2000-04-04 | Texas Instruments Incorporated | Low-dropout voltage regulator incorporating a current efficient transient response boost circuit |
JP4087540B2 (ja) * | 1998-12-28 | 2008-05-21 | 富士通株式会社 | プッシュプル型増幅回路 |
JP3801412B2 (ja) * | 2000-03-27 | 2006-07-26 | 松下電器産業株式会社 | Mosレギュレータ回路 |
US6246221B1 (en) | 2000-09-20 | 2001-06-12 | Texas Instruments Incorporated | PMOS low drop-out voltage regulator using non-inverting variable gain stage |
US6501305B2 (en) | 2000-12-22 | 2002-12-31 | Texas Instruments Incorporated | Buffer/driver for low dropout regulators |
JP3675371B2 (ja) * | 2001-06-27 | 2005-07-27 | 株式会社デンソー | 電圧レギュレータ |
EP1376867A1 (en) | 2002-06-19 | 2004-01-02 | Alcatel | Differential high speed cmos to ecl logic converter |
US7656224B2 (en) | 2005-03-16 | 2010-02-02 | Texas Instruments Incorporated | Power efficient dynamically biased buffer for low drop out regulators |
KR20070076173A (ko) * | 2006-01-18 | 2007-07-24 | 엘지이노텍 주식회사 | 드롭퍼 회로 |
JP4174531B2 (ja) * | 2006-06-28 | 2008-11-05 | エルピーダメモリ株式会社 | レベル変換回路及びこれを有する半導体装置 |
TW200903988A (en) * | 2007-07-03 | 2009-01-16 | Holtek Semiconductor Inc | Low drop-out voltage regulator with high-performance linear and load regulation |
US7755338B2 (en) * | 2007-07-12 | 2010-07-13 | Qimonda North America Corp. | Voltage regulator pole shifting method and apparatus |
KR100865852B1 (ko) | 2007-08-08 | 2008-10-29 | 주식회사 하이닉스반도체 | 레귤레이터 및 고전압 발생기 |
CN201527594U (zh) * | 2009-05-03 | 2010-07-14 | 南京微盟电子有限公司 | 一种超低压差以及大驱动能力的线性稳压器 |
EP2328056B1 (en) * | 2009-11-26 | 2014-09-10 | Dialog Semiconductor GmbH | Low-dropout linear regulator (LDO), method for providing an LDO and method for operating an LDO |
US8390491B2 (en) * | 2011-01-14 | 2013-03-05 | Analog Devices, Inc. | Buffer to drive reference voltage |
JP5487131B2 (ja) * | 2011-02-02 | 2014-05-07 | 株式会社東芝 | 差動出力バッファ |
US8841943B2 (en) * | 2011-05-27 | 2014-09-23 | Texas Instruments Incorporated | Current driver damping circuit |
JP5799826B2 (ja) * | 2012-01-20 | 2015-10-28 | トヨタ自動車株式会社 | ボルテージレギュレータ |
CN103618543A (zh) * | 2013-11-25 | 2014-03-05 | 苏州贝克微电子有限公司 | 一种ttl电平输入的高速cmos缓冲器 |
US9354649B2 (en) * | 2014-02-03 | 2016-05-31 | Qualcomm, Incorporated | Buffer circuit for a LDO regulator |
-
2014
- 2014-02-03 US US14/171,538 patent/US9354649B2/en active Active
-
2015
- 2015-02-03 CN CN201580006128.1A patent/CN105940609B/zh active Active
- 2015-02-03 WO PCT/US2015/014253 patent/WO2015117130A1/en active Application Filing
- 2015-02-03 EP EP15703441.4A patent/EP3103196B1/en active Active
- 2015-02-03 JP JP2016548633A patent/JP6545692B2/ja active Active
- 2015-02-03 KR KR1020167023152A patent/KR102277392B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
JP2017506032A (ja) | 2017-02-23 |
EP3103196A1 (en) | 2016-12-14 |
CN105940609B (zh) | 2018-12-04 |
EP3103196B1 (en) | 2021-11-17 |
US9354649B2 (en) | 2016-05-31 |
KR102277392B1 (ko) | 2021-07-13 |
WO2015117130A1 (en) | 2015-08-06 |
KR20160115947A (ko) | 2016-10-06 |
CN105940609A (zh) | 2016-09-14 |
US20150220094A1 (en) | 2015-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6545692B2 (ja) | バッファ回路および方法 | |
US10481625B2 (en) | Voltage regulator | |
US9946282B2 (en) | LDO regulator with improved load transient performance for internal power supply | |
JP6541250B2 (ja) | 低ドロップアウト電圧レギュレータおよび方法 | |
US9030186B2 (en) | Bandgap reference circuit and regulator circuit with common amplifier | |
US9817415B2 (en) | Wide voltage range low drop-out regulators | |
US10128821B2 (en) | Low output impedance, high speed and high voltage generator for use in driving a capacitive load | |
CN110096086B (zh) | 电压调节器装置 | |
US8665020B2 (en) | Differential amplifier circuit that can change current flowing through a constant-current source according to load variation, and series regulator including the same | |
CN110858083B (zh) | 恒压电路 | |
EP1932070A1 (en) | Voltage regulator with low dropout voltage | |
US10331152B2 (en) | Quiescent current control in voltage regulators | |
US20120049959A1 (en) | High power-supply rejection ratio amplifying circuit | |
CN114144741A (zh) | 一种低压差稳压器 | |
US10498333B1 (en) | Adaptive gate buffer for a power stage | |
JP2017126259A (ja) | 電源装置 | |
US9946276B2 (en) | Voltage regulators with current reduction mode | |
US20130200872A1 (en) | Low power current comparator for switched mode regulator | |
CN113031694B (zh) | 一种低功耗的低压差线性稳压器及其控制电路 | |
US20200201372A1 (en) | Dynamic biasing control system | |
JP2021128530A (ja) | エラーアンプおよび電源回路 | |
CN115885234A (zh) | 差分放大电路 | |
CN117032378A (zh) | 一种基于耗尽型mos管的低功耗ldo电路 | |
CN117155373A (zh) | 快速瞬态缓冲器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180115 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190527 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190619 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6545692 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |