CN105940609A - 缓冲器电路和方法 - Google Patents

Abstract

在一个实施例中，一种电路包括具有控制端子、第一端子和第二端子的第一晶体管，其中第一晶体管为第一器件类型。第一晶体管的控制端子接收输入信号。该电路还包括具有控制端子、第一端子和第二端子的第二晶体管，其中第二晶体管为第二器件类型。第二晶体管的控制端子耦合至第一晶体管的第二端子。电压移变电路具有耦合至第一晶体管的第一端子的输入和耦合至第二晶体管的第一端子的输出，并且电压移变电路的输入与电压移变电路的输出之间的电压随着来自电压移变电路的输出的电流增大而增大。

Description

缓冲器电路和方法

相关申请

本申请要求对2014年2月3日提交的美国非临时申请No.14/171,538的优先权，该美国非临时申请的内容为了所有的目的以它的整体通过引用并入本文。

技术领域

本公开涉及电子电路和方法，并且特别涉及缓冲器电路和方法。

背景技术

缓冲器电路被广泛用于各种电子电路应用之中。缓冲器电路经常被用来允许不同的功能电路一起工作以执行信号处理任务。例如，图1A图示了缓冲器电路102的应用。在这个示例中，信号Vin被放大器101放大。放大器可以是高增益放大器，其增大Vin的电压振幅，但是具有低的输出电流和/或受约束的输出电压范围。可能合意的是将Vin的放大版本提供给另一处理电路103，该另一处理电路103在这里被称作负载电路。负载电路103可能要求与放大器101能够产生的相比更大的输入电流或电压范围用于恰当操作。因此，在这个示例中，缓冲器电路103可以接收Vin的放大版本并且生成具有足够大电流并且跨足够宽的电压范围的信号来满足负载电路103的要求。不同的缓冲器电路可以增大电流、电压或者这两者，以例如允许不同的功能电路对信号路径中的信号进行处理。

缓冲器电路的一种示例使用是在低压差(LDO)调节器中。低压差(LDO)调节器是能够利用非常小的输入-输出差动电压进行操作的电压调节器。图1B示出了一种示例LDO。该LDO包括传输晶体管100、误差放大器104、缓冲器电路110、分压器(例如，电阻器R1和R2)和外部负载106。电阻器R1和R2将输出电压Vout进行划分以产生经划分的输出电压Vo_div。Vo_div耦合至误差放大器104的一个输入。误差放大器14的第二输入接收参考电压Vref。误差放大器104将经划分的输出电压Vo_div与参考电压Vref进行比较并且产生误差信号，误差信号可以被耦合至传输晶体管100。如果Vout增大并且使得经划分的输出电压增大而高于参考电压，则误差信号驱动传输晶体管减小进入到负载中的电流并且减小Vout。如果Vout降低并且使得经划分的输出电压下降而低于参考电压，则误差信号驱动传输晶体管增大进入到负载中的电流并且增大Vout。因此，LDO进行操作以在负载106的变化的电流要求下维持恒定的输出电压Vout。

在许多应用中，将合意的是具有拥有宽输出范围的缓冲器电路，其例如能够针对电压输入的给定范围将后续的电路级的输入驱动至低电压。例如，参考图1B，缓冲器电路110可以使用在误差放大器104与传输晶体管100之间来增加对传输晶体管的驱动强度。然而，如果缓冲器电路110具有受约束的输出电压范围，则缓冲器电路的输出或许不能跨最优性能的电压范围对传输晶体管的输入进行驱动。特别地，进入到负载106中的大电流可能要求LDO应用中的缓冲器电路对接近于接地的传输晶体管的输入进行驱动。因此，在LDO和许多其他应用中具有拥有改进的输出范围的宽输出范围缓冲器电路和方法将会是有利的。

发明内容

本公开涉及缓冲器电路和方法。在一个实施例中，一种缓冲器电路包括电压移变电路，以针对给定的输入电压范围来扩展缓冲器电路的输出电压范围。跨电压移变电路的电压降可以基于来自电压移变电路的电流而变化。

在一个实施例中，具有电压移变电路的缓冲器电路被用于驱动低压差调节器(LDO)的传输晶体管来改进传输晶体管的驱动。

在一个实施例中，与传输晶体管的输出电流成比例的电流被耦合至缓冲器，以基于调节器输出电流来改变跨电压移变电路的电压。

在一个实施例中，一种电路包括具有控制端子、第一端子和第二端子的第一晶体管，其中第一晶体管为第一器件类型。第一晶体管的控制端子接收输入信号。该电路还包括具有控制端子、第一端子和第二端子的第二晶体管，其中第二晶体管为第二器件类型。第二晶体管的控制端子耦合至第一晶体管的第二端子。电压移变电路具有耦合至第一晶体管的第一端子的输入和耦合至第二晶体管的第一端子的输出，并且电压移变电路的输入与电压移变电路的输出之间的电压随着来自电压移变电路的输出的电流增大而增大。

以下详细描述和附图提供了对本公开的性质和优势的更好理解。

附图说明

图1A示出了缓冲器电路的示例应用。

图1B示出了LDO中的缓冲器电路的示例应用。

图2A示出了根据一个实施例的包括电压移变电路的示例缓冲器电路。

图2B示出了根据一个实施例的LDO应用中的示例缓冲器电路。

图3A-B图示了针对低LDO负载电流的缓冲器电路和电压移变器的操作原理。

图4A-B图示了针对高LDO负载电流的缓冲器电路和电压移变器的操作原理。

图5A示出了根据一个实施例的缓冲器电路中的电压移变电路的示例。

图5B示出了根据一个实施例的缓冲器电路中的电压移变电路的另一示例。

图6A和6B示出了曲线图，这些曲线图图示了针对根据一个实施例的一个示例缓冲器电路的与缓冲器输入电压有关的缓冲器输出电压和负载电流。

图7示出了根据一个实施例的LDO应用中的缓冲器电路的另一示例。

图8描绘了根据一个实施例的方法的简化流程图。

图9描绘了根据一个实施例的另一方法的简化流程图。

具体实施方式

本公开涉及缓冲器电路。在以下描述中，出于解释的目的，阐述了许多示例和具体细节以便提供对本公开的透彻理解。然而，对于本领域的技术人员将显然的是，如权利要求中所表达的本公开可以单独地或者与下文所描述的其他特征相组合地包括这些示例中的一些或全部特征，并且可以进一步包括文本所描述的特征和概念的修改形式和等价形式。

本公开的特征和优势包括具有改进的驱动能力的缓冲器电路。例如，在一个实施例中，一种缓冲器电路包括随着电流增大而增大的电压移变(voltage shift)以扩展缓冲器的输出电压范围。图2A示出了包括根据一个实施例的电压移变电路的示例缓冲器电路。该缓冲器电路可以包括第一晶体管M1，例如，第一晶体管M1具有用于接收输入信号(这里是电压信号：缓冲器Vin)的控制端子、耦合至偏置电流I1的第一端子、以及耦合至偏置电流I2的第二端子。在这个示例中，晶体管M1是MOS(特别是PMOS)晶体管，但是在其他实施例中可以使用其他器件类型。第二晶体管Q1包括耦合至M1的漏极端子的控制端子、耦合至缓冲器电路的输出的第一端子、以及耦合至参考电压(例如，接地)的第二端子。在这个示例中，晶体管Q1是双极(特别是NPN)晶体管，但是在其他实施例中可以使用其他器件类型。电压移变电路202(也被称作“电压移变器”)具有耦合至晶体管M1的第一端子的第一端子、以及耦合至缓冲器电路的输出和晶体管Q1的第一端子的第二端子。跨电压移变电路202的端子的电压可以随着来自电压移变电路的输出的电流增大而增大。例如，如果缓冲器的输出电流增大，则跨电压移变电路的电压降可以增大，由此允许缓冲器电路的输出实现较低的输出电压以驱动后续级。图2A中的缓冲器电路的操作和优势的进一步细节在下文更为详细地被阐述。

图2A中的缓冲器电路的一种有利应用是在LDO中。图2B示出了根据一个实施例的LDO应用中的示例缓冲器电路。例如，该LDO可以接收输入电压Vin并且产生经调节的输出电压“LDO Vout”。这样的LDO的示例应用可以包括使用在便携式设备的功率管理模块中。在操作中，缓冲器电路200(例如，从误差放大器，未示出)接收输入电压“缓冲器Vin”。缓冲器电路200将缓冲器输出电压“缓冲器Vout”输出至传输晶体管M_P的控制端子，以对LDO的输出电压LDO Vout进行调节。如缓冲器电路200中所示出的，晶体管M1和晶体管Q1被配置为如图2A中所示出的那样，其有时被称为“超级源极跟随器”。缓冲器电路200包括处于节点G(这里是M1的源极)与节点“缓冲器Vout”(这里是Q1的集电极)之间的电压移变电路202。电压移变电路202可以基于负载电流对节点“缓冲器Vout”处的电压自适应地进行移变，负载电流在一种示例实施方式中可以包括如下文进一步描述的LDO输出电流。

本公开的实施例包括缓冲器电路，这些缓冲器电路包括电压移变电路，这些电压移变电路在缓冲器中创建与电流成比例的电压移变。电压移变缓冲器的实施例在本文中通过“超级源极跟随器”缓冲器来图示，但是能够被一般化为例如其他种类的缓冲器电路。在图2B中所示出的示例中，晶体管M1中的AC漏极电流被乘以Q1的电流增益(或“beta”)，这有效地通过因数beta提高了缓冲器电路的跨导(gm)。当“缓冲器Vin”降低时，M1将电流驱动到Q1中，来自Q1的电流增大，并且增大的电流使得跨电压移变电路202的电压增大。跨电压移变电路202的增大的电压降允许缓冲器的输出电压“缓冲器Vout”呈现更接近于接地的较低值而不同时拉低M1的漏极。如下文将更详细描述的，这在一些应用中可能具有优势。

在这个示例中，缓冲器电路200接收偏置电流I1和I2，它们可以被固定为恒定的偏置电流值。此外，在一个实施例中，缓冲器电路200可以接收与LDO负载电流I_D成比例的偏置电流(例如，电流αI_LOAD，或电流βI_LOAD，或两者)。因此，本公开的实施例包括将与LDO负载电流成比例的电流(例如，“自适应偏置电流”)耦合至缓冲器中的电压移变电路以改进缓冲器电路的驱动能力。

例如，图2B将与LDO负载电流有关的自适应偏置电流示出为电流源αI_LOAD(电流源)和/或βI_LOAD(电流宿)。偏置电流源I1和I2提供缓冲器电路的操作所要求的电流并且可以是固定的。然而，通过电流源αI_LOAD和/或βI_LOAD的自适应偏置电流可以与通过晶体管M_P的负载电流(电流I_D)成比例。在其他实施例中，可以使用具有恒定电流分量以及与输出负载电流有关的分量的单个组合式源。图2B中的电路是简化的，因为已经省略了用于从LDO输出来生成自适应偏置电流的电路。可以意识到用于产生与LDO输出电流有关的电流的自适应偏置电流电路的各种实施方式。

LDO可以基于负载的要求而操作在高输出电流状态、低输出电流状态、或中间输出电流状态。跨电压移变电路202的电压在高电流状态中与低电流状态中是不同的。对于高LDO输出电流，节点“缓冲器Vout”处的电压应当充分低以按照需要接通晶体管M_P。缓冲器的输出被耦合至传输晶体管M_P的栅极。因此，节点“缓冲器Vout”处的电压是晶体管M_P的栅极电压。相应地，在节点“缓冲器Vout”处具有较低电压允许晶体管M_P更强地接通。随着通过晶体管M_P的负载电流增大，通过电压移变电路202的自适应偏置电流也增大，这提供了跨电压移变电路202的更大电压降以减小“缓冲器Vout”，并且驱动通过晶体管M_P的更大电流。因此，跨电压移变电路202的电压降将节点“缓冲器Vout”处的电压向下移变，以向传输晶体管M_P提供改进的过驱动电压。

对于较小的LDO输出电流，通过电压移变电路202的自适应偏置电流较小，并且电压移变电路202向节点“缓冲器Vout”处的电压提供较小的电压移变。例如，随着自适应偏置电流下降，跨电压移变电路202的电压降低。为了关断晶体管M_P，晶体管M_P的栅极至源极电压应当被减小而低于晶体管M_P的接通电压。因为跨电压移变电路202的电压降在低负载电流时为小，所以电压移变电路202并不显著影响在节点“缓冲器Vout”处能够实现的最高缓冲器输出电压。换句话说，利用处于或接近0mA的负载电流，跨电压移变电路202的电压降并不被负载电流所影响。通过电流源I1和I2的电流提供了跨电压移变电路202的小幅电压降，但是这一电压降可能不会显著影响节点“缓冲器Vout”处的电压，并且晶体管M_P能够被关断。

因此，电压移变电路202以最大输出电压的最小变化，为缓冲器输出节点处的“缓冲器Vout”提供较低的最小输出电压。这允许针对晶体管M_P使用较小的传输晶体管大小，这导致较小的总体LDO硅面积和较低的成本。此外，对缓冲器无负载的静态电流I1和I2可能有很小的改变或者没有改变。

图3A-B图示了针对低负载电流的缓冲器电路和电压移变器的操作原理。出于比较的目的，图3A描述了没有使用电压移变器202的方式，并且图3B描述了使用电压移变器202的操作原理。

在图3A和3B中，LDO输出电流I_D(即，进入到负载中的电流)为小(例如，处于或接近0uA)并且因此依赖于负载的自适应偏置电流αI_LOAD为小。在这种情况下，缓冲器输出电压“缓冲器Vout”为高，而产生低的LDO输出电流(例如，LDO负载电流I_D＝0mA)。也就是说，需要节点“缓冲器Vout”处的高电压来关断晶体管M_P。

参考图3A，在没有电压移变电路的缓冲器电路中，输入晶体管M1的源极电压为高，并且晶体管M1的栅极电压也为高。例如，缓冲器电路输入电压和输出电压可以为缓冲器Vin＝1.423V以及缓冲器Vout＝1.872V。在这个示例中，针对图3A和3B中所示出的两个电路配置，高缓冲器输出电压都能够关断晶体管M_P。

缓冲器输入电压“缓冲器Vin”生成Q1中的电流I_C。在图3B中，小电流I_C通过电压移变器202并且引入跨电压移变器202的小幅电压降。在这种情况下，自适应偏置电流αI_LOAD为低并且I_C为低。因此，跨电压移变器202的电压降基于通过电流源I1和I2的偏置电流。为了在轻负载条件下实现缓冲器Vout＝1.872V的所期望的缓冲器输出电压，输入晶体管M1的源极电压为V_S＝2.133V。在以缓冲器输入晶体管M1的栅极至源极电压降压(step down)之后，晶体管M1的栅极电压仍然不是非常高，处于缓冲器Vin＝1.666V。因此，在这个示例中，为了实现所期望的缓冲器输出电压以关断传输晶体管M_P所要求的晶体管M1处的缓冲器输入电压能够仅利用误差放大器的输出电压范围的略微增大而被实现。也就是说，误差放大器的输出可以仅必须向缓冲器电路提供略微较高的输入电压(与1.423V相比的1.666V)。

图4A-B图示了针对高负载电流的缓冲器电路和电压移变器的操作原理。出于比较的目的，图4A示出了没有使用电压移变电路202的缓冲器电路，并且图4B示出了使用电压移变电路202时的操作原理。当负载电流I_D为大时，依赖于负载的自适应偏置电流也为大。在这种情况下，缓冲器输出电压“缓冲器Vout”必须为低，以驱动传输晶体管M_P供应高负载电流(例如，LDO负载电流I_D＝300mA)。节点“缓冲器Vout”处的低电压接通晶体管M_P以供应高负载电流。

在图4A中，在没有电压移变电路的缓冲器电路中，归因于产生所期望的输出电流所要求的晶体管M1的栅极处的低缓冲器输入电压“缓冲器Vin”＝0.391V，输入晶体管M1的源极电压非常低。这一缓冲器输入电压导致缓冲器输出电压处于“缓冲器Vout”＝1.046V，其足够低而接通传输晶体管M_P并且供应高LDO输出电流I_D＝300mA。

在图4B中，电压移变器202基于来自电流源αI_LOAD的与负载电流成比例的大幅自适应偏置电流而引入跨它的电压降。为了实现相同的缓冲器输出电压“缓冲器Vout”＝1.046V以驱动传输晶体管，晶体管M1的源极电压V_S为V_S＝1.653V。因此，为了实现较高的负载电流，电压移变器202引入0.607V的电压降：1.653V-1.046V＝0.607V。

即使节点“缓冲器Vout”处的电压在每个电路中是相同的，使用电压移变电路时，晶体管M1的栅极电压较高(例如，缓冲器Vin＝1.01V)。源极电压V_S能够较高是因为电压移变器202引入了电压降。具有较高的缓冲器输入电压减小了误差放大器的所要求的输出电压范围。例如，在图3B中，缓冲器输入电压“缓冲器Vin”为1.666V，并且在图4B中，缓冲器输入电压“缓冲器Vin”为1.01V。这提供了1.01V-1.666V的输入范围(差值为0.656V)。作为对比，图3A中没有电压移变的电路具有0.391V的缓冲器输入电压“缓冲器Vin”，并且图4A中的电路具有1.423V的缓冲器输入电压“缓冲器Vin”。没有电压移变的电路的输入范围因此为1.423V-0.391V＝1.032V。因此，如果不使用电压移变，则误差放大器输出需要具有1.032伏的范围。然而，使用电压移变器202的误差放大器所需要的范围小得多地位于0.656V。

图5A和5B示出了根据两个示例实施例的电压移变电路的不同示例。

在图5A中，根据一个实施例，电压移变电路502A包括电阻器R_B。当电流流过电阻器R_B时，跨该电阻器发生电压降。这实现了节点“缓冲器Vout”处的电压移变。例如，当通过Q1的电流增大时(例如，由于缓冲器Vin减小)，跨电阻器R_B的电压增大。也就是说，跨电阻器R_B的电压降与通过Q1的电流和电阻器R_B的电阻成比例。此外，当通过Q1的电流为低时(例如，由于缓冲器Vin增大)，跨电阻器R_B的电压降减小。也就是说，较低的电流提供了跨电阻器R_B的较低电压降。

根据一个实施例，图5B在电压移变电路502B中使用了晶体管M2。在这种情况下，当电流流过晶体管M2时，跨晶体管M2的栅极-源极电压V_GS使“缓冲器Vout”处的电压移变。特别地，随着缓冲器输入电压“缓冲器Vin”减小，通过Q1的电流增大并且M2的栅极至源极电压(Vgs2)增大。增大通过Q1的电流并且增大M2的Vgs2进而增大了通过M2的电流以及跨M2的漏极至源极电压降(Vds2)。因此，随着M2的源极输出端子处的电流增大，M2增大电压移变。相反地，随着缓冲器输入电压“缓冲器Vin”增大，发生逆向效果，通过Q1的电流减小、M2的Vgs减小、并且M2的Vds2减小。因此，随着M2的源极输出端子处的电流减小，M2减小电压移变。在一些示例实施方式中，M2可以是原生(native)MOS晶体管，其可以具有以下属性中的一种或多种属性：例如，低的或者甚至负的阈值电压、无沟道掺杂、和/或形成于衬底中。

使用晶体管(诸如，图5B中所示出的NMOS晶体管)来替代图5A中所示出的电阻器还可以减小输出阻抗(例如，与使用电阻器R_B相比)并且减小由通过电阻器R_B的偏置电流所造成的静态功耗。例如，晶体管M2具有依赖于漏极电流的阻抗1/gm，其小于使用固定电阻器R_B的阻抗，尤其是在高负载电流条件下。虽然上文所示出的实施方式图示了使用电阻器或晶体管的电压移变电路，但是电压移变电路可以使用不同的实施方式来基于电流对电压进行移变。

图6A和6B示出了曲线图，这些曲线图图示了针对根据一个实施例的LDO中的一个示例缓冲器电路的与缓冲器输入电压有关的缓冲器输出电压和负载电流。图6A示出了曲线图600，其针对特定的电路实施方式而绘制了缓冲器输出电压与缓冲器输入电压的关系。线条602示出了在不使用电压移变电路的情况下的关系，并且线条604示出了在使用电压移变电路时的关系。在没有电压移变电路的情况下，针对最低的缓冲器输入电压，能够实现的最低缓冲器输出电压大约为850mV。然而，使用电压移变电路，针对缓冲器输入电压的给定范围，能够实现更宽范围的缓冲器输出电压。在这个示例实施方式中，使用电压移变扩展了有效的最小输出电压。

参考图6B，曲线图606示出了由包括电压移变电路的缓冲器电路所提供的经增大的LDO驱动能力。在曲线图606中，线条607示出了在不使用电压移变电路的情况下的LDO输出电流与缓冲器输入电压之间的关系，并且线条608示出了使用电压移变电路的在LDO输出电流与缓冲器输入电压之间的关系。使用如图4A中所示出的0.391V的缓冲器输入电压，没有电压移变电路的缓冲器的负载电流I_D为在610处所示出的300mA。然而，使用相同的0.391mV的输入电压，使用电压移变电路，LDO的输出电流达到在612处所示出的788mA。因此，电压移变电路将LDO驱动能力提高了多于两倍。

如上文所提到的，根据一些实施例，使用电压移变电路能够减小传输晶体管M_P的面积。针对没有电压移变电路的一种示例LDO缓冲器电路，传输晶体管M_P的高度可以是279um。在一个实施例中，使用电压移变电路，传输晶体管M_P的高度可以从279um减小到182um。例如，这将传输晶体管M_P所需要的面积减小了34％。随着芯片中所包括的LDO的数目增加，面积的节省可能变得显著。

图7示出了根据一个实施例的LDO应用中的缓冲器电路的另一示例。该LDO包括误差放大器(例如，晶体管M_1A-B、M_2A-B、M_3A-B、M_10A-B和M_11A-B)、包括电压移变电路702的缓冲器电路701、输出晶体管(例如，传输晶体管M_P)、LDO输出电流感应晶体管(例如，M_SEN)、以及用于将与LDO输出电流成比例的电流耦合至缓冲器电路701的自适应偏置电路(晶体管M_6B-D、M_8A-B和M_9A-B)。误差放大器将参考电压Vref与对应于LDO输出电压LDO Vout的反馈电压Vfb进行比较。例如，Vfb可以从LDO Vout通过电阻器分压器被耦合至误差放大器的输入。误差放大器在节点D处的输出是误差电压，该误差电压表示LDO输出电压LDO Vout与参考电压之间的差动电压。自适应偏置电路向缓冲器701提供自适应偏置电流αI_LOAD，其与出自节点LDOVout进入外部负载中并且被晶体管M_p作为源的负载电流I_LOAD成比例。

缓冲器701从误差放大器接收误差电压(例如，缓冲器Vin)并且驱动传输晶体管M_P以维持恒定的输出电压LDO Vout。缓冲器701可以包括P沟道MOSFET(PMOS)晶体管M_5A和N沟道BJT(NPN)晶体管Q₁。如上文所提到的，M_5A和Q₁的配置有时被称作“超级源极跟随器”配置。缓冲器输出(例如，节点“缓冲器Vout”)被耦合至传输晶体管M_P的栅极以驱动LDO的传输晶体管。

为了最小化晶体管M_P的大小同时最大化LDO的可能负载电流，晶体管M_5A的源极处的节点G必须尽可能降低以驱动晶体管M_P上的栅极电压。在一个示例中，节点G处的最小电压可以由晶体管M_2B和晶体管M_3B的最小漏极至源极电压V_DSAT(例如，在典型条件下均为～150mV)以及晶体管M_5A的栅极源极电压V_GS(例如，在典型条件下为～1V)所设定。因此，关于节点G处的电压能够降到多低存在限制。如上文所讨论的，在高负载电流条件期间，合意的是减小“缓冲器Vout”以充分接通晶体管M_P。然而，归因于晶体管M_5A的栅极源极电压V_GS以及晶体管M_2B和晶体管M_3B的漏极-源极电压，节点“缓冲器Vout”处的最小电压被限制。因此，为了提供高负载电流，本公开的实施例可以使用电压移变器702针对“缓冲器Vin”的给定范围来扩展“缓冲器Vout”的范围，这允许LDO以晶体管M_P的较小晶体管大小而被设计。较小的大小减少了LDO的硅成本。如上文所提到的，在这个示例中，在没有电压移变器702的情况下，节点“缓冲器Vout”处的电压等于晶体管M_2B和晶体管M_3B的最大漏极源极电压V_DSAT(例如，在典型条件下均为～150mV)以及晶体管M_5A的栅极源极电压V_GS(例如，在典型条件下为～1V)。然而，在包括电压移变器702的情况下，节点“缓冲器Vout”处的电压变为：晶体管M_2B和晶体管M_3B的V_DSAT加上晶体管M_5A的栅极至源极电压V_GS再减去跨电压移变器702的电压降。

图8描绘了根据一个实施例的用于使用电压移变器的方法的简化流程图800。在这个示例中，LDO从高负载电流转变至低负载电流。在802处，误差放大器增大缓冲器输入电压“缓冲器Vin”。在804处，随着缓冲器输入电压增大以及负载电流减小，电压移变减小。与负载电流成比例并且耦合至电压移变器的偏置电流也可以减小。这使得缓冲器输出电压“缓冲器Vout”增大。在806处，由于缓冲器输出电压增大，传输晶体管M_P开始关断并且负载电流减小。

图9描绘了根据一个实施例的用于使用电压移变器的另一方法的简化流程图900。在这个示例中，LDO从低负载电流转变至高负载电流。在902处，误差放大器减小缓冲器输入电压“缓冲器Vin”。在904处，随着缓冲器输入电压减小以及负载电流增大，电压移变增大。与负载电流成比例并且耦合至电压移变器的偏置电流也可以增大。在806处，由于缓冲器输出电压减小，传输晶体管M_P开始接通并且负载电流增大。

虽然缓冲器电路的输入晶体管(例如，上文的M1)被示出为PMOS晶体管并且晶体管Q₁被示出为NPN晶体管，但是将认识到，可以意识到晶体管的其他实施方式。例如，可以使用其他晶体管器件类型。例如，晶体管M1可以是第一器件类型(例如，极性)的晶体管，并且晶体管Q₁可以是第二器件类型(例如，相反极性)的第二晶体管。术语“器件类型”包括不同的器件(MOS和NPN)或极性(P型和N型)。在一个示例中，晶体管M1和晶体管Q₁也可以是相同的器件类型(例如，MOS器件)，但是为不同的极性。

上述描述连同特定实施例的方面可以如何被实施的示例一起对本公开的各种实施例进行了说明。上述示例不应当被认为仅是实施例，并且被提出以说明如以下权利要求所限定的特定实施例的灵活性和优势。基于上述公开和以下权利要求，不偏离如权利要求所限定的本公开的范围，其他的布置、实施例、实施方式和等价形式可以被采用。

Claims (20)

1.一种电路，包括：

第一晶体管，具有控制端子、第一端子和第二端子并且为第一极性，其中所述第一晶体管的所述控制端子接收输入信号；

第二晶体管，具有控制端子、第一端子和第二端子并且为第二极性，其中所述第二晶体管的所述控制端子耦合至所述第一晶体管的所述第二端子；以及

电压移变电路，具有耦合至所述第一晶体管的所述第一端子的第一端子和耦合至所述第二晶体管的所述第一端子的第二端子，其中所述电压移变电路的所述第一端子与所述电压移变电路的所述第二端子之间的电压随着来自所述电压移变电路的所述第二端子的电流增大而增大。

2.根据权利要求1所述的电路，其中：

所述第一晶体管包括具有栅极、源极和漏极的MOS晶体管，其中所述第一晶体管的栅极接收所述输入信号；

所述第二晶体管包括具有基极、发射极和集电极的双极晶体管，其中所述双极晶体管的基极耦合至MOS晶体管的漏极；并且

所述电压移变电路的所述第一端子耦合至第一MOS晶体管的源极，并且所述电压移变电路的所述第二端子耦合至所述双极晶体管的集电极。

3.根据权利要求1所述的电路，其中所述电压移变电路包括电阻器，所述电阻器具有耦合至所述第一晶体管的所述第一端子的第一端子以及耦合至所述第二晶体管的所述第一端子的第二端子。

4.根据权利要求3所述的电路，其中：

所述第一晶体管包括具有栅极、源极和漏极的MOS晶体管，其中所述第一晶体管的栅极接收所述输入信号；

所述第二晶体管包括具有基极、发射极和集电极的双极晶体管，其中所述双极晶体管的基极耦合至MOS晶体管的漏极；并且

所述电阻器的所述第一端子耦合至所述MOS晶体管的源极，并且第三晶体管的第二端子耦合至所述双极晶体管的集电极。

5.根据权利要求1所述的电路，其中所述电压移变电路包括具有控制端子、第一端子和第二端子的第三晶体管，其中所述第三晶体管的所述控制端子耦合至所述第一晶体管的所述控制端子，所述第三晶体管的所述第一端子耦合至所述第一晶体管的所述第一端子，并且所述第三晶体管的所述第二端子耦合至所述第二晶体管的所述第一端子。

6.根据权利要求5所述的电路，其中：

所述第一晶体管包括具有栅极、源极和漏极的MOS晶体管，其中所述第一晶体管的栅极接收所述输入信号；

所述第二晶体管包括具有基极、发射极和集电极的双极晶体管，其中所述双极晶体管的基极耦合至MOS晶体管的漏极；并且

所述第三晶体管的所述第一端子耦合至所述MOS晶体管的源极，并且所述第三晶体管的所述第二端子耦合至所述双极晶体管的集电极。

7.根据权利要求5所述的电路，其中所述第三晶体管是原生MOS晶体管。

8.根据权利要求1所述的电路，进一步包括：

调节器的传输晶体管，具有控制端子、第一端子和第二端子，其中所述控制端子耦合至所述第二晶体管的所述第一端子，其中所述电压移变电路的所述第二端子驱动所述调节器的所述传输晶体管的所述控制端子，以对所述传输晶体管的所述第二端子处的输出电压进行调节。

9.根据权利要求8所述的电路，进一步包括自适应偏置电流源，所述自适应偏置电流源向所述电压移变电路生成与通过所述传输晶体管的所述第二端子的电流成比例的电流。

10.根据权利要求8所述的电路，进一步包括误差放大器，所述误差放大器被配置为将所述调节器的输出电压与参考电压进行比较并且输出误差电压作为所述输入信号。

11.根据权利要求1所述的电路，其中：

所述电压移变电路的所述第一端子与所述电压移变电路的所述第二端子之间的电压随着通过所述电压移变电路的电流增大而增大，并且

所述电压移变电路的所述第一端子与所述电压移变电路的所述第二端子之间的电压随着通过所述电压移变电路的电流减小而减小。

12.一种方法，包括：

在第一晶体管的控制端子处接收输入信号，所述第一晶体管具有控制端子、第一端子和第二端子并且为第一极性；

将来自所述第一晶体管的所述第二端子的电流耦合至第二晶体管的控制端子，所述第二晶体管具有控制端子、第一端子和第二端子并且为第二极性；

在电压移变电路中生成电流，所述电压移变电路具有耦合至所述第一晶体管的所述第一端子的第一端子和耦合至所述第二晶体管的所述第一端子的第二端子；以及

在所述电压移变电路的所述第一端子与所述电压移变电路的所述第二端子之间对所述第一晶体管的所述第一端子处的电压进行移变，其中所述电压移变电路的所述第二端子处的电压随着来自所述电压移变电路的输出的电流增大而减小。

13.根据权利要求12所述的方法，其中所述电压移变电路包括电阻器。

14.根据权利要求12所述的方法，其中所述电压移变电路包括具有控制端子、第一端子和第二端子的第三晶体管，其中所述第三晶体管的所述控制端子耦合至所述第一晶体管的所述控制端子，所述第三晶体管的所述第一端子耦合至所述第一晶体管的第一端子，并且所述第三晶体管的所述第二端子耦合至所述第二晶体管的所述第一端子。

15.根据权利要求14所述的电路，其中所述第三晶体管是原生MOS晶体管。

16.根据权利要求12所述的方法，进一步包括：将来自所述电压移变电路的所述第二端子的电压耦合至调节器的传输晶体管的控制端子，以对所述传输晶体管的第二端子处的所述调节器的输出电压进行调节。

17.根据权利要求16所述的方法，进一步包括：将与来自所述传输晶体管的所述第二端子的电流成比例的电流耦合至所述电压移变电路的所述第一端子，其中所述电压移变电路的所述第二端子处的电压随着来自所述传输晶体管的所述第二端子的电流增大而减小。

18.根据权利要求12所述的方法，其中所述输入信号来自于误差放大器，所述误差放大器被配置为将所述调节器的输出电压与参考电压进行比较并且输出误差电压作为所述输入信号。

19.根据权利要求12所述的方法，其中：

所述电压移变电路的所述第一端子与所述电压移变电路的所述第二端子之间的电压随着通过所述电压移变电路的电流增大而增大，并且

所述电压移变电路的所述第一端子与所述电压移变电路的所述第二端子之间的电压随着通过所述电压移变电路的电流减小而减小。

20.根据权利要求12所述的方法，其中：

所述第一晶体管包括具有栅极、源极和漏极的MOS晶体管，其中所述第一晶体管的栅极接收所述输入信号；

所述第二晶体管包括具有基极、发射极和集电极的双极晶体管，其中所述双极晶体管的基极耦合至MOS晶体管的漏极；并且

所述电压移变电路的所述第一端子耦合至第一MOS晶体管的源极，并且所述电压移变电路的所述第二端子耦合至所述双极晶体管的集电极。