KR20070076173A - 드롭퍼 회로 - Google Patents

Abstract

본 발명은 드롭퍼 회로에 관한 것이다.

본 발명은 입력되는 전압을 낮추어 출력하는 전계효과 트랜지스터와; 상기 전계효과 트랜지스터에서 출력되는 출력전류 변화에 따른 출력전압을 감지하는 분배저항과; 상기 분배저항에서 감지된 출력전압을 기준 전압과 비교하여 그 비교에 따른 출력신호로 상기 전계효과 트랜지스터의 출력전압을 제어하는 집적회로로 출력전압을 조절하도록 함으로써, 급격히 변화하는 출력전류에 대하여 출력전압을 정확하게 제어할 수 있어 상기 드롭퍼 회로의 신뢰성을 향상할 수 있게 되는 것이다.

드롭퍼

Description

드롭퍼 회로{DROPPER CIRCUIT}

도 1은 종래 드롭퍼 회로의 상세도

도 2는 본 발명의 일실시예에 따른 드롭퍼 회로의 상세도

도 3은 본 발명의 일실시예에 따른 드롭퍼 회로의 각부 출력 파형도

*도면의 주요부분에 대한 부호의 설명*

FET; 전계효과트랜지스터 R1.R2; 분배저항

IC; 집적회로 OP1; 비반전연산증폭기

Q2; 트랜지스터

본 발명은 드롭퍼 회로에 관한 것이다.

일반적으로 드롭퍼 회로는 입력되는 소정의 레벨 전압을 임의의 전압으로 낮추는 회로이다.

상기 드롭퍼 회로는 통상 기기의 2차측 출력 전류가 높을 때 전계효과 트랜지스터를 사용하여 출력 전류 변화에 따른 출력전압을 제어하는데 많이 사용한다.

이와 같이 사용되는 드롭퍼 회로는 전계효과 트랜지스터의 출력단에 다이오 드(션트 레귤레이터) 및 저항을 사용하여 출력 전류의 급변에 따른 출력전압을 제어하는데, 이때 사용되는 다이오드와 저항으로는 전압 제어를 용이하게 할 수 없게 된다.

그래서 종래의 드롭퍼 회로는 도 1에 도시한 바와 같이, 입력되는 전압을 낮추어 출력하는 전계효과 트랜지스터(FET)의 출력단에 출력 전압을 감지하는 분배저항(R13)(R14)과; 상기 분배저항(R13)(R14)에서 감지된 출력 전압이 기 설정된 전압 이상 인가를 검출하는 제너다이오드(ZD)와; 상기 제너 다이오드(ZD)에서 검출된 전압이 기 설정된 전압 이상일 경우 상기 전계효과 트랜지스터(FET)의 게이트단자를 제어하여 출력 전압을 조절하는 스위칭소자인 트랜지스터(Q1)로 구성되게 된다

이와 같이 구성되는 종래의 드롭퍼 회로는 출력전류 변화에 따른 출력전압을 제어하는 전계효과 트랜지스터(FET)의 게이트 단자와 소오스 단자 간에 아날로그 소자인 제너 다이오드(ZD)와 다이오드(D1), 그리고 스위칭 트랜지스터(Q1)를 접속하게 되므로, 출력단에 급격히 변화하는 출력전류에 대하여 정확하게 출력전압을 제어할 수 없는 문제점이 있을 뿐만 아니라, 최근 단소화 되어 가는 추세에 비추어 볼 때, 상기 드롭퍼 회로는 부품의 수 증가에 따른 점유 면적에 제약을 받게 되는 문제점을 갖고 있다.

본 발명의 목적은 입력전압에 대한 출력 전류의 급격한 변화에 대하여 이상 없이 정확하게 출력전압을 제어할 수 있는 드롭퍼 회로를 제공하고자 하는데 있다.

본 발명의 다른 목적은 드롭퍼 회로의 신뢰성을 향상시키고자 하는데 있다.

본 발명의 또 다른 목적은 드롭퍼 회로의 단소화를 기하고자 하는데 있다.

상기의 목적을 실현하기 위하여 본 발명은 입력되는 전압을 낮추어 출력하는 전계효과 트랜지스터와; 상기 전계효과 트랜지스터에서 출력되는 출력전류 변화에 따른 출력전압을 감지하는 분배저항과; 상기 분배저항에서 감지된 출력전압을 기준 전압과 비교하여 그 비교에 따른 출력신호로 상기 전계효과 트랜지스터의 출력전압을 제어하는 집적회로와; 상기 집적회로에서 출력되는 전압의 위상을 보정하는 위상보정 콘덴서를 포함한다.

상기 집적회로는 비반전 연산증폭기와 트랜지스터를 포함한다.

따라서 본 발명에 의하면, 입력전압을 낮추어 출력하는 드롭퍼 회로를 집적회로로 구성하여 제어함으로써, 급격히 변화하는 출력전류에 대하여 출력전압을 정확하게 제어할 수 있게 되는 것이다.

이하 첨부되는 도면에 의거 본 발명을 상세히 설명하면 다음과 같다.

도 2는 본 발명의 일실시예에 따른 드롭퍼 회로의 상세도이고, 도 3은 본 발명의 일실시예에 따른 드롭퍼 회로의 각부 출력 파형도이다. 본 발명의 일실시예에 따른 드롭퍼 회로는 전계효과 트랜지스터(FET), 분배저항(R1,R2), 집적회로(IC1), 위상보정 콘덴서(C1)로 구성된다.

상기 전계효과 트랜지스터(FET1)는 입력전원(AC)에 접속되어 입력되는 전압을 소정의 전압으로 낮추어 출력하게 된다.

상기 분배저항(R1,R2)은 상기 전계효과 트랜지스터(FET1)로 출력되는 전압을 분배하여 분배된 전압으로 출력전압을 감지하게 된다.

상기 집적회로(IC1)는 상기 분배저항(R1)(R2)에 의해 감지된 출력전압을 기준전압과 비교하고 제어하여 상기 전계효과 트랜지스터(FET1)에 스위칭 제어신호를 출력하게 된다.

상기 집적회로(IC1)는 비반전 연산증폭기(OP1), 스위칭 트랜지스터(Q2)로 구성하게 되고, 상기 비반전 연산증폭기(OP1)의 반전단자(-)에는 상기 분배저항(R1)(R2)에서 검출된 출력전압이 인가되고, 비반전단자(+)에는 기준전압이 인가되게 된다.

상기 스위칭 트랜지스터(Q2)는 베이스단자가 상기 비반전 연산증폭기(OP1)의 출력단과 저항(R3)을 통해서 연결되게 되고, 콜렉터단자는 상기 전계효과 트랜지스터(FET1)의 게이트와 연결되게 된다.

상기 위상보정 콘덴서(C1)는 상기 비반전 연산증폭기(OP1)의 출력단과 반전단자(-)간에 접속되게 되어, 변동되어 출력되는 전압의 위상을 보정하게 된다

상기와 같이 구성되는 본 발명은 먼저 전계효과 트랜지스터(FET1)에서 입력되는 전원전압(AC)에 대하여 게이트 단자의 초기 제어 전압에 따라 상기 온/오프 구동하면서 입력 전원전압을 낮추어 드레인단자를 통해서 도 3A에 도시한 바와 같은 파형 전압을 출력하게 된다.

상기 전계효과 트랜지스터(FET1)에서 출력된 파형 전압은 출력단의 분배저항(R1)(R2)을 통해서 분배되어 감지되게 되고, 이 감지된 분배전압은 집적회로(IC1)의 비반전 연산증폭기(OP1)의 반전단자(-)에 입력되게 된다.

따라서 비반전 연산증폭기(OP1)에서는 상기 반전단자(-)에 도 3B에 도시한 바와 같은 감지된 출력전압을 비반전단자(+)에 입력되는 기준전압(Vref)과 비교하게 되어 도 3C에 도시한 바와 같은, 즉 상기 반전단자(-)로 입력되는 전압이 기준 전압(Vref)보다 크게 되면 상기 비반전 연산증폭기(OP1)의 출력단으로부터 하이전압을 출력하게 되고, 반대로 입력되는 전압이 기준 전압(Vref)보다 작게 되면 상기 비반전 연산증폭기(OP1)의 출력단으로부터 로우 전압을 출력하게 된다.

이때 상기 비반전 연산증폭기(OP1)에서 출력되는 전압은 콘덴서(C1)에 의하여 위상이 보정되어 출력되게 된다.

그리고 상기 비반전 연산증폭기(OP1)의 출력 전압은 트랜지스터(Q2)의 베이스단자에 인가되어 상기 트랜지스터(Q2)를 온/오프 시키게 되고, 상기 트랜지스터(Q2)의 온/오프는 전계효과 트랜지스터(FET1)의 게이트 단자를 온/오프시켜 주게 된다.

그러므로 상기 전계효과 트랜지스터(FET1)의 출력전압은 즉 상기 트랜지스터(Q2)의 온/오프 신호에 따라 이에 대응하는 도 3D에 도시한 바와 같은 선형적으로 안정된 제어 전압을 출력하게 되는 것이다.

이상에서 설명한 바와 같이 본 발명은 입력전압을 낮추어 출력하는 드롭퍼 회로를 집적회로로 구성하여 출력전압을 조절하도록 함으로써, 급격히 변화하는 출력전류에 대하여 출력전압을 정확하게 제어할 수 있어 드롭퍼 회로의 신뢰성을 향상할 수 있게 되는 것이다.

Claims (2)

1. 입력되는 전압을 낮추어 출력하는 전계효과 트랜지스터와; 상기 전계효과 트랜지스터에서 출력되는 출력전류 변화에 따른 출력전압을 감지하는 분배저항과; 상기 분배저항에서 감지된 출력전압을 기준 전압과 비교하여 그 비교에 따른 출력신호로 상기 전계효과 트랜지스터의 출력전압을 제어하는 집적회로와; 상기 집적회로에서 출력되는 전압의 위상을 보정하는 위상보정 콘덴서를 포함하는 드롭퍼 회로.
2. 제 1 항에 있어서, 상기 집적회로는 비반전 연산증폭기와 트랜지스터를 포함하는 드롭퍼 회로.

Images