JP5487131B2

JP5487131B2 - 差動出力バッファ

Info

Publication number: JP5487131B2
Application number: JP2011020380A
Authority: JP
Inventors: 惇一郎白井; 克樹松寺
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2011-02-02
Filing date: 2011-02-02
Publication date: 2014-05-07
Anticipated expiration: 2031-02-02
Also published as: US20120194225A1; US8648628B2; JP2012160990A

Description

本発明の実施形態は差動出力バッファに関する。

差動信号の送信時のクロストークやＳＳＯ（ＳｉｍｕｌｔａｎｅｏｕｓＳｗｉｔｃｈｉｎｇＯｕｔｐｕｔ）ノイズを抑制するために、差動出力バッファが用いられることがある。ここで、送信状態とスタンバイ状態との間で切り替えが行われると、コモン電流が急激に変化する。このため、パッケージなどの寄生インダクタンスの影響で電源電圧にノイズが発生し、受信側でクロックジッタの増大などを引き起こしていた。

特開２００７−６００７３号公報

本発明の一つの実施形態の目的は、送信状態とスタンバイ状態との間の遷移時間の増大を抑制しつつ、電流の変動を低減することが可能な差動出力バッファを提供することである。

実施形態の差動出力バッファによれば、メインドライバと、バイパス回路とが設けられている。メインドライバは、差動信号のレベル変換を行う。バイパス回路は、前記メインドライバの動作状態とスタンバイ状態との間の遷移時に前記メインドライバに流れる高電源電位から低電源電位に流れる電流の変化量が一定の範囲内に収まるように前記メインドライバに流れる電流をバイパスさせる。また、前記メインドライバは、差動対を成す１対の差動トランジスタと、前記差動トランジスタの動作状態とスタンバイ状態とを切り替える切替トランジスタと、前記差動トランジスタのバイアス電流を設定するバイアストランジスタとを備え、前記バイパス回路は、前記メインドライバの動作状態とスタンバイ状態との間の遷移時に前記バイアストランジスタを介してバイパス電流を流すことにより、前記差動トランジスタを介して流れる電流を一定に維持する。

図１は、第１実施形態に係る差動出力バッファの概略構成を示す回路図である。図２は、図１の差動出力バッファの各部の電圧波形または電流波形を示すタイミングチャートである。図３は、第２実施形態に係る差動出力バッファの概略構成を示す回路図である。図４は、第３実施形態に係る差動出力バッファの概略構成を示す回路図である。図５は、図４の差動出力バッファの各部の電圧波形または電流波形を示すタイミングチャートである。図６は、第４実施形態に係る差動出力バッファの概略構成を示す回路図である。

以下、実施形態に係る差動出力バッファについて図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。

（第１実施形態）
図１は、第１実施形態に係る差動出力バッファの概略構成を示す回路図である。
図１において、差動出力バッファには、メインドライバ１およびバイパス回路２が設けられている。メインドライバ１は、差動信号ＰＲＥＰ、ＰＲＥＮのレベル変換を行うことができる。バイパス回路２は、メインドライバ１の動作状態とスタンバイ状態との間の遷移時に高電源電位ＶＤＤから低電源電位ＶＳＳに流れる電流Ｉ５の変化量が一定の範囲内に収まるようにメインドライバ１に流れるコモン電流Ｉ３をバイパスさせることができる。

ここで、メインドライバ１には、切替トランジスタＭ１、Ｍ２、Ｍ５、差動トランジスタＭ３、Ｍ４、バイアストランジスタＭ６および抵抗Ｒ１、Ｒ２が設けられている。バイパス回路２には、バイパストランジスタＭ７、Ｍ８が設けられている。なお、例えば、切替トランジスタＭ１、Ｍ２およびバイパストランジスタＭ７としてはＰチャンネル電界効果トランジスタ、差動トランジスタＭ３、Ｍ４、切替トランジスタＭ５、バイアストランジスタＭ６およびバイパストランジスタＭ８としてはＮチャンネル電界効果トランジスタを用いることができる。また、例えば、抵抗Ｒ１、Ｒ２の値は５０Ωに設定することができる。

ここで、差動トランジスタＭ３、Ｍ４は、差動対を構成することができる。切替トランジスタＭ１、Ｍ２、Ｍ５は、差動トランジスタＭ３、Ｍ４の動作状態とスタンバイ状態とを切り替えることができる。バイアストランジスタＭ６は、差動トランジスタＭ３、Ｍ４のバイアス電流Ｉ１を設定することができる。バイパストランジスタＭ７、Ｍ８は、メインドライバ１の動作状態とスタンバイ状態との間の遷移時にバイアストランジスタＭ６を介してバイパス電流Ｉ２を流すことにより、高電源電位ＶＤＤから低電源電位ＶＳＳに流れる電流Ｉ５を一定に維持することができる。

具体的には、切替トランジスタＭ１、Ｍ２のソースは高電源電位ＶＤＤに接続され、切替トランジスタＭ１、Ｍ２のゲートは互いに接続されている。切替トランジスタＭ１のドレインは抵抗Ｒ１を介して差動トランジスタＭ３のドレインに接続され、切替トランジスタＭ２のドレインは抵抗Ｒ２を介して差動トランジスタＭ４のドレインに接続されている。差動トランジスタＭ３、Ｍ４のドレインは出力端子Ｔ１、Ｔ２にそれぞれ接続されている。

差動トランジスタＭ３、Ｍ４のソースは切替トランジスタＭ５およびバイアストランジスタＭ６を順次介して低電源電位ＶＳＳに接続されている。バイパストランジスタＭ７のソースは高電源電位ＶＤＤに接続され、バイパストランジスタＭ７のゲートおよびドレインはバイパストランジスタＭ８のドレインに接続され、バイパストランジスタＭ８のソースはバイアストランジスタＭ６のドレインに接続されている。

差動トランジスタＭ３、Ｍ４のゲートには、差動信号ＰＲＥＰ、ＰＲＥＮがそれぞれ入力される。切替トランジスタＭ１、Ｍ２のゲートおよびバイパストランジスタＭ８のゲートには、切替信号ＥＩが入力される。切替トランジスタＭ５のゲートには、反転切替信号ＥＩＢが入力される。バイアストランジスタＭ６のゲートには、バイアス電圧ＶＢＩＡＳが入力される。

図２は、図１の差動出力バッファの各部の電圧波形または電流波形を示すタイミングチャートである。
図２において、メインドライバ１の送信状態時では、切替信号ＥＩはロウレベルに維持され、切替トランジスタＭ１、Ｍ２、Ｍ５がオンされることで、差動トランジスタＭ３、Ｍ４が高電源電位ＶＤＤおよび低電源電位ＶＳＳに接続される。また、切替信号ＥＩがロウレベルに維持されると、バイパストランジスタＭ８がオフし、バイパス電流Ｉ２は０に設定される。

また、差動トランジスタＭ３、Ｍ４のバイアス電流Ｉ１が所定値になるようにバイアス電圧ＶＢＩＡＳが設定され、バイアス電流Ｉ１がバイアストランジスタＭ６を介して低電源電位ＶＳＳ側に流れることにより、バイアス電流Ｉ１の値に等しいコモン電流Ｉ３がメインドライバ１を介して流れる。なお、例えば、メインドライバ１の送信状態時のバイアス電流Ｉ１は１０ｍＡに設定することができる。

そして、差動信号ＰＲＥＰ、ＰＲＥＮが差動トランジスタＭ３、Ｍ４のゲートに入力されると、差動信号ＰＲＥＰ、ＰＲＥＮに応じた差動出力ＴＸＰ、ＴＸＮが生成され、出力端子Ｔ１、Ｔ２を介して出力される。

一方、メインドライバ１のスタンバイ状態時では、差動信号ＰＲＥＰ、ＰＲＥＮはハイレベルに固定される。また、切替信号ＥＩはロウレベルからハイレベルに切り替えられ、切替トランジスタＭ１、Ｍ２、Ｍ５がオフされることで、差動トランジスタＭ３、Ｍ４が高電源電位ＶＤＤおよび低電源電位ＶＳＳから切り離される。このため、差動トランジスタＭ３、Ｍ４のバイアス電流Ｉ１は０になり、メインドライバ１に流れるコモン電流は０になる。

ここで、切替信号ＥＩはハイレベルに維持されると、バイパストランジスタＭ８がオンし、バイパス回路２からバイパス電流Ｉ２が出力される。そして、メインドライバ１の動作状態とスタンバイ状態との間の遷移時に、バイパス電流Ｉ２の値が送信状態時のメインドライバ１のコモン電流Ｉ３の値に等しくなるようにバイアス電圧ＶＢＩＡＳが設定されることにより、送信状態時のメインドライバ１のコモン電流Ｉ３の値に等しいバイパス電流Ｉ２がバイアストランジスタＭ６を介して低電源電位ＶＳＳ側に流れる。このため、メインドライバ１の動作状態とスタンバイ状態との間の遷移時に、差動トランジスタＭ３、Ｍ４を介して流れるバイアス電流Ｉ１の値が０になった場合においても、高電源電位ＶＤＤから低電源電位ＶＳＳに流れる電流Ｉ５が一定に維持される。

ここで、スタンバイ状態時において、メインドライバ１に流れるコモン電流Ｉ３を変化させる場合、バイアス電圧ＶＢＩＡＳを緩やかに増減させることにより、バイパス電流Ｉ２を緩やかに増減させ、高電源電位ＶＤＤから低電源電位ＶＳＳに流れる電流Ｉ５を緩やかに変化させることができる。

これにより、送信状態とスタンバイ状態との間で切り替えが行われた場合においても、高電源電位ＶＤＤから低電源電位ＶＳＳに流れる電流Ｉ５が急激に変化するのを防止することができる。このため、パッケージなどの寄生インダクタンスの影響で電源電圧にノイズが発生するのを防止することができ、受信側でのクロックジッタの増大を抑制することができる。

また、バイパス回路２を設けることにより、送信状態とスタンバイ状態との間の切替速度を低下させることなく、高電源電位ＶＤＤから低電源電位ＶＳＳに流れる電流Ｉ５が急激に変化するのを防止することができる。このため、送信状態とスタンバイ状態との間のコモンレベルに大きな差が発生したり、電位差および送信状態とスタンバイ状態との間の遷移時間が増大したりするのを防止することが可能となる。なお、バイパス回路２の回路構成は一例であって、実施例に限定されない。例えば、バイパストランジスタM８だけで電流Ｉ５を制御可能であればバイパストランジスタＭ７は削除してもよく、また、より電流Ｉ５の制御を精密にするために他の構成を追加してもよい。以下実施例においても同様である。

（第２実施形態）
図３は、第２実施形態に係る差動出力バッファの概略構成を示す回路図である。
図３において、この差動出力バッファでは、図１の差動出力バッファにスタンバイドライバ３が追加されている。スタンバイドライバ３は、スタンバイ状態時にメインドライバ１の差動出力ＴＸＲ、ＴＸＮをコモン電位に固定することができる。

ここで、スタンバイドライバ３には、切替トランジスタＭ１１〜Ｍ１４、バイアストランジスタＭ１５および抵抗Ｒ１１、Ｒ１２が設けられている。なお、例えば、切替トランジスタＭ１１、Ｍ１２としてはＰチャンネル電界効果トランジスタ、切替トランジスタＭ１３、Ｍ１４およびバイアストランジスタＭ１５としてはＮチャンネル電界効果トランジスタを用いることができる。また、例えば、抵抗Ｒ１１、Ｒ１２の値は２ｋΩに設定することができる。

ここで、切替トランジスタＭ１１〜Ｍ１４は、スタンバイドライバ３とメインドライバ１との間の接続状態を切り替えることができる。バイアストランジスタＭ１５は、切替トランジスタＭ１１〜Ｍ１４のバイアス電流Ｉ４を設定することができる。

具体的には、切替トランジスタＭ１１、Ｍ１２のソースは高電源電位ＶＤＤに接続され、切替トランジスタＭ１１、Ｍ１２のゲートは互いに接続されている。切替トランジスタＭ１１のドレインは抵抗Ｒ１１を介して切替トランジスタＭ１３のドレインに接続され、切替トランジスタＭ１２のドレインは抵抗Ｒ１２を介して切替トランジスタＭ１４のドレインに接続されている。切替トランジスタＭ１３、Ｍ１４のゲートは互いに接続され、切替トランジスタＭ１３、Ｍ１４のドレインは出力端子Ｔ１、Ｔ２にそれぞれ接続されている。切替トランジスタＭ１３、Ｍ１４のソースはバイアストランジスタＭ１５を介して低電源電位ＶＳＳに接続されている。

切替トランジスタＭ１３、Ｍ１４のゲートには、切替信号ＥＩが入力される。切替トランジスタＭ１１、Ｍ１２のゲートには、反転切替信号ＥＩＢが入力される。バイアストランジスタＭ１５のゲートには、バイアス電圧ＶＢＩＡＳ２が入力される。

そして、メインドライバ１の送信状態時では、切替信号ＥＩはロウレベルに維持され、切替トランジスタＭ１、Ｍ２、Ｍ５がオンされることで、差動トランジスタＭ３、Ｍ４が高電源電位ＶＤＤおよび低電源電位ＶＳＳに接続される。また、切替信号ＥＩがロウレベルに維持されると、バイパストランジスタＭ８がオフし、バイパス電流Ｉ２は０に設定される。また、切替信号ＥＩがロウレベルに維持されると、切替トランジスタＭ１１〜Ｍ１４はオフし、スタンバイドライバ３がメインドライバ１から切り離される。

一方、メインドライバ１のスタンバイ状態時では、差動信号ＰＲＥＰ、ＰＲＥＮはハイレベルに固定される。また、切替信号ＥＩはロウレベルからハイレベルに切り替えられ、切替トランジスタＭ１、Ｍ２、Ｍ５がオフされることで、差動トランジスタＭ３、Ｍ４が高電源電位ＶＤＤおよび低電源電位ＶＳＳから切り離され、差動トランジスタＭ３、Ｍ４のバイアス電流Ｉ１は０になる。

また、切替信号ＥＩがロウレベルからハイレベルに切り替えられると、切替トランジスタＭ１１〜Ｍ１４がオンし、スタンバイドライバ３がメインドライバ１に接続される。そして、メインドライバ１のスタンバイ状態時に切替トランジスタＭ１１〜Ｍ１４のバイアス電流Ｉ４が所定値になるようにバイアス電圧ＶＢＩＡＳ２が設定され、バイアス電流Ｉ４がバイアストランジスタＭ１５を介して流れることにより、メインドライバ１の差動出力ＴＸＲ、ＴＸＮがコモン電位に固定され、出力端子Ｔ１、Ｔ２を介して出力される。なお、例えば、メインドライバ１のスタンバイ状態時にバイアストランジスタＭ１５を介して流れるバイアス電流Ｉ４は１ｍＡに設定することができる。このため、差動出力バッファのバイアス電流はＩ１からＩ４に減少する。

ここで、切替信号ＥＩがハイレベルに維持されると、バイパストランジスタＭ８がオンし、バイパス回路２からバイパス電流Ｉ２が出力される。そして、メインドライバ１の動作状態とスタンバイ状態との間の遷移時に、バイパス電流Ｉ２が差動出力バッファのバイアス電流の減少分を補うようにバイアス電圧ＶＢＩＡＳが設定されることにより、バイパス電流Ｉ２がバイアストランジスタＭ６を介して低電源電位ＶＳＳ側に流れる。このため、メインドライバ１の動作状態とスタンバイ状態との間の遷移時に、差動トランジスタＭ３、Ｍ４を介して流れるバイアス電流Ｉ１の値が０になった場合においても、差動出力バッファに流れるコモン電流Ｉ３が一定に維持される。

ここで、差動出力バッファにスタンバイドライバ３を設けることにより、スタンバイ状態時の差動出力バッファの出力を固定することができ、差動出力バッファの動作を安定させることができる。

（第３実施形態）
図４は、第３実施形態に係る差動出力バッファの概略構成を示す回路図である。
図４において、この差動出力バッファには、図３のメインドライバ１の代わりにメインドライバ１´が設けられている。メインドライバ１´には、図３のバイアストランジスタＭ６の代わりに並列トランジスタＭＢ０〜ＭＢｎが設けられている。なお、例えば、並列トランジスタＭＢ０〜ＭＢｎとしてはＮチャンネル電界効果トランジスタを用いることができる。ここで、並列トランジスタＭＢ０〜ＭＢｎは互いに並列に接続されている。並列トランジスタＭＢ０〜ＭＢｎのドレインは切替トランジスタＭ５のソースに接続され、並列トランジスタＭＢ０〜ＭＢｎのソースは低電源電位ＶＳＳに接続されている。並列トランジスタＭＢ０〜ＭＢｎのゲートには、バイアス電圧ＶＢＩＡＳ＜０＞〜ＶＢＩＡＳ＜ｎ＞がそれぞれ入力される。

図５は、図４の差動出力バッファの各部の電圧波形または電流波形を示すタイミングチャートである。
図５において、図４の差動出力バッファでは、スタンバイ状態時において、コモン電流Ｉ３が段階的に増減される以外は、図１の差動出力バッファの動作と同様である。

すなわち、スタンバイ状態時において、送信開始前はバイアス電圧ＶＢＩＡＳ＜０＞〜ＶＢＩＡＳ＜ｎ＞が並列トランジスタＭＢ０〜ＭＢｎのゲートに順次印加されることにより、バイパス電流Ｉ２が段階的に増大され、コモン電流Ｉ３が段階的に増大される。一方、スタンバイ状態時において、送信終了後は並列トランジスタＭＢ０〜ＭＢｎにそれぞれ印加されたバイアス電圧ＶＢＩＡＳ＜０＞〜ＶＢＩＡＳ＜ｎ＞が順次遮断されることにより、バイパス電流Ｉ２が段階的に減少され、コモン電流Ｉ３が段階的に減少される。

これにより、スタンバイ状態時にコモン電流Ｉ３を増減させる回路を容易に構成することができ、回路構成の複雑化を防止しつつ、メインドライバ１´のコモン電流Ｉ３が急激に変化するのを防止することができる。

なお、図５の例では、図３の差動出力バッファのコモン電流Ｉ３を段階的に変化させる方法について説明したが、図１の差動出力バッファのコモン電流Ｉ３を段階的に変化させるようにしてもよい。

（第４実施形態）
図６は、第４実施形態に係る差動出力バッファの概略構成を示す回路図である。
図６において、この差動出力バッファには、図１のメインドライバ１の代わりにドライバ４が設けられている。このドライバ４は、図１のメインドライバ１の機能に加え、図３のスタンバイドライバ３の機能を併せ持つことができる。すなわち、ドライバ４は、動作状態時に差動信号ＰＲＥＰ、ＰＲＥＮのレベル変換を行い、スタンバイ状態時に差動出力ＴＸＲ、ＴＸＮをコモン電位に固定することができる。

ここで、ドライバ４には、図３の切替トランジスタＭ１３、Ｍ１４およびバイアストランジスタＭ１５の代わりに切替トランジスタＭ１６およびバイアストランジスタＭ１７が設けられている。なお、例えば、切替トランジスタＭ１６およびバイパストランジスタＭ１７としてはＮチャンネル電界効果トランジスタを用いることができる。

ここで、切替トランジスタＭ１６は、差動トランジスタＭ３、Ｍ４の動作状態とスタンバイ状態とを切り替えることができる。バイアストランジスタＭ１７は、スタンバイ状態時の差動トランジスタＭ３、Ｍ４のバイアス電流Ｉ４を設定することができる。

そして、差動トランジスタＭ３、Ｍ４のソースは切替トランジスタＭ１６およびバイアストランジスタＭ１７を順次介して低電源電位ＶＳＳに接続されている。切替トランジスタＭ１６のゲートには、切替信号ＥＩが入力される。バイアストランジスタＭ１７のゲートには、バイアス電圧ＶＢＩＡＳ２が入力される。

そして、ドライバ４の送信状態時では、切替信号ＥＩはロウレベルに維持され、切替トランジスタＭ１、Ｍ２、Ｍ５がオンされることで、差動トランジスタＭ３、Ｍ４が切替トランジスタＭ１、Ｍ２、Ｍ５を介して高電源電位ＶＤＤおよび低電源電位ＶＳＳに接続される。また、切替信号ＥＩがロウレベルに維持されると、バイパストランジスタＭ８がオフし、バイパス電流Ｉ２は０に設定される。また、切替信号ＥＩがロウレベルに維持されると、切替トランジスタＭ１６はオフされ、差動トランジスタＭ３、Ｍ４はバイアストランジスタＭ１７から切り離される。

また、差動トランジスタＭ３、Ｍ４のバイアス電流Ｉ１が所定値になるようにバイアス電圧ＶＢＩＡＳが設定され、バイアス電流Ｉ１がバイアストランジスタＭ６を介して低電源電位ＶＳＳ側に流れることにより、バイアス電流Ｉ１の値に等しいコモン電流Ｉ３がドライバ４に流れる。

一方、ドライバ４のスタンバイ状態時では、差動信号ＰＲＥＰ、ＰＲＥＮはハイレベルに固定される。また、切替信号ＥＩはロウレベルからハイレベルに切り替えられ、切替トランジスタＭ１、Ｍ２、Ｍ５がオフされ、切替トランジスタＭ１１、Ｍ１２、Ｍ１６がオンされることで、差動トランジスタＭ３、Ｍ４が切替トランジスタＭ１１、Ｍ１２、Ｍ１６を介して高電源電位ＶＤＤおよび低電源電位ＶＳＳに接続される。

また、ドライバ４のスタンバイ状態時に差動トランジスタＭ３、Ｍ４のバイアス電流Ｉ４が所定値になるようにバイアス電圧ＶＢＩＡＳ２が設定され、バイアス電流Ｉ４がバイアストランジスタＭ１７を介して流れることにより、ドライバ４の差動出力ＴＸＲ、ＴＸＮがコモン電位に固定され、出力端子Ｔ１、Ｔ２を介して出力される。このため、差動トランジスタＭ３、Ｍ４のバイアス電流はＩ１からＩ４に減少する。

ここで、切替信号ＥＩがハイレベルに維持されると、バイパストランジスタＭ８がオンし、バイパス回路２からバイパス電流Ｉ２が出力される。そして、ドライバ４の動作状態とスタンバイ状態との間の遷移時に、バイパス電流Ｉ２が差動トランジスタＭ３、Ｍ４のバイアス電流の減少分を補うようにバイアス電圧ＶＢＩＡＳが設定されることにより、バイパス電流Ｉ２がバイアストランジスタＭ６を介して低電源電位ＶＳＳ側に流れる。このため、メインドライバ１の動作状態とスタンバイ状態との間の遷移時に、差動トランジスタＭ３、Ｍ４を介して流れるバイアス電流が減少した場合においても、ドライバ４に流れるコモン電流Ｉ３が一定に維持される。

ここで、図３に示すメインドライバ１の機能とスタンバイドライバ３の機能をドライバ４に併せ持たせることにより、図３の構成に比べてトランジスタ数を減らすことができ、回路規模を低減することができる。

なお、図６の例では、差動出力バッファのコモン電流Ｉ３を緩やかに増減させる構成を適用した場合について説明したが、差動出力バッファのコモン電流Ｉ３を段階的に増減させる構成を適用してもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１、１´ メインドライバ、２バイパス回路、３スタンバイドライバ、４ドライバ、Ｔ１、Ｔ２出力端子、Ｍ１、Ｍ２、Ｍ５、Ｍ１１〜Ｍ１４、Ｍ１６切替トランジスタ、Ｍ３、Ｍ４差動トランジスタ、Ｍ６、Ｍ１５、Ｍ１７バイアストランジスタ、Ｍ７、Ｍ８バイパストランジスタ、ＭＢ０〜ＭＢｎ並列トランジスタ、Ｒ１、Ｒ２、Ｒ１１、Ｒ１２抵抗

Claims

差動信号のレベル変換を行うメインドライバと、
前記メインドライバの動作状態とスタンバイ状態との間の遷移時に前記メインドライバに流れる高電源電位から低電源電位かに流れる電流の変化量が一定の範囲内に収まるように前記メインドライバに流れる電流をバイパスさせるバイパス回路とを備え、
前記メインドライバは、
差動対を成す１対の差動トランジスタと、
前記差動トランジスタの動作状態とスタンバイ状態とを切り替える切替トランジスタと、
前記差動トランジスタのバイアス電流を設定するバイアストランジスタとを備え、
前記バイパス回路は、前記メインドライバの動作状態とスタンバイ状態との間の遷移時に前記バイアストランジスタを介してバイパス電流を流すことにより、前記差動トランジスタを介して流れる電流を一定に維持することを特徴とする差動出力バッファ。
前記バイアストランジスタは、前記スタンバイ状態時にバイアス電圧を緩やかに増減させることにより、前記電流を緩やかに増減させることを特徴とする請求項１に記載の差動出力バッファ。
前記バイアストランジスタは、互いに並列に接続された複数の並列トランジスタを備え、前記スタンバイ状態時に前記並列トランジスタをオンさせる個数を変化させることで、前記電流を段階的に増減させることを特徴とする請求項１に記載の差動出力バッファ。
差動信号のレベル変換を行うメインドライバと、
スタンバイ状態時に前記メインドライバの差動出力をコモン電位に固定するスタンバイドライバと、
前記メインドライバの動作状態とスタンバイ状態との間の遷移時に前記メインドライバおよび前記スタンバイドライバに流れるコモン電流の変化量が一定の範囲内に収まるように前記メインドライバに流れるコモン電流をバイパスさせるバイパス回路とを備えることを特徴とする差動出力バッファ。
動作状態時に差動信号のレベル変換を行い、スタンバイ状態時に差動出力をコモン電位に固定するドライバと、
前記ドライバの動作状態とスタンバイ状態との間の遷移時に前記ドライバに流れるコモン電流の変化量が一定の範囲内に収まるように前記ドライバに流れるコモン電流をバイパスさせるバイパス回路とを備えることを特徴とする差動出力バッファ。
前記ドライバは、
差動対を成す１対の差動トランジスタと、
前記差動トランジスタの動作状態とスタンバイ状態とを切り替える切替トランジスタと、
前記差動トランジスタの動作状態時のバイアス電流を設定する第１のバイアストランジスタと、
前記差動トランジスタのスタンバイ状態時のバイアス電流を設定する第２のバイアストランジスタとを備え、
前記バイパス回路は、前記メインドライバの動作状態とスタンバイ状態との間の遷移時に前記第１のバイアストランジスタを介してバイパス電流を流すことにより、前記差動トランジスタを介して流れるコモン電流を一定に維持することを特徴とする請求項５に記載の差動出力バッファ。