CN110858083B - 恒压电路 - Google Patents

Abstract

本发明涉及一种恒压电路。实施方式的恒压电路具备第1要素、第2要素、放大器以及基准电压源。第1要素转换输入电压，并输出规定的输出电压。第2要素输出与基于上述第1元件输出的电压的电流相应的电流。放大器对基准电压和与上述输出电压成比例的电压之间的差电压进行放大，且基于上述差电压对上述第1元件进行控制。基准电压源根据对从上述第2元件输出的电流与参照电流进行比较的比较结果输出上述基准电压。

Description

恒压电路

本申请享受以日本专利申请2018-157222号(申请日：2018年8月24日)为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的全部内容。

技术领域

实施方式涉及一种恒压电路。

背景技术

在电子设备中存在微型计算机、传感器、驱动器等各种器件，需要向各个器件供给适当的电源电压。在该供给中使用各种稳压器等输出恒压的电路。近年来，通过蓄电池驱动的便携式设备增加，因此要求消耗电流较低的电源电路。另一方面，要求抑制电源电路输出的噪声、抑制电源可变抑制比(PSRR：Power Supply Rejection ratio)这样的特性，但这些特性处于与低消耗电流特性相反的关系。线性稳压器廉价且简单，因此被广泛用作为电源电路，但为了实现噪声降低以及PSRR特性的提高，要求其内部所具有的基准电压VREF本身的噪声降低以及PSRR特性的提高。

发明内容

实施方式提供一种兼顾了低消耗电流和低噪声的恒压电路。

实施方式的恒压电路具备第1要素、第2要素、放大器以及基准电压源。第1要素对输入电压进行转换，并输出规定的输出电压。第2要素输出与基于上述第1元件输出的电压的电流相应的电流。放大器对基准电压和与上述输出电压成比例的电压之间的差电压进行放大，基于上述差电压对上述第1元件进行控制。基准电压源根据从上述第2元件输出的电流与参照电流之间的比较结果来输出上述基准电压。

附图说明

图1表示一个实施方式所涉及的恒压电路的一例。

图2表示一个实施方式所涉及的基准电压源的一例。

图3表示一个实施方式所涉及的低噪声基准电压源的一例。

图4以及图5表示一个实施方式所涉及的基准电压源的晶体管的栅极尺寸。

图6～图9表示一个实施方式所涉及的放大器的一例。

图10表示一个实施方式所涉及的恒压电路的一例。

图11表示一个实施方式所涉及的基准电压源的一例。

具体实施方式

以下，参照附图对实施方式进行说明。另外，本发明并不限定于实施方式。

在所参照的附图中，有时对于相同部分或者具有相同功能赋予相同的符号或者类似的符号，并省略其重复的说明。另外，有时附图的尺寸比例为了便于说明而与实际比例不同，有时从附图省略构成的一部分。

(第1实施方式)

图1是表示第1实施方式所涉及的恒压电路1的一例的电路图。通过对输入端子in施加输入电压VIN(例如，Vdd)，由此从输出端子out输出规定的输出电压VOUT。在输出端子out连接有输出电容器Cout以及利用输出电压VOUT的负载L。虽然该负载L的状态也对输出电压VOUT产生影响，但通过恒压电路1将输出电压VOUT控制为接近规定的值。根据需要，也可以在恒压电路1的外侧连接未图示的输入电容器Cin。

恒压电路1具备放大器Amp、第1晶体管Pp、第2晶体管Pm、电流比较器Cmp、基准电流源I1、基准电压源V1、V2、开关Sw以及电阻Rf、Rs。

放大器Amp对反馈电压VFB与基准电压VREF进行比较，而对其差进行放大。第1晶体管Pp是对输出电压VOUT进行控制的晶体管，例如是p型的MOSFET(Metal-Oxide-Semiconductor Field-Effect-Transistor)。放大器Amp的输出与第1晶体管Pp的栅极以及第2晶体管Pm的栅极连接。从放大器Amp输出的被放大后的差电压向第1晶体管Pp的栅极输出。

第1晶体管Pp(第1元件)的源极与输入端子in连接，漏极与输出端子out连接。第1晶体管Pp基于对栅极施加的放大器Amp的输出即差电压(第1晶体管Pp的驱动电压)对从源极向漏极流动的电流进行控制，结果对输出电压VOUT进行控制。即，第1晶体管Pp作为将对恒压电路1的输入端子in施加的电压VIN转换成规定的电压，并将转换后的电压作为输出电压VOUT从输出端子out输出的输出元件进行动作。

第2晶体管Pm(第2元件)是源极与输入端子in连接，漏极与电流比较器Cmp连接，对输出电压VOUT进行监控的晶体管。第2晶体管Pm例如是p型的MOSFET。第1晶体管Pp与第2晶体管Pm的栅极彼此连接，第2晶体管Pm的栅极也被施加由放大器Amp放大后的差电压即相同的驱动电压。其结果，根据对第1晶体管Pp的栅极施加的电压，对从第2晶体管Pm的源极向漏极流动的监控电流IM进行控制。即，第2晶体管Pm作为对第1晶体管Pp的漏极-源极间的电流进行监控，并输出与第1晶体管Pp所输出的电流成比例的监控电流的监控元件进行动作。

电流比较器Cmp的输入侧与第2晶体管Pm的漏极以及基准电流源I1连接，对监控电流IM与基准电流IREF进行比较而输出对基准电压VREF进行控制的信号。基准电流IREF由基准电流源I1生成。基准电流源I1例如是恒流源，与电流比较器Cmp的输入连接。

基准电压源V1、V2是输出基准电压VREF的电压源。例如，基准电压源V1、V2是恒压源。基准电压源V1是稳定地输出基准电压VREF的电源，且是低消耗电流的电压源。该基准电压源V1与放大器Amp的输入连接，稳定地向放大器Amp施加所输出的电压、作为基准电压VREF。

基准电压源V2与根据电流比较器Cmp输出的信号来切换接通断开的开关Sw连接，并经由开关Sw与放大器Amp的输入连接。基准电压源V2为，虽然消耗电流比基准电压源V1多，但输出具有低噪声特性的电压。通过电流比较器Cmp将对输出电压进行监控的监控电流IM与基准电流IREF进行比较，在监控电流IM＜基准电流IREF的情况下，使开关Sw接通，将基准电压源V2与基准电压VREF连接。

如此，通过基准电压源V1以及与基准电压源V1并联配置的基准电压源V2，形成作为整体的基准电压源。该作为整体的基准电压源根据监控电流IM的大小对基准电压VREF进行控制并输出。

电阻Rf、Rs串联连接在第1晶体管Pp的漏极与接地点之间。通过将第1晶体管Pp输出的源极-漏极间的电流施加于电阻Rf、Rs，由此从连接在第1晶体管Pp的漏极与电阻Rf之间的输出端子out输出输出电压VOUT。即，通过第1晶体管Pp、电阻Rf、Rs形成输出输出电压VOUT的输出元件。

电阻Rf、Rs对输出电压VOUT进行分压而生成反馈电压VFB。电阻Rf、Rs之间的点与放大器Amp的输入连接，反馈电压VFB被输入到放大器Amp。通过该电阻Rf、Rs，在输出电压VOUT与基准电压VREF之间，VOUT＝VREF×(1+Rf/Rs)这样的关系成立。同样，当将输出电压VOUT的噪声分量设为VnOUT、将基准电压VREF的噪声分量设为VnREF时，VnOUT＝VnREF×(1+Rf/Rs)，基准电压VREF的噪声分量也通过电阻值而倍增。

放大器Amp被输入基准电压VREF以及反馈电压VFB，并输出对第1晶体管Pp的栅极施加的、即对第1晶体管Pp进行驱动的栅极电压VGATE。通过反馈电压VFB对输出电压VOUT进行反馈控制，由此以输出电压VOUT成为规定电压的方式进行控制。即，放大器Amp进行用于对第1晶体管Pp的驱动电压进行控制的输出，以使反馈电压VFB与基准电压VREF之差在各定时都变得更小。栅极被施加了该驱动电压的第1晶体管Pp对输出电压VOUT进行控制，与此相伴，反馈电压VFB被控制为，使其与基准电压VREF之间的电压差更低，换言之，使放大器Amp输出的电压更低。

为了降低输出电压VOUT的噪声而连接有基准电压源V2。在未连接负载L的情况下，不需要成为低噪声，而基准电压源V1输出基准电压VREF。在该情况下，恒压电路1作为低消耗电流的恒压源发挥功能。

另一方面，当连接有负载L时，产生负载电流。由于负载电流，在电阻Rf、Rs中通过的电流减少，反馈电压VFB变低。当反馈电压VFB变低时，向放大器Amp输入的差电压VFB-VREF变低，所输出的电压、即对第2晶体管Pm的栅极施加的电压变低。因此，第2晶体管Pm的源极-漏极间电流即监控电流IM变大。当监控电流IM变大时，差电流IM-IREF的值变大，开关Sw接通，基准电压源V2与基准电压源V1连接。其结果，虽然消耗电流变多，但向放大器Amp输入低噪声的基准电压VREF，驱动电压成为低噪声，因此恒压电路1作为输出低噪声的输出电压VOUT的恒压源发挥功能。

以下，对基准电压源V1、V2的例子进行详细说明。

图2是表示基准电压源V1的一例的电路图。基准电压源V1具备晶体管Nd1以及晶体管Ne1。晶体管Nd1是阈值电压V_t为负值、栅极与源极被连接的耗尽型的n型MOSFET。另一方面，晶体管Ne1是阈值电压V_t为正值、栅极与漏极被连接的增强型的n型MOSFET。

晶体管Nd1的漏极与输入端子in连接。晶体管Nd1的源极与晶体管Ne1的漏极连接。晶体管Ne1的源极被接地。从被连接的晶体管Nd1的源极与晶体管Ne1的漏极之间输出基准电压VREG。

对从图2所示的基准电压源V1输出的基准电压VREF进行说明。在一般情况下，饱和区域中的漏极-源极间电流I_DS如以下那样表示。

此处，μ表示半导体中的电子的移动性，W表示栅极宽度(沟道宽度)，L表示栅极长度(沟道长度)，C_ox表示MOSFET电容器的每单位面积的电容，V_gs表示栅极-源极间电压。

耗尽型的晶体管Nd1使栅极-源极间的电压为0。

此处，Ld表示耗尽型的晶体管的栅极长度，Wd表示耗尽型的晶体管的栅极宽度。

另一方面，增强型的晶体管Ne1使栅极-源极间的电压为VREF。

此处，Le表示增强型的晶体管的栅极长度，We表示增强型的晶体管的栅极宽度。

在饱和状态下，在晶体管Nd1与晶体管Ne1的双方的漏极-源极间流动的电流值相同，因此式(2)与式(3)的右边能够用等号连结，当对于VREF求解用等号连结了的式时，成为式(4)。

当设为不存在基准电压VREF的温度依赖性时，用温度T对式(4)进行了偏微分的结果成为0。

对于晶体管Nd1的栅极尺寸以及晶体管Ne1的栅极尺寸，通过使Wd/Ld以及We/Le的关系(Wd/Ld)/(We/Le)最佳化，能够使式(5)成立。通过使式(5)成立，能够使VREF的基于温度T的微分值为0、即实现没有温度特性的VREF。因此，将基准电压源构成为，无法改变最佳化后的(Wd/Ld)/(We/Le)的比例。

图3表示在基准电压源V1连接了低噪声的基准电压源V2的图。低噪声的基准电压源V2与基准电压源V1并联连接。在基准电压源V1、V2的输出之间具备开关。同样，为了在无负载L的情况下削减消耗电流，在输入端子in与基准电压源V2的晶体管Nd2的漏极之间也具备联动的开关。这些联动的开关Sw如上述那样通过电流比较器Cmp的输出来控制。

与基准电压源V1同样，基准电压源V2具备晶体管Nd2以及晶体管Ne2。晶体管Nd2是阈值电压V_t为负值、栅极与源极被连接了的耗尽型的n型MOSFET。另一方面，晶体管Ne2是阈值电压V_t为正值、栅极与漏极被连接了的增强型的n型MOSFET。

晶体管Nd2的漏极与输入端子in连接。晶体管Nd2的源极与晶体管Ne2的漏极连接。晶体管Ne2的源极接地。从被连接了的晶体管Nd2的源极与晶体管Ne2的漏极之间输出具有低噪声特性的基准电压VREG。

如此，通过利用电流比较器Cmp的输出而经由开关Sw连接消耗电流较少的基准电压源V1与具有低噪声特性的基准电压源V2，由此在输出端子out连接有负载的情况下，能够输出具有低噪声特性的基准电压VREF。以下，通过举例对基准电压源V1、V2更详细地进行说明。

关于基准电压源V1和基准电压源V2所具备的各个晶体管，对栅极长度和栅极宽度进行说明。基准电压源V1是消耗电流较少的电压源。根据式(1)，由于消耗电流与W/L成比例，因此基准电压源V1所具备的晶体管使W变窄、L变长即可。另一方面，基准电压源V2是不考虑消耗电流而具有低噪声特性的电压源。在设为k＞0时，MOSFET的噪声电平与L^k/W成比例。因此，基准电压源V2所具备的晶体管使W变宽、L变短即可。

图4是表示一个实施方式的基准电压源V1、V2所具备的晶体管的栅极尺寸的关系的图。基准电压源V2的各个晶体管的栅极宽度是基准电压源V1的对应的晶体管的栅极宽度的α倍(α＞1)。如此，通过使各晶体管的栅极宽度成为α倍，由此不改变各个晶体管的栅极宽度与栅极长度的比例，就能够使基准电压源V2所具备的晶体管的栅极宽度比基准电压源V1所具备的晶体管的栅极宽度大。与基准电压源V1相比较，基准电压源V2在保持栅极长度相等的状态下使栅极宽度变宽，因此L^k/W较小。因此，基准电压源V2的噪声电平比基准电压源V1的噪声电平低。

图5是表示基准电压源V1、V2所具备的晶体管的栅极尺寸的另一例的图。基准电压源V2的各个晶体管的栅极长度是基准电压源V1的对应的晶体管的栅极长度的1/β倍(β＞1)。如此，通过使各晶体管的栅极长度成为1/β倍，由此不改变各个晶体管的栅极宽度与栅极长度的比例，就能够使基准电压源V2所具备的晶体管的栅极长度比基准电压源V1所具备的晶体管的栅极长度短。与基准电压源V1相比较，基准电压源V2在保持栅极宽度相等的状态下使栅极长度变短，因此L^k/W较小。因此，基准电压源V2的噪声电平比基准电压源V1的噪声电平低。

如图4、图5所示，通过与基准电压源V1的各个晶体管相对地设定而形成基准电压源V2的对应的晶体管的栅极尺寸，由此在基准电压源V2中，与基准电压源V1相比较，其消耗电流量变多，但能够降低噪声电平。

另外，基准电压源V1所具备的2个晶体管的栅极宽度Wd1、We1不同，但并不限定于此。例如，如图2所示，晶体管Nd1、Ne1的栅极彼此连接，因此在半导体工艺中，也能够使栅极彼此共享而形成这些晶体管。在这样的情况下，由于以Wd1＝We1的方式形成，因此有可能能够减少工艺的过程。因此，也可以Wd1＝We1。

另外，关于上述晶体管的尺寸的关系，作为例子进行了列举，但并不限定于这些。虽然列举了相对于基准电压源V1而仅变更基准电压源V2的各个晶体管的栅极宽度、栅极长度的例子，但也可以以使比例(Wd/Ld)/(We/Le)不变的方式使栅极宽度以及栅极长度的双方变化而形成。

如以上那样，根据本实施方式的恒压电路1，通过利用在与作为输出晶体管的第1晶体管Pp栅极彼此连接的第2晶体管Pm中流动的源极-漏极间电流来切换开关Sw的接通、断开，由此使具有低噪声特性的基准电压源接通、断开，在未连接负载L的情况下为低消耗电流，在连接了负载L的情况下能够输出低噪声的输出电压VOUT。在上述的实施方式中，即使在连接了负载L的情况下，在基准电压源V2中流动的消耗电流也为～几十μA左右，因此，鉴于在负载L中流动几十mA～几百mA左右的电流的情况，对于基准电压源V2被接通的情况下的消耗电流，不会成为较大问题。另一方面，在未连接负载L的情况下，能够稳定地不使该几十μA的消耗电流流动。

(第2实施方式)

以下，对上述的第1实施方式的恒压电路1的放大器Amp的安装例、以及第1晶体管Pp、第2晶体管Pm、基准电压源V1、V2的其他安装例进行说明。

图6是表示本实施方式的放大器Amp的一例的电路图。放大器Amp作为第1增益电路而具备晶体管P1、P2、N1、N2以及电流源I3。放大器Amp为，当被输入基准电压VREF和反馈电压FB时，输出对第1晶体管Pp的栅极施加的栅极电压VGATE。

晶体管P1、P2例如是p型MOSFET。晶体管P1的源极与输入端子in连接，漏极与栅极连接，栅极与晶体管P2的栅极连接。晶体管P2的源极与输入端子in、即晶体管P1的源极连接，栅极与晶体管P1的栅极连接，从漏极输出栅极电压VGATE。如此，形成晶体管P2的源极-漏极间电流与晶体管P1的源极-漏极间电流相等那样的电流镜电路。

晶体管N1、N2例如是n型MOSFET。晶体管N1的漏极与晶体管P1的漏极连接，晶体管N1的栅极被施加反馈电压VFB。晶体管N2的漏极与晶体管P2的漏极连接，晶体管N2的栅极被施加基准电压VREF。这些晶体管N1、N2的源极均与电流源I3连接。如此，形成晶体管N2的漏极的电位成为与对晶体管N1与晶体管N2的栅极施加的电压之差即VFB-VREF成比例的电压的差动对电路。

通过这些晶体管P1、P2以及晶体管N1、N2形成稳定的放大器Amp。即，放大器Amp是作为差动放大器发挥功能的电路，其作为栅极电压VGATE而输出将VFB-VREF乘以增益而得到的电压。

图7表示使增益进一步提高的放大器Amp。放大器Amp在使图6所示的第1增益电路(差动放大器)反相后的构成的基础上，还具备作为第2放大电路的晶体管P3、以及电流源I4。

晶体管P3例如是p型的MOSFET，源极与输入端子in连接，漏极与电流源I4连接，栅极与晶体管P2的漏极以及晶体管N2的漏极连接，使第1增益电路输出的电压的增益进一步提高。即，对晶体管P3的栅极施加将差电压VREF-VFB乘以增益而得到的电压。放大器Amp的输出即栅极电压VGATE成为该晶体管P3的漏极侧的电位。

如此，通过进一步追加用于进行第1晶体管Pp的栅极驱动的第2增益电路(晶体管P3以及电流源I4)，由此使释放增益上升。依赖于输入电压VIN的噪声、纹波由1/(1+反馈率×释放增益)表示，因此能够使释放增益上升，并实现偏移特性的提高以及PSRR特性的提高等。

图8是表示放大器Amp的另一安装例的图。放大器Amp具备晶体管P1、P2、N1、N2以及电流源I3。与上述的放大器的第1安装例相比较，形成电流镜电路和差动对电路的晶体管的极性相反。

晶体管P1的源极经由电流源I3与输入端子in连接，漏极与晶体管N1的漏极连接，栅极被施加反馈电压FB。晶体管P2的源极与晶体管P1的源极连接，漏极与晶体管N2的漏极连接，栅极被施加基准电压VREF。晶体管N1的源极接地，漏极与栅极以及晶体管P1的漏极连接，栅极与晶体管N2的栅极连接。晶体管N2的漏极与晶体管P2的漏极连接，源极接地，栅极与晶体管N1的栅极连接。

放大器Amp作为栅极电压VGATE而输出晶体管P2以及晶体管N2的漏极电位。如此，并不限定于图6的例子，也可以使晶体管的极性相反。

当然，对于图7所示的晶体管的极性也能够进行同样的安装。在图9中表示该安装。使图8的输入电压相反，并进一步具备晶体管N3和电流源I4。

晶体管N3例如是n型的MOSFET，漏极经由电流源I4与输入端子in连接，源极接地，栅极与晶体管P2的漏极以及晶体管N2的漏极连接。如此，能够使图7所示的晶体管的极性相反。

关于晶体管的极性，并不限定于放大器Amp，输出晶体管、监控晶体管的极性也能够同样地进行变更。图10是表示按照n型MOSFET安装了输出晶体管、监控晶体管的例子的图。

恒压电路1为，代替第1晶体管Pp、第2晶体管Pm而分别具备第3晶体管Np、第4晶体管Nm。第3晶体管Np是输出晶体管，源极与电阻Rs连接，漏极与输入端子in连接，栅极被施加放大器Amp的输出电压。第4晶体管Nm是对第3晶体管Np的漏极-源极间电流进行监控的监控晶体管，源极与电流比较器Cmp连接，漏极与输入端子in连接，栅极与第3晶体管Np的栅极连接。

通过如图10那样进行连接，由此能够进行与图1的恒压电路1同样的动作。通过进行n型MOSFET与p型MOSFET的置换，能够扩大设计上等的自由度。

图11是表示关于基准电压源V2的另一安装例的图。基准电压源V2是具有低噪声特性的电压源，因此在上述的实施方式中将所具备的晶体管的特性设为低噪声，但在本实施方式中，目标是低PSRR。

基准电压源V2除了上述实施方式的晶体管Nd2、Ne2之外，还具备电压钳12。电压钳12的输入经由开关Sw与输入端子in连接，其输出与晶体管Nd2的漏极连接。电压钳12使从输入端子in输入的电压的波动降低，并向晶体管Nd2的漏极输出。该电压钳12使用被普遍使用的电压钳，例如具备恒压二极管、FET等而形成的电压钳。

如此，通过具备电压钳12，由此能够降低由于对输入端子in施加的电压的波动而引起的纹波、噪声，在开关Sw成为接通的情况下，能够将来自基准电压源V2的电压与来自基准电压源V1的电压进行合成，而作为基准电压VREF输出。

另外，也可以在追加电压钳12的同时，进行晶体管Nd2、Ne2的栅极尺寸的调整。通过同时安装双方的构成，由此能够实现具备进一步低噪声、低纹波的特性的基准电压源V2。

如以上那样，在本实施方式中示出了各种安装例，但上述实施方式的恒压电路1的构成并不限定于上述说明。

上述各实施方式的恒压电路1能够用于各种设备。虽然使用低噪声特性优异的电路来形成了恒压电路1，但并不限定于此，还可以使用到高频带为止能够维持特性的电路。如此，通过使用到高频带为止能够维持特性的电路，由此在接收高频的电压、电流等的电路中也同样能够实现具有低噪声特性的恒压电路。

对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，并不意图对发明的范围进行限定。这些新的实施方式能够以其他各种方式加以实施，在不脱离发明的主旨的范围内能够进行各种省略、置换、变更。这些实施方式及其变形包含于发明的范围及主旨中，并且包含于专利请求范围所记载的发明和与其等同的范围中。

例如，在上述各实施方式中，作为晶体管而使用了MOSFET，但并不限定于此，也可以适当使用双极晶体管等其他元件。在使用双极晶体管的情况下，在说明中记载为栅极的部位适当替换为基极，记载为漏极、源极的部位根据状况适当替换为发射极、集电极。

Claims (17)

1.一种恒压电路，具备：

第1元件，对输入电压进行转换，并输出规定的输出电压；

第2元件，输出与基于上述第1元件输出的电压的电流相应的电流；

放大器，对基准电压和与上述输出电压成比例的电压之间的差电压进行放大，且基于上述差电压对上述第1元件进行控制；以及

基准电压源，根据对从上述第2元件输出的电流与基准电流进行比较的比较结果来输出上述基准电压，

上述基准电压源具备：

第1基准电压源，输出第1基准电压；以及

第2基准电压源，基于上述比较结果与上述第1基准电压源并联连接，并输出第2基准电压。

2.如权利要求1所述的恒压电路，其中，

上述基准电压源为，

在上述第2基准电压源未与上述第1基准电压源连接的情况下，输出上述第1基准电压作为上述基准电压，

在上述第2基准电压源与上述第1基准电压源连接的情况下，输出将上述第1基准电压与上述第2基准电压合成了的电压。

3.如权利要求1所述的恒压电路，其中，

上述基准电压源还具备开关，在上述第2元件输出的电流比上述基准电流大的情况下，该开关将上述第2基准电压源的输出与上述第1基准电压源的输出并联连接。

4.如权利要求1所述的恒压电路，其中，

上述第1元件控制上述输出电压，以使上述基准电压和与上述输出电压成比例的电压之间的差电压变低。

5.如权利要求1所述的恒压电路，其中，

上述第1元件具备第1晶体管，该第1晶体管为，当作为驱动电压而被施加上述放大器输出的电压时，所输出的电流被控制，通过上述第1晶体管输出的电流对上述输出电压进行控制。

6.如权利要求5所述的恒压电路，其中，

上述第2元件具备第2晶体管，该第2晶体管被施加与对上述第1晶体管施加的驱动电压相等的驱动电压而输出电流。

7.如权利要求1所述的恒压电路，其中，

上述第2元件输出与上述第1元件输出的电流成比例的电流。

8.如权利要求1所述的恒压电路，其中，

上述放大器具备第1增益电路，该第1增益电路具有电流镜电路以及差动对电路。

9.如权利要求8所述的恒压电路，其中，

上述放大器具备使上述第1增益电路的输出的增益提高的第2增益电路。

10.一种恒压电路，具备：

第1晶体管，输入与输入端子连接，输出与输出端子连接；

第1电阻，一方的端子经由上述输出端子与上述第1晶体管的输出连接；

第2电阻，一方的端子与上述第1电阻的另一方的端子连接，另一方的端子接地；

第2晶体管，输入与输入端子连接，驱动部与上述第1晶体管的驱动部连接；

基准电流源，流动基准电流；

第1基准电压源，施加第1基准电压；

第2基准电压源，输出与上述第1基准电压源并联连接，施加第2基准电压；

开关，装备于上述第1基准电压源的输出与上述第2基准电压源的输出之间；

电流比较器，两个输入与上述第2晶体管的输出以及上述基准电流源连接，输出对上述开关进行控制；以及

放大器，两个输入与上述第1基准电压源的上述输出以及上述第1电阻的另一方的端子连接，输出与上述第1晶体管的驱动部连接。

11.如权利要求10所述的恒压电路，其中，

上述第1晶体管对上述输出电压进行控制，以使上述第1基准电压源的上述输出与上述第1电阻的另一方的端子之间的差电压变低。

12.如权利要求10所述的恒压电路，其中，

上述第1晶体管为，在作为驱动电压而被施加上述放大器输出的电压的情况下，对基于上述输出电压而输出的电流进行控制，并通过上述第1晶体管输出的电流对上述输出电压进行控制。

13.如权利要求12所述的恒压电路，其中，

上述第2晶体管为，被施加对上述第1晶体管施加的驱动电压，并输出基于上述驱动电压的电流。

14.如权利要求10所述的恒压电路，其中，

上述第2晶体管输出与上述第1晶体管输出的电流相应的电流。

15.如权利要求10所述的恒压电路，其中，

上述开关为，在上述第2晶体管输出的电流大于上述基准电流的情况下，将上述第2基准电压源的输出与上述第1基准电压源的输出并联连接。

16.如权利要求10所述的恒压电路，其中，

上述放大器具备第1增益电路，该第1增益电路具有电流镜电路以及差动电路。

17.如权利要求16所述的恒压电路，其中，

上述放大器还具备使上述第1增益电路的输出的增益改善的第2增益电路。

Images