CN110622403B - 电源电路 - Google Patents

电源电路 Download PDF

Info

Publication number
CN110622403B
CN110622403B CN201880029239.8A CN201880029239A CN110622403B CN 110622403 B CN110622403 B CN 110622403B CN 201880029239 A CN201880029239 A CN 201880029239A CN 110622403 B CN110622403 B CN 110622403B
Authority
CN
China
Prior art keywords
circuit
voltage
node
charge pump
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880029239.8A
Other languages
English (en)
Other versions
CN110622403A (zh
Inventor
一桥正宽
近藤绚哉
西村和将
光石翔
铃木登志夫
执行信彦
片仓雅幸
矢野元康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN110622403A publication Critical patent/CN110622403A/zh
Application granted granted Critical
Publication of CN110622403B publication Critical patent/CN110622403B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/072—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate an output voltage whose value is lower than the input voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0064—Magnetic structures combining different functions, e.g. storage, filtering or transformation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Dc-Dc Converters (AREA)
  • Amplifiers (AREA)

Abstract

提供一种电荷泵电路，其解决电压反馈电荷泵电路的反馈方法所面临的基本问题。一种电源电路具有：电荷泵电路；反馈电路，用于将电荷泵电路的输出反馈到输入；第一电流源，用于向反馈电路提供恒定电流；MOS晶体管元件，其安装在反馈电路的中间位置；阻抗元件，其安装在反馈电路中比MOS晶体管元件更靠近电荷泵电路的输出的位置；偏置电路，用于向所述MOS晶体管元件的控制端子施加恒压；以及控制单元，用于控制由第一电流源提供给反馈电路的恒定电流的值。

Description

电源电路
技术领域
本技术涉及一种电源电路。
背景技术
过去，通过使用运算放大器的电压反馈来执行电荷泵电路的输出电压的调整(例如，参考PTL 1和PTL 2)。具体地，已经采用了这样的配置，其中，通过分压电路中的电阻和/或电容分割以预定比率对电荷泵电路的输出电压进行分压，并且响应于分压电压和参考电压之间的差的运算放大器的输出用作电荷泵电路的输入。
[引文目录]
[专利文献]
[PTL 1]
日本专利公开号2014-147044
[PTL 2]
日本专利公开号2015-171213
发明内容
[技术问题]
因为在上述传统电荷泵电路中，第一极由外部电容器部确定，所以在稳定性优先的情况下，运算放大器需要设计成宽频带。然而，传统电荷泵电路有一个重要的权衡，即当以越宽的频带设计运算放大器时，噪声性能变得越差。此外，更重要的，使用运算放大器的电路不适合低压操作。
此外，在上述传统电荷泵电路中提供调节输出电压的功能的情况下，需要提供改变分压电路的分压比的电平位移器，因此电路面积的增加是不可避免的。
在使用运算放大器的情况下，因为运算放大器的输出被输入到电荷泵电路(从运算放大器提供电流(电荷))，以驱动电荷泵电路，所以需要使用能够提供大电流的运算放大器。一般的A类运算放大器易于设计，而一般的A类运算放大器存在功率效率非常低的问题。此外，高效率运算放大器具有低压操作困难和设计难度高的问题。因此，在驱动运算放大器时，非常难以消除消耗电流和低压特性之间的权衡。
根据上述问题提出本技术，并且希望实现一种电荷泵电路，通过该电荷泵电路解决电压反馈型电荷泵电路中涉及的基本问题。
[问题解决方案]
本技术的一个方面是一种电源电路，包括：电荷泵电路；反馈电路，其将电荷泵电路的输出反馈回电荷泵电路的输入；第一电流源，其促使恒定电流流过反馈电路；MOS晶体管元件，其插入反馈电路中间；阻抗元件，其插入在反馈电路中比MOS晶体管元件更靠近电荷泵电路的输出的位置；偏置电路，其向所述MOS晶体管元件的控制端子施加恒压；以及控制部，其控制第一电流源流过反馈电路的恒定电流的值。
应当注意，到目前为止描述的电源电路包括各种方面，其中，在电源电路包含在另一设备中的状态下，实现电源电路，电源电路与另一方法一起实现，诸如此类。
[发明的有利效果]
根据本技术，可以实现这样的电荷泵电路，通过该电荷泵电路解决了电压反馈型电荷泵电路中涉及的基本问题。应当注意，本说明书中描述的效果仅仅是实例，并不限于此，此外，可以提供额外的效果。
附图说明
图1是描绘根据第一实施方式的电源电路的示意性配置的电路图；
图2是描绘根据第二实施方式的电源电路的示意性配置的电路图；
图3是描绘根据第三实施方式的电源电路的示意性配置的电路图；
图4是描绘根据第四实施方式的电源电路的示意性配置的电路图；
图5是描绘根据第五实施方式的电源电路的示意性配置的电路图；
图6是描绘根据第六实施方式的电源电路的示意性配置的电路图；
图7是描绘根据第七实施方式的电源电路的示意性配置的电路图；
图8是描绘根据第八实施方式的电源电路的示意性配置的电路图；
图9是描绘根据第九实施方式的电源电路的示意性配置的电路图；
图10是描绘根据第十实施方式的电源电路的示意性配置的电路图。
具体实施方式
在下文中，将参考附图描述根据实施方式的本技术。
(A)第一实施方式：
图1是帮助解释根据第一实施方式的电源电路的电路图。根据第一实施方式的电源电路100是电流反馈型电荷泵电路，其生成通过降低输入电压而获得的输出电压，并且电源电路100包括电荷泵电路10、反馈电路20和控制部30。
反馈电路20形成连接在电荷泵电路10的输出部12和电荷泵电路10的输入部11之间的反馈路径P。
反馈电路20的反馈路径P具有连接到电荷泵电路10的输入部11的第一节点N1、连接到电荷泵电路10的输出部12的第三节点N3以及设置在第一节点N1和第三节点N3之间的第二节点N2。
将保持电荷泵电荷的电容器CP的充电/放电时使用的充电/放电电压和用于对切换电容器CP的充电/放电方向的开关元件进行开/关切换控制的振荡信号提供给电荷泵电路10，并且电荷泵电路10响应于充电/放电电压和振荡信号输出电压。在下文中，输入到电荷泵电路10的充电/放电电压和振荡信号将统称为CP控制信号。
此外，如果需要，将用于电容器CP的充电/放电的参考电压从任意偏置源适当地提供给电荷泵电路10。
根据第一实施方式，充电/放电电压从反馈电路20输入到电荷泵电路10，并且将从外部提供的时钟信号CK作为振荡信号输入到电荷泵电路10。电荷泵电路10将响应于CP控制信号的电压作为输出电压Vout输出到输出焊盘(pad)13。外部电容器Cex连接到输出焊盘13。
反馈电路20自主调节第一至第三节点之间的电压关系，以便满足第一节点N1>第二节点N2(恒压)>第三节点N3的关系。
反馈电路20具有电压调节电路40，电压调节电路用于自主调节输出电压Vout，使得第二节点N2处的第二电压V2变成第一节点N1和第二节点N2之间的恒压(例如，0V)。
电压调节电路40例如包括电流源41、MOS晶体管元件42和偏置电路43。
电流源41设置在第一节点N1和高电位侧恒压源VDD之间，并且生成从高电位侧恒压源VDD流到第一节点N1的电流I。电流源41流动的电流I的值由控制部30控制。
通过在第一节点N1和第二节点N2之间的反馈路径P中插入源极-漏极连接来配置MOS晶体管元件42。换言之，第一节点N1和第二节点N2经由MOS晶体管元件42彼此连接。MOS晶体管元件42以其漏极连接到第一节点N1并且其源极连接到第二节点N2的方式，插入反馈路径P中的第一节点N1和第二节点N2之间。
偏置电路43向作为MOS晶体管元件42的控制端子的栅极施加导通电压Von。当MOS晶体管元件42的栅极-源极电压被设置为Vgs时，导通电压Von被设置为比第二节点N2处的第二电压V2高了等于栅极-源极电压Vgs的值的电压。在具有施加了电压(V2+Vgs)的栅极的MOS晶体管元件42中，源极的电压被控制为第二电压V2。
电流源41生成的电流I经由MOS晶体管元件42从第一节点N1流到第二节点N2。跨接MOS晶体管元件42的源极和漏极生成电压VDS。更具体地，第一节点N1处的第一电压V1变成比第二节点N2处的第二电压V2高了电压VDS的电压。
电位差形成电路50设置在第二节点N2和第三节点N3之间。电位差形成电路50形成电位差，通过将作为恒压V2的第二节点N2处的第二电压V2设置为参考电压，然后将第三节点N3处的第三电压V3设置为比第二电压V2低的电压，来获得该电位差。
电位差形成电路50可以例如包括电流源51(在第一实施方式中与电流源41共用)和阻抗52(在下文中，电阻值被设置为ZF)。第二节点N2和第三节点N3之间的反馈路径P经由阻抗52连接。
电流源51生成的电流I经由阻抗52从第二节点N2流到第三节点N3。如下式(1)所示，在阻抗52中生成响应于电流I和电阻值ZF的电压VZF。第三节点N3处的第三电压V3变成比第二节点N2处的第二电压V2低电压VZF的电压。
[数学公式1]
VZF＝I×ZF…(1)
控制部30控制由电流源41(电流源51)生成的电流I的值。例如，电流源41(电流源51)和控制部30被配置为电流镜电路的形式。
由于到目前为止描述的电源电路100不使用运算放大器，所以电源电路100可以执行低压操作，并且与传统电源电路相比，可以减小电路面积，同时实现稳定性。此外，由于电源电路100不使用分压电路，所以不存在电平位移器导致的电路面积增加。
此外，使用运算放大器的传统电压反馈型电荷泵电路采用三极系统，第二极和第三极之间存在很强的依赖关系。因此，尽管可以通过以恒定电流密度执行缩放，来改善第一极和第二极之间的关系，但是在这种情况下，第二极和第三极之间的关系变得更差。相反，因为根据第一实施方式的电流反馈型电源电路采用双极系统，所以可以通过仅考虑第二极，以恒定电流密度执行缩放，来改善第一极和第二极之间的关系。
更具体地，在根据第一实施方式的电源电路100中，通过在增益带宽积保持不变的情况下执行电流缩放，可以将第二极P2移动到高频侧。因此，可以在不生成具有相位裕量的权衡的情况下执行电流缩放。
(B)第二实施方式：
图2是帮助解释根据第二实施方式的电源电路的电路图。电源电路200是电流反馈型电荷泵电路，其生成通过提升输入电压而获得的输出电压，并且包括电荷泵电路210、反馈电路220和控制部230。
反馈电路220形成连接电荷泵电路210的输出部212和电荷泵电路210的输入部211的反馈路径P。
反馈电路220的反馈路径P具有连接到电荷泵电路210的输入部211的第一节点N1、连接到电荷泵电路210的输出部212的第三节点N3以及设置在第一节点N1和第三节点N3之间的第二节点N2。
将保持电荷泵电荷的电容器CP的充电/放电所使用的充电/放电电压和用于对切换电容器CP的充电/放电方向的开关元件进行开/关切换控制的振荡信号提供给电荷泵电路210，并且电荷泵电路210响应于充电/放电电压和振荡信号输出电压。在下文中，输入到电荷泵电路210的充电/放电电压和振荡信号统称为CP控制信号。
此外，如果需要，将用于电容器CP的充电/放电的参考电压从任意偏置源适当地提供给电荷泵电路210。
充电/放电电压从反馈电路220输入到根据第二实施方式的电荷泵电路210，并且将从外部提供的时钟信号CK作为振荡信号输入到电荷泵电路210。电荷泵电路210响应于CP控制信号将电压作为输出电压Vout输出到输出焊盘213。外部电容器Cex连接到输出焊盘213。
反馈电路220自主调节第一至第三节点之间的电压关系，以便满足第三节点N3>第二节点N2(恒压)>第一节点N1的关系。
反馈电路220具有电压调节电路240，其用于自主调节输出电压Vout，使得第二节点N2处的第二电压V2成为第一节点N1和第二节点N2之间的恒压(例如，高电位侧恒压源VDD的电位)。
电压调节电路240例如包括电流源241、MOS晶体管元件242和偏置电路243。
电流源241设置在第一节点N1和低电位侧恒压源GND之间，并生成从第一节点N1流向低电位侧恒压源GND的电流I。电流源241流动的电流I的值由控制部230控制。
通过在第一节点N1和第二节点N2之间的反馈路径P中插入源极-漏极连接来配置MOS晶体管元件242。更具体地，第一节点N1和第二节点N2经由MOS晶体管元件242彼此连接。MOS晶体管元件242以其漏极连接到第一节点N1并且其源极连接到第二节点N2的方式插入反馈路径P中的第一节点N1和第二节点N2之间。
偏置电路243向作为MOS晶体管元件242的控制端子的栅极施加导通电压Von。当MOS晶体管元件242的栅极-源极电压被设置为Vgs时，导通电压Von被设置为比第二节点N2处的第二电压V2低了等于栅极-源极电压Vgs的值的电压。结果，在具有施加了电压(V2-Vgs)的栅极的MOS晶体管元件242中，源极的电压被控制为第二电压V2。
电流源241生成的电流I从第二节点N2流过MOS晶体管元件242，经由第一节点N1到达电流源241。跨接MOS晶体管元件242的源极和漏极生成电压VDS。即，第二节点N2处的第二电压V2变成比第一节点N1处的第一电压V1高电压VDS的电压。
电位差形成电路250设置在第二节点N2和第三节点N3之间。电位差形成电路250形成电位差，通过将作为恒压V2的第二节点N2处的第二电压V2设置为参考电压，然后将第三节点N3处的第三电压V3设置为比第二电压V2更高的电压，来获得该电位差。
电位差形成电路250可以例如包括电流源251(在第二实施方式中与电流源241共用)和阻抗252(在下文中，电阻值被设置为ZF)。第二节点N2和第三节点N3之间的反馈路径P经由阻抗252连接。
由电流源251生成的电流I经由阻抗252从第三节点N3流到第二节点N2。如下式(2)所示，在阻抗252中生成响应于电流I和电阻值ZF的电压VZF。第三节点N3处的第三电压V3变成比第二节点N2处的第二电压V2高电压VZF的电压。
[数学公式2]
VZF＝I×ZF…(2)
控制部230控制由电流源241(电流源251)生成的电流I的值。电流源241(电流源251)和控制部230例如包括电流镜电路。
类似于根据上述第一实施方式的电源电路，同样在迄今为止描述的根据第二实施方式的电源电路中，由于不使用运算放大器，所以可以执行低压操作，并且与传统电源电路相比，可以减小电路面积，同时实现稳定性。此外，由于不使用分压电路，所以不会存在由于电平位移器导致的电路面积增加。此外，通过在增益带宽积保持不变的情况下执行电流缩放，可以将第二极P2移至高频侧。因此，可以在不生成具有相位裕量的权衡的情况下执行电流缩放。
(C)第三实施方式：
图3是帮助解释根据第三实施方式的电源电路的电路图。
根据第三实施方式的电源电路300是根据第一实施方式的电源电路100的偏置电路43和电流源41(电流源51)以电流镜电路的形式实现的配置的实例。在下文中，与第一实施方式相同的组成元件用相同的附图标记表示，并且省略其详细描述。
图中所示的电流镜电路采用电流镜电路的基本配置，其中，与MOS晶体管元件42具有相同特性的MOS晶体管元件344的栅极连接到MOS晶体管元件42的栅极，MOS晶体管元件344的栅极和漏极短路，MOS晶体管元件344的源极连接到低电位侧恒压源GND，并且MOS晶体管元件344的漏极和高电位侧恒压源VDD通过电流源345连接。应当注意，设置在根据第三实施方式的电源电路300中的电流镜电路的配置不限于基本配置，并且可以进行各种改变。
此外，电流源345采用这样的配置，其中，为了使与电流源41(电流源51)的电流相同的电流I流动，根据来自相同控制部30的相同控制信号来控制电流值。即，来自控制部30的控制信号是可变的，从而可以容易地调节来自电流源345和电流源41(电流源51)的电流I的值。此外，在根据第三实施方式的电源电路300中，偏置电路343可以以简单的配置实现。
(D)第四实施方式：
图4是帮助解释根据第四实施方式的电源电路的电路图。
根据第四实施方式的电源电路400是根据第二实施方式的电源电路200的偏置电路243和电流源241(电流源251)以电流镜电路的形式具体实现的配置的实例。在下文中，与第二实施方式相同的组成元件由相同的附图标记表示，并且省略其详细描述。
图中所示的电流镜电路采用电流镜电路的基本配置，其中，与MOS晶体管元件242具有相同特性的MOS晶体管元件444的栅极连接到MOS晶体管元件242的栅极，MOS晶体管元件444的栅极和漏极短路，MOS晶体管元件444的源极连接到高电位侧恒压源VDD，并且MOS晶体管元件444的漏极和高电位侧恒压源VDD通过电流源445连接。应当注意，设置在根据第四实施方式的电源电路400中的电流镜电路的配置不限于基本配置，并且可以进行各种改变。
此外，电流源445采用这样的配置，其中，为了使与电流源241(电流源251)的电流相同的电流I流动，根据来自相同控制部230的相同控制信号来控制电流值。即，来自控制部230的控制信号是可变的，从而可以容易地调节来自电流源445和电流源241(电流源251)的电流I的值。此外，在根据第四实施方式的电源电路400中，偏置电路243可以以简单的配置实现。
(E)第五实施方式：
图5是帮助解释根据第五实施方式的电源电路的电路图。根据第五实施方式的电源电路500是电流反馈型电荷泵电路，其生成通过提升输入电压获得的输出电压，并且包括电荷泵电路510、反馈电路520和控制部530。
反馈电路520形成连接电荷泵电路510的输出部512和电荷泵电路510的输入部511的反馈路径P。
反馈电路520的反馈路径P具有连接到电荷泵电路510的输入部511的第一节点N1、连接到电荷泵电路510的输出部512的第三节点N3以及设置在第一节点N1和第三节点N3之间的第二节点N2。
将保持电荷泵电荷的电容器CP的充电/放电所使用的充电/放电电压和用于对切换电容器CP的充电/放电方向的开关元件进行开/关切换控制的振荡信号提供给电荷泵电路510，并且电荷泵电路510响应于充电/放电电压和振荡信号输出电压。
此外，如果需要，将用于电容器CP的充电/放电的参考电压从任意偏置源适当地提供给电荷泵电路510。
根据第五实施方式，充电/放电电压从反馈电路520输入到电荷泵电路510，并且从外部提供的时钟信号CK作为振荡信号输入到电荷泵电路510。在下文中，输入到电荷泵电路510的充电/放电电压和振荡信号统称为CP控制信号。电荷泵电路510响应于CP控制信号将电压作为输出电压Vout输出到输出焊盘513。外部电容器Cex连接到输出焊盘513。
反馈电路520自主调节第一至第三节点之间的电压关系，以便满足第三节点N3>第一节点N1>第二节点N2(恒压)的关系。
反馈电路520具有电压调节电路540，其用于自主调节输出电压Vout，使得第二节点N2处的第二电压V2变成第一节点N1和第二节点N2之间的恒压(例如，由于电流I流过阻抗546而生成的电压，将在后面描述)。
电压调节电路540例如包括电流源541、MOS晶体管元件542和偏置电路543。
电流源541设置在第一节点N1和高电位侧恒压源VDD之间，并且生成从高电位侧恒压源VDD流到第一节点N1的电流I。电流源541流动的电流I的值由控制部530控制。
第一节点N1和第二节点N2之间的反馈路径P配置为MOS晶体管元件542的源极-漏极连接插入第一节点N1和第二节点N2之间，并且第一节点N1和第二节点N2经由MOS晶体管元件542连接。MOS晶体管元件542插入反馈路径P的第一节点N1和第二节点N2之间，使得漏极连接到第一节点N1，源极连接到第二节点N2。
偏置电路543将导通电压Von施加到作为MOS晶体管元件542的控制端子的栅极。当MOS晶体管元件542的栅极-源极电压被设置为Vgs时，导通电压Von是比第二节点N2处的第二电压V2高等于栅极-源极电压Vgs的值的电压。结果，在具有施加了电压(V2+Vgs)的栅极的MOS晶体管元件542中，源极的电压被控制为第二电压V2。
偏置电路543具有电流镜电路的配置。具有电流镜电路配置的偏置电路543具有基本电流镜电路，其中，具有与MOS晶体管元件542相同特性的MOS晶体管元件544的栅极连接到MOS晶体管元件542的栅极，MOS晶体管元件544的栅极和漏极短路，MOS晶体管元件544的源极经由阻抗546连接到低电位侧恒压源GND，并且MOS晶体管元件544的漏极和高电位侧恒压源VDD通过电流源545连接。应当注意，电流镜电路的配置不限于基本配置。
此外，电流源545采用这样的配置，其中，为了使与电流源541(电流源551)的电流相同的电流I流动，根据来自相同控制部530的相同控制信号来控制电流值。即，来自控制部530的控制信号是可变的，从而可以容易地调节来自电流源545和电流源541(电流源551)的电流I的值。此外，在根据第五实施方式的电源电路500中，偏置电路543可以以简单的配置实现。
电流源541生成的电流I经由MOS晶体管元件542从第一节点N1流到第二节点N2。跨接MOS晶体管元件542的源极和漏极生成电压VDS。即，第一节点N1处的第一电压V1变成比第二节点N2处的第二电压V2高了电压VDS的电压。
第二节点N2经由作为第二电流源的电流源547连接到低电位侧恒压源GND。电流源547生成从第二节点N2流向低电位侧恒压源GND的电流I’。为此，促使电流源541经由第一节点N1流过MOS晶体管元件542的电流I经由电流源547流到低电位侧恒压源GND。
电位差形成电路550设置在第二节点N2和第三节点N3之间。电位差形成电路550形成电位差，通过将作为恒压的在第二节点N2处的第二电压V2设置为参考电压，然后将第三节点N3处的第三电压V3设置为比第二电压V2更高的电压，来获得该电位差。此外，由电位差形成电路550形成的第二节点N2和第三节点N3之间的电位差大于由MOS晶体管元件542形成的第二节点N2和第一节点N1之间的电位差。
电位差形成电路550可以例如包括电流源551(与第五实施方式中的电流源541共用)和阻抗552(在下文中，电阻值被设置为ZF)。第二节点N2和第三节点N3之间的反馈路径P经由阻抗552连接。
由于电流源547生成的电流I’，从第三节点N3流向第二节点N2的电流在阻抗552中流动。如下式(3)所示，在阻抗552中生成取决于电流(I-I’)和电阻值ZF的电压VZF。第三节点N3处的第三电压V3变成比第二节点N2处的第二电压V2高电压VZF的电压。
[数学公式3]
VZF＝(I-I′)×ZF…(3)
控制部530控制由电流源541(电流源551)和电流源545生成的电流I的值。例如，电流源541(电流源551)和电流源545以及控制部530被配置为电流镜电路的形式。
类似于根据上述第一实施方式的电源电路，同样在根据上述第五实施方式的电源电路中，由于不使用运算放大器，所以可以执行低压操作，并且与传统电源电路相比，可以减小电路面积，同时实现稳定性。此外，由于不使用分压电路，所以不存在由于电平位移器导致的电路面积增加。此外，通过在增益带宽积保持不变的情况下执行电流缩放，可以将第二极P2移至高频侧。因此，可以在不生成具有相位裕量的权衡的情况下执行电流缩放。
(F)第六实施方式：
图6是帮助解释根据第六实施方式的电源电路的电路图。根据第六实施方式的电源电路600是电流反馈型电荷泵电路，其生成通过提升输入电压而获得的输出电压，并且包括电荷泵电路610、反馈电路620和控制部630。
反馈电路620形成连接电荷泵电路610的输出部612和电荷泵电路610的输入部611的反馈路径P。
反馈电路620的反馈路径P具有连接到电荷泵电路610的输入部611的第一节点N1、连接到电荷泵电路610的输出部612的第三节点N3以及设置在第一N1和第三节点N3之间的第二节点N2。
将保持电荷泵电荷的电容器CP的充电/放电所使用的充电/放电电压和用于对切换电容器CP的充电/放电方向的开关元件进行开/关切换控制的振荡信号提供给电荷泵电路610，电荷泵电路610响应于充电/放电电压和振荡信号输出电压。在下文中，输入到电荷泵电路610的充电/放电电压和振荡信号统称为CP控制信号。
此外，如果需要，将用于电容器CP的充电/放电的参考电压从任意偏置源适当地提供给电荷泵电路610。
根据第六实施方式，充电/放电电压从反馈电路620输入到电荷泵电路610，并且从外部提供的时钟信号CK作为振荡信号输入到电荷泵电路610。电荷泵电路610响应于CP控制信号将电压作为输出电压Vout输出到输出焊盘613。外部电容器Cex连接到输出焊盘613。
反馈电路620自主调节第一至第三节点之间的电压关系，以便满足第二节点N2(恒压)>第一节点N1>第三节点N3的关系。
反馈电路620具有电压调节电路640，其用于自主调节输出电压Vout，使得第二节点N2处的第二电压V2成为第一节点N1和第二节点N2之间的恒压(例如，由于电流I流过阻抗646而生成的电压，将在后面描述)。
电压调节电路640例如包括电流源641、MOS晶体管元件642和偏置电路643。
电流源641设置在第一节点N1和低电位侧恒压源GND之间，并生成从第一节点N1流到低电位侧恒压源GND的电流I。电流源641流动的电流I的值由控制部630控制。
第一节点N1和第二节点N2之间的反馈路径P被配置为MOS晶体管元件642的源极-漏极连接插入第一节点N1和第二节点N2之间，并且第一节点N1和第二节点N2经由MOS晶体管元件642连接。MOS晶体管元件642插入反馈路径P的第一节点N1和第二节点N2之间，使得源极连接到第二节点N2，漏极连接到第一节点N1。
偏置电路643将导通电压Von施加到作为MOS晶体管元件642的控制端子的栅极。当MOS晶体管元件642的栅极-源极电压被设置为Vgs时，导通电压Von被设置为比第二节点N2处的第二电压V2低等于栅极-源极电压Vgs的值的电压。结果，在具有施加了电压(V2-Vgs)的栅极的MOS晶体管元件642中，源极的电压被控制为第二电压V2。
偏置电路643具有电流镜电路的配置。在图7中，示出了电流镜电路的基本配置，作为具有电流镜电路的基本配置的偏置电路643，其中，具有与MOS晶体管元件642相同特性的MOS晶体管元件644的栅极连接到MOS晶体管元件642的栅极，MOS晶体管元件644的栅极和漏极短路，MOS晶体管元件644的源极经由阻抗646连接到高电位侧恒压源VDD，并且MOS晶体管元件644的漏极和低电位侧恒压源GND通过电流源645连接。应当注意，设置在根据第六实施方式的电源电路600中的电流镜电路的配置不限于基本配置，并且可以进行各种改变。
此外，电流源645和电流源641(电流源651)的电流值根据相同控制部630的控制来控制。即，根据控制部630的控制，电流源645和电流源641(电流源651)流动的电流I的值被调节为相同的值。
电流源641生成的电流I经由MOS晶体管元件642从第二节点N2流到第一节点N1。跨接MOS晶体管元件642的源极和漏极生成电压VDS。即，第一节点N1处的第一电压V1变成比第二节点N2处的第二电压V2低电压VDS的电压。
第二节点N2经由作为第二电流源的电流源647连接到高电位侧恒压源VDD。电流源647生成从高电位侧恒压源VDD流向第二节点N2的电流I’。为此，电流源641通过MOS晶体管元件642从第二节点N2流到第一节点N1的电流I构成电流I’的一部分。
电位差形成电路650设置在第二节点N2和第三节点N3之间。电位差形成电路650形成电位差，通过将作为恒压的第二节点N2处的第二电压V2设置为参考电压，然后将第三节点N3处的第三电压V3设置为比第二电压V2低的电压，来获得该电位差。
电位差形成电路650可以例如包括电流源651(与第六实施方式中的电流源641共用)和阻抗652(在下文中，电阻值被设置为ZF)。第二节点N2和第三节点N3之间的反馈路径P经由阻抗652连接。
由于电流源647生成的电流I’，从第二节点N2流向第三节点N3的电流在阻抗652中流动。如下式(4)所示，在阻抗652中生成取决于电流(I’-I)和电阻值ZF的电压VZF。第三节点N3处的第三电压V3变成比第二节点N2处的第二电压V2低电压VZF的电压。
[数学公式4]
VZF＝(I′-I)×ZF…(4)
控制部630控制由电流源641(电流源651)和电流源645生成的电流I的值。例如，电流源641(电流源651)和电流源645以及控制部630被配置为电流镜电路的形式。
类似于根据上述第一实施方式的电源电路，同样在迄今为止描述的根据第六实施方式的电源电路中，由于不使用运算放大器，所以可以执行低压操作，并且与传统电源电路相比，可以减小电路面积，同时实现稳定性。此外，由于不使用分压电路，所以不存在由于电平位移器导致的电路面积增加。此外，通过在增益带宽积保持不变的情况下执行电流缩放，可以将第二极P2移至高频侧。因此，可以在不生成具有相位裕量的权衡的情况下执行电流缩放。
(G)第七实施方式：
图7是帮助解释根据第七实施方式的电源电路的电路图。根据第七实施方式的电源电路700采用第一节点N1处的第一电压V1经由缓冲器760输入到电荷泵电路10的配置。
应当注意，尽管图7描绘了在根据第一实施方式的电源电路100中设置缓冲器760的实例，但是缓冲器760可以设置在根据第二至第六实施方式的任何电源电路中。此外，电荷泵电路10可以包含缓冲器760。
采用这样的配置，其中，经由缓冲器760执行从第一节点N1到电荷泵电路10的充电/放电电压的供应，从而可以确保电荷泵电路10驱动重负载所需的大电流，同时对电荷泵电路10的输出的影响尽可能减小。
即，在电荷泵电路10需要大电流的情况下，可以向电荷泵电路10的电容器CP提供足够的电荷，而不会促使大电流流到反馈路径P。此外，由于不需要向反馈路径P流动大电流，所以电流源41对外部电容器Cex的充电/放电的影响可以保持尽可能小，并且电流源41不需要成为外部电容器Cex的负载，由电荷泵电路10的输出对该外部电容器Cex进行充电/放电。
(H)第八实施方式：
图8是帮助解释根据第八实施方式的电源电路的电路图。根据第八实施方式的电源电路800采用这样的配置，其中，作为第三电流源的电流源870插入到线路上，沿着该线路，低电位侧恒压GND提供给设置在根据上述第七实施方式的电荷泵电路10中的缓冲器760，并且在第一节点N1的第一电压V1用作控制信号，根据该控制信号，使得电流源870的电流值可变。缓冲器760例如接收外部时钟信号CK，作为输入。
以这种方式，采用通过使用在第一节点N1处的第一电压V1来控制对缓冲器760的电流供应的配置。因此，在电荷泵电路10的负载较轻并且应该提供给电荷泵电路10的电流较小的空闲状态下，可以抑制流过缓冲器760的电流，以执行节能操作。相反，在电荷泵电路10的负载很重并且需要增加驱动电荷泵电路10的能力的情况下，流过缓冲器760的电流增加，因此，可以向电荷泵电路提供大电流。即，实现了根据负载的状态自主调节供给电荷泵电路10的电流的电源电路800。
(I)第九实施方式：
图9是帮助解释根据第九实施方式的电源电路的电路图。根据第九实施方式的电源电路900采用这样的配置，其中，由振荡器980输出的振荡信号CK提供给电荷泵电路10，振荡器980的振荡存在与否由第一节点N1处的第一电压V1控制。
应当注意，尽管图9描绘了在根据第一实施方式的电源电路100中设置振荡器980的实例，但是振荡器980可以设置在根据第二至第六实施方式中的任何一个的电源电路中。此外，电荷泵电路10可以包含振荡器980。
当第一节点N1处的第一电压V1变得等于或大于给定阈值时，振荡器980将振荡信号CK提供给电荷泵电路10，并且在第一节点N1处的第一电压V1小于给定阈值的情况下，振荡器980停止振荡信号CK的输出。振荡器980提供给电荷泵电路10的振荡信号CK用于控制开关元件的开/关切换，该开关元件切换电容器CP的充电/放电方向。
在以这种方式配置的电源电路900中，采用这样的配置，其中，仅当需要时，执行开关组的切换，以对电容器CP充电/放电，并且执行从电荷泵电路10到外部电容器Cex的充电/放电。因此，在电荷泵电路10的负载小的情况下，可以有效地实现省电操作。
(J)第十实施方式：
图10是帮助解释根据第十实施方式的电源电路的电路图。根据第十实施方式的电源电路1000采用这样的配置，其中，滤波器1090插入控制线上，控制部30沿着控制线控制电流源41(电流源51)和电流源345的电流值。
应当注意，尽管图10描绘了滤波器1090设置在根据第三实施方式的电源电路300中的实例，但是类似的滤波器可以插入控制其他实施方式的电流源(41(51)、241(251)、445、545、547、641(651)、645和647)的电流值所沿着的控制线上。
只要滤波器1090是消除输入到电流源的控制信号的波动的平滑滤波器就足够了，并且如果波动可以比反馈电路的带宽小得多就足够了。例如，可以使用初级RC滤波器。
以这种方式，滤波器1090插入电流源的控制线上，从而去除在电流镜电路的前一级中的V1转换放大器等中生成的波动，以便在根据本技术的电源电路中，作为主要噪声源的电流源中的噪声可以减少。电流源中噪声的减少可以抑制阻抗52中电压的波动，电流源中的波动经由电流精确地反映在该波动上。
应当注意，本技术不限于上述实施方式，并且还包括上述实施方式中公开的组件彼此替换或者组件的组合改变的配置、相关技术和上述实施方式中公开的组件彼此替换或者组件的组合改变的配置等。此外，本技术的技术范围不限于上述实施方式，并且包括权利要求及其等同物中描述的内容。
此外，该技术可以具有以下构成。
(1)一种电源电路，包括：
电荷泵电路；
反馈电路，其将电荷泵电路的输出反馈回电荷泵电路的输入；
第一电流源，其促使恒定电流流过反馈电路；
MOS晶体管元件，其插入反馈电路中间；
阻抗元件，其插入在反馈电路中比MOS晶体管元件更靠近电荷泵电路的输出的位置；
偏置电路，其向所述MOS晶体管元件的控制端子施加恒压；以及
控制部，其控制第一电流源流过反馈电路的恒定电流的值。
(2)根据上述(1)所述的电源电路，其中，由所述偏置电路施加的恒压是比参考电压高等于所述MOS晶体管元件的栅极-源极电压的值的电压。
(3)根据上述(2)所述的电源电路，其中，所述反馈电路中的MOS晶体管元件和阻抗元件之间的节点经由第二电流源连接到恒压源。
(4)根据上述(1)至(3)中任一项所述的电源电路，其中，由所述偏置电路施加的恒压是比参考电压低等于所述MOS晶体管元件的栅极-源极电压的值的电压。
(5)根据上述(1)至(4)中任一项所述的电源电路，其中，所述反馈电路经由缓冲器连接到电荷泵电路的输入。
(6)根据上述(1)至(6)中任一项所述的电源电路，其中，所述缓冲器的输出被输入到电荷泵电路的输入，
电流由第三电流源提供给缓冲器，并且
第三电流源的电流值由作为与反馈电路中的MOS晶体管元件的阻抗元件相对的一侧的端子的节点处的电压控制。
(7)根据上述(1)至(4)中任一项所述的电源电路，还包括：
振荡器，其振荡由作为与反馈电路中的MOS晶体管元件的阻抗元件相对的一侧的端子的节点处的电压控制，
其中，所述振荡器的输出被输入到电荷泵电路。
(8)根据上述(1)至(4)中任一项所述的电源电路，其中，经由平滑滤波器输入用于控制所述第一电流源的电流值的控制信号。
[附图标记列表]
10...电荷泵电路、11...输入部、12...输出部、13...输出焊盘、20...反馈电路、30...控制部、41...电流源、42...MOS晶体管元件、43...偏置电路、40...电压调节电路、51...电流源、52...阻抗、50...电位差形成电路100...电源电路、200...电源电路、210...电荷泵电路、211...输入部、212...输出部、213...输出焊盘、220...反馈电路、230...控制部、241...电流源、242...MOS晶体管元件、243...偏置电路、240...电压调节电路、251...电流源、252...阻抗、250...电位差形成电路300...电源电路、343...偏置电路、344...MOS晶体管元件、345...电流源、400...电源电路、444...MOS晶体管元件、445...电流源、500...电源电路、510...电荷泵电路、511...输入部、512...输出部、513...输出焊盘、520...反馈电路、530...控制部、541...电流源、542...MOS晶体管元件、543...偏置电路、544...MOS晶体管元件、545...电流源、546...阻抗、547...电流源、540...电压调节电路、551...电流源、552...阻抗、550...电位差形成电路、600...电源电路、610...电荷泵电路、611...输入部、612...输出部、613...输出焊盘、620...反馈电路、630...控制部、641...电流源、642...MOS晶体管元件、643...偏置电路、644...MOS晶体管元件、645...电流源、646...阻抗、647...电流源、640...电压调节电路、651...电流源、652...阻抗、650...电位差形成电路700...电源电路、760...缓冲器、800...电源电路、870...电流源、900...电源电路、980...振荡器、1000...电源电路、1090...滤波器、N1...第一节点、N2...第二节点、N3...第三节点、P...反馈路径。

Claims (8)

1.一种电源电路，包括：
电荷泵电路；
反馈电路，将所述电荷泵电路的输出反馈回所述电荷泵电路的输入；
第一电流源，使恒定电流流过所述反馈电路；
MOS晶体管元件，插入所述反馈电路中间；
阻抗元件，插入在所述反馈电路中相比于所述MOS晶体管元件更靠近所述电荷泵电路的输出的位置；
偏置电路，向所述MOS晶体管元件的控制端子施加恒压；以及
控制部，控制所述第一电流源流过所述反馈电路的所述恒定电流的值。
2.根据权利要求1所述的电源电路，其中，由所述偏置电路施加的恒压是比参考电压高出等于所述MOS晶体管元件的栅极-源极电压的值的电压。
3.根据权利要求2所述的电源电路，其中，所述反馈电路中介于所述MOS晶体管元件和所述阻抗元件之间的节点经由第二电流源连接到恒压源。
4.根据权利要求1所述的电源电路，其中，由所述偏置电路施加的恒压是比参考电压低等于所述MOS晶体管元件的栅极-源极电压的值的电压。
5.根据权利要求1所述的电源电路，其中，所述反馈电路经由缓冲器连接到所述电荷泵电路的输入。
6.根据权利要求5所述的电源电路，其中，所述缓冲器的输出被输入到所述电荷泵电路的输入，
电流由第三电流源提供给所述缓冲器，并且
所述第三电流源的电流值由作为所述反馈电路中所述MOS晶体管元件的与所述阻抗元件相对的一侧的端子的节点处的电压控制。
7.根据权利要求1所述的电源电路，还包括：
振荡器，所述振荡器的振荡由作为所述反馈电路中的所述MOS晶体管元件的与所述阻抗元件相对的一侧的端子的节点处的电压控制，
其中，所述振荡器的输出被输入到所述电荷泵电路。
8.根据权利要求1所述的电源电路，其中，经由平滑滤波器输入用于控制所述第一电流源的电流值的控制信号。
CN201880029239.8A 2017-05-09 2018-04-24 电源电路 Active CN110622403B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-093425 2017-05-09
JP2017093425 2017-05-09
PCT/JP2018/016607 WO2018207614A1 (ja) 2017-05-09 2018-04-24 電源回路

Publications (2)

Publication Number Publication Date
CN110622403A CN110622403A (zh) 2019-12-27
CN110622403B true CN110622403B (zh) 2023-01-10

Family

ID=64104482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880029239.8A Active CN110622403B (zh) 2017-05-09 2018-04-24 电源电路

Country Status (4)

Country Link
US (1) US11271476B2 (zh)
KR (1) KR102512576B1 (zh)
CN (1) CN110622403B (zh)
WO (1) WO2018207614A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230057051A1 (en) * 2021-08-20 2023-02-23 Semiconductor Components Industries, Llc Self clocked low power doubling charge pump

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3338548B2 (ja) * 1994-03-11 2002-10-28 富士フイルムマイクロデバイス株式会社 基準電圧発生回路
DE19962523A1 (de) * 1999-12-23 2001-08-02 Texas Instruments Deutschland Gleichspannungswandler und Verfahren zum Betreiben eines Gleichspannungswandlers
JP2003168293A (ja) 2001-11-29 2003-06-13 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
US6566847B1 (en) * 2002-07-29 2003-05-20 Taiwan Semiconductor Manufacturing Company Low power charge pump regulating circuit
JP4666345B2 (ja) * 2004-11-05 2011-04-06 ローム株式会社 チャージポンプ回路
JP3904579B2 (ja) * 2004-12-03 2007-04-11 ローム株式会社 電源装置およびそれを用いた発光装置、電子機器
WO2006061952A1 (ja) * 2004-12-06 2006-06-15 Rohm Co., Ltd 昇圧回路及びこれを用いた携帯機器
US8044704B2 (en) * 2006-07-07 2011-10-25 Semiconductor Components Industries, Llc Current controller and method therefor
CN102158075B (zh) * 2011-03-16 2013-01-30 东南大学 一种电荷泵锁相环中的电荷泵电路
KR20140016535A (ko) 2012-07-30 2014-02-10 에스케이하이닉스 주식회사 내부 전압 생성 회로
JP2014147044A (ja) 2013-01-30 2014-08-14 Toshiba Corp 半導体集積回路
JP2015171213A (ja) * 2014-03-06 2015-09-28 ヤマハ株式会社 昇圧回路
US9871514B1 (en) * 2016-06-29 2018-01-16 Texas Instruments Incorporated Methods and apparatus for continuous current limiting for FETS in high inductive load systems

Also Published As

Publication number Publication date
KR20200004293A (ko) 2020-01-13
US11271476B2 (en) 2022-03-08
CN110622403A (zh) 2019-12-27
US20210281169A1 (en) 2021-09-09
KR102512576B1 (ko) 2023-03-23
WO2018207614A1 (ja) 2018-11-15

Similar Documents

Publication Publication Date Title
US8823343B2 (en) Power amplifying circuit, DC-DC converter, peak holding circuit, and output voltage control circuit including the peak holding circuit
US10541677B2 (en) Low output impedance, high speed and high voltage generator for use in driving a capacitive load
US8575986B2 (en) Level shift circuit and switching regulator using the same
US9602057B1 (en) Apparatus for and method of a supply modulator for a power amplifier
JP6038516B2 (ja) ボルテージレギュレータ
US7932707B2 (en) Voltage regulator with improved transient response
KR20190141868A (ko) 발진기
US9525337B2 (en) Charge-recycling circuits
CN110858083B (zh) 恒压电路
JP2016540493A (ja) 電力コンバータソフトスタート回路
US7511563B2 (en) Ripple current reduction circuit
CN108336895B (zh) Dc-dc转换器、dc-dc功率转换系统及方法
US6756839B2 (en) Low voltage amplifying circuit
JP2017126259A (ja) 電源装置
US20170364111A1 (en) Linear voltage regulator
KR102215287B1 (ko) 전압 제너레이터
US20150002113A1 (en) Power supply circuit
JP2018128868A (ja) 電源装置
CN110622403B (zh) 电源电路
US11442480B2 (en) Power supply circuit alternately switching between normal operation and sleep operation
US7514972B2 (en) Differential charge pump with open loop common mode
JP2008205561A (ja) ソースフォロア回路及び半導体装置
US20060012401A1 (en) Diode circuit
JP4459634B2 (ja) Ｄｃ−ｄｃコンバータ
US12019462B2 (en) Constant voltage circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant