JP6262082B2 - Ｄｃ−ｄｃ変換器 - Google Patents

Ｄｃ−ｄｃ変換器 Download PDF

Info

Publication number
JP6262082B2
JP6262082B2 JP2014118911A JP2014118911A JP6262082B2 JP 6262082 B2 JP6262082 B2 JP 6262082B2 JP 2014118911 A JP2014118911 A JP 2014118911A JP 2014118911 A JP2014118911 A JP 2014118911A JP 6262082 B2 JP6262082 B2 JP 6262082B2
Authority
JP
Japan
Prior art keywords
voltage
candidate
output
output voltage
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014118911A
Other languages
English (en)
Other versions
JP2015233373A (ja
Inventor
上野　武司
武司 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014118911A priority Critical patent/JP6262082B2/ja
Priority to US14/673,220 priority patent/US9411351B2/en
Publication of JP2015233373A publication Critical patent/JP2015233373A/ja
Application granted granted Critical
Publication of JP6262082B2 publication Critical patent/JP6262082B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Description

実施形態は、ＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）−ＤＣ変換に関する。
ＤＣ−ＤＣ変換器は、ＤＣ入力電圧を異なる大きさのＤＣ出力電圧へと変換する。さらに、このＤＣ出力電圧をリファレンス電圧と比較し、比較結果に基づいてスイッチング制御を行うことによって、当該ＤＣ出力電圧を所望のレベルで安定化させることができる。なお、一般的にリファレンス電圧は、リファレンス電圧源によって発生される。このリファレンス電圧源は、典型的には上記ＤＣ出力電圧によって駆動される。
例えば太陽電池、熱電素子などが発生する微小電圧をＤＣ入力電圧としてＤＣ−ＤＣ変換器に取り込み、当該ＤＣ−ＤＣ変換器によって変換されたＤＣ出力電圧を用いて例えばキャパシタ、二次電池などを充電するという応用例が想定可能である。しかしながら、係るＤＣ−ＤＣ変換器において、特に動作開始時にリファレンス電圧源に十分なレベルの駆動電圧を印加できないおそれがある。この場合には、適切なリファレンス電圧を利用できず、ＤＣ−ＤＣ変換器の動作は不安定になる。
「リニアテクノロジ社 ＬＴＣ３１０８データシート」，[online]，インターネット<URL:http://cds.linear.com/docs/jp/datasheet/j3108fc.pdf>
実施形態は、安定的に動作するＤＣ−ＤＣ変換器を提供することを目的とする。
実施形態によれば、ＤＣ−ＤＣ変換器は、パワー段と、発生回路と、分圧回路と、減算器と、制御回路とを含む。パワー段は、入力電圧を第１の出力電圧に変換する。発生回路は、複数の候補電圧のうち１つを第１の出力電圧のレベルに応じて選択することによってリファレンス電圧を発生する。分圧回路は、第１の出力電圧を分圧することによって第２の出力電圧を得る。減算器は、リファレンス電圧と第２の出力電圧との差電圧を計算する。制御回路は、第１の出力電圧のレベルを制御する制御信号を差電圧に基づいて生成する。
第１の実施形態に係るＤＣ−ＤＣ変換器を例示するブロック図。 図１に示される各ノードの電圧を例示するグラフ。 第２の実施形態に係るＤＣ−ＤＣ変換器を例示するブロック図。 第３の実施形態に係るＤＣ−ＤＣ変換器を例示するブロック図。 第４の実施形態に係るＤＣ−ＤＣ変換器を例示するブロック図。 図５に含まれる各ノードの電圧を例示するグラフ。 図５に含まれる各ノードの電圧を例示するグラフ。 図５に含まれるスイッチ制御回路の入出力信号を例示するタイミングチャート。
以下、図面を参照しながら実施形態の説明が述べられる。尚、以降、説明済みの要素と同一または類似の要素には同一または類似の符号が付され、重複する説明は基本的に省略される。
（第１の実施形態）
図１に例示されるように、第１の実施形態に係るＤＣ−ＤＣ変換器は、パワー段１１０と、分圧回路１３０と、リファレンス電圧発生回路１４０と、減算器１５０と、スイッチ制御回路１６０とを含む。このＤＣ−ＤＣ変換器は、電圧源１００によって印加される入力電圧（Ｖｉｎ）を出力電圧（Ｖｏｕｔ）へと変換し、当該出力電圧（Ｖｏｕｔ）を負荷１２０へと供給する。なお、図１のＤＣ−ＤＣ変換器は、昇圧用（すなわち、Ｖｉｎ＜Ｖｏｕｔ）であるが降圧用（すなわち、Ｖｉｎ＞Ｖｏｕｔ）に変形することもできる。
電圧源１００は、正極端子および負極端子を持つ。電圧源１００の正極端子は、ＤＣ−ＤＣ変換器の入力端子（すなわち、パワー段１１０の入力端子）に接続される。電圧源１００の負極端子は接地される。電圧源１００は、入力電圧（Ｖｉｎ）を発生し、当該入力電圧（Ｖｉｎ）をＤＣ−ＤＣ変換器に印加する。
負荷１２０は、任意の負荷である。負荷１２０は、ＤＣ−ＤＣ変換器の出力端子（すなわち、パワー段１１０の出力端子）に接続される。例えば、負荷１２０は、二次電池であってもよいし、電子機器であってもよい。
パワー段１１０は、入力端子、制御端子および出力端子を持つ。パワー段１１０の入力端子は、ＤＣ−ＤＣ変換器の入力端子として機能し、電圧源１００の正極端子に接続される。パワー段１１０の制御端子は、スイッチ制御回路１６０の出力端子に接続される。パワー段１１０の出力端子は、ＤＣ−ＤＣ変換器の出力端子として機能し、負荷１２０と、分圧回路１３０の入力端子とリファレンス電圧発生回路１４０の制御端子とに共通に接続される。パワー段１１０は、入力電圧（Ｖｉｎ）を出力電圧（Ｖｏｕｔ）へと変換する。
具体的には、パワー段１１０は、インダクタ１１１（Ｌ）と、スイッチ１１２（ＳＷ１）と、ダイオード１１３（Ｄ１）と、キャパシタ１１４（Ｃ）とを含む。
インダクタ１１１（Ｌ）は、第１の端子および第２の端子を持つ。インダクタ１１１（Ｌ）の第１の端子は、パワー段１１０の入力端子として機能する。インダクタ１１１（Ｌ）の第２の端子は、スイッチ１１２（ＳＷ１）とダイオード１１３（Ｄ１）のアノードとに接続される。
インダクタ１１１（Ｌ）は、スイッチ１１２（ＳＷ１）がＯＮである期間に、当該インダクタ１１１（Ｌ）を流れる電流によって磁気エネルギーを蓄積する。他方、インダクタ１１１（Ｌ）は、スイッチ１１２（ＳＷ１）がＯＦＦである期間に、蓄積していた磁気エネルギーを電気エネルギーとして放出する。
スイッチ１１２（ＳＷ１）は、制御端子を持ち、この制御端子はパワー段１１０の制御端子として機能する。スイッチ１１２は、スイッチ制御回路１６０からのスイッチ制御信号を制御端子を介して受け取り、当該スイッチ制御信号に応じてＯＮ／ＯＦＦ動作する。具体的には、スイッチ１１２（ＳＷ１）は、スイッチ制御信号に応じて、インダクタ１１１（Ｌ）の第２の端子およびダイオード１１３（Ｄ１）のアノードとグラウンドとの間を短絡または開放する。
ダイオード１１３（Ｄ１）は、アノードおよびカソードを持つ。ダイオード１１３（Ｄ１）のアノードは、インダクタ１１１（Ｌ）の第２の端子およびスイッチ１１２（ＳＷ１）に共通に接続される。ダイオード１１３（Ｄ１）のカソードは、キャパシタ１１４（Ｃ）の第１の端子に接続される。
ダイオード１１３（Ｄ１）は、スイッチ１１２（ＳＷ１）がＯＮからＯＦＦに切り替わった後にインダクタ１１１から供給される電流をキャパシタ１１４（Ｃ）へと流す。なお、ダイオード１１３（Ｄ１）は、キャパシタ１１４（Ｃ）から電圧源１００への電流の逆流を防止する。
キャパシタ１１４（Ｃ）は、第１の端子および第２の端子を持つ。キャパシタ１１４（Ｃ）の第１の端子は、パワー段１１０の出力端子として機能し、ダイオード１１３（Ｄ１）のカソードと、負荷１２０と、分圧回路１３０の入力端子と、リファレンス電圧発生回路１４０の制御端子とに共通に接続される。キャパシタ１１４（Ｃ）の第２の端子は接地される。キャパシタ１１４（Ｃ）は、スイッチ１１２（ＳＷ１）がＯＮからＯＦＦに切り替わった後にダイオード１１３（Ｄ１）から供給される電流によって充電される。故に、キャパシタ１１４（Ｃ）の第１の端子の電圧（Ｖｏｕｔ）は上昇する。他方、ダイオード１１３（Ｄ１）からの電流供給が停止すると、キャパシタ１１４（Ｃ）は放電することになる。故に、キャパシタ１１４（Ｃ）の第１の端子の電圧（Ｖｏｕｔ）は低下する。
分圧回路１３０は、入力端子および出力端子を持つ。分圧回路１３０の入力端子は、パワー段１１０の出力端子と、負荷１２０と、リファレンス電圧発生回路１４０の制御端子とに共通に接続される。分圧回路１３０の出力端子は、減算器１５０の反転入力端子に接続される。
分圧回路１３０は、入力電圧（Ｖｏｕｔ）を所定の分圧比（Ｎ）によって分圧することによって出力電圧（Ｖｄｉｖ）を得る。分圧回路１３０は、出力電圧（Ｖｄｉｖ）を減算器１５０の反転入力端子に印加する。なお、分圧比（Ｎ）＝１の場合には、分圧回路１３０を省略することができる。分圧回路１３０の入力電圧（Ｖｏｕｔ）および出力電圧（Ｖｄｉｖ）に関して、下記数式（１）が成立する。
Figure 0006262082
リファレンス電圧発生回路１４０は、制御端子および出力端子を持つ。リファレンス電圧発生回路１４０の制御端子は、パワー段１１０の出力端子と、負荷１２０と、分圧回路１３０の入力端子とに共通に接続される。リファレンス電圧発生回路１４０の出力端子は減算器１５０の非反転入力端子に接続される。
リファレンス電圧発生回路１４０は、制御端子に印加される電圧に応じてリファレンス電圧（Ｖｒｅｆ）を発生する。リファレンス電圧発生回路１４０は、リファレンス電圧（Ｖｒｅｆ）を減算器１５０の非反転入力端子に印加する。
減算器１５０は、非反転入力端子、反転入力端子および出力端子を持つ。減算器１５０の非反転入力端子は、リファレンス電圧発生回路１４０の出力端子に接続される。減算器１５０の反転入力端子は、分圧回路１３０の出力端子に接続される。減算器１５０の出力端子は、スイッチ制御回路１６０の入力端子に接続される。
減算器１５０は、非反転入力端子の電圧（Ｖｒｅｆ）から反転入力端子の電圧（Ｖｄｉｖ）を減算する。減算器１５０は、差電圧の符号（正または負）を示す差信号をスイッチ制御回路１６０へと出力する。
スイッチ制御回路１６０は、入力端子および出力端子を持つ。スイッチ制御回路１６０の入力端子は減算器１５０の出力端子に接続される。スイッチ制御回路１６０の出力端子はパワー段１１０の制御端子に接続される。
スイッチ制御回路１６０は、減算器１５０から差信号を入力する。スイッチ制御回路１６０は、差信号に基づいてスイッチ制御信号を生成する。スイッチ制御回路１６０は、スイッチ制御信号をパワー段１１０へと出力する。具体的には、差信号が正の符号を示す（すなわち、Ｖｒｅｆ≧Ｖｄｉｖ）ならば、スイッチ制御回路１６０はスイッチ１１２（ＳＷ１）のＯＮ／ＯＦＦを周期的が切り替わるようにスイッチ制御信号を生成する。係るスイッチ制御信号によれば、パワー段１１０の出力電圧（Ｖｏｕｔ）は上昇する。他方、差信号が負の符号を示す（すなわち、Ｖｒｅｆ＜Ｖｄｉｖ）ならば、スイッチ制御回路１６０はスイッチ１１２（ＳＷ１）がＯＦＦであり続けるようにスイッチ制御信号を生成する。係るスイッチ制御信号によれば、パワー段１１０の出力電圧（Ｖｏｕｔ）は結果的に低下する。
換言すれば、下記数式（２）に示される関係が成立するように負帰還制御が行われる。
Figure 0006262082
そして、数式（２）は、パワー段１１０の出力電圧（Ｖｏｕｔ）に関して下記数式（３）のように書き換えることができる。
Figure 0006262082
リファレンス電圧発生回路１４０は、具体的には、パワー段１１０の出力電圧（Ｖｏｕｔ）が第１の閾値電圧（Ｖｔｈ）に比べて低い第１のフェーズでは第１の候補電圧（Ｖｒｅｆ１）をリファレンス電圧（Ｖｒｅｆ）として選択する。他方、リファレンス電圧発生回路１４０は、パワー段１１０の出力電圧（Ｖｏｕｔ）が第１の閾値電圧（Ｖｔｈ）以上である第２のフェーズでは第２の候補電圧（Ｖｒｅｆ２）をリファレンス電圧（Ｖｒｅｆ）として選択する。
すなわち、リファレンス電圧（Ｖｒｅｆ）は、下記数式（４）に示されるように整理することができる。
Figure 0006262082
図１の例では、リファレンス電圧発生回路１４０は、リファレンス電圧源１４１と、リファレンス電圧源１４２と、スイッチ１４３（ＳＷ２）とを含む。
リファレンス電圧源１４１は、パワー段１１０の出力電圧（Ｖｏｕｔ）によって駆動され、第１の候補電圧（Ｖｒｅｆ１）を発生する。第１の候補電圧（Ｖｒｅｆ１）は、第１のフェーズにおいて、分圧回路１３０の出力電圧（Ｖｄｉｖ）以上となるように設計される。例えば、第１の候補電圧（Ｖｒｅｆ１）は、パワー段１１０の出力電圧（Ｖｏｕｔ）そのものであってもよいし、当該出力電圧（Ｖｏｕｔ）をＮよりも小さな分圧比で分圧することによって生成されてもよい。
リファレンス電圧源１４２は、パワー段１１０の出力電圧（Ｖｏｕｔ）によって駆動され、第２の候補電圧（Ｖｒｅｆ２）を発生する。例えば、リファレンス電圧源１４２は、ＢＧＲ（Ｂａｎｄ Ｇａｐ Ｒｅｆｅｒｅｎｃｅ）回路を用いて実装されてもよい。第２の候補電圧（Ｖｒｅｆ２）は、第２のフェーズにおいて、パワー段１１０の出力電圧（Ｖｏｕｔ）の変動に関わらず安定したレベルを持つ。換言すれば、前述の第１の閾値電圧（Ｖｔｈ）は、リファレンス電圧源１４２が正常に動作する（要するに、第２の候補電圧（Ｖｒｅｆ２）のレベルが安定する）ような駆動電圧の下限以上のレベルに設定される。
スイッチ１４３（ＳＷ２）は、パワー段１１０の出力電圧（Ｖｏｕｔ）のレベルに依存して、第１の候補電圧（Ｖｒｅｆ１）および第２の候補電圧（Ｖｒｅｆ２）のいずれか一方をリファレンス電圧（Ｖｒｅｆ）として選択する。具体的には、スイッチ１４３（ＳＷ２）は、パワー段１１０の出力電圧（Ｖｏｕｔ）が第１の閾値電圧（Ｖｔｈ）に比べて低ければ、第１の候補電圧（Ｖｒｅｆ１）を選択する。他方、スイッチ１４３（ＳＷ２）は、パワー段１１０の出力電圧（Ｖｏｕｔ）が第１の閾値電圧（Ｖｔｈ）以上であれば、第２の候補電圧（Ｖｒｅｆ２）を選択する。
パワー段１１０の出力電圧（Ｖｏｕｔ）とリファレンス電圧（Ｖｒｅｆ）との関係が図２に例示される。パワー段１１０の出力電圧（Ｖｏｕｔ）が第１の閾値電圧（Ｖｔｈ）に比べてかなり低い場合には、リファレンス電圧源１４２は正常に動作できないので第２の候補電圧（Ｖｒｅｆ２）のレベルは非常に低い。従って、仮にこのような非常にレベルの低い第２の候補電圧（Ｖｒｅｆ２）をリファレンス電圧（Ｖｒｅｆ）として用いたとすれば、常にＶｒｅｆ≦Ｖｄｉｖが成立するため、パワー段１１０の出力電圧（Ｖｏｕｔ）を所望のレベルまで上昇させることはできない。
そこで、前述のように、リファレンス電圧発生回路１４０は、パワー段１１０の出力電圧（Ｖｏｕｔ）が第１の閾値電圧（Ｖｔｈ）に比べて低い第１のフェーズでは第１の候補電圧（Ｖｒｅｆ１）をリファレンス電圧（Ｖｒｅｆ）として選択する。そして、この第１の候補電圧（Ｖｒｅｆ１）は、第１のフェーズにおいて、分圧回路１３０の出力電圧（Ｖｄｉｖ）以上となるように設計される。従って、この第１の候補電圧（Ｖｒｅｆ１）をリファレンス電圧（Ｖｒｅｆ）として用いたとすれば、パワー段１１０の出力電圧（Ｖｏｕｔ）をリファレンス電圧源１４２が正常に動作するのに十分なレベルまで上昇させることができる。
さらに、前述のように、パワー段１１０の出力電圧（Ｖｏｕｔ）が第１の閾値電圧（Ｖｔｈ）以上である第２のフェーズでは第２の候補電圧（Ｖｒｅｆ２）をリファレンス電圧（Ｖｒｅｆ）として選択する。そして、この２の候補電圧（Ｖｒｅｆ２）は、第２のフェーズにおいて、パワー段１１０の出力電圧（Ｖｏｕｔ）の変動に関わらず安定したレベルを持つ。従って、前述の負帰還制御を通じて、パワー段１１０の出力電圧（Ｖｏｕｔ）を安定化させることができる。
以上説明したように、第１の実施形態に係るＤＣ−ＤＣ変換器は、特性の異なる複数の候補電圧からリファレンス電圧を適応的に選択する。従って、このＤＣ−ＤＣ変換器によれば、ＤＣ出力電圧のレベルが微小な場合にも安定的に動作することができる。
（第２の実施形態）
図３に例示されるように、第２の実施形態に係るＤＣ−ＤＣ変換器は、パワー段１１０と、分圧回路１３０と、リファレンス電圧発生回路２４０と、減算器１５０と、スイッチ制御回路１６０とを含む。このＤＣ−ＤＣ変換器は、電圧源１００によって印加される入力電圧（Ｖｉｎ）を出力電圧（Ｖｏｕｔ）へと変換し、当該出力電圧（Ｖｏｕｔ）を負荷１２０へと供給する。
なお、図３の電圧源１００、パワー段１１０、負荷１２０、分圧回路１３０、減算器１５０およびスイッチ制御回路１６０は、図１の電圧源１００、パワー段１１０、負荷１２０、分圧回路１３０、減算器１５０およびスイッチ制御回路１６０と同一または類似であってもよい。さらに、図３のＤＣ−ＤＣ変換器は、昇圧用（すなわち、Ｖｉｎ＜Ｖｏｕｔ）であるが降圧用（すなわち、Ｖｉｎ＞Ｖｏｕｔ）に変形することもできる。
リファレンス電圧発生回路２４０は、制御端子および出力端子を持つ。リファレンス電圧発生回路２４０の制御端子は、パワー段１１０の出力端子と、負荷１２０と、分圧回路１３０の入力端子とに共通に接続される。リファレンス電圧発生回路２４０の出力端子は減算器１５０の非反転入力端子に接続される。
リファレンス電圧発生回路２４０は、制御端子に印加される電圧に応じてリファレンス電圧（Ｖｒｅｆ）を発生する。リファレンス電圧発生回路２４０は、リファレンス電圧（Ｖｒｅｆ）を減算器１５０の非反転入力端子に印加する。
リファレンス電圧発生回路２４０は、具体的には、前述の第１のフェーズでは第１の候補電圧（Ｖｒｅｆ１）をリファレンス電圧（Ｖｒｅｆ）として選択する。他方、リファレンス電圧発生回路２４０は、前述の第２のフェーズでは第２の候補電圧（Ｖｒｅｆ２）をリファレンス電圧（Ｖｒｅｆ）として選択する。
図３の例では、リファレンス電圧発生回路２４０は、リファレンス電圧源１４１と、リファレンス電圧源１４２と、スイッチ１４３（ＳＷ２）と、インバータ２４４と、スイッチ２４５（ＳＷ３）と、スイッチ２４６（ＳＷ４）とを含む。なお、リファレンス電圧源１４１、リファレンス電圧源１４２およびスイッチ１４３（ＳＷ２）は、図１のリファレンス電圧源１４１、リファレンス電圧源１４２およびスイッチ１４３（ＳＷ２）と同一または類似であってよい。
インバータ２４４は、入力端子および出力端子を持つ。インバータ２４４の入力端子は、リファレンス電圧発生回路２４０の制御端子に接続される。インバータ２４４の出力端子は、スイッチ２４５（ＳＷ３）の制御端子に接続される。インバータ２４４は、パワー段１１０の出力電圧（Ｖｏｕｔ）を論理反転する。
スイッチ２４５（ＳＷ３）は、制御端子を持つ。スイッチ２４５（ＳＷ３）の制御端子には、インバータ２４４の出力電圧が印加され、当該出力電圧に応じてＯＮ／ＯＦＦ動作する。具体的には、スイッチ２４５（ＳＷ３）は、前述の第１のフェーズではリファレンス電圧発生回路２４０の制御端子とリファレンス電圧源１４１との間を短絡する。他方、スイッチ２４５（ＳＷ３）は、前述の第２のフェーズではリファレンス電圧発生回路２４０の制御端子とリファレンス電圧源１４１との間を開放する。すなわち、スイッチ２４５（ＳＷ３）は、第１の候補電圧（Ｖｒｅｆ１）がリファレンス電圧（Ｖｒｅｆ）として選択されない期間にリファレンス電圧源１４１への駆動電圧の供給を遮断する。
スイッチ２４６（ＳＷ４）は、制御端子を持つ。スイッチ２４６（ＳＷ４）の制御端子には、パワー段１１０の出力電圧（Ｖｏｕｔ）が印加され、当該出力電圧（Ｖｏｕｔ）に応じてＯＮ／ＯＦＦ動作する。具体的には、スイッチ２４６（ＳＷ４）は、前述の第１のフェーズではリファレンス電圧発生回路２４０の制御端子とリファレンス電圧源１４２との間を開放する。すなわち、スイッチ２４６（ＳＷ４）は、第２の候補電圧（Ｖｒｅｆ２）がリファレンス電圧（Ｖｒｅｆ）として選択されない期間にリファレンス電圧源１４２への駆動電圧の供給を遮断する。他方、スイッチ２４６（ＳＷ４）は、前述の第２のフェーズではリファレンス電圧発生回路２４０の制御端子とリファレンス電圧源１４２との間を短絡する。
以上説明したように、第２の実施形態に係るＤＣ−ＤＣ変換器は、任意の候補電圧がリファレンス電圧として選択されない期間には当該候補電圧への駆動電圧の供給を遮断する。従って、このＤＣ−ＤＣ変換器によれば、候補電圧を生成するためのリファレンス電圧源における無駄な消費電流を抑制することができる。すなわち、ＤＣ−ＤＣ変換器の消費電力が削減されると共にパワー段に含まれるキャパシタを高速に充電することができる。
（第３の実施形態）
図４に例示されるように、第３の実施形態に係るＤＣ−ＤＣ変換器は、パワー段１１０と、分圧回路１３０と、リファレンス電圧発生回路３４０と、減算器１５０と、スイッチ制御回路１６０とを含む。このＤＣ−ＤＣ変換器は、電圧源１００によって印加される入力電圧（Ｖｉｎ）を出力電圧（Ｖｏｕｔ）へと変換し、当該出力電圧（Ｖｏｕｔ）を負荷１２０へと供給する。
なお、図４の電圧源１００、パワー段１１０、負荷１２０、分圧回路１３０、減算器１５０およびスイッチ制御回路１６０は、図３の電圧源１００、パワー段１１０、負荷１２０、分圧回路１３０、減算器１５０およびスイッチ制御回路１６０と同一または類似であってもよい。さらに、図４のＤＣ−ＤＣ変換器は、昇圧用（すなわち、Ｖｉｎ＜Ｖｏｕｔ）であるが降圧用（すなわち、Ｖｉｎ＞Ｖｏｕｔ）に変形することもできる。
リファレンス電圧発生回路３４０は、制御端子および出力端子を持つ。リファレンス電圧発生回路３４０の制御端子は、パワー段１１０の出力端子と、負荷１２０と、分圧回路１３０の入力端子とに共通に接続される。リファレンス電圧発生回路３４０の出力端子は減算器１５０の非反転入力端子に接続される。
リファレンス電圧発生回路３４０は、制御端子に印加される電圧に応じてリファレンス電圧（Ｖｒｅｆ）を発生する。リファレンス電圧発生回路３４０は、リファレンス電圧（Ｖｒｅｆ）を減算器１５０の非反転入力端子に印加する。
リファレンス電圧発生回路３４０は、具体的には、前述の第１のフェーズでは第１の候補電圧（Ｖｒｅｆ１）をリファレンス電圧（Ｖｒｅｆ）として選択する。なお、この第１の候補電圧（Ｖｒｅｆ１）は、パワー段１１０の出力電圧（Ｖｏｕｔ）そのものである。他方、リファレンス電圧発生回路３４０は、前述の第２のフェーズでは第２の候補電圧（Ｖｒｅｆ２）をリファレンス電圧（Ｖｒｅｆ）として選択する。
図４の例では、リファレンス電圧発生回路３４０は、リファレンス電圧源１４２と、スイッチ１４３（ＳＷ２）と、スイッチ２４６（ＳＷ４）とを含む。なお、リファレンス電圧源１４２、スイッチ１４３（ＳＷ２）およびスイッチ２４６（ＳＷ４）は、図３のリファレンス電圧源１４２、スイッチ１４３（ＳＷ２）およびスイッチ２４６（ＳＷ４）と同一または類似であってよい。リファレンス電圧発生回路３４０は、パワー段１１０の出力電圧（Ｖｏｕｔ）をそのまま第１の候補電圧（Ｖｒｅｆ１）として用いるので、前述のリファレンス電圧源１４１に相当する機能部を必要としない。なお、Ｖｒｅｆ１＝Ｖｏｕｔ＞Ｖｄｉｖは常に成立するので、第１の候補電圧（Ｖｒｅｆ１）は、第１のフェーズにおいて、分圧回路１３０の出力電圧（Ｖｄｉｖ）に比べて高い。
以上説明したように、第３の実施形態に係るＤＣ−ＤＣ変換器は、当該ＤＣ−ＤＣ変換器の出力電圧をそのまま特定の候補電圧として用いる。従って、このＤＣ−ＤＣ変換器によれば、特定の候補電圧を生成するためのリファレンス電圧源が不要となるので、簡略化ならびに消費電力の削減が可能である。
（第４の実施形態）
図５に例示されるように、第４の実施形態に係るＤＣ−ＤＣ変換器は、パワー段１１０と、分圧回路４３０と、リファレンス電圧発生回路４４０と、減算器４５０と、スイッチ制御回路４６０とを含む。このＤＣ−ＤＣ変換器は、電圧源１００によって印加される入力電圧（Ｖｉｎ）を出力電圧（Ｖｏｕｔ）へと変換し、当該出力電圧（Ｖｏｕｔ）を負荷１２０へと供給する。
なお、図５の電圧源１００、パワー段１１０および負荷１２０は、図４の電圧源１００、パワー段１１０および負荷１２０と同一または類似であってもよい。さらに、図５のＤＣ−ＤＣ変換器は、昇圧用（すなわち、Ｖｉｎ＜Ｖｏｕｔ）であるが降圧用（すなわち、Ｖｉｎ＞Ｖｏｕｔ）に変形することもできる。
分圧回路４３０は、入力端子および出力端子を持つ。分圧回路４３０の入力端子は、パワー段１１０の出力端子と、負荷１２０と、リファレンス電圧発生回路４４０の第１の制御端子とに共通に接続される。分圧回路４３０の出力端子は、リファレンス電圧発生回路４４０の第２の制御端子と減算器４５０の反転入力端子とに共通に接続される。
分圧回路４３０は、入力電圧（Ｖｏｕｔ）を所定の分圧比（Ｎ）によって分圧することによって出力電圧（Ｖｄｉｖ）を得る。分圧回路４３０は、出力電圧（Ｖｄｉｖ）をリファレンス電圧発生回路４４０の第２の制御端子と減算器４５０の反転入力端子とに印加する。
具体的には、分圧回路４３０は、抵抗器４３１（Ｒ１）および抵抗器４３２（Ｒ２）を含む。
抵抗器４３１（Ｒ１）の第１の端子は、分圧回路４３０の出力端子として機能し、抵抗器４３１（Ｒ１）の第２の端子に接続される。抵抗器４３１（Ｒ１）の第２の端子は接地される。
抵抗器４３２（Ｒ２）の第１の端子は、分圧回路４３０の入力端子として機能する。抵抗器４３２（Ｒ２）の第２の端子は、分圧回路４３０の出力端子として機能し、抵抗器４３２（Ｒ２）の第１の端子に接続される。すなわち、抵抗器４３１（Ｒ１）および抵抗器４３２（Ｒ２）は直列に接続される。
分圧回路４３０の分圧比Ｎは、下記数式（５）に示されるように、抵抗器４３１の抵抗値（Ｒ１）および抵抗器４３２の抵抗値（Ｒ２）に依存する。
Figure 0006262082
リファレンス電圧発生回路４４０は、第１の制御端子、第２の制御端子および出力端子を持つ。リファレンス電圧発生回路４４０の第１の制御端子は、パワー段１１０の出力端子と、負荷１２０と、分圧回路４３０の入力端子とに共通に接続される。リファレンス電圧発生回路４４０の第２の制御端子は、分圧回路４３０の出力端子に接続される。リファレンス電圧発生回路４４０の出力端子は減算器４５０の非反転入力端子に接続される。
リファレンス電圧発生回路４４０は、第２の制御端子に印加される電圧（Ｖｄｉｖ）に応じてリファレンス電圧（Ｖｒｅｆ）を発生する。リファレンス電圧発生回路４４０は、リファレンス電圧（Ｖｒｅｆ）を減算器４５０の非反転入力端子に印加する。
リファレンス電圧発生回路４４０は、具体的には、分圧回路４３０の出力電圧（Ｖｄｉｖ）が第２の閾値電圧（Ｖｄ）に比べて低い第１のフェーズでは第１の候補電圧（Ｖｒｅｆ１）をリファレンス電圧（Ｖｒｅｆ）として選択する。なお、この第１の候補電圧（Ｖｒｅｆ１）は、パワー段１１０の出力電圧（Ｖｏｕｔ）そのものである。他方、リファレンス電圧発生回路４４０は、分圧回路４３０の出力電圧（Ｖｄｉｖ）が第２の閾値電圧（Ｖｄ）以上である第２のフェーズでは第２の候補電圧（Ｖｒｅｆ２）をリファレンス電圧（Ｖｒｅｆ）として選択する。
図５の例では、リファレンス電圧発生回路４４０は、リファレンス電圧源４４２と、スイッチング回路４４３（ＳＷ２）と、スイッチ４４６（ＳＷ４）と、抵抗器４８１（Ｒ３）と、ダイオード４８２（Ｄ２）と、コンパレータ４８３とを含む。
リファレンス電圧源４４２は、スイッチ４４６（ＳＷ４）がＯＮである期間に、パワー段１１０の出力電圧（Ｖｏｕｔ）によって駆動され、第２の候補電圧（Ｖｒｅｆ２）を発生する。具体的には、リファレンス電圧源４４２は、ＢＧＲ回路を用いて実装される。第２の候補電圧（Ｖｒｅｆ２）は、第２のフェーズにおいて、パワー段１１０の出力電圧（Ｖｏｕｔ）の変動に関わらず安定したレベルを持つ。
スイッチング回路４４３（ＳＷ２）は、分圧回路４３０の出力電圧（Ｖｄｉｖ）のレベルに依存して、第１の候補電圧（Ｖｒｅｆ１）および第２の候補電圧（Ｖｒｅｆ２）のいずれか一方をリファレンス電圧（Ｖｒｅｆ）として選択する。具体的には、スイッチング回路４４３（ＳＷ２）は、分圧回路４３０の出力電圧（Ｖｄｉｖ）が第２の閾値電圧（Ｖｄ）に比べて低ければ、第１の候補電圧（Ｖｒｅｆ１）を選択する。他方、スイッチング回路４４３（ＳＷ２）は、分圧回路４３０の出力電圧（Ｖｄｉｖ）が第２の閾値電圧（Ｖｄ）以上であれば、第２の候補電圧（Ｖｒｅｆ２）を選択する。
スイッチング回路４４３（ＳＷ２）は、具体的には、スイッチ４７１（ＳＷ２１）とスイッチ４７２（ＳＷ２２）とを含む。
スイッチ４７１（ＳＷ２１）は、制御端子を持つ。スイッチ４７１（ＳＷ２１）の制御端子には、インバータ４８４の出力電圧が印加され、当該出力電圧に応じてＯＮ／ＯＦＦ動作する。具体的には、スイッチ４７１（ＳＷ２１）は、前述の第１のフェーズではリファレンス電圧発生回路４４０の第１の制御端子と当該リファレンス電圧発生回路４４０の出力端子との間を短絡する。他方、スイッチ４７１（ＳＷ２１）は、前述の第２のフェーズではリファレンス電圧発生回路４４０の第１の制御端子と当該リファレンス電圧発生回路４４０の出力端子との間を開放する。すなわち、スイッチ４７１（ＳＷ２１）は、第１のフェーズにおいて第１の候補電圧（Ｖｒｅｆ１）をリファレンス電圧（Ｖｒｅｆ）としてリファレンス電圧発生回路４４０の出力端子に印加する。
スイッチ４７２（ＳＷ２２）は、制御端子を持つ。スイッチ４７２（ＳＷ２２）の制御端子には、コンパレータ４８３の出力信号が入力され、当該出力信号に応じてＯＮ／ＯＦＦ動作する。具体的には、スイッチ４７２（ＳＷ２２）は、前述の第１のフェーズではリファレンス電圧源４４２とリファレンス電圧発生回路４４０の出力端子との間を開放する。他方、スイッチ４７２（ＳＷ２２）は、前述の第２のフェーズではリファレンス電圧源４４２とリファレンス電圧発生回路４４０の出力端子との間を短絡する。すなわち、スイッチ４７２（ＳＷ２２）は、第２のフェーズにおいて第２の候補電圧（Ｖｒｅｆ２）をリファレンス電圧（Ｖｒｅｆ）としてリファレンス電圧発生回路４４０の出力端子に印加する。
スイッチ４４６（ＳＷ４）は、制御端子を持つ。スイッチ４４６（ＳＷ４）の制御端子には、コンパレータ４８３の出力信号が入力され、当該出力信号に応じてＯＮ／ＯＦＦ動作する。具体的には、スイッチ４４６（ＳＷ４）は、前述の第１のフェーズではリファレンス電圧発生回路４４０の第１の制御端子とリファレンス電圧源４４２との間を開放する。すなわち、スイッチ４４６（ＳＷ４）は、第２の候補電圧（Ｖｒｅｆ２）がリファレンス電圧（Ｖｒｅｆ）として選択されない期間にリファレンス電圧源４４２への駆動電圧の供給を遮断する。他方、スイッチ４４６（ＳＷ４）は、前述の第２のフェーズではリファレンス電圧発生回路４４０の第１の制御端子とリファレンス電圧源４４２との間を短絡する。
抵抗器４８１（Ｒ３）は、第１の端子および第２の端子を持つ。抵抗器４８１（Ｒ３）の第１の端子は、リファレンス電圧発生回路４４０の第１の制御端子に接続される。抵抗器４８１（Ｒ３）の第２の端子は、ダイオード４８２（Ｄ２）のアノードおよびコンパレータ４８３の反転入力端子に共通に接続される。
ダイオード４８２（Ｄ２）は、アノードおよびカソードを持つ。ダイオード４８２（Ｄ２）のアノードは、抵抗器４８１（Ｒ３）の第２の端子およびコンパレータ４８３の反転入力端子に共通に接続される。ダイオード４８２（Ｄ２）のカソードは接地される。すなわち、抵抗器４８１（Ｒ３）およびダイオード４８２（Ｄ２）は直列に接続される。
そして、抵抗器４８１（Ｒ３）の第２の端子およびダイオード４８２（Ｄ２）のアノードの電圧は、前述の第２の閾値電圧（Ｖｄ）として用いられる。ダイオード４８２（Ｄ２）のＯＦＦ期間では抵抗器４８１（Ｒ３）に電流が流れないので、第２の閾値電圧（Ｖｄ）はパワー段１１０の出力電圧（Ｖｏｕｔ）に一致する。他方、ダイオード４８２（Ｄ２）のＯＮ期間では抵抗器４８１（Ｒ３）に電流が流れるので、第２の閾値電圧（Ｖｄ）はパワー段１１０の出力電圧（Ｖｏｕｔ）に比べて低下する。具体的には、第２の閾値電圧（Ｖｄ）は、パワー段１１０の出力電圧（Ｖｏｕｔ）がダイオード４８２（Ｄ２）の順方向電圧（Ｖｆ）以上である場合には、当該順方向電圧（Ｖｆ）に概ね固定される。
すなわち、第２の閾値電圧（Ｖｄ）は、下記数式（６）および図６に示されるように整理することができる。
Figure 0006262082
コンパレータ４８３は、非反転入力端子、反転入力端子および出力端子を持つ。コンパレータ４８３の非反転入力端子は、分圧回路４３０の出力端子に接続される。コンパレータ４８３の反転入力端子は、抵抗器４８１（Ｒ３）の第２の端子およびダイオード４８２（Ｄ２）のアノードに共通に接続される。コンパレータ４８３の出力端子は、スイッチ４４６の制御端子およびインバータ４８４の入力端子に共通に接続される。
コンパレータ４８３は、非反転入力端子の電圧（Ｖｄｉｖ）と反転入力端子の電圧（Ｖｄ）とを比較する。コンパレータ４８３は、非反転入力端子の電圧（Ｖｄｉｖ）が反転入力端子の電圧（Ｖｄ）以上であればハイレベルのディジタル信号に相当する出力信号を生成する。他方、コンパレータ４８３は、非反転入力端子の電圧（Ｖｄｉｖ）が反転入力端子の電圧（Ｖｄ）よりも低ければローレベルのディジタル信号に相当する出力信号を生成する。
具体的には、前述のようにＶｏｕｔ＜Ｖｆの場合には、Ｖｏｕｔ／Ｎ＝Ｖｄｉｖ＜Ｖｄ＝Ｖｏｕｔが成立する。加えて、Ｖｏｕｔ≧Ｖｆであってもパワー段１１０の出力電圧（Ｖｏｕｔ）のレベルが比較的低い場合には、Ｖｏｕｔ／Ｎ＝Ｖｄｉｖ＜Ｖｄ≒Ｖｆが成立することがある。これらの場合には、コンパレータ４８３の出力信号のレベルはローであるから、第１の候補電圧（Ｖｒｅｆ１）がリファレンス電圧（Ｖｒｅｆ）として用いられる。
他方、Ｖｏｕｔ≧Ｖｆであって、かつ、パワー段１１０の出力電圧（Ｖｏｕｔ）のレベルが比較的高い場合には、Ｖｆ≒Ｖｄ≦Ｖｄｉｖ＝Ｖｏｕｔ／Ｎが成立する。この場合には、コンパレータ４８３の出力信号のレベルはハイであるから、第２の候補電圧（Ｖｒｅｆ２）がリファレンス電圧（Ｖｒｅｆ）として用いられる。なお、Ｖｏｕｔ／Ｎ＝Ｖｄｉｖ＝Ｖｄ≒Ｖｆが成立する時の、パワー段１１０の出力電圧（Ｖｏｕｔ）のレベル（≒Ｎ・Ｖｆ）を前述の第１の閾値電圧（Ｖｔｈ）とみなすこともできる。
パワー段１１０の出力電圧（Ｖｏｕｔ）とリファレンス電圧（Ｖｒｅｆ）との関係が図７に例示される。パワー段１１０の出力電圧（Ｖｏｕｔ）が第１の閾値電圧（Ｖｔｈ）に比べてかなり低い場合には、リファレンス電圧源４４２は正常に動作できないので第２の候補電圧（Ｖｒｅｆ２）のレベルは非常に低い。従って、仮にこのような非常にレベルの低い第２の候補電圧（Ｖｒｅｆ２）をリファレンス電圧（Ｖｒｅｆ）として用いたとすれば、常にＶｒｅｆ≦Ｖｄｉｖが成立するため、パワー段１１０の出力電圧（Ｖｏｕｔ）を所望のレベルまで上昇させることはできない。
そこで、前述のように、リファレンス電圧発生回路４４０は、分圧回路４３０の出力電圧（Ｖｄｉｖ）が第２の閾値電圧（Ｖｄ）に比べて低い第１のフェーズでは第１の候補電圧（Ｖｒｅｆ１）をリファレンス電圧（Ｖｒｅｆ）として選択する。そして、この第１の候補電圧（Ｖｒｅｆ１）は、第１のフェーズにおいて、分圧回路４３０の出力電圧（Ｖｄｉｖ）以上となるように設計される。従って、この第１の候補電圧（Ｖｒｅｆ１）をリファレンス電圧（Ｖｒｅｆ）として用いたとすれば、パワー段１１０の出力電圧（Ｖｏｕｔ）をリファレンス電圧源４４２が正常に動作するのに十分なレベルまで上昇させることができる。
さらに、前述のように、分圧回路４３０の出力電圧（Ｖｄｉｖ）が第２の閾値電圧（Ｖｄ）以上である第２のフェーズでは第２の候補電圧（Ｖｒｅｆ２）をリファレンス電圧（Ｖｒｅｆ）として選択する。そして、この２の候補電圧（Ｖｒｅｆ２）は、第２のフェーズにおいて、パワー段１１０の出力電圧（Ｖｏｕｔ）の変動に関わらず安定したレベルを持つ。従って、前述の負帰還制御を通じて、パワー段１１０の出力電圧（Ｖｏｕｔ）を安定化させることができる。
インバータ４８４は、入力端子および出力端子を持つ。インバータ４８４の入力端子は、リファレンス電圧発生回路４４０の制御端子に接続される。インバータ４８４の出力端子は、スイッチ４７１（ＳＷ２１）の制御端子に接続される。インバータ４８４は、コンパレータ４８３の出力信号を論理反転する。
減算器４５０は、非反転入力端子、反転入力端子および出力端子を持つ。減算器４５０の非反転入力端子は、リファレンス電圧発生回路４４０の出力端子に接続される。減算器４５０の反転入力端子は、分圧回路４３０の出力端子に接続される。減算器４５０の出力端子は、スイッチ制御回路４６０の入力端子に接続される。
減算器４５０は、非反転入力端子の電圧（Ｖｒｅｆ）から反転入力端子の電圧（Ｖｄｉｖ）を減算する。減算器４５０は、差電圧の符号（正または負）を示す差信号をスイッチ制御回路４６０へと出力する。
具体的には、減算器４５０は、コンパレータを用いて実装される。減算器４５０は、差電圧の符号が正である場合にはハイレベルのディジタル信号に相当する差信号（ＶＣＭＰ）をスイッチ制御回路４６０へと出力する。他方、減算器４５０は、差電圧の符号が負である場合にはローレベルのディジタル信号に相当する差信号（ＶＣＭＰ）をスイッチ制御回路４６０へと出力する。
スイッチ制御回路４６０は、入力端子および出力端子を持つ。スイッチ制御回路４６０の入力端子は減算器４５０の出力端子に接続される。スイッチ制御回路４６０の出力端子はパワー段１１０の制御端子に接続される。スイッチ制御回路４６０は、例えばＣｏｎｓｔａｎｔ Ｏｎ回路を用いて実装される。
スイッチ制御回路４６０は、減算器４５０から差信号（ＶＣＭＰ）を入力する。スイッチ制御回路４６０は、差信号（ＶＣＭＰ）に基づいてスイッチ制御信号を生成する。スイッチ制御回路４６０は、スイッチ制御信号をパワー段１１０へと出力する。具体的には、差信号（ＶＣＭＰ）のレベルがハイであるならば、スイッチ制御回路４６０はスイッチ１１２（ＳＷ１）のＯＮ／ＯＦＦを周期的が切り替わるようにスイッチ制御信号を生成する。例えば図８に示されるように、所定のオン期間およびオフ期間を持つパルス信号に相当するスイッチ制御信号（ＶＳＷ１）が生成される。係るスイッチ制御信号（ＶＳＷ１）によれば、パワー段１１０の出力電圧（Ｖｏｕｔ）は上昇する。他方、差信号（ＶＣＭＰ）がローレベルであるならば、スイッチ制御回路４６０はスイッチ１１２（ＳＷ１）がＯＦＦであり続けるようにスイッチ制御信号（ＶＳＷ１）を生成する。係るスイッチ制御信号（ＶＳＷ１）によれば、パワー段１１０の出力電圧（Ｖｏｕｔ）は低下する。
以上説明したように、第４の実施形態に係るＤＣ−ＤＣ変換器は、特性の異なる複数の候補電圧からリファレンス電圧を適応的に選択する。従って、このＤＣ−ＤＣ変換器によれば、ＤＣ出力電圧のレベルが微小な場合にも安定的に動作することができる。
また、このＤＣ−ＤＣ変換器は、任意の候補電圧がリファレンス電圧として選択されない期間には当該候補電圧への駆動電圧の供給を遮断する。従って、このＤＣ−ＤＣ変換器によれば、候補電圧を生成するためのリファレンス電圧源における無駄な消費電流を抑制することができる。すなわち、ＤＣ−ＤＣ変換器の消費電力が削減されると共にパワー段に含まれるキャパシタを高速に充電することができる。
さらに、このＤＣ−ＤＣ変換器は、当該ＤＣ−ＤＣ変換器の出力電圧をそのまま特定の候補電圧として用いる。従って、このＤＣ−ＤＣ変換器によれば、特定の候補電圧を生成するためのリファレンス電圧源が不要となるので、簡略化ならびに消費電力の削減が可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１００・・・電圧源
１１０・・・パワー段
１１１・・・インダクタ
１１２，１４３，２４５，２４６，４４６，４７１，４７２・・・スイッチ
１１３，４８２・・・ダイオード
１１４・・・キャパシタ
１２０・・・負荷
１３０，４３０・・・分圧回路
１４０，２４０，３４０，４４０・・・リファレンス電圧発生回路
１４１，１４２，４４２・・・リファレンス電圧源
１５０，４５０・・・減算器
１６０，４６０・・・スイッチ制御回路
２４４，４８４・・・インバータ
４３１，４３２，４８１・・・抵抗器
４４３・・・スイッチング回路
４８３・・・コンパレータ

Claims (5)

  1. 入力電圧を第１の出力電圧に変換するパワー段と、
    複数の候補電圧のうち１つを前記第１の出力電圧のレベルに応じて選択することによってリファレンス電圧を発生する発生回路と、
    前記第１の出力電圧を分圧することによって第２の出力電圧を得る分圧回路と、
    前記リファレンス電圧と前記第２の出力電圧との差電圧を計算する減算器と、
    前記第１の出力電圧のレベルを制御する制御信号を前記差電圧に基づいて生成する制御回路と
    を具備し、
    前記複数の候補電圧は、第１の候補電圧および第２の候補電圧を含み、
    前記発生回路は、前記第１の出力電圧が第１の閾値電圧に比べて低ければ前記第１の候補電圧を選択し、前記第１の出力電圧が前記第１の閾値電圧以上であれば前記第２の候補電圧を選択し、
    前記発生回路は、前記第１の出力電圧によって駆動されて前記第２の候補電圧を発生する電圧源を含み、
    前記電圧源は、ＢＧＲ（Ｂａｎｄ Ｇａｐ Ｒｅｆｅｒｅｎｃｅ）回路を含み、
    前記電圧源は、前記第１の出力電圧が第１の閾値電圧に比べて低い期間に動作を停止する、
    ＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）−ＤＣ変換器。
  2. 入力電圧を第１の出力電圧に変換するパワー段と、
    複数の候補電圧のうち１つを前記第１の出力電圧のレベルに応じて選択することによってリファレンス電圧を発生する発生回路と、
    前記第１の出力電圧を分圧することによって第２の出力電圧を得る分圧回路と、
    前記リファレンス電圧と前記第２の出力電圧との差電圧を計算する減算器と、
    前記第１の出力電圧のレベルを制御する制御信号を前記差電圧に基づいて生成する制御回路と
    を具備し、
    前記複数の候補電圧は、第１の候補電圧および第２の候補電圧を含み、
    前記発生回路は、前記第１の出力電圧が第１の閾値電圧に比べて低ければ前記第１の候補電圧を選択し、前記第１の出力電圧が前記第１の閾値電圧以上であれば前記第２の候補電圧を選択し、
    前記発生回路は、前記第１の出力電圧を前記第１の候補電圧として用いる、
    ＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）−ＤＣ変換器。
  3. 入力電圧を第１の出力電圧に変換するパワー段と、
    複数の候補電圧のうち１つを前記第１の出力電圧のレベルに応じて選択することによってリファレンス電圧を発生する発生回路と、
    前記第１の出力電圧を分圧することによって第２の出力電圧を得る分圧回路と、
    前記リファレンス電圧と前記第２の出力電圧との差電圧を計算する減算器と、
    前記第１の出力電圧のレベルを制御する制御信号を前記差電圧に基づいて生成する制御回路と
    を具備し、
    前記発生回路は、ダイオードを含み、
    前記複数の候補電圧は、第１の候補電圧および第２の候補電圧を含み、
    前記発生回路は、前記第２の出力電圧が前記第１の出力電圧および前記ダイオードの順方向電圧に依存する第２の閾値電圧に比べて低ければ前記第１の候補電圧を選択し、前記第２の出力電圧が前記第２の閾値電圧以上であれば前記第２の候補電圧を選択する、
    ＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）−ＤＣ変換器。
  4. 入力電圧を出力電圧に変換するパワー段と、
    複数の候補電圧のうち１つを前記出力電圧のレベルに応じて選択することによってリファレンス電圧を発生する発生回路と、
    前記リファレンス電圧と前記出力電圧との差電圧を計算する減算器と、
    前記出力電圧のレベルを制御する制御信号を前記差電圧に基づいて生成する制御回路と
    を具備し、
    前記複数の候補電圧は第１の候補電圧および第２の候補電圧を含み、
    前記発生回路は、前記出力電圧が第１の閾値電圧に比べて低ければ前記第１の候補電圧を選択し、前記出力電圧が前記第１の閾値電圧以上であれば前記第２の候補電圧を選択し、
    前記発生回路は、前記出力電圧によって駆動されて前記第２の候補電圧を発生する電圧源を含み、
    前記電圧源は、ＢＧＲ（Ｂａｎｄ Ｇａｐ Ｒｅｆｅｒｅｎｃｅ）回路を含み、
    前記電圧源は、前記出力電圧が第１の閾値電圧に比べて低い期間に動作を停止する、
    ＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）−ＤＣ変換器。
  5. 入力電圧を出力電圧に変換するパワー段と、
    複数の候補電圧のうち１つを前記出力電圧のレベルに応じて選択することによってリファレンス電圧を発生する発生回路と、
    前記リファレンス電圧と前記出力電圧との差電圧を計算する減算器と、
    前記出力電圧のレベルを制御する制御信号を前記差電圧に基づいて生成する制御回路と
    を具備し、
    前記複数の候補電圧は第１の候補電圧および第２の候補電圧を含み、
    前記発生回路は、前記出力電圧が第１の閾値電圧に比べて低ければ前記第１の候補電圧を選択し、前記出力電圧が前記第１の閾値電圧以上であれば前記第２の候補電圧を選択し、
    前記発生回路は、前記出力電圧を前記第１の候補電圧として用いる、
    ＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）−ＤＣ変換器。
JP2014118911A 2014-06-09 2014-06-09 Ｄｃ−ｄｃ変換器 Active JP6262082B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014118911A JP6262082B2 (ja) 2014-06-09 2014-06-09 Ｄｃ−ｄｃ変換器
US14/673,220 US9411351B2 (en) 2014-06-09 2015-03-30 DC-to-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014118911A JP6262082B2 (ja) 2014-06-09 2014-06-09 Ｄｃ−ｄｃ変換器

Publications (2)

Publication Number Publication Date
JP2015233373A JP2015233373A (ja) 2015-12-24
JP6262082B2 true JP6262082B2 (ja) 2018-01-17

Family

ID=54769525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014118911A Active JP6262082B2 (ja) 2014-06-09 2014-06-09 Ｄｃ−ｄｃ変換器

Country Status (2)

Country Link
US (1) US9411351B2 (ja)
JP (1) JP6262082B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6656956B2 (ja) * 2016-03-07 2020-03-04 エイブリック株式会社 スイッチングレギュレータ
US9973085B2 (en) * 2016-07-25 2018-05-15 Stmicroelectronics S.R.L. Output voltage control in overcurrent conditions for switching converters
US10063140B2 (en) * 2016-08-30 2018-08-28 Astec International Limited Control circuits for selectively applying error offsets to improve dynamic response in switching power converters
CN107425718B (zh) * 2017-08-10 2020-02-07 郑州云海信息技术有限公司 一种直流降压调节电路结构
JP6951305B2 (ja) * 2018-08-24 2021-10-20 株式会社東芝 定電圧回路
CN113312745B (zh) * 2021-04-13 2022-08-30 国网西藏电力有限公司经济技术研究院 受控电压源的静态负荷电磁暂态建模电路和建模仿真方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3717492B2 (ja) * 2003-04-16 2005-11-16 ローム株式会社 電源装置
JP2007097326A (ja) * 2005-09-29 2007-04-12 Fujitsu Ltd Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法
JP2008035673A (ja) * 2006-07-31 2008-02-14 Canon Inc 電源装置
JP2009171670A (ja) * 2008-01-11 2009-07-30 Toshiba Corp 電源回路および電源システム
JP5297143B2 (ja) * 2008-10-10 2013-09-25 ルネサスエレクトロニクス株式会社 半導体装置及びｒｆｉｄタグチップ
US8222881B2 (en) * 2010-01-22 2012-07-17 Texas Instruments Incorporated Low-power feedback and method for DC-DC converters and voltage regulators for energy harvesters
JP6000508B2 (ja) * 2010-10-18 2016-09-28 サイプレス セミコンダクター コーポレーション スイッチングレギュレータ
US9018856B2 (en) * 2010-12-11 2015-04-28 Jae Hong Jeong Light emitting diode driver having phase control mechanism
US8890493B2 (en) * 2010-12-29 2014-11-18 Tacettin Isik Highly simplified switching regulator which allows very high switching frequencies
JP5682336B2 (ja) * 2011-01-31 2015-03-11 富士電機株式会社 電源制御用集積回路およびスイッチング電源ならびに電源制御用集積回路の制御方法
JP5792477B2 (ja) * 2011-02-08 2015-10-14 アルプス電気株式会社 定電圧回路
JP5808990B2 (ja) * 2011-09-13 2015-11-10 リコー電子デバイス株式会社 Ｄｃ／ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータ
KR102068653B1 (ko) * 2013-03-13 2020-01-21 삼성전자주식회사 비접촉 ic 카드의 내부 전압 생성기 및 이를 포함하는 비접촉 ic 카드

Also Published As

Publication number Publication date
US9411351B2 (en) 2016-08-09
US20150355654A1 (en) 2015-12-10
JP2015233373A (ja) 2015-12-24

Similar Documents

Publication Publication Date Title
JP6262082B2 (ja) Ｄｃ−ｄｃ変換器
US7928715B2 (en) Switching regulator
JP5877074B2 (ja) コンパレータ、それを用いたオシレータ、ｄｃ／ｄｃコンバータの制御回路、ｄｃ／ｄｃコンバータ、電子機器
US9825524B2 (en) Dynamic control loop for switching regulators
US20140002041A1 (en) Digital low drop-out regulator
JP5274527B2 (ja) Ｄｃ−ｄｃコンバータ
US20150028830A1 (en) Current-mode buck converter and electronic system using the same
US8564234B2 (en) Driving circuits, power devices and electric devices including the same
JP6321533B2 (ja) Ｄｃ／ｄｃコンバータ
JP6416033B2 (ja) 熱発電装置
JP2010051079A (ja) Ｄｃ−ｄｃコンバータおよび制御方法
JP2010011576A (ja) スイッチングレギュレータ
JP2005168169A (ja) 電源回路及びその電源回路の出力電圧変更方法
JP2008228362A (ja) 電源装置
JP5855418B2 (ja) スイッチングレギュレータ
US9276467B2 (en) Control circuit for DC-DC converter, DC-DC converter, and control method of DC-DC converter
JP2008079448A (ja) 昇圧電源装置
JP2017147787A (ja) 多出力ｄｃ−ｄｃコンバータ
JP2015130744A (ja) 電源回路
US8174249B2 (en) Voltage boosting/lowering circuit
JP2010051152A (ja) 電流モード制御型スイッチングレギュレータ
JP5937442B2 (ja) Ｄｃ−ｄｃコンバータ
JP4487649B2 (ja) 昇降圧型ｄｃ−ｄｃコンバータの制御装置
US10135332B2 (en) DC-DC converter
JP2012239324A (ja) Ｄｃ／ｄｃ電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171213

R151 Written notification of patent or utility model registration

Ref document number: 6262082

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151