JP4088247B2 - 電圧減算回路及びそれを用いた強度検波回路 - Google Patents

Description

この発明は、電圧減算回路及びそれを用いた強度検波回路に関する。例えば、Bluetoothなどの無線通信に用いられる技術に関する。

近年、ノートパソコンやＰＤＡ（Personal Digital Assistant）、携帯電話などのモバイル機器を結ぶ近距離無線通信方式として、Bluetoothが注目されている。

Bluetoothなどの無線通信システムでは、送受信機間の距離に応じて、電波の強度が大きく変動する。従って受信機には、受信信号強度に応じて増幅率を調整して信号強度を安定にする機構が必要であった（例えば非特許文献１、２参照）。
Hiroki Ishikuro他著、"A Single-Chip CMOS Bluetooth Tranceiver with 1.5MHz IF and Direct Modulation Transmitter"、ISSCC Digest of Technical Papers、2003年、2月、p.94-95 Katsuji Kimura著、"A CMOS Logarithmic IF Amplifier with Unbalanced Source-Coupled Pairs"、IEEE Journal of Solid-State Circuits、Vol.28、No.1、1月、1993年、p.78-83

しかしながら、上記従来の機構であると、検波特性が、回路やデバイスのパラメータ依存性を有する。そのため、安定した検波を行うことが困難であるという問題があった。

この発明は、上記事情に鑑みてなされたもので、その目的は、高精度に電圧減算を行うことの出来る電圧減算回路及びそれを用いた強度検波回路を提供することにある。

この発明の一態様に係る電圧減算回路は、第１期間に第１電圧が印加され、前記第１期間より後の第２期間に第２電圧が印加される入力端子を有し、前記入力端子に印加された電圧に比例した第１出力電流を出力する電圧電流変換回路と、前記第１期間に前記電圧電流変換回路の前記第１出力電流を第３電圧として保持し、前記第２期間に前記保持電圧から前記第１出力電流を発生する電圧保持電流出力回路と、前記第１期間に出力端子に電気的に非接続とされ、前記第２期間に出力端子と前記電圧電流変換回路と前記電圧保持電流出力回路に電気的に接続され、前記出力端子に前記第２電圧と前記第１電圧の差電圧を発生する第１抵抗素子とを具備し、前記電圧電流変換回路は、前記入力端子が接続される非反転入力端子と第２抵抗素子に接続される反転入力端子とを備えたオペアンプと、ゲートに前記オペアンプの出力端子が接続され、ドレインに前記第２抵抗素子が接続され、前記第１、第２期間においてそれぞれ前記第１、第２電圧に応じた前記第１出力電流を出力する第１の第１導電型トランジスタと、ゲートに前記オペアンプの出力端子が接続され、ドレインに出力端子が接続され、前記第１、第２期間においてそれぞれ前記第１、第２電圧に応じた前記第１出力電流を出力する第２の第１導電型トランジスタとを備え、前記第１抵抗素子は、前記第２期間において、前記第２の第１導電型トランジスタによって与えられる前記第１出力電流と、前記電圧保持電流出力回路によって与えられる前記第１出力電流との差分を前記差電圧として発生する。

またこの発明の一態様に係る強度検波回路は、第１期間に第１電圧が印加され、前記第１期間より後の第２期間に第２電圧が印加される入力端子を有し、前記入力端子に印加された電圧に比例した第１出力電流を出力する電圧電流変換回路と、前記第１期間に前記電圧電流変換回路の前記第１出力電流を第３電圧として保持し、前記第２期間に前記保持電圧から前記第１出力電流を発生する電圧保持電流出力回路と、前記第１期間に出力端子に電気的に非接続とされ、前記第２期間に出力端子と前記電圧電流変換回路と前記電圧保持電流出力回路に電気的に接続され、前記出力端子に前記第２電圧と前記第１電圧の差電圧を発生する第１抵抗素子とを具備し、前記電圧電流変換回路は、前記入力端子が接続される非反転入力端子と第２抵抗素子に接続される反転入力端子とを備えたオペアンプと、ゲートに前記オペアンプの出力端子が接続され、ドレインに前記第２抵抗素子が接続され、前記第１、第２期間においてそれぞれ前記第１、第２電圧に応じた前記第１出力電流を出力する第１の第１導電型トランジスタと、ゲートに前記オペアンプの出力端子が接続され、ドレインに出力端子が接続され、前記第１、第２期間においてそれぞれ前記第１、第２電圧に応じた前記第１出力電流を出力する第２の第１導電型トランジスタとを備え、前記第１抵抗素子は、前記第２期間において、前記第２の第１導電型トランジスタによって与えられる前記第１出力電流と、前記電圧保持電流出力回路によって与えられる前記第１出力電流との差分を前記差電圧として発生する電圧減算回路と、時間に対して一定である第１基準電圧を発生する第１基準電圧発生回路とを具備し、前記電圧減算回路において、前記第１基準電圧発生回路が発生する前記基準電圧が前記第１電圧として入力され、時間変化のある信号電圧が前記第２電圧として入力される。

本発明によれば、高精度に電圧減算を行うことが出来る電圧減算回路及びそれを用いた強度検波回路を提供できる。

以下、この発明の実施形態を図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

この発明の第１の実施形態に係る電圧減算回路について、図１を用いて説明する。図１は、本実施形態に係る電圧減算回路の回路図である。図示するように、電圧減算回路１は、電圧電流変換回路１０、電圧保持電流出力回路２０、及び電圧出力部３０を備えている。

電圧電流変換回路１０は、入力電圧Ｖ１、Ｖ２を電流に変換する。電圧電流変換回路１０は、スイッチ素子１１、１２、オペアンプ１３、ｐチャネルＭＯＳトランジスタ１４、１５、及び抵抗素子１６を備えている。スイッチ素子１１、１２の開閉は、それぞれ制御信号Ｓ１、Ｓ２によって制御される。スイッチ素子１１、１２のそれぞれの一端には、電圧Ｖ１、Ｖ２が入力される。そしてスイッチ素子１１、１２の他端は共通接続されて、オペアンプ１３の反転入力端子に接続されている。ｐチャネルＭＯＳトランジスタ１４、１５はカレントミラー回路を形成している。すなわち、ｐチャネルＭＯＳトランジスタ１４、１５のソースは電源電位に接続され、ゲートは共通接続されている。そしてｐチャネルＭＯＳトランジスタ１４、１５のゲートは、オペアンプ１３の出力端子に接続されている。ｐチャネルＭＯＳトランジスタ１４のドレインは、オペアンプ１３の正転入力端子に接続されると共に、抵抗素子１６の一端に接続されている。抵抗素子１６の他端は、接地電位に接続されている。

電圧保持電流出力回路２０は、スイッチ素子２１、ｎチャネルＭＯＳトランジスタ２２、２３を備えている。スイッチ素子２１の開閉は、制御信号Ｓ３によって制御される。スイッチ素子２１の一端は、電圧電流変換回路１０のｐチャネルＭＯＳトランジスタ１５のドレインに接続されている。またスイッチ素子２１の他端は、ｎチャネルＭＯＳトランジスタ２２、２３のゲートに接続されている。ｎチャネルＭＯＳトランジスタ２２のドレインは、ｐチャネルＭＯＳトランジスタ１５のドレイン（スイッチ素子２１の一端）に接続され、ソースは接地電位に接続されている。ｎチャネルＭＯＳトランジスタ２３は、ソースとドレインが共通接続されて、接地電位に接続されている。すなわち、ｎチャネルＭＯＳトランジスタ２３は、キャパシタ素子として機能する。電圧保持電流出力回路２０は、スイッチ素子２１がオン状態（閉じている状態）の期間に、ｎチャネルＭＯＳトランジスタ２３において電圧を保持し、スイッチ素子２１がオフ状態（開いている状態）の期間に、ｐチャネルＭＯＳトランジスタ２２において電流を供給する。

電圧出力部３０は、スイッチ素子３１及び抵抗素子３２を備えている。スイッチ素子３１の開閉は、制御信号Ｓ４によって制御される。スイッチ素子３１の一端は、電圧電流変換回路１０のｐチャネルＭＯＳトランジスタ１５のドレインに接続されている。またスイッチ素子３１の他端は抵抗素子３２の一端に接続され、抵抗素子３２の他端は接地電位に接続されている。電圧出力部３０は、スイッチ素子３１がオン状態（閉じている状態）の期間に、抵抗素子３２における電圧降下を出力電圧として出力する。

図２は、スイッチ素子１１、１２、２１、３１を制御する制御信号Ｓ１〜Ｓ４のタイミングチャートである。図示するように、制御信号Ｓ１、Ｓ３は、時刻ｔ１において“Ｈ”レベルとなり、時刻ｔ２において“Ｌ”レベルとなる。すなわち、時刻ｔ１〜ｔ２の期間Δｔ１の間、スイッチ素子１１、２１はオン状態となる。制御信号Ｓ２、Ｓ４は、時刻ｔ３において“Ｈ”レベルとなり、時刻ｔ４において“Ｌ”レベルとなる。すなわち、時刻ｔ３〜ｔ４の期間Δｔ２の間、スイッチ素子１２、３１はオン状態となる。

次に、上記電圧減算回路の動作について説明する。まず時刻ｔ１において、制御信号Ｓ１、Ｓ３が“Ｈ”レベルとされる。期間Δｔ１の様子を図３に示す。図示するように、制御信号Ｓ１、Ｓ３が“Ｈ”レベルとなることで、スイッチ素子１１、２１がオン状態となる。従って、スイッチ素子１１を介して、オペアンプ１３の反転入力端子に電圧Ｖ１が入力される。ｐチャネルＭＯＳトランジスタ１４は、入力電圧Ｖ１に比例した電流Ｉ１を流す。その電流値は、Ｉ１＝（Ｖ１／Ｒ１）である。但し、Ｒ１は抵抗素子１６の抵抗値である。また、ｐチャネルＭＯＳトランジスタ１４と共にカレントミラー回路を形成するｐチャネルＭＯＳトランジスタ１５も、同じく電流Ｉ１を流す。この電流Ｉ１は、ｎチャネルＭＯＳトランジスタ２２にも流れる。従って、ｎチャネルＭＯＳトランジスタ２２が電流Ｉ１を流すために必要なゲート電圧が、キャパシタ素子（ｎチャネルＭＯＳトランジスタ２３）に保持される。

次に時刻ｔ２において制御信号Ｓ１、Ｓ３が“Ｌ”レベルとされ、引き続き時刻ｔ３において制御信号Ｓ２、Ｓ４が“Ｈ”レベルとされる。期間Δｔ２の様子を図４に示す。図示するように、制御信号Ｓ２、Ｓ４が“Ｈ”レベルとなることで、スイッチ素子１２、３１がオン状態となる。従って、スイッチ素子１２を介して、オペアンプ１３の反転入力端子に電圧Ｖ２が入力される。ｐチャネルＭＯＳトランジスタ１４は、入力電圧Ｖ２に比例した電流Ｉ２を流す。その電流値は、Ｉ２＝（Ｖ２／Ｒ１）である。また、ｐチャネルＭＯＳトランジスタ１４と共にカレントミラー回路を形成するｐチャネルＭＯＳトランジスタ１５も、同じく電流Ｉ２を流す。他方、スイッチ素子２１がオフ状態となったことにより、ｎチャネルＭＯＳトランジスタ２２は、キャパシタ素子２３に充電されている電圧に応じた電流を流す。キャパシタ素子２３に充電されていた電圧は、期間Δｔ１の間に充電されていた電圧のことである。従って、ｎチャネルＭＯＳトランジスタ２２は、電流Ｉ１を流す。すると、抵抗素子３２は電流Ｉ３＝（Ｉ２−Ｉ１）が流れる。よって、抵抗素子３２の抵抗値をＲ１とすれば、出力電圧Ｖ３は、Ｖ３＝Ｒ１・Ｉ３＝Ｒ１・（Ｉ２−Ｉ１）＝Ｒ１・（（Ｖ２／Ｒ１）−（Ｖ１／Ｒ１））＝Ｖ２−Ｖ１となる。すなわち、入力電圧Ｖ１、Ｖ２の差電圧を取り出すことが出来る。

本実施形態に係る電圧減算回路であると、高精度な電圧減算結果を得ることが出来る。

本実施形態に係る電圧減算回路は、時系列に入力された２つの電圧を、同じ電圧電流変換回路によって、それぞれ電流に変換している。そして、これらの電流同士の減算を行っい、その電流減算結果を再び電圧に変換している。よって、プロセスばらつきや温度変動が電圧減算結果に与える影響を低減でき、電圧減算回路は常時、高精度な電圧減算を行うことが出来る。より具体的には、入力電圧Ｖ１、Ｖ２は外部から入力されるので、両者は同じ程度のバラツキ及び温度特性を有している。すると、抵抗素子１６、３２を同一の抵抗値とすれば、出力電圧Ｖ３＝Ｒ１・（（Ｖ２／Ｒ１）−（Ｖ１／Ｒ１））となり、抵抗値の項が消える。従って、例えば抵抗素子１６、３２がプロセスばらつきを含有していたとしても、電圧減算結果はその影響を受けない。同様に、抵抗素子が温度特性を有していたとしても、その影響を受けない。更に、時系列に入力される２つの入力電圧Ｖ１、Ｖ２は、共に同一の電圧電流変換回路によって電流に変換される。従って、電圧電流変換回路を形成する各素子にプロセスばらつきが存在していたり、温度による特性変化を有していたりても、それは電流源算の際に相殺される。よって、電圧減算結果はプロセスばらつきの影響をうけない。

次に、この発明の第２の実施形態に係る電圧減算回路について説明する。本実施形態は、上記第１の実施形態において、入力電圧Ｖ１を基準電圧として用いることにより、入力電圧Ｖ２の振幅を取り出すものである。

図５は、図１における入力電圧Ｖ１を生成するための、基準電圧発生回路の回路図である。図示するように、基準電圧発生回路４０は、バンドギャップリファレンス回路４１、オペアンプ４２、及びｎチャネルＭＯＳトランジスタ４３、４４を備えている。

バンドギャップリファレンス回路４１は、温度依存性を殆ど持たない一定電圧Ｖrefを出力する。この一定電圧Ｖrefは、オペアンプ４２の反転入力端子に接続されている。そして、オペアンプ４２の出力端子は、オペアンプ４２の正転入力端子に接続されている。ｎチャネルＭＯＳトランジスタ４３のドレインは、ゲートと共通接続され、更にオペアンプ４２の出力端子に接続されている。ｎチャネルＭＯＳトランジスタ４４のゲートには電圧nbiasが印加され、ソースが接地され、ドレインが、ｎチャネルＭＯＳトランジスタ４３のソースに接続されている。そして、ｎチャネルＭＯＳトランジスタ４３、４４の接続ノードから、電圧Ｖ１が出力される。

図６は、図５におけるバンドギャップリファレンス回路４１の具体的な構成の一例である。図示するように、バンドギャップリファレンス回路４１は、オペアンプ５０、抵抗素子５１〜５５、ダイオード５６、５７、及びｐチャネルＭＯＳトランジスタ５８〜６０を備えている。オペアンプ５０の反転入力端子には、抵抗素子５１の一端、及びダイオード５６のアノードが接続されている。抵抗素子５１の他端及びダイオード５６のカソードは接地されている。オペアンプ５０の正転入力端子には、抵抗素子５２、５３の一端が接続されている。抵抗素子５３の他端は接地されている。また抵抗素子５２の他端はダイオード５７のアノードに接続され、ダイオード５７のカソードは接地されている。ｐチャネルＭＯＳトランジスタ５８〜６０のソースは電源電位に接続され、ゲートは共通接続されてオペアンプ５０の出力端子に接続されている。そして、ｐチャネルＭＯＳトランジスタ５８のドレインはオペアンプ５０の反転入力端子に接続され、ｐチャネルＭＯＳトランジスタ５９のドレインはオペアンプ５０の正転入力端子に接続されている。抵抗素子５４、５５は、ｐチャネルＭＯＳトランジスタ６０のドレインと、接地電位との間に直列接続されている。そして、抵抗素子５４、５５の接続ノードから、電圧Ｖrefが出力される。

図７は、図１における入力電圧Ｖ２を生成するための、電圧変換回路の回路図である。図示するように、電圧変換回路７０は、ｎチャネルＭＯＳトランジスタ７１〜７４を備えている。ｎチャネルＭＯＳトランジスタ７１、７２はそれぞれ、ドレインとゲートが共通接続され、信号電圧ＶＩＮ、／ＶＩＮが入力される。そしてソースが共通接続されている。ｎチャネルＭＯＳトランジスタ７３は、ゲートに電圧nbiasが印加され、ソースが接地され、ドレインがｎチャネルＭＯＳトランジスタ７１、７２のソースに接続されている。ｎチャネルＭＯＳトランジスタ７４は、ゲートがｎチャネルＭＯＳトランジスタ７１、７２のソースに接続され、ソース及びドレインが接地されている。そして、ｎチャネルＭＯＳトランジスタ７１、７２のソース、ｎチャネルＭＯＳトランジスタ７３のドレイン、及びｎチャネルＭＯＳトランジスタのゲートの共通接続ノードから、電圧Ｖ２が出力される。

次に、上記基準電圧発生回路４０及び電圧変換回路７０の動作を、電圧減算回路１と共に説明する。基準電圧発生回路４０において、バンドギャップリファレンス回路４１が一定電圧Ｖrefを出力する。すると、ｎチャネルＭＯＳトランジスタ４３の閾値電圧をＶthとすれば、基準電圧発生回路４０は、Ｖ１＝Ｖref−Ｖthを出力する。

また電圧変換回路７０において、動作点がＶrefである信号電圧ＶＩＮ及び、ＶＩＮの反転信号／ＶＩＮが入力される。すると、ｎチャネルＭＯＳトランジスタ７１、７２の閾値電圧がｎチャネルＭＯＳトランジスタ４３と同じＶthであるとすると、電圧変換回路７０は、Ｖ２＝Ｖamp＋Ｖref−Ｖthを出力する。但し、Ｖampは信号電圧ＶＩＮの振幅である。

すると、電圧減算回路１ではＶ３＝Ｖ２−Ｖ１＝Ｖampが出力される。すなわち、信号電圧ＶＩＮの振幅が取り出される。

上記をより具体的に説明する。基準電圧発生回路４０において、Ｖref＝１．２Ｖ、Ｖth＝０．５Ｖであったとする。すると、基準電圧発生回路４０は、Ｖ１＝１．２−０．５＝０．７Ｖを出力する。

また電圧変換回路７０において、図８に示すような信号電圧ＶＩＮ、／ＶＩＮが入力されたとする。すなわち、信号電圧は動作点が１．２Ｖで、その振幅が１Ｖである。そして、ＭＯＳトランジスタ７１、７２の閾値電圧Ｖth＝０．５Ｖであったとする。すると、電圧Ｖ２＝１Ｖ＋１．２Ｖ−０．５Ｖ＝１．７Ｖとなる。

そして、電圧減算回路１に、上記電圧Ｖ１、Ｖ２が入力される。その結果、電圧減算回路１は、Ｖ３＝Ｖ２−Ｖ１＝１．７Ｖ−０．７Ｖ＝１．０Ｖが出力される。

本実施形態に係る電圧減算回路であると、上記第１の実施形態と同様の効果を得ることが出来る。また、電圧Ｖ１として基準電圧を入力し、電圧Ｖ２として基準電圧を動作点とする信号電圧を入力することで、信号電圧の振幅を取り出すことが出来る。

次に、この発明の第３の実施形態に係る電圧減算回路について説明する。本実施形態は、上記第１の実施形態においてはＶ３＝Ｖ２−Ｖ１であったのに対し、Ｖ３＝Ｖ１−Ｖ２を得るものである。図９は、本実施形態に係る電圧減算回路の回路図である。図示するように、電圧減算回路１は、電圧電流変換回路１０、電圧保持電流出力回路２０、及び電圧出力部３０を備えている。

電圧電流変換回路１０及び電圧出力部３０の構成は上記第１の実施形態と同様であるので、説明は省略する。なお、スイッチ素子１１、１２、３１は、それぞれ制御信号Ｓ１、Ｓ２、Ｓ４に応答して動作する。

電圧保持電流出力回路２０は、ｎチャネルＭＯＳトランジスタ２４、２５、２８、スイッチ素子２６、及びｐチャネルＭＯＳトランジスタ２７を備えている。スイッチ素子２６の開閉は、制御信号Ｓ３によって制御される。ｎチャネルＭＯＳトランジスタ２４、２５は、共にゲートが共通接続されて、カレントミラー回路を形成している。そして、ｎチャネルＭＯＳトランジスタ２４のドレイン及びゲート、並びにｐチャネルＭＯＳトランジスタ２５のゲートは、電圧電流変換回路１０のｐチャネルＭＯＳトランジスタ１５のドレインに接続されている。ｎチャネルＭＯＳトランジスタ２４、２５のソースは接地されている。ｎチャネルＭＯＳトランジスタ２５のドレインは、スイッチ素子２６の一端、及びｐチャネルＭＯＳトランジスタ２７のドレインに接続されている。ｐチャネルＭＯＳトランジスタ２７のソースは電源電位に接続され、ゲートはスイッチ素子２６の他端に接続されている。ｎチャネルＭＯＳトランジスタ２８のゲートは電源電位に接続され、ソース及びドレインは共通接続されて、ｐチャネルＭＯＳトランジスタ２７のゲート及びスイッチ素子２６の他端に接続されている。そして、ｐチャネルＭＯＳトランジスタ２７、スイッチ素子２６、及びｎチャネルＭＯＳトランジスタ２５の接続ノードが、電圧Ｖ３出力ノードに接続されている。

次に、上記電圧減算回路の動作について説明する。スイッチ素１１、１２、２６、３１を制御する制御信号のタイミングは、図２と同様である。まず時刻ｔ１において、制御信号Ｓ５、Ｓ７が“Ｈ”レベルとされる。期間Δｔ１の様子を図１０に示す。図示するように、制御信号Ｓ１、Ｓ３が“Ｈ”レベルとなることで、スイッチ素子１１、２６がオン状態となる。従って、スイッチ素子１１を介して、オペアンプ１３の反転入力端子に電圧Ｖ１が入力される。従って、ｐチャネルＭＯＳトランジスタ１４は、入力電圧Ｖ１に比例した電流Ｉ１を流す。また、ｐチャネルＭＯＳトランジスタ１４と共にカレントミラー回路を形成するｐチャネルＭＯＳトランジスタ１５も、同じく電流Ｉ１を流す。この電流Ｉ１は、ｎチャネルＭＯＳトランジスタ２４にも流れる。従って、ｎチャネルＭＯＳトランジスタ２４と共にカレントミラー回路を形成するｎチャネルＭＯＳトランジスタ２５も同じく電流Ｉ１を流す。またこの電流Ｉ１は、ｐチャネルＭＯＳトランジスタ２７にも流れる。すると、ｐチャネルＭＯＳトランジスタ２７が電流Ｉ１を流すために必要なゲート電圧が、キャパシタ素子（ｎチャネルＭＯＳトランジスタ２８）に保持される。

次に時刻ｔ２において制御信号Ｓ１、Ｓ３が“Ｌ”レベルとされ、引き続き時刻ｔ３において制御信号Ｓ２、Ｓ４が“Ｈ”レベルとされる。期間Δｔ２の様子を図１１に示す。図示するように、制御信号Ｓ２、Ｓ４が“Ｈ”レベルとなることで、スイッチ素子１２、３１がオン状態となる。従って、スイッチ素子１２を介して、オペアンプ１３の反転入力端子に電圧Ｖ２が入力される。従って、ｐチャネルＭＯＳトランジスタ１４は、入力電圧Ｖ２に比例した電流Ｉ２を流す。また、ｐチャネルＭＯＳトランジスタ１４と共にカレントミラー回路を形成するｐチャネルＭＯＳトランジスタ１５も、同じく電流Ｉ２を流す。この電流Ｉ２は、ｎチャネルＭＯＳトランジスタ２４にも流れる。従って、ｎチャネルＭＯＳトランジスタ２４と共にカレントミラー回路を形成するｎチャネルＭＯＳトランジスタ２５も同じく電流Ｉ２を流す。他方、スイッチ素子２６がオフ状態となったことにより、ｐチャネルＭＯＳトランジスタ２７は、キャパシタ素子２８に充電されている電圧に応じた電流を流す。キャパシタ素子２８に充電されていた電圧は、期間Δｔ１の間に充電されていた電圧のことである。従って、ｐチャネルＭＯＳトランジスタ２７は、電流Ｉ１を流す。すると、抵抗素子３２には電流Ｉ３＝（Ｉ１−Ｉ２）が流れる。よって、抵抗素子３２の抵抗値をＲ１とすれば、出力電圧Ｖ３は、Ｖ３＝Ｒ１・Ｉ３＝Ｒ１・（Ｉ１−Ｉ２）＝Ｒ１・（（Ｖ１／Ｒ１）−（Ｖ２／Ｒ１））＝Ｖ１−Ｖ２となる。すなわち、入力電圧Ｖ１、Ｖ２の差電圧を取り出すことが出来る。

本実施形態によれば、上記第１、第２の実施形態とは逆の順序で電圧の減算を行うことが出来る。勿論、本実施形態においては、入力電圧Ｖ２として、図５を用いて説明した基準電発生回路４０が出力する一定電圧を入力し、入力電圧Ｖ１として、図７を用いて説明した電圧変換回路７０が出力する電圧を入力することが出来る。

図１２、図１３は、上記第２、第３の実施形態の変形例に係る電圧減算回路１に用いられる基準電圧発生回路４０及び電圧変換回路７０の回路図である。

図１２に示すように、基準電圧発生回路４０は、図５に示す構成において、ｎチャネルＭＯＳトランジスタ４４を、ｎチャネルＭＯＳトランジスタ４５に置き換えても良い。ｎチャネルＭＯＳトランジスタ４５は、ソース及びドレインが共通接続されて、接地電位に接続されている。そしてｎチャネルＭＯＳトランジスタのゲートがｎチャネルＭＯＳトランジスタ４３に接続され、その接続ノードから電圧Ｖ１が出力される。

図１２に示す基準電圧発生回路を用いた場合、図１３に示す電圧変換回路を用いることが出来る。図１３に示すように、電圧変換回路７０は、図８に示す構成において、ｎチャネルＭＯＳトランジスタ７３を廃し、ｎチャネルＭＯＳトランジスタ７５、７６を追加した構成を有している。ｎチャネルＭＯＳトランジスタ７５は、ゲートに制御信号Ｓ１が入力され、ドレインに信号電圧ＶＩＮが入力され、ソースが、ｎチャネルＭＯＳトランジスタ７１のドレイン及びゲートに接続されている。ｎチャネルＭＯＳトランジスタ７６は、ゲートに制御信号Ｓ１が入力され、ドレインに信号電圧／ＶＩＮが入力され、ソースが、ｎチャネルＭＯＳトランジスタ７２のドレイン及びゲートに接続されている。すなわち、制御信号Ｓ１が“Ｈ”レベルとされている期間Δｔ１の間のみ、信号電圧ＶＩＮ、／ＶＩＮをサンプリングする構成となっている。

なお、図８に示す構成において、ｎチャネルＭＯＳトランジスタ７３を、電流源回路に置き換えても良い。

次にこの発明の第４の実施形態に係る電圧減算回路を用いた強度検波回路について説明する。本実施形態は、上記第１乃至第３の実施形態で説明した電圧減算回路１を、無線通信用半導体集積回路装置の強度検波回路に用いたものである。図１４は、本実施形態に係る無線通信用半導体集積回路装置のブロック図であり、例えばBluetoothモジュールのブロック図である。図示するように、Bluetoothモジュール８０は、アンテナ９０、ＲＦブロック１００、ベースバンドコントローラ１２０、及びインターフェース１３０を備えている。

アンテナ９０は、無線信号の送受信を行う。ベースバンドコントローラ１２０は、データの復調及び変調を行う。ＲＦブロック１００については後述する。そしてインターフェース１３０を介して、Bluetoothモジュール８０は、例えばパーソナルコンピュータや、ＰＤＡ、プリンタ、並びにテレビなどの家電製品等と接続される。

図１５は、ＲＦブロック１００のブロック図である。図示するようにＲＦブロック１００は、ＲＦフィルタ１０１、ＲＦスイッチ１０２、ローノイズアンプ１０３、ミキサ１０４、強度検波回路１０５、バンドパスフィルタ１０６、ゲインコントロールアンプ１０７、Ａ／Ｄコンバータ１０８、ガウシアンローパスフィルタ１０９、ＰＬＬ（Phase Locked Loop）回路１１０、電圧制御発振回路１１１、及びパワーアンプ１１２を備えている。

データの受信時において、到来した無線搬送波信号（以下ＲＦ信号）は、アンテナ９０で受信された後、ＲＦフィルタ１０１を介してＲＦブロック１００に取り込まれる。そしてＲＦ信号は、スイッチ１０２によってローノイズアンプ１０３に送られ、ローノイズアンプ１０３は、ＲＦ信号の信号強度を増幅する。ローノイズアンプ１０３で増幅されたＲＦ信号は、ミキサ１０４において電圧制御発振回路１１１の出力するローカル信号ＬＯとミキシングされ、中間周波数ＩＦにダウンコンバートされる。バンドパスフィルタ１０６は、中間周波数ＩＦにダウンコンバートされたＲＦ信号（ＩＦ信号）のうち、指定されたチャネル周波数帯域のみを通過させる。そしてゲインコントロールアンプ１０７は、バンドパスフィルタ１０６を通過したＩＦ信号の信号振幅を、Ａ／Ｄコンバータ１０８のダイナミックレンジに入るように制御する。次にＡ／Ｄコンバータ１０８が、ＩＦ信号をディジタル信号に変換する。Ａ／Ｄコンバータ１０８でサンプリングされたＩＦ信号は、ベースバンド処理を行うベースバンドコントローラ１２０に送られ、ベースバンドコントローラ１２０は、ＩＦ信号の復調を行う。強度検波回路１０５は、ＩＦ信号の強度に応じて、ローノイズアンプ１０３における増幅の程度を制御する。

他方、データの送信時においては、ベースバンドコントローラ１２０は、ディジタルデータをガウシアンローパスフィルタ１０９に転送し、ガウシアンローパスフィルタ１０９はディジタルデータの高周波成分を抑制する。そしてガウシアンローパスフィルタ１０９の出力は、電圧制御発振回路１１１の変調端子に送られる。電圧制御発振回路１１１は、ガウシアンローパスフィルタ１０９の出力に基づいて、発振信号の出力周波数を変調する。なお、電圧制御発振回路１１１の出力周波数は、ＰＬＬ回路１１０によって、予め所定のチャネル周波数に設定されている。電圧制御発振回路１１１から出力される発振信号は、パワーアンプ１１２によって所望のパワーに増幅され、ＲＦスイッチ１０２及びＲＦフィルタ１０１を介して、アンテナ９０から送信される。

図１６は、図１５における強度検波回路１０５の構成を示すブロック図である。なお、図１６中においては、ローノイズアンプ１０３とミキサ１０４とを接続したものを増幅回路１１３として図示している。無線通信システムでは、送受信機間の距離に応じて電波の強度が大きく変動する。そのため強度検波回路１０５は、受信信号強度に応じて増幅器１１３の増幅率を調整して、ＩＦ信号の信号強度を安定にする。

強度検波回路１０５は、上記第１乃至第３の実施形態で説明した電圧減算回路１、上記第２、第３の実施形態で説明した基準電圧発生回路４０及び電圧変換回路７０、並びにｎチャネルＭＯＳトランジスタ４００を備えている。電圧減算回路１、基準電圧発生回路４０、及び電圧変換回路７０の構成は、上記第１乃至第３の実施形態で説明したとおりであるので、説明は省略する、なお、増幅回路１１３の出力信号ＯＵＴが、電圧変換回路７０に信号電圧ＶＩＮとして入力され、増幅回路１１３の反転出力信号／ＯＵＴが、電圧変換回路７０に反転信号電圧／ＶＩＮとして入力される。電圧減算回路１の出力電圧Ｖ３は、ｎチャネルＭＯＳトランジスタ４００の電流経路を介して、制御信号ＣＮＴとして出力され、制御信号ＣＮＴは増幅回路１１３に与えられる。なおｎチャネルＭＯＳトランジスタ４００のゲートには制御信号Ｓ９が入力される。

図１７は、増幅回路１１３の構成例を示す回路図である。図示するように、増幅回路１１３は、抵抗素子１４０、１４１、及びｎチャネルＭＯＳトランジスタ１４２〜１４６を備えている。抵抗素子１４０、１４１の一端は電源電位に接続され、他端はそれぞれｎチャネルＭＯＳトランジスタ１４３、１４５のドレインに接続されている。ｎチャネルＭＯＳトランジスタ１４３、１４５のゲートは、それぞれ増幅回路１１３の入力端子ＩＮ、／ＩＮに接続される。この入力端子ＩＮ、／ＩＮには、それぞれＲＦ信号及び反転ＲＦ信号が入力される。ｎチャネルＭＯＳトランジスタ１４２、１４４のドレインは電源電位に接続され、ゲートには制御信号ＣＮＴが入力される。そして、ｎチャネルＭＯＳトランジスタ１４２〜１４５のソースは共通接続されている。ｎチャネルＭＯＳトランジスタ１４６は、ゲートに電圧nbiasが印加され、ソースが接地され、ドレインがｎチャネルＭＯＳトランジスタ１４２〜１４５のソースに接続されている。このような構成の増幅回路１１３において、抵抗素子１４１とｎチャネルＭＯＳトランジスタ１４５との接続ノードの電位が、増幅回路１１３の出力信号ＯＵＴ（ＩＦ信号）となり、抵抗素子１４０とｎチャネルＭＯＳトランジスタ１４３との接続ノードの電位が、増幅回路１１３の反転出力信号／ＯＵＴとなる。

次に、上記構成の強度検波回路１０５及び増幅回路１１３の動作について、図１８、図１９を用いて説明する。図１８、図１９は制御信号Ｓ１〜Ｓ４、Ｓ９、ＲＦ信号、ＩＦ信号、電圧減算結果Ｖ３、及び制御信号ＣＮＴのタイミングチャートであり、図１８はＲＦ信号の振幅が一定値より大きくない場合（Ｖ２＜Ｖ１）、図１９は一定値より大きい場合について示している（Ｖ２＞Ｖ１）。

図示するように、時刻ｔ１において制御信号Ｓ１、Ｓ３が“Ｈ”レベルとされて、電圧変換回路７０で変換されたＲＦ信号、及び基準電圧発生回路４０で発生された一定電圧の一方が電圧減算回路１内に取り込まれる。そして時刻ｔ３において制御信号Ｓ２、Ｓ４が“Ｈ”レベルとされて、ＲＦ信号及び一定電圧の他方が電圧減算回路１内に取り込まれ、両者の減算が行われる。図１８は、ＲＦ信号の振幅が、基準電圧発生回路４０の発生する一定電圧を超えない場合について示している。従って、電圧減算回路１の出力電圧Ｖ３は“Ｌ”レベルとなる。そして時刻ｔ４において、制御信号Ｓ９が“Ｈ”レベルとされて、電圧Ｖ３が制御信号ＣＮＴとして、増幅回路１１３に与えられる。増幅回路１１３は、制御信号ＣＮＴが“Ｌ”レベルの際に、増幅率を高く設定し、制御信号ＣＮＴが“Ｈ”レベルの際に、増幅率を低く設定する。従って、図１８の例では、増幅回路１１３は最大の増幅率でＲＦ信号を増幅する。

次に図１９の場合について説明する。本例の場合、ＲＦ信号強度が大きく、電圧変換回路７０で変換されたＲＦ信号は、基準電圧発生回路４０で発生された一定電圧を超える（Ｖ２＞Ｖ１）。従って、電圧減算回路４０の出力電圧Ｖ３は、“Ｌ”レベルから“Ｈ”レベルに変化する。従って、時刻ｔ４において、制御信号ＣＮＴも“Ｌ”レベルから“Ｈ”レベルに変化する。その結果、増幅回路１１３はＲＦ信号の増幅率を図１８の場合に比べて小さくする。よって、増幅回路１１３から出力されるＩＦ信号の振幅は過度に大きくなりすぎないように抑えられる。

本実施形態に係る無線通信用半導体集積回路によれば、ＲＦ信号強度が大きい場合、それを強度検波回路１０５が検知して、増幅回路１１３の増幅率を下げるように制御している。逆に、ＲＦ信号強度が小さい場合には、増幅回路１１３の増幅率を上げるように制御している。従って、ＩＦ信号強度を常時一定にすることが出来、無線通信用半導体集積回路の動作性能を向上出来る。また、本実施形態に係る無線通信集積回が備える強度検波回路１０５は、上記第１乃至第４の実施形態で説明した電圧減算回路１を備えている。すなわち、電圧減算結果は、プロセスバラツキや温度変動に影響を受け難い。従って、増幅回路１１３を精度良く制御することが出来る。

次にこの発明の第５の実施形態に係る電圧減算回路を用いた強度検波回路を備えた、無線通信用半導体集積回路について説明する。本実施形態は、無線通信用半導体集積回路内の各回路に、所定の温度特性を有する（または温度特性を有しない）電流・電圧を与えることによって、無線通信用半導体集積回路の動作特性が温度に依存しないようにするための技術に係る。図２０は、本実施形態に係る無線通信用半導体集積回路のブロック図であり、Bluetoothモジュールのブロック図である。

図示するように、Bluetoothモジュール８０の構成は、上記第４の実施形態で説明した図１５の構成において、バイアス電流／電圧発生回路１１４を追加したものである。そして、ＲＦブロック１００内の各回路は、バイアス電流／電圧発生回路１１４が供給するバイアス電流、バイアス電圧によって動作する。

図２１は、バイアス電流／電圧発生回路１１４のブロック図である。図示するように、バイアス電流／電圧発生回路１１４は、ＰＴＡＴ（Proportional To Absolute Temperature）バイアス発生回路１５０、基準電圧発生回路１５１、Ｉconst発生回路１５２、Ｉptat発生回路１５３、Ｉf発生回路１５４、及び電圧電流発生回路１５５を備えている。

ＰＴＡＴバイアス発生回路１５０は、イネーブル信号に基づいて電圧Ｖｐを生成する。基準電圧発生回路１５１は、ＰＴＡＴバイアス発生回路１５０が生成した電圧Ｖｐに基づいて、所定の基準電圧Ｖref２を生成する。Ｉconst発生回路１５２は、基準電圧Ｖref２に基づいて、一定電圧Ｖconstを生成する。Ｉptat発生回路１５３は、電圧Ｖｐに基づいて、所定の温度特性を有する電圧Ｖptatを生成する。Ｉf発生回路１５４は、イネーブル信号に基づいて、所定の温度特性を有する電圧Ｖｆを生成する。電圧電流発生回路１５５は、電圧Ｖref２、Ｖconst、Ｖptat、Ｖｆに基づいて、バイアス電圧Ｖbias、バイアス電流Ｉbiasを生成する。

図２２は、Ｉconst、Ｖptat、及びＶｆの温度変化を示すグラフである。図示するように、Ｉconstは温度に関わらずほぼ一定値である。またＶptatは温度と共に増大し、Ｖｆは温度と共に減少するという特性を有する。

図２３は、ＰＴＡＴバイアス発生回路１５０の回路図である。図示するように、ＰＴＡＴバイアス発生回路１５０は、ｐチャネルＭＯＳトランジスタ１６０、１６１、ｎチャネルＭＯＳトランジスタ１６２、１６３、抵抗素子１６４、及びダイオード１６５、１６６を備えている。ｐチャネルＭＯＳトランジスタ１６０、１６１は、ゲートが互いに共通接続され、ソースが電源電位に接続されている。ｐチャネルＭＯＳトランジスタ１６１のゲートは、ｐチャネルＭＯＳトランジスタ１６１のドレインに接続されている。ｎチャネルＭＯＳトランジスタ１６２、１６３は、ゲートが互いに共通接続され、ドレインが、それぞれｐチャネルＭＯＳトランジスタ１６０、１６１のドレインに接続されている。またｎチャネルＭＯＳトランジスタ１６２のゲートは、ｎチャネルＭＯＳトランジスタ１６２のドレインに接続されている。ｎチャネルＭＯＳトランジスタ１６２のソースと接地電位との間には、ダイオード１６５が接続されている。またｎチャネルＭＯＳトランジスタ１６３のソースは、抵抗素子１６４の一端に接続され、抵抗素子１６４の他端は、Ｎ個（Ｎは自然数）のダイオード１６６のアノードに接続され、カソードは接地電位に接続されている。

図２３において、Ａ、Ｂ、Ｃ点における電位をそれぞれＶ１０、Ｖ１１、Ｖ１２とする。また、ｎチャネルＭＯＳトランジスタ１６２、１６３とｐチャネルＭＯＳトランジスタ１６０、１６１とは同じサイズであるとする。すると、
Ｉ１０＝Ｉs・exp(Ｖ１０／ＶＴ)
Ｉ１１＝Ｎ・Ｉs・exp(Ｖ１１／ＶＴ)
である。但し、Ｉｓは、ダイオードのｐｎ接合の接合面積に比例する電流の比例係数である。またＶＴはｋＴ／ｑ（ｋ：ボルツマン定数、Ｔ：温度、ｑ：電荷）で表され、温度に比例する電圧定数である。これらより、下記が導かれる。

Ｉ１０−Ｉ１１＝ＶＴ・ｌｎ（Ｎ）
また、抵抗素子１６４の抵抗値をＲ２、絶対温度をＴとすれば、
Ｉ１１＝（Ｖ１２−Ｖ１１）／Ｒ２＝（Ｖ１０−Ｖ１１）／Ｒ２＝ＶＴ・ｌｎ（Ｎ）／Ｒ
＝［ｋ・ｌｎ（Ｎ）／Ｒ］・Ｔ
すなわち、ＰＴＡＴバイアス発生回路１５０の動作電流は絶対温度Ｔに比例する。

図２４は、基準電圧発生回路１５１の回路図である。基準電圧発生回路１５１は、ＰＴＡＴバイアス発生回路１５０が出力する電圧Ｖｐを基にして、温度依存性の小さい電圧Ｖref２を生成するバンドギャップリファレンス回路である。

図示するように、基準電圧発生回路１５１は、ｐチャネルＭＯＳトランジスタ１６７、抵抗素子１６８、ダイオード１６９、及びｎチャネルＭＯＳトランジスタ１７０を備えている。ｐチャネルＭＯＳトランジスタ１６７のゲートには電圧Ｖｐが印加され、ソースは電源電位に接続され、ドレインには抵抗素子１６８の一端が接続されている。抵抗素子１６８の他端にはダイオード１６９のアノードが接続され、ダイオード１６９のカソードは接地されている。また、ｎチャネルＭＯＳトランジスタ１７０のゲートは、ｐチャネルＭＯＳトランジスタ１６７と抵抗素子１６８との接続ノードに接続され、ソース及びドレインは互いに共通接続されて、接地されている。そして、ｐチャネルＭＯＳトランジスタ１６７と抵抗素子１６８との接続ノードから、電圧Ｖref２が出力される。

図２５は、Ｉconst発生回路１５２の回路図である。Ｉconst発生回路１５２は、電圧Ｖref２を基にして、一定電流Ｉconstを生成する。Ｉconst発生回路１５２は、オペアンプ１７１、ｐチャネルＭＯＳトランジスタ１７２、１７３、抵抗素子１７４、及びｎチャネルＭＯＳトランジスタ１７５、１７６を備えている。オペアンプ１７１の反転入力端子には、電圧Ｖref２が印加される。ｐチャネルＭＯＳトランジスタ１７２、１７３のゲートは共通接続されており、共にカレントミラー回路を形成している。ｐチャネルＭＯＳトランジスタ１７２、１７３のゲートはオペアンプ１７１の出力端子に接続され、ソースは電源電位に接続されている。ｐチャネルＭＯＳトランジスタ１７２のドレインは、オペアンプ１７１の正転入力端子に接続されると共に、抵抗素子１７４の一端に接続されている。抵抗素子１７４の他端は接地電位に接続されている。ｎチャネルＭＯＳトランジスタ１７５は、ゲート及びドレインがｐチャネルＭＯＳトランジスタ１７３のドレインに接続され、ソースが接地されている。ｎチャネルＭＯＳトランジスタ１７６は、ゲートがｎチャネルＭＯＳトランジスタ１７５のゲートに接続され、ソース及びドレインが互いに共通接続されて接地されている。上記構成において、ｐチャネルＭＯＳトランジスタ１７３は、電圧Ｖref２に相当する一定電流Ｉconstを流す。そして、ｐチャネルＭＯＳトランジスタ１７３のドレインの電位が、一定電圧Ｖconstとして出力される。

図２６は、Ｉptat発生回路１５３の回路図である。Ｉptat発生回路１５３は、電圧Ｖｐのレベル変換回路であり、電流Ｉptatを再生する。Ｉptat発生回路１５３は、ｐチャネルＭＯＳトランジスタ１７７、及びｎチャネルＭＯＳトランジスタ１７８、１７９を備えている。ｐチャネルＭＯＳトランジスタ１７７のゲートには電圧Ｖｐが印加され、ソースは電源電位に接続されている。ｎチャネルＭＯＳトランジスタ１７８のゲート及びドレインは、ｐチャネルＭＯＳトランジスタ１７７のドレインに接続され、ソースは接地されている。ｎチャネルＭＯＳトランジスタ１７９は、ゲートがｎチャネルＭＯＳトランジスタ１７８のゲートに接続され、ソース及びドレインが互いに共通接続されて接地されている。そして、ｐチャネルＭＯＳトランジスタ１７７が、電圧Ｖｐに相当する電流Ｉptatを供給する。そして、ｐチャネルＭＯＳトランジスタ１７７のドレイン電位が、電圧Ｖptatとして出力される。

図２７乃至図２９は、それぞれ電圧電流発生回路１５５の回路図であり、それぞれが各温度係数ＴＣを持った電流Ｉbiasを出力する。図２７は、絶対温度に比例し、且つその比例係数が比較的大きい（ＴＣ＝４６％／７０℃）電流Ｉbiasを生成する電圧電流発生回路１５５を示す。図２８は、絶対温度に比例し、且つその比例係数が比較的小さい（ＴＣ＝１２％／７０℃）電流Ｉbiasを生成する電圧電流発生回路１５５を示す。図２９は、絶対温度に比例し、且つその比例係数が負である（ＴＣ＝−２３％／７０℃）電流Ｉbiasを生成する電圧電流発生回路１５５を示す。

まず図２７に示す電圧電流発生回路１５５の構成について説明する。電圧電流発生回路１５５は、ｐチャネルＭＯＳトランジスタ１８０、１８１、及びｎチャネルＭＯＳトランジスタ１８２〜１８４を備えている。ｐチャネルＭＯＳトランジスタ１８０、１８１のソースは電源電位に接続され、ゲートは互いに共通接続されてカレントミラー回路を形成している。ｐチャネルＭＯＳトランジスタ１８０のドレインはｐチャネルＭＯＳトランジスタ１８０のゲートに接続され、且つｎチャネルＭＯＳトランジスタ１８２のドレインに接続されている。ｎチャネルＭＯＳトランジスタ１８２のゲートには電圧Ｖptatが印加され、ソースは接地されている。ｎチャネルＭＯＳトランジスタ１８３のドレインはｐチャネルＭＯＳトランジスタ１８１のドレインに接続され、ゲートには電圧Ｖconstが印加され、ソースは接地されている。ｎチャネルＭＯＳトランジスタ１８４のゲート及びドレインはｐチャネルＭＯＳトランジスタ１８１のドレインに接続され、ソースは接地されている。

ｐチャネルＭＯＳトランジスタ１８１は、電圧Ｖptatに応答して電流Ｉ１２を供給する。そして電流Ｉ１２は、ＴＣ＝２３％／７０℃の温度依存性を有している。ｎチャネルＭＯＳトランジスタ１８３は、電圧Ｖconstに応答して電流Ｉ１３を供給する。また電流Ｉ１３は、ＴＣ＝０％／７０℃の温度依存性を有している、すなわち温度に対して電流Ｉ１３は一定である。そしてｎチャネルＭＯＳトランジスタ１８４は、電流Ｉbiasを供給する。電流Ｉbiasは、ＴＣ＝４６％／７０℃の温度依存性を有している。またｎチャネルＭＯＳトランジスタ１８４のゲート及びドレインの電圧が、電圧Ｖbiasとして出力される。以上のように、図２７の構成とすることで、温度が７０℃上昇することで、電流値が４６％上昇するような温度特性を有する電流Ｉbiasが生成される。

次に図２８に示す電圧電流発生回路１５５の構成について説明する。電圧電流発生回路１５５は、ｐチャネルＭＯＳトランジスタ１８５〜１８８、及びｎチャネルＭＯＳトランジスタ１８９〜１９１を備えている。ｐチャネルＭＯＳトランジスタ１８５、１８６のソースは電源電位に接続され、ゲートは互いに共通接続されてカレントミラー回路を形成している。ｐチャネルＭＯＳトランジスタ１８５のドレインはｐチャネルＭＯＳトランジスタ１８５のゲートに接続され、且つｎチャネルＭＯＳトランジスタ１８９のドレインに接続されている。ｎチャネルＭＯＳトランジスタ１８９のゲートには電圧Ｖptatが印加され、ソースは接地されている。ｐチャネルＭＯＳトランジスタ１８７、１８８のソースは電源電位に接続され、ゲートは互いに共通接続されてカレントミラー回路を形成している。ｐチャネルＭＯＳトランジスタ１８７のドレインはｐチャネルＭＯＳトランジスタ１８７のゲートに接続され、且つｎチャネルＭＯＳトランジスタ１９０のドレインに接続されている。ｎチャネルＭＯＳトランジスタ１９０のゲートには電圧Ｖconstが印加され、ソースは接地されている。ｎチャネルＭＯＳトランジスタ１９１のドレインは、ｐチャネルＭＯＳトランジスタ１８６、１８８のドレイン及びｎチャネルＭＯＳトランジスタ１９１のゲートに接続され、ソースは接地されている。

ｐチャネルＭＯＳトランジスタ１８６は、電圧Ｖptatに応答して電流Ｉ１４を供給する。そして電流Ｉ１４は、ＴＣ＝２３％／７０℃の温度依存性を有している。ｐチャネルＭＯＳトランジスタ１８８は、電圧Ｖconstに応答して電流Ｉ１５を供給する。そして電流Ｉ１５は、ＴＣ＝０％／７０℃の温度依存性を有している。そして、ｎチャネルＭＯＳトランジスタ１９１は、電流Ｉbiasを供給する。電流Ｉbiasは、ＴＣ＝１２％／７０℃の温度依存性を有している。またｎチャネルＭＯＳトランジスタ１９１のゲート及びドレインの電圧が、電圧Ｖbiasとして出力される。以上のように、図２８の構成とすることで、温度が７０℃上昇することで、電流値が１２％上昇するような温度特性を有する電流Ｉbiasが生成される。

次に図２９に示す電圧電流発生回路１５５の構成について説明する。図２９に示す電圧電流発生回路１５５は、図２７に示した電圧電流発生回路１５５と回路構成は同じである。但し、ｎチャネルＭＯＳトランジスタ１８２のゲートには電圧Ｖconstが印加され、ｎチャネルＭＯＳトランジスタ１８３のゲートには電圧Ｖptatが印加される。従って、ｐチャネルＭＯＳトランジスタ１８１が供給する電流Ｉ１２の温度依存性は、ＴＣ＝０％／７０℃であり、ｎチャネルＭＯＳトランジスタ１８３が供給する電流Ｉ１３の温度依存性は、ＴＣ＝２３％／７０℃となる。その結果、ｎチャネルＭＯＳトランジスタ１８４が供給するＩbiasの温度依存性は、ＴＣ＝−２３％／７０℃となる。

以上のようにして、各温度依存性を有する電流Ｉbiasを生成できる。図３０は、Ｉbiasの温度依存性を示す。図３０中におけるＬ．１〜Ｌ．５はそれぞれ、温度係数ＴＣ≧ＴＣ０（＝２３％／７０℃）の場合、ＴＣ＝ＴＣ０の場合、ＴＣ＜ＴＣ０の場合、ＴＣ〜０の場合、及びＴＣ＜０の場合について示している。このように、Ｖptat、Ｖconst、Ｖref２を用いることで、様々な温度依存性を有する電流Ｉbiasを生成できる。

上記のように、本実施形態に係る無線通信用集積回路装置であると、各回路ブロックに対して、所望の温度特性を有する電流を供給している。従って、供給電流の温度特性を最適にすることによって、各回路ブロックにおける温度依存性を相殺することが出来る。従って、無線通信用半導体集積回路は温度による影響を受けることなく、常時一定の動作を行うことが出来、無線通信用半導体集積回路の動作精度を向上できる。

次にこの発明の第６の実施形態に係る電圧減算回路を用いた強度検波回路を備えた、無線通信用半導体集積回路について説明する。本実施形態は、上記第５の実施形態で説明したバイアス電流／電圧発生回路１１４を、電源パッドが分かれている場合に適用するものである。図３１乃至図３４は、ＰＴＡＴバイアス発生回路１５０、基準電圧発生回路１５１、Ｉconst発生回路１５２、及びＩptat発生回路１５３の回路図である。

図３１、図３２に示すように、ＰＴＡＴバイアス発生回路１５０、基準電圧発生回路１５１は、上記第５の実施形態で説明した図２３、図２４の構成において、電源電位ノードをＶｄｄ１ノードに、接地電位ノードをＶｓｓ１ノードに接続すればよい。

Ｉconst発生回路１５２は、図３３に示すように、図２５に示す構成において電源電位ノードをＶｄｄ１ノードに接続し、接地電位ノードをＶｓｓ１ノードに接続する。そして、ｎチャネルＭＯＳトランジスタ１９２を介して、電圧Ｖconstを取り出す。ｎチャネルＭＯＳトランジスタ１９２は、ゲートがｎチャネルＭＯＳトランジスタ１７５、１７６のゲートに接続され、ソースがＶｓｓ１ノードに接続される。そして、ｎチャネルＭＯＳトランジスタ１９２のドレインから、電圧Ｖconstが出力される。

Ｉptat発生回路１５３は、図３４に示すように、図２６に示す構成において電源電位ノードをＶｄｄ１ノードに接続し、接地電位ノードをＶｓｓ１ノードに接続する。そして、ｎチャネルＭＯＳトランジスタ１９３を介して、電圧Ｖptatを取り出す。ｎチャネルＭＯＳトランジスタ１９３は、ゲートがｎチャネルＭＯＳトランジスタ１７８、１７９のゲートに接続され、ソースがＶｓｓ１ノードに接続される。そして、ｎチャネルＭＯＳトランジスタ１９３のドレインから、電圧Ｖptatが出力される。

図３５乃至図３９は、電圧電流発生回路１５５の回路図である。図３５乃至図３９はそれぞれ、電流Ｉbiasの温度係数ＴＣが、４６％／７０℃、１２％／７０℃、−２３％／７０℃、２３％／７０℃、及び０％／７０℃となるような構成について示している。

まず図３５に示す構成について説明する。図示するように、電圧電流発生回路１５５は、ｐチャネルＭＯＳトランジスタ１９４〜１９７、ｎチャネルＭＯＳトランジスタ１９８〜２００を備えている。ｐチャネルＭＯＳトランジスタ１９４、１９５のソースはＶｄｄ２ノードに接続され、ゲートは互いに共通接続されてカレントミラー回路を形成している。ｐチャネルＭＯＳトランジスタ１９４のドレインには、図３５に示すＩptat発生回路１５３が出力する電圧Ｖptatが印加されている。ｐチャネルＭＯＳトランジスタ１９６、１９７のソースはＶｄｄ２ノードに接続され、ゲートは互いに共通接続されてカレントミラー回路を形成している。ｐチャネルＭＯＳトランジスタ１９６のドレインには、図３４に示すＩconst発生回路１５２が出力する電圧Ｖconstが印加されている。ｎチャネルＭＯＳトランジスタ１９８、１９９は、ゲートが互いに共通接続されてカレントミラー回路を形成している。ｎチャネルＭＯＳトランジスタ１９８のドレイン、及びｎチャネルＭＯＳトランジスタ１９８、１９９のゲートは、ｐチャネルＭＯＳトランジスタ１９７のドレインに接続されている。またｎチャネルＭＯＳトランジスタ１９８、１９９のソースはＶｓｓ２ノードに接続され、ｎチャネルＭＯＳトランジスタ１９９のドレインは、ｐチャネルＭＯＳトランジスタ１９５のドレインに接続されている。ｎチャネルＭＯＳトランジスタ２００は、ソースがＶｓｓ２ノードに接続され、ゲート及びドレインがｐチャネルＭＯＳトランジスタ１９５のドレインに接続されている。そして、ｎチャネルＭＯＳトランジスタ２００のゲート及びドレインから、電圧Ｖbiasが出力される。

ｐチャネルＭＯＳトランジスタ１９５は、電圧Ｖptatに応答して電流Ｉ２０を供給する。電流Ｉ２０は、温度係数ＴＣ＝２３％／７０℃を有する。またｎチャネルＭＯＳトランジスタ１９９は、電圧Ｖconstに応答して電流Ｉ２１を供給する。電流Ｉ２１は、温度係数ＴＣ＝０％／７０℃を有する。従って、ｎチャネルＭＯＳトランジスタ２００が供給する電流Ｉbiasの温度係数ＴＣは、４６％／７０℃となる。

次に図３６に示す電圧電流発生回路１５５について説明する。図示するように、電圧電流発生回路１５５は、ｐチャネルＭＯＳトランジスタ２０１〜２０４、及びｎチャネルＭＯＳトランジスタ２０５を備えている。ｐチャネルＭＯＳトランジスタ２０１、２０２のソースはＶｄｄ２ノードに接続され、ゲートは互いに共通接続されてカレントミラー回路を形成している。ｐチャネルＭＯＳトランジスタ２０１のゲート及びドレインには、電圧Ｖptatが印加される。ｐチャネルＭＯＳトランジスタ２０３、２０４は、ソースがＶｄｄ２ノードに接続され、ゲートが互いに接続されてカレントミラー回路を形成している。ｐチャネルＭＯＳトランジスタ２０３のゲート及びドレインには、電圧Ｖconstが印加される。ｎチャネルＭＯＳトランジスタは、ソースがＶｓｓ２ノードに接続され、ゲート及びドレインが、ｐチャネルＭＯＳトランジスタ２０２、２０４のドレインに接続されている。そして、ｎチャネルＭＯＳトランジスタ２０５のゲート及びドレインから、電圧Ｖbiasが出力される。

上記構成において、ｐチャネルＭＯＳトランジスタ２０２は、電圧Ｖptatに対応する電流Ｉ２２を供給する。そして電流Ｉ２２の温度係数ＴＣは、２３％／７０℃である。またｐチャネルＭＯＳトランジスタ２０４は、電圧Ｖconstに対応する電流Ｉ２３を供給する。そして電流Ｉ２３の温度係数ＴＣは、０％／７０℃である。その結果、ｎチャネルＭＯＳトランジスタ２０５が供給する電流Ｉbiasの温度係数ＴＣは、１２％／７０℃となる。

次に図３７に示す電圧電流発生回路１５５について説明する。図示するように、電圧電流発生回路１５５は、ｐチャネルＭＯＳトランジスタ２０６、２０７、及びｎチャネルＭＯＳトランジスタ２０８、２０９を備えている。ｐチャネルＭＯＳトランジスタ２０６、２０７のソースはＶｄｄ２ノードに接続され、ゲートは互いに共通接続されてカレントミラー回路を形成している。ｐチャネルＭＯＳトランジスタ２０６のゲート及びドレインには、電圧Ｖconstが印加されている。ｎチャネルＭＯＳトランジスタ２０８のソースはＶｓｓ２ノードに接続され、ゲートには電圧Ｖptatが印加され、ドレインはｐチャネルＭＯＳトランジスタ２０７のドレインに接続されている。ｎチャネルＭＯＳトランジスタ２０９のソースはＶｓｓ２ノードに接続され、ゲート及びドレインはｐチャネルＭＯＳトランジスタ２０７のドレインに接続されている。そして、ｎチャネルＭＯＳトランジスタ２０９のゲート及びドレインから、電圧Ｖbiasが出力される。

上記構成において、ｐチャネルＭＯＳトランジスタ２０７は、電圧Ｖconstに対応する電流Ｉ２４を供給する。そして電流Ｉ２４の温度係数ＴＣは、０％／７０℃である。また。ｎチャネルＭＯＳトランジスタ２０８は、電圧Ｖptatに対応する電流Ｉ２５を供給する。そして電流Ｉ２５の温度係数ＴＣは、２３％／７０℃である。従って、ｎチャネルＭＯＳトランジスタ２０９が供給する電流Ｉbiasの温度係数ＴＣは、−２３％／７０℃となる。

次に図３８に示す電圧電流発生回路１５５について説明する。図示するように、電圧電流発生回路１５５は、ｐチャネルＭＯＳトランジスタ２１０、２１１、及びｎチャネルＭＯＳトランジスタ２１２を備えている。ｐチャネルＭＯＳトランジスタ２１０、２１１のソースはＶｄｄ２ノードに接続され、ゲートは互いに共通接続されてカレントミラー回路を形成している。そしてｐチャネルＭＯＳトランジスタ２１０のドレイン及びゲートには、電圧Ｖptatが印加されている。ｎチャネルＭＯＳトランジスタ２１２は、ソースがＶｓｓ２ノードに接続され、ゲート及びドレインがｐチャネルＭＯＳトランジスタ２１１のドレインに接続されている。そして、ｎチャネルＭＯＳトランジスタ２１２のゲート及びドレインから電圧Ｖbiasが出力される。

上記構成において、ｐチャネルＭＯＳトランジスタ２１１は、電圧Ｖptatに対応する電流Ｉ２６を供給する。そして電流Ｉ２６の温度係数ＴＣは２３％／７０℃である。従って、ｎチャネルＭＯＳトランジスタ２１２が供給する電流Ｉbiasも、２３％／７０℃の温度係数を有する。

なお、図３８においてｐチャネルＭＯＳトランジスタ２１０のゲート及びドレインに電圧Ｖconstを印加した場合には、ｎチャネルＭＯＳトランジスタ２１２が供給する電流Ｉbiasは、０％／７０℃の温度係数を有する。

本実施形態によれば、ＰＴＡＴ（Proportional To Absolute Temperature）バイアス発生回路１５０、基準電圧発生回路１５１、Ｉconst発生回路１５２、及びＩptat発生回路１５３の電源電圧と、電圧電流発生回路１５５の電源電圧が異なる場合であっても、上記第５の実施形態で説明した効果が得られる。

次にこの発明の第７の実施形態に係る電圧減算回路を用いた強度検波回路を備えた、無線通信用半導体集積回路について説明する。本実施形態は、上記第５、第６の実施形態において、バイアス電流、電圧Ｉbias、Ｖbiasを、電圧Ｖｆを用いて生成するものである。

図３９は、上記第５の実施形態で説明したＩf発生回路１５４の回路図である。図示するように、Ｉf発生回路１５４は、ｐチャネルＭＯＳトランジスタ２１３〜２１５、ｎチャネルＭＯＳトランジスタ２１６〜２１９、抵抗素子２２０、及びダイオード２２１を備えている。ｐチャネルＭＯＳトランジスタ２１３、２１４は、ソースが電源電位に接続され、ゲートが互いに共通接続されてカレントミラー回路を形成している。なおｐチャネルＭＯＳトランジスタ２１４のゲートは、ｐチャネルＭＯＳトランジスタ２１４のドレインと接続されている。ｎチャネルＭＯＳトランジスタ２１６、２１７は、それぞれのドレインがｐチャネルＭＯＳトランジスタ２１３、２１４のドレインに接続され、ゲートが互いに共通接続されてカレントミラー回路を形成している。なお、ｎチャネルＭＯＳトランジスタ２１６のゲートは、ｎチャネルＭＯＳトランジスタ２１６のドレインに接続されている。ダイオード２２１は、ｎチャネルＭＯＳトランジスタ２１６と接地電位との間に接続され、抵抗素子２２０は、ｎチャネルＭＯＳトランジスタ２１７と接地電位との間に接続されている。ｐチャネルＭＯＳトランジスタ２１５は、ソースが電源電位に接続され、ゲートがｐチャネルＭＯＳトランジスタ２１３、２１４のゲートに接続されている。ｎチャネルＭＯＳトランジスタ２１８のソースは接地電位に接続され、ゲート及びドレインが、ｐチャネルＭＯＳトランジスタ２１５のドレインに接続されている。ｎチャネルＭＯＳトランジスタ２１９は、ゲートがｎチャネルＭＯＳトランジスタ２１８のゲート及びドレインに接続され、ソース及びドレインが共通接続されて接地電位に接続されている。そして、ｐチャネルＭＯＳトランジスタ２１５が、温度変化に反比例する電流Ｉfを供給し、ｐチャネルＭＯＳトランジスタ２１５のドレインから、電圧Ｖｆが取り出される。

図２７乃至図２９に示した電圧電流発生回路１５５において、電圧Ｖptatの代わりに電圧Ｖｆを印加した場合、それぞれ温度係数が３３％／７０℃、０％／７０℃、−３３％／７０℃である電流Ｉbiasを供給する。

本実施形態によれば、温度変化に反比例する電流を用いることによって、上記第５、第６の実施形態よりも更に細かく、電流Ｉbiasの温度依存性を設定することが出来る。

上記第５乃至第７の実施形態によれば、例えば増幅回路１１３（ローノイズアンプ１０３及びミキサ１０４）と、強度検波回路１０５の動作電流を、所望の温度係数を持つようにすることが出来る。従って、増幅回路１１３のゲイン特性や、それに伴う強度検波回路１０５のゲイン調整特性を制御することが出来る。従って、無線通信用半導体集積回路装置の動作性能を向上できる。

次にこの発明の第８の実施形態に係る無線通信用半導体集積回路装置について説明する。本実施形態は、上記第４乃至第７の実施形態で説明した無線通信用半導体集積回路装置において、各回路ブロックの配置に関するものである。

図４０は、上記第４の実施形態で説明したBluetoothモジュールの、特に送信ユニットに着目したブロック図である。図示するように、送信ユニットはベースバンドコントローラ１２０、ガウシアンローパスフィルタ１０９、ＰＬＬ回路１１０、電圧制御発振回路１１１、及びパワーアンプ１１２を備えている。

図４１は、電圧制御発振回路１１１の回路図である。図示するように、電圧制御発振回路１１１は、ｐチャネルＭＯＳトランジスタ３００、３０１、ｎチャネルＭＯＳトランジスタ３０２、３０３、電流源３０４、インダクタ３０５、及びバラクタダイオード３０６、３０７を備えている。

ｐチャネルＭＯＳトランジスタ３００、３０１のソースは電流源３０４に接続され、ドレインは、それぞれｎチャネルＭＯＳトランジスタ３０２、３０３のドレインに接続され、ｎチャネルＭＯＳトランジスタ３０２、３０３のソースは接地電位に接続されている。ｐチャネルＭＯＳトランジスタ３０１のゲートはｐチャネルＭＯＳトランジスタ３００のドレインに接続され、ｐチャネルＭＯＳトランジスタ３００のゲートはｐチャネルＭＯＳトランジスタ３０１のドレインに接続されている。ｎチャネルＭＯＳトランジスタ３０２のゲートはｎチャネルＭＯＳトランジスタ３０３のドレインに接続され、ｎチャネルＭＯＳトランジスタ３０３のゲートはｎチャネルＭＯＳトランジスタ３０２のドレインに接続されている。

インダクタ３０５は、ｐチャネルＭＯＳトランジスタ３００のドレインと、ｐチャネルＭＯＳトランジスタ３０１のドレインとの間に接続されている。またバラクタダイオード３０６のアノードはｐチャネルＭＯＳトランジスタ３００のドレインに接続され、カソードには制御電圧Ｖctrlが印加される。バラクタダイオード３０７のアノードはｐチャネルＭＯＳトランジスタ３０１のドレインに接続され、カソードには制御電圧Ｖctrlが印加される。制御電圧Ｖctrlは、例えば電圧Ｖch、Ｖmod、ＶＣＯｅｎによって生成される。

上記構成において、インダクタ３０５と、バラクタダイオード３０６、３０７によって発振周波数の決まる発振信号が、ｐチャネルＭＯＳトランジスタ３００、３０１及びｎチャネルＭＯＳトランジスタ３０２、３０３で形成される増幅回路で増幅される。なお、電流源３０４は、電圧Ｖbiasによって制御され、電圧Ｖbiasに応じた電流Ｉsourceを供給する。

図４２は、電圧制御発振回路１１１の、制御電圧−発振周波数特性を示すグラフである。図示するように、電流Ｉsouceが温度に寄らず一定であるとすると、発振周波数は温度によって大きく変化する。これは電圧制御発振回路１１１を形成するバラクタダイオード３０６、３０７や、ＭＯＳトランジスタ３００〜３０３に大きな温度依存性があるからである。

次に、図４０に示すBluetoothモジュールの動作について、図４３を参照しつつ説明する。図４３は、各信号のタイミングチャートである。

まずデータの送信にあたって、ベースバンドコントローラ１２０は、いずれかの周波数チャネルＣｈａｎｎｅｌＣｏｎｔを選択して、ＰＬＬ回路１１０に供給する（時刻ｔ１）また電圧制御発振回路１１１にはＶＣＯイネーブル信号ＶＣＯｅｎが入力されて、電圧制御発振回路１１１は活性化状態となる（時刻ｔ１）。この際の電圧制御発振回路１１１の発振周波数をｆinitとする。ＰＬＬ回路１１０には、参照クロックＲｅｆＣｌｋと、電圧制御発振回路１１１の出力ＶＣＯｏｕｔ１が入力される。参照クロックＲｅｆＣｌｋは、ＰＬＬ回路１１０において、ベースバンドコントローラ１２０から与えられる周波数チャネルＣｈａｎｎｅｌＣｏｎｔに依存して分周される。そしてＰＬＬ回路１１０は、分周クロックと、ＶＣＯｏｕｔ１との位相が揃うように、制御電圧Ｖchを制御する。制御電圧Ｖchは、電圧制御発振回路１１１に入力される。この間、電圧制御発振回路１１１のもう一方の入力端子Ｖmodには、基準電圧が入力される。

電圧制御発振回路１１１が安定動作に入ると、ガウシアンローパスフィルタ活性化信号ＬＰＦｅｎがアサートされる（時刻ｔ２）。これによって、データＤＡＴＡがガウシアンローパスフィルタ１０９を介して電圧制御発振回路１１１に入力されると共に、ＰＬＬ回路１１０のフィードバックループが切られる（オープンループと呼ばれる）。これにより、ＰＬＬ回路１１０は、一定の電位Ｖchを保持する。そして、データＤＡＴＡ（“１”／“０”）に基づいて信号Ｖmodの電位が制御され、その結果、電圧制御発振回路１１１の発信周波数が変調される。パワーアンプ１１２は、電圧制御発振回路１１１の出力を増幅して、送信信号ＲＦoutを出力する。

図４４は、本実施形態に係るBluetoothモジュールにおける、電圧制御発振回路１１１と、電圧制御発振回路１１１に接続される３つの回路ブロック（ミキサ１０４、パワーアンプ１１２、ＰＬＬ回路１１０）の配置を示すブロック図である。図示するように、電圧制御発振回路１１１と、ミキサ１０４、パワーアンプ１１２、及びＰＬＬ回路１１０との距離をそれぞれＤ（ＭＩＸ）、Ｄ（ＰＡ）、Ｄ（ＰＬＬ）とすれば、これらの間にはＤ（ＰＬＬ）＜Ｄ（ＰＡ）、Ｄ（ＭＩＸ）なる関係がある。

上記のように、本実施形態に係る無線通信用半導体集積回路であると、通信精度及び信頼性を向上できる。この点につき、以下詳細に説明する。

無線通信用半導体集積回路においては、データの送信と受信は交互に行われる。従って、消費電力に伴う発熱によって、電圧制御発振回路１１１の周辺の温度は時間と共に変動する。そして、ＰＬＬ回路１１０のループがオープンした後の温度変動によって、電圧制御発振回路１１１の発振周波数が変動する。発振周波数の変動が大きいと、この信号を受信するシステムは正しいデータ判定を行うことが難しくなる。その結果、ビットエラーレートが増大し、その結果、通信の信頼性が低下してします。

しかし本実施形態に係る構成であると、電圧制御発振回路１１１の電流源を、バイアス電流／電圧発生回路１１４が生成する電圧Ｖbiasによって制御している。従って、電圧制御発振回路１１１の発振周波数が温度によって変化することを、電圧Ｖbiasを調整することによって抑制することが出来る。すなわち、温度変動による発振周波数の変動を、電圧Ｖbiasによって補償している。従って、電圧制御発振回路１１１の発振周波数は常時一定となり、通信精度を向上できる。

また、電圧制御発振回路１１１には、ミキサ１０４、パワーアンプ１１２、及びＰＬＬ回路１１０が接続されている。ミキサ１０４は受信期間ＲＸのみ発熱し、パワーアンプ１１２は送信期間ＴＸのみ発熱し、ＰＬＬ回路１１０は送信及び受信の両期間に発熱する。このように、これらの動作・非動作を繰り返すブロックは、発熱期間と発熱しない期間とを繰り返す。このようなブロックの近くに電圧制御発振回路１１１が位置すると、これらのブロックの熱変動に伴う温度変化によって、電圧制御発振回路１１１の発振周波数が変動してしまう。

しかし本実施形態に係る構成であると、電圧制御発振回路１１１と、発熱期間と発熱しない期間とを繰り返すミキサ１０４及びパワーアンプ１１２との距離Ｄ（ＭＩＸ）、Ｄ（ＰＡ）を、常時発熱するＰＬＬ回路１１０との距離Ｄ（ＰＬＬ）よりも大きくしている。従って、電圧制御発振回路１１１はミキサ１０４及びパワーアンプ１１２の温度変動の影響を受けがたく、発振周波数を一定に保つことが出来る。特に、ミキサ１０４とパワーアンプ１１２とがほぼ同じ消費電力である場合には、Ｄ（ＭＩＸ）とＤ（ＰＡ）とは同程度にすることが望ましい。これは、ミキサ１０４は送信開始前に動作を停止するのに対して、パワーアンプ１１２は送信開始と共に動作を開始するからである。この際、Ｄ（ＭＩＸ）＝Ｄ（ＰＡ）とすることで、電圧制御発振回路１１１からみた熱変動は平均化されて小さくなるからである。なお、パワーアンプ１１２の方がミキサ１０４よりも消費電力が大きい場合には、Ｄ（ＭＩＸ）＜Ｄ（ＰＡ）とすることが望ましい。ここで、パワーアンプ１１２及びミキサ１０４の消費電力をそれぞれＰ（ＰＡ）、Ｐ（ＭＩＸ）とした場合、α＝Ｄ（ＰＡ）／Ｄ（ＭＩＸ）を、β＝Ｐ（ＰＡ）／Ｐ（ＭＩＸ）に比例させることが望ましい。各ブロックからの熱が等方的に拡散する場合には、αをβ^２に比例させることが望ましい。

図４５は、送信開始からの経過時間と、温度変動量との関係を、α＝１／２β、α＝２βの場合について示すグラフである。図示するように、Ｄ（ＰＬＬ）＜Ｄ（ＭＩＸ）、Ｄ（ＰＡ）とすることで、トータルとしての温度変動が抑制されていることが分かる。

以上のように、電圧制御発振回路１１１の発振周波数を、電圧Ｖbiasによって制御すると共に、電圧制御発振回路１１１に接続される各回路ブロックの配置を工夫することによって、一定にすることが出来る。

なお、電圧制御発振回路１１１、ミキサ１０４、パワーアンプ１１２、及びＰＬＬ回路１１０の位置関係は、図５０に限られるものではない。例えば、図４６乃至図４８に示すような配置であっても良く、Ｄ（ＰＬＬ）＜Ｄ（ＰＡ）、Ｄ（ＭＩＸ）が満たされるのであれば特に限定されるものではない。

上記のように、この発明の実施形態に係る電圧減算回路によれば、入力電圧を同一の電圧電流変換回路によってまず電流に変換している。そして、互いに電流の減算を行った後、電圧に変換している。従って、電圧減算結果は、プロセスバラツキや温度変化に影響を受け難く、高精度な電圧減算を行うことが出来る。

また、本実施形態に係る電圧減算回路を無線通信用半導体集積回路装置の強度検波回路に適用することで、受信信号の振幅電圧を精度良く取り出すことが出来る。その結果、受信信号の増幅率を高精度に制御することが出来る。更に無線通信用半導体集積回路において、電圧制御発振回路と、電圧制御発振回路に接続され且つ動作・非動作を繰り返す回路ブロックとの距離を、電圧制御発振回路と、電圧制御発振回路に接続され且つ常時動作する回路ブロックとの距離よりも大きくしている。これにより、電圧制御発振回路は、周囲の回路ブロックの温度変動の影響を受け難く、発振周波数を一定に保つことが出来る。

なお、上記実施形態においては、図１、図１０に示す電圧減算回路１において、抵抗素子１６、３２の抵抗値が同じであり、ｐチャネルＭＯＳトランジスタ１４、１５のサイズが同じである場合を例に挙げて説明した。しかし、抵抗素子１６、３２の抵抗値を変えたり、ｐチャネルＭＯＳトランジスタ１４、１５のサイズを変えたりすることにより、差電圧に比例した電圧を取り出すことが可能となる。また第２の実施形態では、電圧Ｖ１として基準電圧を、電圧Ｖ２として基準電圧を中心に振幅する信号電圧を与える場合について説明した。更に第３の実施形態では電圧Ｖ１として基準電圧を、電圧Ｖ２として基準電圧を中心に振幅する信号電圧を与える場合について説明した。しかし、電圧Ｖ１、Ｖ２のいずれが基準電圧または信号電圧でなければならないということは重要ではなく、差電圧が負の値にならなければ、入力電圧は限定されるものではない。

また上記実施形態ではBluetoothモジュールを例に挙げて説明したが、例えば無線ＬＡＮやＩｒＤＡ用モジュールなどにも適用できることは言うまでもない。

なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。

この発明の第１の実施形態に係る電圧減算回路の回路図。 この発明の第１の実施形態に係る電圧減算回路を制御する制御信号のタイミングチャート。 この発明の第１の実施形態に係る電圧減算回路の回路図であり、制御信号Ｓ１、Ｓ３が“Ｈ”レベルである期間について示す図。 この発明の第１の実施形態に係る電圧減算回路の回路図であり、制御信号Ｓ２、Ｓ４が“Ｈ”レベルである期間について示す図。 この発明の第２の実施形態に係る電圧減算回路への入力電圧を生成する基準電圧発生回路の回路図。 バンドギャップリファレンス回路の回路図。 この発明の第２の実施形態に係る電圧減算回路への入力電圧を生成する電圧変換回路の回路図。 この発明の第２の実施形態に係る基準電圧発生回路における入力電圧及び出力電圧の波形図。 この発明の第３の実施形態に係る電圧減算回路の回路図。 この発明の第３の実施形態に係る電圧減算回路の回路図であり、制御信号Ｓ１、Ｓ３が“Ｈ”レベルである期間について示す図。 この発明の第３の実施形態に係る電圧減算回路の回路図であり、制御信号Ｓ２、Ｓ４が“Ｈ”レベルである期間について示す図。 この発明の第２、第３の実施形態の変形例に係る電圧減算回路への入力電圧を生成する基準電圧発生回路の回路図。 この発明の第２、第３の実施形態の変形例に係る電圧減算回路への入力電圧を生成する電圧変換回路の回路図。 この発明の第４の実施形態に係る電圧減算回路を備えた無線通信用半導体集積回路装置のブロック図。 この発明の第４の実施形態に係る電圧減算回路を備えた無線通信用半導体集積回路装置のブロック図であり、特にＲＦブロックの詳細を示す図。 この発明の第４の実施形態に係る強度検波回路のブロック図。 この発明の第４の実施形態に係る増幅回路の回路図。 この発明の第４の実施形態に係る無線通信用半導体集積回路における各種信号のタイミングチャートであり、ＲＦ信号強度が比較的小さい場合について示す図。 この発明の第４の実施形態に係る無線通信用半導体集積回路における各種信号のタイミングチャートであり、ＲＦ信号強度が比較的大きい場合について示す図。 この発明の第５の実施形態に係る電圧減算回路を備えた無線通信用半導体集積回路装置のブロック図であり、特にＲＦブロックの詳細を示す図。 この発明の第５の実施形態に係る無線通信用半導体集積回路が備えるバイアス電流／電圧発生回路１１４のブロック図。 この発明の第５の実施形態に係るバイアス電流／電圧発生回路１１４が生成する電流及び電圧の温度特性を示すグラフ。 この発明の第５の実施形態に係る無線通信用半導体集積回路の備えるＰＴＡＴバイアス発生回路の回路図。 この発明の第５の実施形態に係る無線通信用半導体集積回路の備える基準電圧発生回路の回路図。 この発明の第５の実施形態に係る無線通信用半導体集積回路の備えるＩconst発生回路の回路図。 この発明の第５の実施形態に係る無線通信用半導体集積回路の備えるＩptat発生回路の回路図。 この発明の第５の実施形態に係る無線通信用半導体集積回路の備える電圧電流発生回路の回路図。 この発明の第５の実施形態に係る無線通信用半導体集積回路の備える電圧電流発生回路の回路図。 この発明の第５の実施形態に係る無線通信用半導体集積回路の備える電圧電流発生回路の回路図。 この発明の第５の実施形態に係る無線通信用半導体集積回路の備える電圧電流発生回路の発生する電流Ｉbiasと温度との関係を示すグラフ。 この発明の第５の実施形態に係る無線通信用半導体集積回路の備えるＰＴＡＴバイアス発生回路の回路図。 この発明の第５の実施形態に係る無線通信用半導体集積回路の備える基準電圧発生回路の回路図。 この発明の第６の実施形態に係る無線通信用半導体集積回路の備えるＩconst発生回路の回路図。 この発明の第６の実施形態に係る無線通信用半導体集積回路の備えるＩptat発生回路の回路図。 この発明の第６の実施形態に係る無線通信用半導体集積回路の備える電圧電流発生回路の回路図。 この発明の第６の実施形態に係る無線通信用半導体集積回路の備える電圧電流発生回路の回路図。 この発明の第６の実施形態に係る無線通信用半導体集積回路の備える電圧電流発生回路の回路図。 この発明の第６の実施形態に係る無線通信用半導体集積回路の備える電圧電流発生回路の回路図。 この発明の第７の実施形態に係る無線通信用半導体集積回路の備えるＩf発生回路の回路図。 この発明の第８の実施形態に係る無線通信用半導体集積回路装置のブロック図であり、特にＲＦブロックの送信部を示す図。 この発明の第８の実施形態に係る無線通信用半導体集積回路の備える電圧制御発振回路の回路図。 電圧制御発振回路の発振周波数の温度特性を示すグラフ。 この発明の第８の実施形態に係る無線通信用半導体集積回路における各種信号のタイミングチャート。 この発明の第８の実施形態に係る無線通信用半導体集積回路の一部領域のブロック図であり、電圧制御発振回路、ミキサ、パワーアンプ、及びＰＬＬ回路の配置について示す図。 この発明の第８の実施形態に係る無線通信用半導体集積回路における、送信開始からの経過時間と温度変動量との関係を示すグラフ。 この発明の第８の実施形態に係る無線通信用半導体集積回路の一部領域のブロック図であり、電圧制御発振回路、ミキサ、パワーアンプ、及びＰＬＬ回路の配置について示す図。 この発明の第８の実施形態に係る無線通信用半導体集積回路の一部領域のブロック図であり、電圧制御発振回路、ミキサ、パワーアンプ、及びＰＬＬ回路の配置について示す図。 この発明の第８の実施形態に係る無線通信用半導体集積回路の一部領域のブロック図であり、電圧制御発振回路、ミキサ、パワーアンプ、及びＰＬＬ回路の配置について示す図。

符号の説明

１…電圧減算回路、１０…電圧電流変換回路、１１、１２、２１、３１…スイッチ素子、１３、４２、５０、１７１…オペアンプ、１４、１５、２７、５８〜６０、１６０、１６１、１６７、１７２、１７３、１７７、１８０、１８１、１８５〜１８８、１９４〜１９７、２０１〜２０４、２０６、２０７、２１０、２１１、２１３〜２１５、３００、３０１…ｐチャネルＭＯＳトランジスタ、２０…電圧保持電流出力回路、２２〜２５、２８、４３〜４５、７１〜７６、１４２〜１４６、１６２、１６３、１７０、１７５、１７６、１７８、１７９、１８２〜１８３、１８９〜１９１、１９２、１９３、１９８〜２００、２０５、２０８、２０９、２１２、２１６〜２１９、３０２、３０３、４００…ｎチャネルＭＯＳトランジスタ、３０…電圧出力部、３２、５１〜５５、１４０、１４１、１６４、１６８、１７４、２２０…抵抗素子、４０…基準電圧発生回路、４１…バンドギャップリファレンス回路、５６、５７、１６５、１６６、１６９、２２１、３０６、３０７…ダイオード、７０…電圧変換回路、８０…無線通信用半導体集積回路、９０…アンテナ、１００…ＲＦブロック、１２０…ベースバンドコントローラ、１３０…インターフェース、１０１…ＲＦフィルタ、１０２…スイッチ、１０３…ローノイズアンプ、１０４…ミキサ、１０５…強度検波回路、１０６…バンドパスフィルタ、１０７…ゲインコントロールアンプ、１０８…Ａ／Ｄコンバータ、１０９…ガウシアンローパスフィルタ、１１０…ＰＬＬ回路、１１１…電圧制御発振回路、１１２…パワーアンプ、１１３…増幅回路、１１４…バイアス電流／電圧発生回路、１５０…ＰＴＡＴバイアス発生回路、１５１…基準電圧発生回路、１５２…Ｉconst発生回路、１５３…Ｉptat発生回路、１５４…Ｉf発生回路、１５５…電圧電流発生回路、３０４…電流源、３０５…インダクタ

Claims (4)

1. 第１期間に第１電圧が印加され、前記第１期間より後の第２期間に第２電圧が印加される入力端子を有し、前記入力端子に印加された電圧に比例した第１出力電流を出力する電圧電流変換回路と、
   前記第１期間に前記電圧電流変換回路の前記第１出力電流を第３電圧として保持し、前記第２期間に前記保持電圧から前記第１出力電流を発生する電圧保持電流出力回路と、
   前記第１期間に出力端子に電気的に非接続とされ、前記第２期間に出力端子と前記電圧電流変換回路と前記電圧保持電流出力回路に電気的に接続され、前記出力端子に前記第２電圧と前記第１電圧の差電圧を発生する第１抵抗素子と
   を具備し、前記電圧電流変換回路は、前記入力端子が接続される非反転入力端子と第２抵抗素子に接続される反転入力端子とを備えたオペアンプと、
   ゲートに前記オペアンプの出力端子が接続され、ドレインに前記第２抵抗素子が接続され、前記第１、第２期間においてそれぞれ前記第１、第２電圧に応じた前記第１出力電流を出力する第１の第１導電型トランジスタと、
   ゲートに前記オペアンプの出力端子が接続され、ドレインに出力端子が接続され、前記第１、第２期間においてそれぞれ前記第１、第２電圧に応じた前記第１出力電流を出力する第２の第１導電型トランジスタと
   を備え、前記第１抵抗素子は、前記第２期間において、前記第２の第１導電型トランジスタによって与えられる前記第１出力電流と、前記電圧保持電流出力回路によって与えられる前記第１出力電流との差分を前記差電圧として発生する
   ことを特徴とする電圧減算回路。
2. 前記電圧保持電流出力回路は、容量素子と、
   一端が前記容量素子の一方電極に接続された第１スイッチ素子と、
   ゲートが前記容量素子と前記第１スイッチの一端との接続ノードに接続され、ドレインが前記第１スイッチ素子の他端に接続された第１の第２導電型トランジスタと
   を備えることを特徴とする請求項１記載の電圧減算回路。
3. 請求項１または２記載の電圧減算回路と、
   時間に対して一定である第１基準電圧を発生する第１基準電圧発生回路と
   を具備し、前記電圧減算回路において、前記第１基準電圧発生回路が発生する前記基準電圧が前記第１電圧として入力され、時間変化のある信号電圧が前記第２電圧として入力される
   ことを特徴とする強度検波回路。
4. 前記入力端子にソースが接続され、ゲートとドレインが共通接続された第２の第２導電型トランジスタを更に備えた請求項１または２記載の電圧減算回路と、
   時間に対して一定である第２基準電圧を発生する第２基準電圧発生回路と
   を具備し、前記第１期間に前記第２の第２導電型トランジスタのドレインに印加される電圧は第２基準電圧であり、
   前記第２期間に前記第２の第２導電型トランジスタのドレインに印加される電圧は時間変化のある信号電圧である
   ことを特徴とする強度検波回路。

Images