TWI677821B - 電壓減法器及其電壓相減的運算方法 - Google Patents
電壓減法器及其電壓相減的運算方法 Download PDFInfo
- Publication number
- TWI677821B TWI677821B TW107117188A TW107117188A TWI677821B TW I677821 B TWI677821 B TW I677821B TW 107117188 A TW107117188 A TW 107117188A TW 107117188 A TW107117188 A TW 107117188A TW I677821 B TWI677821 B TW I677821B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- switch
- charge storage
- time interval
- capacitor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/485—Adding; Subtracting
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Electromagnetism (AREA)
- Automation & Control Theory (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Computing Systems (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
Abstract
電壓減法器及其電壓相減的運算方法。電壓減法器包括第一電荷儲存器、第二電荷儲存器以及寄生電容。第一電荷儲存器在第一時間區間接收第一電壓與第二電壓，並儲存第一電壓與第二電壓的第一差值電壓。第二電荷儲存器在第一時間區間接收第一電壓與參考接地電壓，並儲存第一電壓與參考接地電壓的第二差值電壓。其中，第一電荷儲存器與第二電荷儲存器在第二時間區間相互耦接至輸出端，以使第一電荷儲存器、第二電荷儲存器以及寄生電容進行電荷分享動作，並藉以在輸出端產生輸出電壓。
Description
本發明是有關於一種電壓減法器及其電壓相減的運算方法，且特別是有關於一種類比電壓的電壓減法器及其電壓相減的運算方法。
在習知的技術領域中，常利用運算放大器來進行電壓減法器的設計。這類型的電壓減法器需要較大的電路面積，特別是在小功耗的需求下，為減小消耗電流，常需要設置較大電阻值得電阻，而造成電路面積的增加。此外，基於運算放大器的電壓操作範圍的限制，這類型的電壓減法器的操作範圍也受到限制。
習知技術另提出不需要運算放大器的電壓減法器。這類形的電壓減法器需要透過電容來執行電壓的減法運算的操作。然而，基於電壓減法器的電路中所具有的一定程度的寄生電容，這類形的電壓減法器計算出的電壓差值會受到寄生電容的影響，而降低其準確度。
本發明提供一種電壓減法器及其電壓相減的運算方法，可提升計算出的電壓差值的準確度。
本發明的電壓減法器包括第一電荷儲存器、第二電荷儲存器以及寄生電容。第一電荷儲存器在第一時間區間接收第一電壓與第二電壓，並儲存第一電壓與第二電壓的第一差值電壓。第二電荷儲存器在第一時間區間接收第一電壓與參考接地電壓，並儲存第一電壓與參考接地電壓的第二差值電壓。寄生電容耦接至輸出端。其中，第一電荷儲存器與第二電荷儲存器在第二時間區間相互耦接至輸出端，以使第一電荷儲存器、第二電荷儲存器以及寄生電容進行電荷分享動作，並藉以在輸出端產生輸出電壓。第一時間區間在第二時間區間之前。
本發明的電壓相減的運算方法包括：提供第一電荷儲存器在第一時間區間接收第一電壓與第二電壓，並儲存第一電壓與第二電壓的第一差值電壓；提供第二電荷儲存器在第一時間區間接收第一電壓與參考接地電壓，並儲存第一電壓與參考接地電壓的第二差值電壓；以及，使第一電荷儲存器、第二電荷儲存器以及寄生電容在第二時間區間相互耦接至輸出端，以使第一電荷儲存器、第二電荷儲存器以及寄生電容進行電荷分享動作，並在輸出端產生輸出電壓。其中，第一時間區間在第二時間區間之前。
基於上述，本發明提供第一電荷儲存器來儲存第一電壓與第二電壓的第一差值電壓，並另提供第二電荷儲存器儲存第一電壓與參考接地電壓的第二差值電壓。透過使第一儲存器、第二電荷儲存器與輸出端上的寄生電容進行電荷分享動作，可使所產生的輸出電壓受到寄生電容的影響被減低。在不增加電路面積的條件下，獲得與第一電壓與第二電壓的電壓差值成比例的輸出電壓。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
請參照圖1，圖1繪示本發明一實施例的電壓減法器的示意圖。電壓減法器100包括第一電荷儲存器110、第二電荷儲存器120以及寄生電容Cp。第一電荷儲存器110接收第一電壓V1以及第二電壓V2，並耦接至輸出端OT。第二電荷儲存器120則接收第一電壓V1以及參考接地電壓GND，並耦接至輸出端OT。寄生電容Cp串接在輸出端OT以及參考接地電壓GND間。
在動作方面，第一電荷儲存器110在第一時間區間接收第一電壓V1與第二電壓V2，並儲存第二電壓V2與第一電壓V1的第一差值電壓。而第二電荷儲存器120則在上述的第一時間區間中，接收第一電壓V1與參考接地電壓GND，並儲存第一電壓V1與參考接地電壓GND的第二差值電壓。接著，在第一時間區間後的第二時間區間，第一電荷儲存器110、第二電荷儲存器120與寄生電容Cp透過輸出端OT相互耦接，並且，在此同時，第一電荷儲存器110、第二電荷儲存器120與寄生電容Cp彼此間進行電荷分享（charge sharing）動作，並在電荷分享動作完成後，在輸出端OT上產生輸出電壓VOUT。
關於本發明實施例的動作細節，請參照圖2繪示的本發明圖1實施例的電壓減法器100的電路示意圖。在圖2中，第一電荷儲存器110包括開關SW11-SW13以及電容C1。其中，開關SW11以及開關SW12的第一端分別接收第二電壓V2以及第一電壓V1，而開關SW11以及開關SW12的第二端分別耦接至電容C1的第一端與第二端。另外，電容C1的第一端還耦接至輸出端OT，電容C1的第二端另耦接至開關SW13的第一端，而開關SW13的第二端接收參考接地電壓GND。
第二電荷儲存器120包括開關SW21-SW24以及電容C2。其中，開關SW21以及開關SW22的第一端分別接收參考接地電壓GND以及第一電壓V1。開關SW21以及開關SW22的第二端則分別耦接至電容C2的第一端與第二端。電容C2的第一端另耦接至開關SW24的一端，而開關SW24的另一端則耦接至輸出端OT。電容C2的第二端另耦接至開關SW23的第一端，開關SW23的第二端則接收參考接地電壓GND。
在本實施例中，開關SW11、SW12、SW21以及SW22受控於控制信號CT1而被導通或被斷開，開關SW13、SW23以及SW24則受控於控制信號CT2而被導通或被斷開。並且，開關SW11、SW12、SW21、SW22、SW13、SW23以及SW24皆可以為電晶體所建構的電晶體開關，且當開關SW11、SW12、SW21、SW22、SW13、SW23以及SW24的形態皆相同時，控制信號CT1以及控制信號CT2可以是互為反向的信號，且控制信號CT1以及控制信號CT2可以是不相互重疊（non-overlapped）的信號。在一特定時間週期中（亦可稱為死區時間週期，dead-time period），控制信號CT1以及控制信號CT2皆被維持在低準位（禁能準位），以避免例如在開關SW12、SW13間產生的短路電流。當然，在本發明其他實施例中，若開關SW11、SW12、SW21以及SW22的形態與開關SW13、SW23以及SW24的形態相反時，控制信號CT1以及控制信號CT2可以是同向的信號，且控制信號CT1以及控制信號CT2也可以是不相互重疊（non-overlapped）的信號。
關於動作方面，其中，在第一時間區間中，開關SW11、SW12、SW21以及SW22受控於控制信號CT1而被導通，開關SW13、SW23以及SW24則受控於控制信號CT2而被斷開。在此時，電容C1的兩端分別接收第一電壓V1以及第二電壓V2，並針對第一電壓V1以及第二電壓V2的第一差值電壓進行儲存。另外，電容C2的兩端分別接收參考接地電壓GND以及第一電壓V1，並針對參考接地電壓GND以及第一電壓V1的第二差值電壓進行儲存。在細節上，開關SW11、SW12、SW21以及SW22會在開關SW13、SW23及SW24被斷開後才被導通。開關SW13、SW23及SW24會在開關SW11、SW12、SW21以及SW22被斷開後才被導通。
由上述的說明可以得知，在第一時間區間中，電容C1中所儲存的電荷等於(V1-V2)×C1，電容C2中所儲存的電荷則等於(GND-V1)×C2，在參考接地電壓GND等於0伏特的條件下，電容C2中所儲存的電荷則等於-V1×C2。另外，在第一時間區間時，第二電壓V2可透過開關SW11以對寄生電容Cp進行充電，也就是說，在第一時間區間中，寄生電容Cp中所儲存的電荷等於V2×Cp。
接著，在第一時間區間後的第二時間區間，開關SW11、SW12、SW21以及SW22受控於控制信號CT1而被斷開，開關SW13、SW23以及SW24則受控於控制信號CT2而被導通。如此一來，電容C1、電容C2以及寄生電容Cp共同耦接至輸出端OT，並進行彼此間的電荷分享動作。
在進行上述電荷分享動作時，電容C1、電容C2以及寄生電容Cp所提供的總電荷等於(V1-V2)×C1 - V1×C2 + V2×Cp。而在完成電荷分享動作後，輸出端OT上的輸出電壓VOUT則可以表示如式(1)所示：
(1)
式(1)並可改寫為式(2)，如下所示：
(2)
由式(2)可以發現，本發明實施例的電壓減法器100所產生的輸出電壓VOUT可以等於第一電壓V1與第二電壓V2的電壓差值與一個比例值的乘積，而這個比例值可以由電容C1、電容C2以及寄生電容Cp的電容值來決定。其中，當電容C2以及寄生電容Cp的電容值相等時，這個比例值可以是一個常數。
值得一提的，第一電壓V1與第二電壓V2的實際的電壓差值則可以依據輸出電壓VOUT的電壓值除以上述的比例值來精確的獲得。
附帶一提的，第一電壓V1以及第二電壓V2可以為類比電壓。並且，本發明實施例的電壓減法器100中，不需要使用運算放大器，也不需要透過設置提供大電阻值或大電容值的電路元件，可減低所需的電路面積。
以下請參照圖3，圖3繪示本發明一實施例的電壓相減的運算方法的流程圖。在步驟S310中，提供第一電荷儲存器在第一時間區間接收第一電壓與第二電壓，並儲存第二電壓與第一電壓的第一差值電壓。並且，在步驟S320中，提供第二電荷儲存器在第一時間區間接收第一電壓與參考接地電壓，並儲存參考接地電壓與第一電壓的第二差值電壓。接著，在步驟S330中，使第一電荷儲存器、第二電荷儲存器以及寄生電容在第二時間區間相互耦接至輸出端，以使第一電荷儲存器、第二電荷儲存器以及寄生電容進行電荷分享動作，並在輸出端產生輸出電壓。
關於上述步驟的實施細節，在本發明前述實施例已有詳細的說明，在此恕不多贅述。
附帶一提的，上述的第一時間區間發生在第二時間區間之前，且第一時間區間與第二時間區間不相重疊。
綜上所述，本發明透過設置兩組電荷儲存器進行不同的差值電壓的儲存動作，再透過使電荷儲存器與寄生電容進行電荷分享動作來產生與第一電壓、第二電壓的電壓差值成比例的輸出電壓。如此一來，第一電壓、第二電壓的電壓差值可以依據輸出電壓來獲得，在不增大電路面積的前提下，準確的完成電壓差值的計算動作。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧電壓減法器
110‧‧‧第一電荷儲存器
120‧‧‧第二電荷儲存器
Cp‧‧‧寄生電容
V1‧‧‧第一電壓
V2‧‧‧第二電壓
OT‧‧‧輸出端
VOUT‧‧‧輸出電壓
C1、C2‧‧‧電容
CT1、CT2‧‧‧控制信號
SW11-SW13、SW21-SW24‧‧‧開關
GND‧‧‧參考接地電壓
S310-S330‧‧‧電壓相減的運算步驟
圖1繪示本發明一實施例的電壓減法器的示意圖。 圖2繪示的本發明圖1實施例的電壓減法器的電路示意圖。 圖3繪示本發明一實施例的電壓相減的運算方法的流程圖。
Claims (19)
- 一種電壓減法器，包括： 一第一電荷儲存器，在一第一時間區間接收一第一電壓與一第二電壓，並儲存該第二電壓與該第一電壓的一第一差值電壓； 一第二電荷儲存器，在該第一時間區間接收該第一電壓與一參考接地電壓，並儲存該第一電壓與該參考接地電壓的一第二差值電壓；以及 一寄生電容，耦接至一輸出端， 其中，該第一電荷儲存器與該第二電荷儲存器在一第二時間區間相互耦接至該輸出端，以使該第一電荷儲存器、該第二電荷儲存器以及該寄生電容進行電荷分享動作，並在該輸出端產生一輸出電壓，該第一時間區間在該第二時間區間之前。
- 如申請專利範圍第1項所述的電壓減法器，其中該第一電荷儲存器包括： 一電容，其第一端耦接至該輸出端； 一第一開關，其第一端接收該第二電壓，該第一開關的第二端耦接至該電容的第一端，該第一開關受控於一第一控制信號； 一第二開關，其第一端接收該第一電壓，該第二開關的第二端耦接至該電容的第二端，該第二開關受控於該第一控制信號；以及 一第三開關，串接在該電容的第二端與該參考接地電壓間，受控於一第二控制信號。
- 如申請專利範圍第2項所述的電壓減法器，其中在該第一時間區間，該第一開關以及該第二開關被導通，該第三開關被斷開，在該第二時間區間，該第一開關以及該第二開關被斷開，該第三開關被導通。
- 如申請專利範圍第2項所述的電壓減法器，其中該第一電荷儲存器更包括： 一第四開關，串接在該電容耦接至該輸出端的路徑間，受控於該第二控制信號。
- 如申請專利範圍第4項所述的電壓減法器，其中該第一開關、該第二開關、該第三開關以及該第四開關皆為電晶體開關。
- 如申請專利範圍第2項所述的電壓減法器，其中該第一控制信號與該第二控制信號在一死區時間週期被維持在禁能準位。
- 如申請專利範圍第1項所述的電壓減法器，其中該第二電荷儲存器包括： 一電容，其第一端耦接至該輸出端； 一第一開關，其第一端接收該參考接地電壓，該第一開關的第二端耦接至該電容的第一端，該第一開關受控於一第一控制信號； 一第二開關，其第一端接收該第一電壓，該第二開關的第二端耦接至該電容的第二端，該第二開關受控於該第一控制信號；以及 一第三開關，串接在該電容的第二端與該參考接地端間，受控於一第二控制信號。
- 如申請專利範圍第7項所述的電壓減法器，其中在該第一時間區間，該第一開關以及該第二開關被導通，該第三開關被斷開，在該第二時間區間，該第一開關以及該第二開關被斷開，該第三開關被導通。
- 如申請專利範圍第7項所述的電壓減法器，其中該第一開關、該第二開關以及該第三開關皆為電晶體開關。
- 如申請專利範圍第7項所述的電壓減法器，其中該第一控制信號與該第二控制信號在一死區時間週期被維持在禁能準位。
- 如申請專利範圍第7項所述的電壓減法器，其中該電容的電容值與該寄生電容的電容值實質上相同。
- 如申請專利範圍第1項所述的電壓減法器，其中該第一電壓與該第二電壓皆為類比電壓。
- 如申請專利範圍第1項所述的電壓減法器，其中該輸出電壓的電壓值等於該第一電壓與該第二電壓的差值與一比例值的乘積。
- 一種電壓相減的運算方法，包括： 提供一第一電荷儲存器在一第一時間區間接收一第一電壓與一第二電壓，並儲存該第二電壓與該第一電壓的一第一差值電壓； 提供一第二電荷儲存器在該第一時間區間接收該第一電壓與一參考接地電壓，並儲存該第一電壓與該參考接地電壓的一第二差值電壓；以及 使該第一電荷儲存器、該第二電荷儲存器以及一寄生電容在一第二時間區間相互耦接至一輸出端，以使該第一電荷儲存器、該第二電荷儲存器以及該寄生電容進行電荷分享動作，並在該輸出端產生一輸出電壓， 其中，該第一時間區間在該第二時間區間之前。
- 如申請專利範圍第14項所述的電壓相減的運算方法，其中該第一電壓與該第二電壓為類比電壓。
- 如申請專利範圍第14項所述的電壓相減的運算方法，其中該輸出電壓的電壓值等於該第一電壓與該第二電壓的差值與一比例值的乘積。
- 如申請專利範圍第14項所述的電壓相減的運算方法，其中提供該第一電荷儲存器在該第一時間區間接收該第一電壓與該第二電壓，並儲存該第二電壓與該第一電壓的該第一差值電壓的步驟包括： 在該第一電荷儲存器中設置一第一電容，並使該第一電容在該第一時間區間儲存該第一差值電壓。
- 如申請專利範圍第17項所述的電壓相減的運算方法，其中提供該第二電荷儲存器在該第一時間區間接收該第一電壓與一參考接地電壓，並儲存該第一電壓與該參考接地電壓的該第二差值電壓的步驟包括： 在該第二電荷儲存器中設置一第二電容，並使該第一電容在該第一時間區間儲存該第二差值電壓。
- 如申請專利範圍第18項所述的電壓相減的運算方法，其中該第二電容的電容值實質上等於該寄生電容的電容值。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107117188A TWI677821B (zh) | 2018-05-21 | 2018-05-21 | 電壓減法器及其電壓相減的運算方法 |
| CN201811506960.XA CN110515583B (zh) | 2018-05-21 | 2018-12-10 | 电压减法器及其电压相减的运算方法 |
| US16/217,919 US11016518B2 (en) | 2018-05-21 | 2018-12-12 | Voltage subtracter and operation method for subtracting voltages |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107117188A TWI677821B (zh) | 2018-05-21 | 2018-05-21 | 電壓減法器及其電壓相減的運算方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI677821B true TWI677821B (zh) | 2019-11-21 |
| TW202004488A TW202004488A (zh) | 2020-01-16 |
Family
ID=68533636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107117188A TWI677821B (zh) | 2018-05-21 | 2018-05-21 | 電壓減法器及其電壓相減的運算方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11016518B2 (zh) |
| CN (1) | CN110515583B (zh) |
| TW (1) | TWI677821B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4908526A (en) * | 1988-06-03 | 1990-03-13 | Harris Corporation | Pulse generator output voltage calibration circuit |
| US6897637B2 (en) * | 2001-12-13 | 2005-05-24 | Texas Instruments Incorporated | Low drop-out voltage regulator with power supply rejection boost circuit |
| CN103207711A (zh) * | 2012-01-13 | 2013-07-17 | 深圳市汇春科技有限公司 | 自电容触摸检测电路及方法 |
| CN103684461A (zh) * | 2012-09-21 | 2014-03-26 | 美国亚德诺半导体公司 | 取样电路，减少取样电路中失真的方法以及包括这种取样电路的模拟数字转换器 |
| CN105049025A (zh) * | 2014-11-24 | 2015-11-11 | 上海兆芯集成电路有限公司 | 低电压差分信号驱动电路 |
| TW201621327A (zh) * | 2014-08-26 | 2016-06-16 | 英特希爾美國公司 | 遠端差動電壓感測 |
| TW201724747A (zh) * | 2015-12-22 | 2017-07-01 | 台達電子工業股份有限公司 | 驅動電路及驅動方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4888725A (en) | 1988-10-13 | 1989-12-19 | Tektronix, Inc. | Subtraction of wide band signals |
| US5408194A (en) | 1993-06-25 | 1995-04-18 | Synaptics, Incorporated | Adaptive analog minimum/maximum selector and subtractor circuit |
| US5768116A (en) * | 1997-01-27 | 1998-06-16 | Honeywell Inc. | Bi-directional DC/DC voltage converter |
| DE10300011B4 (de) | 2003-01-02 | 2004-09-16 | Infineon Technologies Ag | Subtrahiererschaltung und Leistungsdetektoranordnung mit der Subtrahiererschaltung |
| JP4088247B2 (ja) | 2003-12-25 | 2008-05-21 | 株式会社東芝 | 電圧減算回路及びそれを用いた強度検波回路 |
| JP2006013753A (ja) * | 2004-06-24 | 2006-01-12 | Renesas Technology Corp | 無線通信システムおよび半導体集積回路 |
| DE102006014925B3 (de) * | 2006-03-30 | 2007-09-27 | Infineon Technologies Ag | Schaltungsanordnung mit einer Abtast-Halte-Einrichtung und Verfahren zur Signalverarbeitung in einer Abtast-Halte-Einrichtung |
| US8742833B2 (en) * | 2008-12-02 | 2014-06-03 | Himax Technologies Limited | Charge pump circuit and method thereof |
| KR20110093435A (ko) * | 2010-02-12 | 2011-08-18 | 삼성전자주식회사 | 비트라인 센스 증폭기, 이를 포함하는 반도체 메모리 장치 및 비트라인 마이크로 브릿지 결함 테스트 방법 |
| TWI408593B (zh) * | 2010-03-15 | 2013-09-11 | Holtek Semiconductor Inc | 電容式觸控裝置及其感測裝置 |
| US8896565B2 (en) * | 2010-04-06 | 2014-11-25 | Au Optronics Corporation | In-cell touch sensing panel |
| US8531324B2 (en) | 2011-07-19 | 2013-09-10 | Freescale Semiconductor, Inc. | Systems and methods for data conversion |
| CN105098720A (zh) * | 2015-07-10 | 2015-11-25 | 昆山龙腾光电有限公司 | 一种pfm升压型电源转换电路的保护电路 |
| US10879798B2 (en) * | 2018-08-24 | 2020-12-29 | Mediatek Inc. | Charge pump circuit with capacitor swapping technique and associated method |
-
2018
- 2018-05-21 TW TW107117188A patent/TWI677821B/zh active
- 2018-12-10 CN CN201811506960.XA patent/CN110515583B/zh active Active
- 2018-12-12 US US16/217,919 patent/US11016518B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4908526A (en) * | 1988-06-03 | 1990-03-13 | Harris Corporation | Pulse generator output voltage calibration circuit |
| US6897637B2 (en) * | 2001-12-13 | 2005-05-24 | Texas Instruments Incorporated | Low drop-out voltage regulator with power supply rejection boost circuit |
| CN103207711A (zh) * | 2012-01-13 | 2013-07-17 | 深圳市汇春科技有限公司 | 自电容触摸检测电路及方法 |
| CN103684461A (zh) * | 2012-09-21 | 2014-03-26 | 美国亚德诺半导体公司 | 取样电路，减少取样电路中失真的方法以及包括这种取样电路的模拟数字转换器 |
| TW201621327A (zh) * | 2014-08-26 | 2016-06-16 | 英特希爾美國公司 | 遠端差動電壓感測 |
| CN105049025A (zh) * | 2014-11-24 | 2015-11-11 | 上海兆芯集成电路有限公司 | 低电压差分信号驱动电路 |
| TW201724747A (zh) * | 2015-12-22 | 2017-07-01 | 台達電子工業股份有限公司 | 驅動電路及驅動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202004488A (zh) | 2020-01-16 |
| US20190354130A1 (en) | 2019-11-21 |
| CN110515583A (zh) | 2019-11-29 |
| CN110515583B (zh) | 2021-11-09 |
| US11016518B2 (en) | 2021-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110300897B (zh) | 电容检测电路、触控装置和终端设备 | |
| JP2019526316A5 (zh) | ||
| US9658270B2 (en) | Inspection method of sensor device and sensor device | |
| JP6103798B2 (ja) | フライングキャパシタ式電圧検出回路及び電池保護用集積回路 | |
| US10572058B2 (en) | Integrator circuit device and operating method thereof | |
| TWI500947B (zh) | 電池電壓檢測電路 | |
| US9565379B2 (en) | Ramp signal generator and CMOS image sensor having the same | |
| US6664761B2 (en) | Battery voltage detection device | |
| CN103023463A (zh) | 一种斜坡信号生成电路及斜坡信号发生器 | |
| JP3090189B2 (ja) | 増幅回路 | |
| US9160948B2 (en) | Replica noise generator using pixel modeling and ramp signal generator including the same | |
| TWI677821B (zh) | 電壓減法器及其電壓相減的運算方法 | |
| TWI490505B (zh) | 電壓測量裝置 | |
| TWI528711B (zh) | 運算放大器電路 | |
| JP2013207861A (ja) | 充放電回路 | |
| US20150054666A1 (en) | Current memory cell and a current mode digital-to-analog converter including the same | |
| JP2012037439A (ja) | 静電容量検出回路 | |
| US8816760B2 (en) | Capacitor amplifying circuit and operating method thereof | |
| JP2007122605A (ja) | インピーダンス回路、電源装置 | |
| CN109729758B (zh) | 动态放大电路 | |
| JP5861909B2 (ja) | スイッチトキャパシタ積分器 | |
| US20190094261A1 (en) | Differential charge transfer based accelerometer | |
| US20180113158A1 (en) | Circuit and method for load detection using switched capacitors | |
| WO2021245831A1 (ja) | Ａｄコンバータ | |
| KR102440297B1 (ko) | 노이즈 필터를 갖는 단일 누적연산증폭기를 이용한 정전용량 감지장치 |