CN110515583A - 电压减法器及其电压相减的运算方法 - Google Patents
电压减法器及其电压相减的运算方法 Download PDFInfo
- Publication number
- CN110515583A CN110515583A CN201811506960.XA CN201811506960A CN110515583A CN 110515583 A CN110515583 A CN 110515583A CN 201811506960 A CN201811506960 A CN 201811506960A CN 110515583 A CN110515583 A CN 110515583A
- Authority
- CN
- China
- Prior art keywords
- voltage
- switch
- charge storage
- capacitor
- subtraction device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000003860 storage Methods 0.000 claims abstract description 67
- 239000003990 capacitor Substances 0.000 claims description 35
- 230000005611 electricity Effects 0.000 claims description 9
- 238000004088 simulation Methods 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 3
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/485—Adding; Subtracting
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Electromagnetism (AREA)
- Automation & Control Theory (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Computing Systems (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种电压减法器及其电压相减的运算方法。电压减法器包括第一电荷储存器以及第二电荷储存器。第一电荷储存器在第一时间区间接收第一电压与第二电压，并储存第一电压与第二电压的第一差值电压。第二电荷储存器在第一时间区间接收第一电压与参考接地电压，并储存第一电压与参考接地电压的第二差值电压。其中，第一电荷储存器与第二电荷储存器在第二时间区间相互耦接至输出端，以使第一电荷储存器以及第二电荷储存器进行电荷分享动作，并藉以在输出端产生输出电压。
Description
技术领域
本发明是有关于一种电压减法器及其电压相减的运算方法，且特别是有关于一种模拟电压的电压减法器及其电压相减的运算方法。
背景技术
在现有的技术领域中，常利用运算放大器来进行电压减法器的设计。这类型的电压减法器需要较大的电路面积，特别是在小功耗的需求下，为减小消耗电流，常需要设置较大电阻值得电阻，而造成电路面积的增加。此外，基于运算放大器的电压操作范围的限制，这类型的电压减法器的操作范围也受到限制。
现有技术另提出不需要运算放大器的电压减法器。这类形的电压减法器需要通过电容来执行电压的减法运算的操作。然而，基于电压减法器的电路中所具有的一定程度的寄生电容，这类形的电压减法器计算出的电压差值会受到寄生电容的影响，而降低其准确度。
发明内容
本发明提供一种电压减法器及其电压相减的运算方法，可提升计算出的电压差值的准确度。
本发明的电压减法器包括第一电荷储存器、第二电荷储存器以及寄生电容。第一电荷储存器在第一时间区间接收第一电压与第二电压，并储存第一电压与第二电压的第一差值电压。第二电荷储存器在第一时间区间接收第一电压与参考接地电压，并储存第一电压与参考接地电压的第二差值电压。寄生电容耦接至输出端。其中，第一电荷储存器与第二电荷储存器在第二时间区间相互耦接至输出端，以使第一电荷储存器、第二电荷储存器以及寄生电容进行电荷分享动作，并藉以在输出端产生输出电压。第一时间区间在第二时间区间之前。
本发明的电压相减的运算方法包括：提供第一电荷储存器在第一时间区间接收第一电压与第二电压，并储存第一电压与第二电压的第一差值电压；提供第二电荷储存器在第一时间区间接收第一电压与参考接地电压，并储存第一电压与参考接地电压的第二差值电压；以及，使第一电荷储存器、第二电荷储存器以及寄生电容在第二时间区间相互耦接至输出端，以使第一电荷储存器、第二电荷储存器以及寄生电容进行电荷分享动作，并在输出端产生输出电压。其中，第一时间区间在第二时间区间之前。
基于上述，本发明提供第一电荷储存器来储存第一电压与第二电压的第一差值电压，并另提供第二电荷储存器储存第一电压与参考接地电压的第二差值电压。通过使第一储存器、第二电荷储存器与输出端上的寄生电容进行电荷分享动作，可使所产生的输出电压受到寄生电容的影响被减低。在不增加电路面积的条件下，获得与第一电压与第二电压的电压差值成比例的输出电压。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1绘示本发明一实施例的电压减法器的示意图。
图2绘示的本发明图1实施例的电压减法器的电路示意图。
图3绘示本发明一实施例的电压相减的运算方法的流程图。
【符号说明】
100：电压减法器
110：第一电荷储存器
120：第二电荷储存器
Cp：寄生电容
V1：第一电压
V2：第二电压
OT：输出端
VOUT：输出电压
C1、C2：电容
CT1、CT2：控制信号
SW11-SW13、SW21-SW24：开关
GND：参考接地电压
S310-S330：电压相减的运算步骤
具体实施方式
请参照图1，图1绘示本发明一实施例的电压减法器的示意图。电压减法器100包括第一电荷储存器110、第二电荷储存器120以及寄生电容Cp。第一电荷储存器110接收第一电压V1以及第二电压V2，并耦接至输出端OT。第二电荷储存器120则接收第一电压V1以及参考接地电压GND，并耦接至输出端OT。寄生电容Cp串接在输出端OT以及参考接地电压GND间。
在动作方面，第一电荷储存器110在第一时间区间接收第一电压V1与第二电压V2，并储存第二电压V2与第一电压V1的第一差值电压。而第二电荷储存器120则在上述的第一时间区间中，接收第一电压V1与参考接地电压GND，并储存第一电压V1与参考接地电压GND的第二差值电压。接着，在第一时间区间后的第二时间区间，第一电荷储存器110、第二电荷储存器120与寄生电容Cp通过输出端OT相互耦接，并且，在此同时，第一电荷储存器110以及第二电荷储存器120，搭配寄生电容Cp的效应，彼此间进行电荷分享(charge sharing)动作，，并在电荷分享动作完成后，在输出端OT上产生输出电压VOUT。
关于本发明实施例的动作细节，请参照图2绘示的本发明图1实施例的电压减法器100的电路示意图。在图2中，第一电荷储存器110包括开关SW11-SW13以及电容C1。其中，开关SW11以及开关SW12的第一端分别接收第二电压V2以及第一电压V1，而开关SW11以及开关SW12的第二端分别耦接至电容C1的第一端与第二端。另外，电容C1的第一端还耦接至输出端OT，电容C1的第二端另耦接至开关SW13的第一端，而开关SW13的第二端接收参考接地电压GND。
第二电荷储存器120包括开关SW21-SW24以及电容C2。其中，开关SW21以及开关SW22的第一端分别接收参考接地电压GND以及第一电压V1。开关SW21以及开关SW22的第二端则分别耦接至电容C2的第一端与第二端。电容C2的第一端另耦接至开关SW24的一端，而开关SW24的另一端则耦接至输出端OT。电容C2的第二端另耦接至开关SW23的第一端，开关SW23的第二端则接收参考接地电压GND。
在本实施例中，开关SW11、SW12、SW21以及SW22受控于控制信号CT1而被导通或被断开，开关SW13、SW23以及SW24则受控于控制信号CT2而被导通或被断开。并且，开关SW11、SW12、SW21、SW22、SW13、SW23以及SW24皆可以为晶体管所构建的晶体管开关，且当开关SW11、SW12、SW21、SW22、SW13、SW23以及SW24的形态皆相同时，控制信号CT1以及控制信号CT2可以是互为反向的信号，且控制信号CT1以及控制信号CT2可以是不相互重叠(non-overlapped)的信号。在一特定时间周期中(亦可称为死区时间周期，dead-time period)，控制信号CT1以及控制信号CT2皆被维持在低电平(禁能电平)，以避免例如在开关SW12、SW13间产生的短路电流。当然，在本发明其他实施例中，若开关SW11、SW12、SW21以及SW22的形态与开关SW13、SW23以及SW24的形态相反时，控制信号CT1以及控制信号CT2可以是同向的信号，且控制信号CT1以及控制信号CT2也可以是不相互重叠(non-overlapped)的信号。
关于动作方面，其中，在第一时间区间中，开关SW11、SW12、SW21以及SW22受控于控制信号CT1而被导通，开关SW13、SW23以及SW24则受控于控制信号CT2而被断开。在此时，电容C1的两端分别接收第一电压V1以及第二电压V2，并针对第一电压V1以及第二电压V2的第一差值电压进行储存。另外，电容C2的两端分别接收参考接地电压GND以及第一电压V1，并针对参考接地电压GND以及第一电压V1的第二差值电压进行储存。在细节上，开关SW11、SW12、SW21以及SW22会在开关SW13、SW23及SW24被断开后才被导通。开关SW13、SW23及SW24会在开关SW11、SW12、SW21以及SW22被断开后才被导通。
由上述的说明可以得知，在第一时间区间中，电容C1中所储存的电荷等于(V1-V2)×C1，电容C2中所储存的电荷则等于(GND-V1)×C2，在参考接地电压GND等于0伏特的条件下，电容C2中所储存的电荷则等于-V1×C2。另外，在第一时间区间时，第二电压V2可通过开关SW11以对寄生电容Cp进行充电，也就是说，在第一时间区间中，寄生电容Cp中所储存的电荷等于V2×Cp。
接着，在第一时间区间后的第二时间区间，开关SW11、SW12、SW21以及SW22受控于控制信号CT1而被断开，开关SW13、SW23以及SW24则受控于控制信号CT2而被导通。如此一来，电容C1、电容C2以及寄生电容Cp共同耦接至输出端OT，并进行彼此间的电荷分享动作。
在进行上述电荷分享动作时，电容C1、电容C2以及寄生电容Cp所提供的总电荷等于(V1-V2)×C1-V1×C2+V2×Cp。而在完成电荷分享动作后，输出端OT上的输出电压VOUT则可以表示如式(1)所示：
式(1)并可改写为式(2)，如下所示：
由式(2)可以发现，本发明实施例的电压减法器100所产生的输出电压VOUT可以等于第一电压V1与第二电压V2的电压差值与一个比例值的乘积，而这个比例值可以由电容C1、电容C2以及寄生电容Cp的电容值来决定。其中，当电容C2以及寄生电容Cp的电容值相等时，这个比例值可以是一个常数。
值得一提的，第一电压V1与第二电压V2的实际的电压差值则可以依据输出电压VOUT的电压值除以上述的比例值来精确的获得。
附带一提的，第一电压V1以及第二电压V2可以为模拟电压。并且，本发明实施例的电压减法器100中，不需要使用运算放大器，也不需要通过设置提供大电阻值或大电容值的电路组件，可减低所需的电路面积。
以下请参照图3，图3绘示本发明一实施例的电压相减的运算方法的流程图。在步骤S310中，提供第一电荷储存器在第一时间区间接收第一电压与第二电压，并储存第二电压与第一电压的第一差值电压。并且，在步骤S320中，提供第二电荷储存器在第一时间区间接收第一电压与参考接地电压，并储存参考接地电压与第一电压的第二差值电压。接着，在步骤S330中，使第一电荷储存器以及第二电荷储存器在第二时间区间相互耦接至输出端，以使第一电荷储存器以及第二电荷储存器进行电荷分享动作，并在输出端产生输出电压。
关于上述步骤的实施细节，在本发明前述实施例已有详细的说明，在此不再赘述。
附带一提的，上述的第一时间区间发生在第二时间区间之前，且第一时间区间与第二时间区间不相重叠。
综上所述，本发明通过设置两组电荷储存器进行不同的差值电压的储存动作，再利用使电荷储存器中的电容间所进行的电荷分享动作来产生与第一电压、第二电压的电压差值成比例的输出电压。如此一来，第一电压、第二电压的电压差值可以依据输出电压来获得，在不增大电路面积的前提下，准确的完成电压差值的计算动作。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当以权利要求所界定的为准。
Claims (17)
1.一种电压减法器，包括：
一第一电荷储存器，在一第一时间区间接收一第一电压与一第二电压，并储存该第二电压与该第一电压的一第一差值电压；以及
一第二电荷储存器，在该第一时间区间接收该第一电压与一参考接地电压，并储存该第一电压与该参考接地电压的一第二差值电压；
其中，该第一电荷储存器与该第二电荷储存器在一第二时间区间相互耦接至一输出端，以使该第一电荷储存器以及该第二电荷储存器进行电荷分享动作，并在该电压减法器的输出端产生一输出电压，该第一时间区间在该第二时间区间之前。
2.如权利要求1所述的电压减法器，其中该第一电荷储存器包括：
一电容，其第一端耦接至该输出端；
一第一开关，其第一端接收该第二电压，该第一开关的第二端耦接至该电容的第一端，该第一开关受控于一第一控制信号；
一第二开关，其第一端接收该第一电压，该第二开关的第二端耦接至该电容的第二端，该第二开关受控于该第一控制信号；以及
一第三开关，串接在该电容的第二端与该参考接地电压间，受控于一第二控制信号。
3.如权利要求2所述的电压减法器，其中在该第一时间区间，该第一开关以及该第二开关被导通，该第三开关被断开，在该第二时间区间，该第一开关以及该第二开关被断开，该第三开关被导通。
4.如权利要求2所述的电压减法器，其中该第一电荷储存器还包括：
一第四开关，串接在该电容耦接至该输出端的路径间，受控于该第二控制信号。
5.如权利要求4所述的电压减法器，其中该第一开关、该第二开关、该第三开关以及该第四开关皆为晶体管开关。
6.如权利要求2所述的电压减法器，其中该第一控制信号与该第二控制信号在一死区时间周期被维持在禁能电平。
7.如权利要求1所述的电压减法器，其中该第二电荷储存器包括：
一电容，其第一端耦接至该输出端；
一第一开关，其第一端接收该参考接地电压，该第一开关的第二端耦接至该电容的第一端，该第一开关受控于一第一控制信号；
一第二开关，其第一端接收该第一电压，该第二开关的第二端耦接至该电容的第二端，该第二开关受控于该第一控制信号；以及
一第三开关，串接在该电容的第二端与该参考接地端间，受控于一第二控制信号。
8.如权利要求7所述的电压减法器，其中在该第一时间区间，该第一开关以及该第二开关被导通，该第三开关被断开，在该第二时间区间，该第一开关以及该第二开关被断开，该第三开关被导通。
9.如权利要求7所述的电压减法器，其中该第一开关、该第二开关以及该第三开关皆为晶体管开关。
10.如权利要求7所述的电压减法器，其中该第一控制信号与该第二控制信号在一死区时间周期被维持在禁能电平。
11.如权利要求1所述的电压减法器，其中该第一电压与该第二电压皆为模拟电压。
12.如权利要求1所述的电压减法器，其中该输出电压的电压值等于该第一电压与该第二电压的差值与一比例值的乘积。
13.一种电压相减的运算方法，包括：
提供一第一电荷储存器在一第一时间区间接收一第一电压与一第二电压，并储存该第二电压与该第一电压的一第一差值电压；
提供一第二电荷储存器在该第一时间区间接收该第一电压与一参考接地电压，并储存该第一电压与该参考接地电压的一第二差值电压；以及
使该第一电荷储存器以及该第二电荷储存器在一第二时间区间相互耦接至一输出端，以使该第一电荷储存器以及该第二电荷储存器进行电荷分享动作，并在该输出端产生一输出电压，
其中，该第一时间区间在该第二时间区间之前。
14.如权利要求13所述的电压相减的运算方法，其中该第一电压与该第二电压为模拟电压。
15.如权利要求13所述的电压相减的运算方法，其中该输出电压的电压值等于该第一电压与该第二电压的差值与一比例值的乘积。
16.如权利要求13所述的电压相减的运算方法，其中提供该第一电荷储存器在该第一时间区间接收该第一电压与该第二电压，并储存该第二电压与该第一电压的该第一差值电压的步骤包括：
在该第一电荷储存器中设置一第一电容，并使该第一电容在该第一时间区间储存该第一差值电压。
17.如权利要求16所述的电压相减的运算方法，其中提供该第二电荷储存器在该第一时间区间接收该第一电压与一参考接地电压，并储存该第一电压与该参考接地电压的该第二差值电压的步骤包括：
在该第二电荷储存器中设置一第二电容，并使该第一电容在该第一时间区间储存该第二差值电压。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107117188A TWI677821B (zh) | 2018-05-21 | 2018-05-21 | 電壓減法器及其電壓相減的運算方法 |
| TW107117188 | 2018-05-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110515583A true CN110515583A (zh) | 2019-11-29 |
| CN110515583B CN110515583B (zh) | 2021-11-09 |
Family
ID=68533636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811506960.XA Active CN110515583B (zh) | 2018-05-21 | 2018-12-10 | 电压减法器及其电压相减的运算方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11016518B2 (zh) |
| CN (1) | CN110515583B (zh) |
| TW (1) | TWI677821B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5768116A (en) * | 1997-01-27 | 1998-06-16 | Honeywell Inc. | Bi-directional DC/DC voltage converter |
| US20050287966A1 (en) * | 2004-06-24 | 2005-12-29 | Daisuke Yoshimi | Wireless communication system and semiconductor integrated circuit |
| CN101055766A (zh) * | 2006-03-30 | 2007-10-17 | 英飞凌科技股份公司 | 具有采样保持器的电路装置和用于在采样保持器中处理信号的方法 |
| US20100134177A1 (en) * | 2008-12-02 | 2010-06-03 | Chin-Feng Hsu | Charge pump circuit and method thereof |
| US20110199836A1 (en) * | 2010-02-12 | 2011-08-18 | Cheol Kim | Bit-line sense amplifier, semiconductor memory device having the same, and method of testing bit-line micro-bridge defect |
| TW201131455A (en) * | 2010-03-15 | 2011-09-16 | Holtek Semiconductor Inc | Capacitive touch panel and sensing apparatus thereof |
| TW201135554A (en) * | 2010-04-06 | 2011-10-16 | Au Optronics Corp | In-cell touch sensing panel |
| CN105098720A (zh) * | 2015-07-10 | 2015-11-25 | 昆山龙腾光电有限公司 | 一种pfm升压型电源转换电路的保护电路 |
| TW201724747A (zh) * | 2015-12-22 | 2017-07-01 | 台達電子工業股份有限公司 | 驅動電路及驅動方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4908526A (en) * | 1988-06-03 | 1990-03-13 | Harris Corporation | Pulse generator output voltage calibration circuit |
| US4888725A (en) | 1988-10-13 | 1989-12-19 | Tektronix, Inc. | Subtraction of wide band signals |
| US5408194A (en) | 1993-06-25 | 1995-04-18 | Synaptics, Incorporated | Adaptive analog minimum/maximum selector and subtractor circuit |
| US6897637B2 (en) * | 2001-12-13 | 2005-05-24 | Texas Instruments Incorporated | Low drop-out voltage regulator with power supply rejection boost circuit |
| DE10300011B4 (de) | 2003-01-02 | 2004-09-16 | Infineon Technologies Ag | Subtrahiererschaltung und Leistungsdetektoranordnung mit der Subtrahiererschaltung |
| JP4088247B2 (ja) | 2003-12-25 | 2008-05-21 | 株式会社東芝 | 電圧減算回路及びそれを用いた強度検波回路 |
| US8531324B2 (en) | 2011-07-19 | 2013-09-10 | Freescale Semiconductor, Inc. | Systems and methods for data conversion |
| CN103207711B (zh) * | 2012-01-13 | 2015-01-07 | 深圳市汇春科技有限公司 | 自电容触摸检测电路及方法 |
| US8816887B2 (en) * | 2012-09-21 | 2014-08-26 | Analog Devices, Inc. | Sampling circuit, a method of reducing distortion in a sampling circuit, and an analog to digital converter including such a sampling circuit |
| US10175272B2 (en) * | 2014-08-26 | 2019-01-08 | Intersil Americas LLC | Remote differential voltage sensing |
| US9362917B1 (en) * | 2014-11-24 | 2016-06-07 | Via Alliance Semiconductor Co., Ltd. | Low voltage differential signaling (LVDS) driving circuit |
| US10879798B2 (en) * | 2018-08-24 | 2020-12-29 | Mediatek Inc. | Charge pump circuit with capacitor swapping technique and associated method |
-
2018
- 2018-05-21 TW TW107117188A patent/TWI677821B/zh active
- 2018-12-10 CN CN201811506960.XA patent/CN110515583B/zh active Active
- 2018-12-12 US US16/217,919 patent/US11016518B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5768116A (en) * | 1997-01-27 | 1998-06-16 | Honeywell Inc. | Bi-directional DC/DC voltage converter |
| US20050287966A1 (en) * | 2004-06-24 | 2005-12-29 | Daisuke Yoshimi | Wireless communication system and semiconductor integrated circuit |
| CN101055766A (zh) * | 2006-03-30 | 2007-10-17 | 英飞凌科技股份公司 | 具有采样保持器的电路装置和用于在采样保持器中处理信号的方法 |
| US20100134177A1 (en) * | 2008-12-02 | 2010-06-03 | Chin-Feng Hsu | Charge pump circuit and method thereof |
| US20110199836A1 (en) * | 2010-02-12 | 2011-08-18 | Cheol Kim | Bit-line sense amplifier, semiconductor memory device having the same, and method of testing bit-line micro-bridge defect |
| TW201131455A (en) * | 2010-03-15 | 2011-09-16 | Holtek Semiconductor Inc | Capacitive touch panel and sensing apparatus thereof |
| TW201135554A (en) * | 2010-04-06 | 2011-10-16 | Au Optronics Corp | In-cell touch sensing panel |
| CN105098720A (zh) * | 2015-07-10 | 2015-11-25 | 昆山龙腾光电有限公司 | 一种pfm升压型电源转换电路的保护电路 |
| TW201724747A (zh) * | 2015-12-22 | 2017-07-01 | 台達電子工業股份有限公司 | 驅動電路及驅動方法 |
Non-Patent Citations (3)
| Title |
|---|
| R. JACOB BAKER ET AL.: "《CMOS电路设计·布局与仿真》", 31 January 2006 * |
| SARANG KAZEMINIA ET AL.: "Wide-range 16-phases DLL based on improved dead-zone phase detector and reduced gain charge pump", 《2014 22ND IRANIAN CONFERENCE ON ELECTRICAL ENGINEERING》 * |
| 雷宇 等: "用于相变存储器的高效开关电容电荷泵", 《微电子学》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202004488A (zh) | 2020-01-16 |
| US20190354130A1 (en) | 2019-11-21 |
| CN110515583B (zh) | 2021-11-09 |
| TWI677821B (zh) | 2019-11-21 |
| US11016518B2 (en) | 2021-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102075146B (zh) | G类音频放大系统及方法 | |
| CN104485897B (zh) | 一种失调补偿的相关双采样开关电容放大器 | |
| CN106257838A (zh) | 斜坡电压产生器以及用于测试模/数转换器的方法 | |
| CN106156763A (zh) | 一种指纹识别模块及指纹识别方法 | |
| CN103454572A (zh) | 电池模拟电路 | |
| KR20120071318A (ko) | 플라잉 캐패시터식 전압 검출 회로 및 전지 보호용 집적 회로 | |
| CN105051555A (zh) | 虚拟电阻电路以及电荷检测电路 | |
| CN105356742A (zh) | 一种高效率电荷泵 | |
| CN103023463A (zh) | 一种斜坡信号生成电路及斜坡信号发生器 | |
| CN104158526A (zh) | 一种提高mos管模拟开关线性度的方法及mos管模拟开关电路 | |
| CN100582882C (zh) | 液晶显示装置及其驱动方法 | |
| CN102594299B (zh) | 一种方波发生器电路 | |
| CN104333352A (zh) | 斜坡信号发生电路和图像传感器 | |
| CN103346739A (zh) | G类音频放大系统及方法 | |
| CN106452445B (zh) | 具有数字电荷共享组件的数模转换器 | |
| CN110515583A (zh) | 电压减法器及其电压相减的运算方法 | |
| CN106056052B (zh) | 一种指纹采集电路 | |
| CN102685050B (zh) | 直流偏移校准电路 | |
| CN204156831U (zh) | 斜坡信号发生电路和图像传感器 | |
| CN106643925B (zh) | 低压差线性稳压器电路 | |
| CN105391409A (zh) | 一种低纹波开关电容共模反馈结构 | |
| CN215120751U (zh) | 电荷注入消除电路、模拟开关电路以及采样装置 | |
| CN102006018A (zh) | 一种用于ab类音频放大器的开启控制电路 | |
| CN109639261A (zh) | 比较电路、延时消除方法 | |
| US9768630B2 (en) | Real time compensating power output charging circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |