CN106452445B - 具有数字电荷共享组件的数模转换器 - Google Patents

Abstract

本发明涉及具有数字电荷共享组件的数模转换器以及方法。该方法和数模转换器(DAC)电路涉及到利用电荷共享操作来形成模拟信号。DAC电路包括具有关联的寄生电容的多个数字组件。数字组件基于数字输入代码而被激活，使得电荷在寄生电容之间共享而形成与数字输入代码成比例的第一模拟信号。还可以基于互补代码来激活数字组件以形成第二模拟信号。第一模拟信号和第二模拟信号能够用于形成与所述数字输入代码成线性比例的模拟信号，作为DAC电路的最终输出。

Description

具有数字电荷共享组件的数模转换器

背景技术

数模转换器(DAC)使用模拟组件，诸如电阻器和电容器，来产生对应于数字输入的模拟信号。与数字组件相比，模拟组件消耗更多的功率且物理上较大。随着DAC持续在处理速度和精度方面的改进，将需要更多的组件。因此，DAC设计的可伸缩性将取决于最大化布局效率、最小化总体几何尺寸以及最小化功耗。

附图说明

图1A示出了根据本发明的实施方案的DAC电路的第一构造。

图1B示出了图1A的DAC电路的第二构造。

图2示出了根据本发明的另一实施方案的DAC电路的第一构造。

图3示出了在应用补偿代码后图2的电路的简化表示。

图4示出了图2的电路的第二构造的简化表示。

图5示出了图2的电路的第三构造的简化表示。

图6是根据本发明的实施方案的电路的积分非线性的模拟图。

图7示出了根据本发明的另一实施方案的DAC电路。

图8是示出根据本发明的另一实施方案的电路的积分非线性的模拟图。

图9示出了根据本发明的另一实施方案的DAC电路。

图10示出了根据本发明的实施方案的执行模数转换的示范性的方法。

具体实施方式

本发明的实施方案涉及使用数字组件来结合数模转换存储和移动电荷。数字组件提供了相对于模拟组件的多个重要的优点。相比于可比拟的模拟组件，数字组件生产廉价，尺寸小，更快速，并且消耗更少的功率。因此，本发明的目的是由数字组件构建DAC，并且因此减少或消除模拟组件的与转换结合的使用。

描述了这样的实施例：即，数字组件是单元反相器，例如由与NMOS晶体管连接的PMOS晶体管形成的互补金属氧化物半导体(CMOS)反相器，具有共用的栅极输入和共用的漏极输出。然而，数字组件不限于反相器并且可以涵盖其它能够存储和移动电荷的数字电路元件。

图1A示出了根据本发明的实施方案的DAC电路100的第一构造。电路100包括开关PHI1，在图1中，该开关闭合以将例如正电源电压VDD的参考电压与多个数字反相器1至N连接。作为VDD的替选，包括负电压的其它参考电压可被使用，取决于期望的输出范围和对象性能考虑，诸如所选的参考电压是否将导致会降低DAC输出品质的过大噪声或其它人为现象。反相器1至N中的每一个均包括寄生电容Cunit，其可对应于形成反相器的MOSFET器件的本征电容(在源极与漏极之间的本征区域中产生的)，加上在本征区域外所产生的任何非本征电容。每个反相器连接在VDD与例如地电压GND的第二参考电压之间。在CMOS反相器中，PMOS晶体管的源极端子将与VDD连接，并且NMOS晶体管的源极端子将与GND连接。

每个反相器均可以包括相应的栅极输入信号IN_1至IN_N。如将要说明的，能够以各种方式来控制栅极输入和开关输入从而产生与数字输入代码成比例的模拟信号，这在本文中称为其十进制(非二进制)值“n”，其中n小于或等于满标值“N”。栅极输入以及开关的输入如PHI1可以由硬件和/或软件控制器(未示出)来供给。在图1中，如果输入IN_1至IN_N保持为逻辑电平高(HIGH)，则反相器的输出是逻辑电平低(LOW)，从而Cunit电容器中的每一个上的电荷为零。

电路100包括主电容器CS，其可以是显式的物理电容器，即模拟组件。可选地，CS可以是数字组件。例如，CS可以包括反相器或一组连接的反相器，其输入关联到逻辑电平LOW以产生CS作为寄生电容，类似于Cunit寄生电容。通过该方法，根据本发明的DAC电路可以完全利用数字组件来实现。如将要说明的，电容CS辅助在电路100中产生电荷和移动电荷。在该作用中，与单个反相器的Cunit电容相比，CS的电容值优选地较大，从而在CS中产生的电荷后来能够分布在多个Cunit电容之间。CS与每个反相器并联地连接在VDD与GND之间。

图1B示出了DAC电路100的第二构造，其中开关PHI1断开，使得之前将反相器与VDD连接的节点110不再处于VDD的电压，而是处于某未知电压Vx。另外地，栅极输入IN_1至IN_N的n个数量被脉冲调制为LOW，使得n个对应的反相器各自汲取Cunit*VDD的电荷。该电荷从先前存储在CS中的电荷中汲取，因此在CS与n个反相器之间共享电荷。该电荷共享操作继续的总电荷是n*Cunit*VDD。下面的一组公式图示说明了如何求解Vx：

Q(CS)＝CS*VDD (1)

Q(CS+n*Cunit)＝Vx(CS+n*Cunit) (2)

Q(CS)＝Q(CS+n*Cunit) (3)

其中Q(CS)是存储在CS中的电荷，Q(CS+n*Cunit)是存储在CS和n个反相器中的总电荷。等式(3)基于电荷守恒原理，这表明电荷既不能创造，也不会灭失。应用于电路100，这意味着存储在第一构造中的总电荷Q(CS)等于或存储在第二构造中的总电荷Q(CS+n*Cunit)。

从等式(4)显然得知，Vx是输入代码n的非线性函数。因此，Vx粗略地与输入代码n成比例。现在将描述实施例，其中各种技术应用以取得与输入代码n成线性比例的模拟输出。线性是期望的，因为其代表了转换精度的改进，因为模拟输出能够更好地密切跟踪数字输入的变化。

图2示出了根据本发明的实施方案的DAC电路200的第一构造。DAC电路200包括反相器1至N，开关PHI1以及电容器CS。另外地，电路200包括与电容器CS串联的互补电容器CS’，以及构造为将电容器CS的底板与GND连接的开关。在第一构造中，PHI1和PHI2均闭合，并且全部N个反相器的栅极输入经脉冲调制为HIGH。电路200的第一构造运行以通过利用VDD在CS上产生电荷来刷新电路，类似于之前论述的电路100的第一构造。

在刷新电路200之后，可以基于数字输入来存储电荷。然而，不同于电路100，基于互补代码(N-n)，即满标代码N减去输入代码n，来控制栅极输入。此外，PHI1和PHI2保持闭合。图3示出了在将互补代码应用于第一构造之后电路200的简化表示。PHI1的闭合将CS上的电荷设定为Cs*VDD。PHI2的闭合将CS’上的电荷设定为零。输入保持为高的n个反相器表示为单个电容器210。输入被脉冲调制为低的N-n反相器由另一电容器220来表示。存储在电容器210中的电荷Q(n)等于零。存储在电容器220中的电荷Q(N-n)等于VDD*(N-n)*Cunit。因此，电路中的总电荷由下式给出：

Qtot＝Cs*VDD+(N-n)*Cunit*VDD (5)

图4示出了根据本发明的实施方案的电路200的第二构造的简化表示。可以在如上文所说明的应用互补代码N-n之后进入第二构造。在第二构造中，PHI1断开，PHI2保持闭合，同时在前一步骤没有应用互补代码的其余n个反相器的栅极输入被脉冲调制为低。如之前关于电路100所提到的，断开PHI1使得对应于Vx的节点(图4中的附图标记210)处于未知电压。断开PHI1结合将n个反相器的输入脉冲调制为低因此得到电路中的总电荷的如下表达：

Qtot′＝Vx(CS+(N-n)*Cunit+n*Cunit) (6)

根据电荷守恒原理，Qtot′＝Qtot，使得：

图5示出了根据本发明的实施方案的电路200的第三构造的简化表示。在n个反相器的输入被脉冲调制为低之后，即，在将互补代码N-n和输入代码n应用之后，可以进入第三构造，如上文结合图3和图4所说明的。第三构造可用于通过首先断开PHI2，然后闭合PHI1，同时一直保持反相器的现有状态，即，保持全部N个反相器的栅极输入为低，开始在节点250处产生输出信号Vout的最终电荷转移操作。Vout是通过CS与CS’之间的电荷共享而产生的。应用电荷守恒得到：

CS*(-Vx)＝CS(-VDD+Vout)+CS′(Vout) (8)

在等式(8)中，负号是CS的底板(其具有负电荷)与CS’的顶板(其具有正电荷)之间的电荷守恒的结果。Vout的最终式表达是通过利用等式(7)取代Vx而得到的：

从等式(10)中显然得知，Vout是输入代码n的线性函数。特别地，Vout能够表达为三个系数项的函数，输入代码n乘以三个系数项。因此，通过在这些系数(例如，CS、CS’和Cunit)中选择变量的合适的值，能够产生关于给定的数字输入代码n具有期望量值且与输入代码n成比例地线性缩放的模拟信号。

应当注意的是，CS’的使用，以及因此CS与CS’之间的电荷共享步骤，完全是任选的。上面的论述意在示例说明如何能够利用电荷共享，尤其是利用互补输入代码N-n，来得到线性比例传递函数。甚至在省去CS’和PHI2的情况下，如在电路100中，也能够应用互补输入代码N-n。然后，通过基于等式(7)利用Vx与互补代码N-n成线性比例而不是与输入代码n成线性比例的观察，能够得到可选的线性传递函数。如果N-n的代码在上文结合图2至图5所说明的单个步骤中被应用作为输入代码n的替代物，则Vx将与N-(N-n)线性成比例，即输入代码n，并且能够用作模拟输出，而不是Vout。控制器可因此被配置，例如硬接线或编程，响应于实际的输入代码n，供给N-n作为输入代码，且供给n作为互补代码。

图6是根据图2所示的实施方案构造的10位DAC电路的积分非线性(INL)的模拟曲线图50。INL是对于给定的数字输入而言，理想的模拟输出与实际的模拟输出之间的偏差的度量。竖轴代表了以最低有效位(LSB)为单位的INL，其中1个LSB是对应于数字输入代码1的变化的输出的变化。横轴表示十进制形式的数字输入值。曲线图50中的最大INL是-6LSB。期望的INL将在近似-1LSB至+1LSB的范围内。曲线图50还显示出，INL随输入值而变化，在该情况下，近似为二次的。因此，DAC的线性甚至在输出理论上为线性时也会变化，如等式(10)中所指示的。一个原因是因为，Cunit电容是受VDD影响的结电容。更具体低，Cunit根据反相器的漏极电压而变化。因为反相器电源不是固定的(该电源连接到VDD，取决于输入代码n)，漏极电压以及因此Cunit将根据输入代码而变化。因此，模拟输出对于某些代码会展现出非线性行为。

图7示出了根据本发明的实施方案的DAC电路300。电路300包括DAC 40、开关phi1和phi2以及放大器A1和A2。根据之前所描述的另一实施方案，DAC 40能够利用DAC电路200或DAC电路来实现。电路300包括两个路径305和310，它们分别产生输出电压V1和V2，这两个电压是标称线性DAC输出(例如，电路200产生的Vx或Vout)的放大版本。V1与V2之差VDIFF可用作最终模拟输出。VDIFF的形成是伪差分运算，因为V1和V2不是利用差分输入信号产生的。而是，V1和V2是通过在不同的转换循环中将输入代码n和互补代码N-n单独地应用于DAC40来产生的。例如，在第一转换循环中第一模拟输出可利用n作为DAC 40的输入代码而产生，然后传递到电容器C1，电容器C1保持放大器A1的输入的模拟输出。类似地，在第二转换循环中，第二模拟输出可利用N-n作为DAC 40的输入代码而产生，然后传递到电容器C2，电容器C2保持放大器A2的输入的第二模拟输出。如同图1中的电容器CS，电容器C1和C2可以是显式电容器或寄生电容器。

作为使用单个DAC 40来顺序地处理输入代码n和互补代码N-n的替选，根据本发明另一实施方案的DAC电路可以包括至少两个DAC，每个具有其自己的一组数字组件。代码n和N-n能够在DAC的相应的DAC处进行并行地处理，使得第一模拟输出和第二模拟输出基本同时形成。例如，一个DAC可以专门处理输入代码n，而另一DAC可专门处理互补代码N-n。可选地，DAC可以在处理输入代码与处理互补代码之间交替，在连续的转换循环中彼此交换角色。第一模拟输出和第二模拟输出则将以上文说明的方式进行处理以形成差VDIFF。这将提供电路300的双倍的吞吐量，但是代价是电路面积加倍。

放大器A1，A2可以是布置在负反馈构造中的运算放大器，其中相应的输出V1，V2连接到同一放大器的反相输入。C1和C2连接到它们相应的放大器A1，A2的非反相输入，并且通过利用开关phi1和phi2连接DAC40的输出而被充电。应当注意的是，不一定按与上述的开关PHI1和PHI2相同的时刻来控制phi1和phi2。PHI1/PHI2与DAC内的内部转换操作有关，而phi1/phi2用于在不同时间将转换结果传递到它们相应的电容器C1/C2。因此，在相应的转换操作完成之后以及在下一转换循环之前，phi1和phi2能够在非重叠时间闭合。

电路300运行如下。图6的曲线图50表明，在一些实例中，DAC传递函数可以展现出二次行为。因此，假设非线性行为限于二阶效应，DAC40的传递函数可表达为：

y＝a*(输入代码)+b*(输入代码)² (11)

其中a和b是分别与线性成分和非线性成分相关联的常数。因此，当输入代码为n和N-n时传递函数为：

y_n＝a*(n)+b(n)² (12)

y_N-n＝a*(N-n)+b(N-n)² (13)

从等式(12)中减去等式(13)，得到：

y_n-y_N-n＝y′_n＝n*(2a+2bN)–aN–bN² (14)

从等式(14)中显然得知，对应于V1与V2之差的修正后的传递函数关于输入代码n成线性。具体地，线性成分是通过输入代码n和系数(2a+2bN)的乘积而形成的。两个剩余项是固定值满标代码N的函数。

根据至此所描述的实施例，已经表明，利用数字组件的寄生电容，通过电荷储存和电荷共享，能够生成与数字输入代码线性成比例的模拟信号。数字组件被描述为反相器。然而，其它类型的数字组件也将是适合的并且包括例如其它数字逻辑门，如NAND、NOR或非反相门(即，缓冲器)。在使用非反相组件的实施方案中，组件的激活可以按照与本文关于反相组件所描述的互补的方式来执行，例如在反相组件将被脉冲调制为LOW的情况下，将非反相组件脉冲调制为HIGH。

图9示出了根据本发明的实施方案的DAC电路400。电路400包括类似于常规的CMOS反相器(PMOS晶体管12与NMOS晶体管16串联)布置的数字组件。然而，晶体管12和16分别被控制，而不是利用相同的栅极输入来控制。具体地，PMOS晶体管12可以利用IN_1至IN_N来控制，而NMOS晶体管16通过共享输入IN_X来控制。可利用结合电路200描述的那些充电步骤来运行电路400。在该实施例中，省去了CS’和PHI2。因此，如之前所说明的，可以使用N-n取代n作为输入代码以生成线性输出。

PHI1可以按照上文结合电路200所描述的相同的方式来断开和闭合。首先，PHI1闭合以将电容器CS充电到VDD，同时控制晶体管12/16以防止VDD对寄生电容Cunit充电。这使电路200为下一转换循环做准备。为了实现与将全部反相器的栅极输入脉冲调制为高类似的效果，NMOS晶体管16可通过将IN_X脉冲调制为逻辑电平HIGH来激活，同时将IN_1至IN_N设定为HIGH，从而每个Cunit上的电荷为零。

接着，PHI1保持闭合，同时n个PMOS晶体管12由于它们的栅极输入经脉冲调制为LOW而被激活，同时通过将IN_X脉电路200冲调制为LOW来去激活全部NMOS晶体管16。这将CS上的一些电荷转移到n个Cunit电容器。

此后，PHI1断开以在将其余的N-n PMOS晶体管的栅极输入脉冲调制为LOW之前将VDD断开连接。这样实现了CS、N-n个PMOS晶体管以及n个PMOS晶体管之间的电荷共享。然后，电压Vx可用作模拟输出，例如直接使用或者经过进一步处理，诸如与图7的伪差分运算相结合进行放大。

为与图6中的INL曲线图50比较，图8中的曲线图50’示出了将图7的伪差分技术应用于用于产生图6的相同的10位DAC电路的效果。INL得到显著改善。

电路400可用于易于发生称为“击穿”的现象的情形。当利用与诸如NMOS晶体管的下拉器件相同的输入来控制诸如PMOS晶体管的上拉器件时，发生击穿。虽然上拉器件和下拉器件理论上被认为永不同时激活，但是存在实际上会发生该情况的潜在风险，取决于如何制造器件。当两个器件被激活时，形成从正电源到负电源的路径，汲取可能损坏器件的大量的电流。因此，在一些实例中，优选的是单独地控制器件。实际上，DAC电路可设计成在共享控制与单独控制之间切换。如图9中所示，控制输入实质上与电路200相同，但是添加了IN_X。因此，提供共享控制的选项的代价极微小。

图10是根据本发明实施方案的用于执行数模转换的方法500的流程图。方法500可以利用之前所描述的任意的实施例的DAC电路来执行。流程图中所示出的步骤可省去，和/或可以改变一些步骤顺序，在一些实例中，可同时执行多个图示的步骤。

在步骤510中，利用参考电压(例如，VDD)来对主电容器(例如，CS)充电。该步骤充当准备DAC电路用于转换下一输入代码的刷新操作。虽然主电容器正被充电，存储在全部数字组件上的电荷被设定为零，例如通过将反相器的栅极输入脉冲调制为HIGH。

在步骤512中，互补代码(例如，“N-n”)应用以将主电容器上的电荷的一部分转移到数字组件的第一子集(例如，N-n个反相器)。这可以通过将N-n个反相器的栅极输入脉冲调制为LOW同时维持从参考电压到CS和整个集合的(全部N个)反相器的连接来完成，如之前所述的。

在步骤514中，执行第二电荷共享操作以在主电容器、第一子集的数字组件以及基于输入代码(例如，“n”)选择的第二子集的数字组件之间重新分配电荷。通过将参考电压从主电容器和各个反相器断开连接，然后将在步骤512中未进行脉冲调制的那些反相器(例如，n个反相器)的栅极输入脉冲调制为LOW，可以执行第二电荷共享操作，如之前所说明的。

在步骤516中，当DAC电路包括辅助电容器(例如，电路200中的CS’)时，可以执行任选的电荷共享步骤，以产生最终输出信号(例如，Vout)。通过形成从参考电压通过主电容器和辅助电容器到第二参考电压(例如，GND)，同时保持数字组件的现有状态，可以执行步骤516。例如，在电路200中，通过在将VDD重新连接到CS以及各个反相器之前断开开关PHI2(其正常情况下闭合以将CS的底部端子与GND短接)，同时总是保持N个反相器的栅极输入为LOW，来形成该路径。

示例性的实施方案提供了优于常规DAC电路的可缩放优点。特别地，示例性的实施方案适合于深亚微米技术所涉及到的几何结构，其可用于减小数字组件的几何尺寸，并且因此减小整体的DAC电路的几何尺寸，特别是在器件面积方面。

另外，示例性的实施方案提供了本质上单调的输出。对于通过模拟组件实现的多数DAC电路并不是这种情况。单调性要求，输入代码的增加应永不导致输出信号的减少。类似地，输入代码的减少应永不导致输出信号的增加。结合电路200所论述的实施例提供了线性的且因此为单调的输出。然而，即使输出是非线性的，输出也将是单调的，如同开始结合图1A和图1B所描述的电路100。这是因为，实施例的DAC电路的体系结构随着输入代码增加而激活额外的单元元件，使得输出随后增加，并且因此，传递函数是单调的。从差分非线性(DNL)方面，可以查看单调性，DNL是相邻代码之间的实际输出差与某理想差之间的偏差的度量。理想差典型地定义为1LSB，从而为了使输出作为单调的是合格的，DNL需要比-1LSB更正。在理想差的该定义下，实施例的DAC电路的输出将合格作为单调的，而无论输入代码格式如何，但是使用具有大量位的代码可能将DNL减为比1LSB小但是仍高于-1LSB的正值。

DAC电路100、200、300和400的附加实施方案是可能的。数字组件无需是CMOS反相器或者甚至无需是反相器。而是，数字组件可以涵盖能够存储和移动电荷的其它数字电路元件。例如，可以使用其它数字逻辑门如NAND、NOR或非反相门(即，缓冲器)。

描述了这样的实施例：其中在输入代码的十进制值与所选的数字组件的数量之间存在1：1对应关系(例如，响应于输入代码“n”而经过脉冲调制的n个反相器)。另一种选择数字组件的方式基于输入代码的二进制值。例如，二进制方案可以涉及到使用数字组件，其尺寸被缩放而使得它们相关联的寄生电容根据二进制分布而改变尺寸。也即，不是常数Cunit，寄生电容可以不同，使得它们相对尺寸是1、2、4、8，等等。在该方案中，从输入值7过渡到8可以涉及到关掉三个数字组件(表示1、2和4的那些数字组件)以及接通一个数字组件(表示8)。虽然这不涉及到响应于输入代码增加而连续增加激活的数字组件的数量，但是如果电容被适当地定尺寸，仍可实现单调性。输入代码与数字组件之间的其它映射是可能的。

描述了这样的实施例：即，通过正电源电压(VDD)来对主电容器(CS)充电。然而，实施例的电路拓扑结构的底层功能不受电源电压符号影响，也不受选哪个电源为“地”所影响。因此，在可选实施方案中，主电容器和Cunit电容器可能以GND为参考(例如，通过将CS可切换地连接到GND，而不是VDD)，或者VDD和GND的极性可以反向，使得VDD是负电源。

描述了这样的实施例：其中Cunit电容器是寄生电容。然而，如同电容器CS，可以包括显式电容器来替代Cunit电容器或者与Cunit电容器相结合，从而形成混合的数模电路。可选地，通过将互连电容器作为Cunit的设计因素，可以实现全数字电路。互连电容是通过连接晶体管的布线或其它元件(例如，将单个反相器的NMOS-PMOS晶体管对的栅极连接的电线)形成的寄生电容。线或其它互连元件的几何结构，例如它们的截面积以及长度，可设计为至少贡献Cunit的大部分。

除了使用单独的控制信号用于晶体管之外，结合电路400论述的击穿问题可以通过其它方式来最小化。另一种最小化击穿的方式是保持电路100和200的共享的栅极输入，但是在比晶体管阈值之和低的电压下运行NMOS晶体管和PMOS晶体管。这样，一次仅能激活每个NMOS-PMOS晶体管对中的一个晶体管。

DAC电路100、200、300和400的模拟输出中的每一个(Vx、Vout或VDIFF)可用作直接供给到负载器件的最终输出。在一些情形下，期望的是将输出缓冲器添加到模拟输出与负载之间，使得输出上的负载的变化不影响DAC电路。例如，来自负载的负载电路或电荷耦合到DAC中可以潜在地干扰输出值。可使用各种缓冲器。如果负载是电阻性的，则DAC电路的输出可以关联到电压缓冲器。如果负载是电容性的，则DAC输出可以关联到运算跨导放大器(OTA)。

除了输出缓冲器之外，期望的是包括开关或采样保持单元以确保当从一个转换进行到下一转换时DAC输出不会回转通过不同的值。采样与保持是优选的，其中期望转换循环之间的平滑过渡，因为这将使得来自前一转换循环的结果得以维持，直到下一转换的结果准备好输出。

本文论述的图本质上是示意性的，并且可以省去不与说明本文所述的DAC电路的各方面直接相关或必需的细节和组件。

上面的说明书旨在示例说明，而不是限制。本领域技术人员能够从上面的说明中理解，本发明可以通过各种方式来实现，而且各个实施方案能够单独地或者组合地实现。因此，虽然已经结合其特定实施例描述了本发明的实施方案，但是本发明的实施方案和/或方法真正的范围不应限于此，因为在研究了附图和说明书后其它变型例对于技术人员而言将是显而易见的。

Claims (18)

1.一种数模转换器(DAC)电路，其利用电荷共享操作形成模拟信号，所述数模转换器电路包括：

具有关联的寄生电容的多个数字组件，其中所述数字组件包括位于提供数模转换器模拟输出信号的电荷重分配节点与第一参考电压节点之间的FET反相器并联布置；以及

主电容器，其与所述FET反相器并联地定位在所述电荷重分配节点与所述第一参考电压节点之间，其中在所述数字组件激活之前利用第二参考电压对所述主电容器充电，其中所述激活将所述电荷重分配节点上的电荷从所述主电容器移到与激活的数字组件相关联的寄生电容；

其中基于数字输入代码来激活所述数字组件，使得在所述寄生电容之间共享电荷而形成与所述数字输入代码成比例的第一模拟信号。

2.如权利要求1所述的数模转换器电路，其中所述数字组件是互补金属氧化物半导体(CMOS)反相器，并且其中通过控制器利用单独的栅极输入来激活每个反相器中的PMOS晶体管和NMOS晶体管。

3.如权利要求1所述的数模转换器电路，其中所述数字组件是互补金属氧化物半导体(CMOS)反相器，并且其中通过控制器利用共享的栅极输入，并且利用在PMOS晶体管和NMOS晶体管的激活阈值之和以下的工作电压，来激活每个反相器中的PMOS晶体管和NMOS晶体管。

4.如权利要求1所述的数模转换器电路，其中所述主电容器是利用与至少一个附加数字组件相关联的寄生电容来形成的。

5.如权利要求1所述的数模转换器电路，其中基于与所述数字输入代码互补的第二代码来激活所述数字组件，从而将所述主电容器上的电荷的一部分转移到所述数字组件中的选定的数字组件。

6.如权利要求5所述的数模转换器电路，其中在基于所述第二代码的激活之后以及在基于所述数字输入代码的激活之前，将所述参考电压与所述主电容器断开连接。

7.如权利要求1所述的数模转换器电路，其中：

通过控制器基于与所述数字输入代码互补的第二代码来激活所述数字组件，从而形成第二模拟信号；以及

所述数模转换器电路基于所述第一模拟信号和所述第二模拟信号来形成电压差。

8.如权利要求7所述的数模转换器电路，进一步包括：

放大所述第一模拟信号的第一放大器；以及

放大所述第二模拟信号的第二放大器，其中所述电压差是所述第一放大器的输出与所述第二放大器的输出之差。

9.如权利要求7所述的数模转换器电路，其中所述数字组件进行下列之一：

通过顺序地处理所述数字输入代码和所述互补代码，在不同的时间形成所述第一模拟信号和所述第二模拟信号；以及

通过并行地处理所述数字输入代码和所述互补代码，同时形成所述第一模拟信号和所述第二模拟信号。

10.一种利用电荷共享操作来执行数模转换的方法，包括：

利用应用于电荷重分配节点的第二参考电压对位于电荷重分配节点与第一参考电压节点之间的主电容器充电；以及

基于数字输入代码来激活数模转换器(DAC)电路中的数字组件，其中所述激活使得电荷从所述主电容器经由所述电荷重分配节点转移到与数字组件相关联的寄生电容上，从而在所述电荷重分配节点处形成与所述数字输入代码成比例的第一模拟信号。

11.如权利要求10所述的方法，其中所述数字组件是互补金属氧化物半导体(CMOS)反相器，并且其中所述激活包括利用单独的栅极输入来激活每个反相器中的PMOS晶体管和NMOS晶体管。

12.如权利要求10所述的方法，其中所述数字组件是互补金属氧化物半导体(CMOS)反相器，并且其中所述激活包括利用共享的栅极输入，并且利用在PMOS晶体管和NMOS晶体管的激活阈值之和以下的工作电压，来激活每个反相器中的PMOS晶体管和NMOS晶体管。

13.如权利要求10所述的方法，其中所述主电容器是利用与至少一个附加数字组件相关联的寄生电容来形成的。

14.如权利要求10所述的方法，进一步包括：

基于与所述数字输入代码互补的第二代码来激活所述数字组件，从而将所述主电容器上的电荷的一部分转移到所述数字组件中的选定的数字组件。

15.如权利要求14所述的方法，进一步包括：

在基于所述第二代码的激活之后以及在基于所述数字输入代码的激活的之前，将所述参考电压与所述主电容器断开连接。

16.如权利要求10所述的方法，进一步包括：

基于与所述数字输入代码互补的第二代码来激活所述数字组件，从而形成第二模拟信号；以及

基于所述第一模拟信号和所述第二模拟信号来形成电压差。

17.如权利要求16所述的方法，进一步包括：

放大第一模拟信号和第二模拟信号；以及

将所述电压差形成为放大的第一模拟信号与放大的第二模拟信号之差。

18.如权利要求16所述的方法，进一步包括下列之一：

通过顺序地处理所述数字输入代码和所述互补代码，在不同的时间形成所述第一模拟信号和所述第二模拟信号；以及

通过并行地处理所述数字输入代码和所述互补代码，同时形成所述第一模拟信号和所述第二模拟信号。