CN103762985B - 采样保持电路 - Google Patents

采样保持电路 Download PDF

Info

Publication number
CN103762985B
CN103762985B CN201410019131.4A CN201410019131A CN103762985B CN 103762985 B CN103762985 B CN 103762985B CN 201410019131 A CN201410019131 A CN 201410019131A CN 103762985 B CN103762985 B CN 103762985B
Authority
CN
China
Prior art keywords
sampling
switch
circuit
voltage
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410019131.4A
Other languages
English (en)
Other versions
CN103762985A (zh
Inventor
杨保顶
邹铮贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IPGoal Microelectronics Sichuan Co Ltd
Original Assignee
IPGoal Microelectronics Sichuan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IPGoal Microelectronics Sichuan Co Ltd filed Critical IPGoal Microelectronics Sichuan Co Ltd
Priority to CN201410019131.4A priority Critical patent/CN103762985B/zh
Publication of CN103762985A publication Critical patent/CN103762985A/zh
Application granted granted Critical
Publication of CN103762985B publication Critical patent/CN103762985B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明公开了一种采样保持电路，包括采样场效应管及保持电容，外部信号输入采样场效应管的源极，采样场效应管的栅极与外部电源连接，其漏极与保持电容的一端连接，保持电容的另一端接地；其中，还包括补偿电压产生子电路、加法子电路及栅压自举子电路，补偿电压产生子电路产生一个固定的电压输入至加法子电路，外部信号输入加法子电路，且加法子电路将固定电压及外部信号的电压相加并输出一叠加后的电压至栅压自举子电路，栅压自举子电路分别与加法子电路的输出端、采样场效应管的栅极及外部电源连接，并将其输出的电压加载至采样场效应管的栅极。本发明的采样保持电路提高了采样场效应管的线性度，降低了其等效输出阻抗，保证了采样速度及采样输出的精度。

Description

采样保持电路
技术领域
本发明涉及集成电路领域，更具体地涉及一种采样保持电路。
背景技术
在数字电路处理速度极大提高的情况下，如何加速采样模拟信号并对其进行量化，是系统能高度集成的一个重要环节。采样保持电路是实现从模拟到数字转换的重要接口，传统的采样保持电路由MOS（金属氧化物半导体）开关与保持电容构成，而MOS开关作为采样保持电路至关重要的的单元，其性能高低限制了模数转化的速度与精度。随着采样频率的增高，传统结构的MOS开关的线性度不断下降，制约了采样保持电路的动态范围，无法满足高速度，高性能模数转换器对采样信号动态性能的要求。具体地，采样开关（即MOS开关）在采样时的等效阻抗为
其中k为与工艺相关的常数，(W/L)MS为MOS开关的宽长比，VTH为MOS开关的阈值电压，VGS为MOS开关的栅源电压。为了提高采样开关采样时的精度及速度，需要（1）式为一个相对恒定的值，即等效阻抗具有高线性度，同时建立时间常数RMSCS(CS为保持电容的电容值)尽可能的小，以保证快的采样速度，因为保持电容的电容值CS为恒值，所以需要等效阻抗RMS尽可能小。在工艺及MOS开关的宽长比选定后，（1）式中的k、(W/L)MS、VTH为变化很小的值，因此为了保证采样开关的等效阻抗RMS恒定且尽可能小，需要（1）式中栅源电压恒定并尽可能大。传统的采样保持电路，因为源极接有变化的输入信号，栅极在采样时接电源电压，MOS开关的栅源电压随输入信号的变化而变化，采样开关在采样时阻抗随信号的不同在变化，严重影响了采样的精度和速度。
因此，有必要提供一种改进的采样保持电路来克服上述缺陷。
发明内容
本发明的目的是提供一种采样保持电路，本发明的采样保持电路提高了采样场效应管的线性度，降低了其等效输出阻抗，保证了采样速度及采样输出的精度。
为实现上述目的，本发明提供一种采样保持电路，包括采样场效应管及保持电容，外部信号输入所述采样场效应管的源极，所述采样场效应管的栅极与外部电源连接，其漏极与保持电容的一端连接，并输出采样后的信号，所述保持电容的另一端接地；其中，还包括补偿电压产生子电路、加法子电路及栅压自举子电路，所述补偿电压产生子电路产生一个固定的电压输入至所述加法子电路，外部信号输入所述加法子电路，且所述加法子电路将所述补偿电压产生子电路输出的固定电压及外部信号的电压相加并输出一叠加后的电压至所述栅压自举子电路，所述栅压自举子电路分别与所述加法子电路的输出端、采样场效应管的栅极及外部电源连接，以使得所述栅压自举子电路输出的电压加载至所述采样场效应管的栅极。
较佳地，所述采样保持电路还包括时钟产生子电路，所述时钟产生子电路与所述栅压自举子电路连接，所述时钟产生子电路输出时钟脉冲控制所述栅压自举子电路的工作时序。
较佳地，所述时钟产生子电路具有第一时钟输出端与第二时钟输出端，所述第一时钟输出端与第二时钟输出端输出互补的时钟脉冲。
较佳地，所述加法子电路包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻及放大器，所述第一电阻的一端与所述补偿电压产生子电路连接，另一端与所述放大器的正向输入端连接，外部信号输入所述第二电阻的一端，所述第二电阻的另一端与所述放大器的正向输入端连接，所述第三电阻的一端与所述放大器的正向输入端连接，另一端接地，所述第四电阻的一端与所述放大器的反向输入端连接，另一端接地，所述第五电阻的一端与所述放大器的反向输入端连接，另一端与所述放大器的输出端连接。
较佳地，所述第一电阻、第二电阻及第五电阻具有相同的阻值，且所述第五电阻、第四电阻并联后的电阻值与所述第一电阻、第二电阻及第三电阻并联后的电阻值相等。
较佳地，所述栅压自举子电路包括第一开关、第二开关、第三开关、第四开关、第五开关及第一电容，所述第一开关一端与所述放大器的输出端连接，另一端与所述第一电容的一端连接，所述第二开关一端与所述第一电容的一端连接，另一端接地，所述第一电容的另一端与所述第三开关及第四开关的一端连接，所述第三开关的另一端与外部电源连接，所述第四开关的另一端与所述采样场效应管的栅极连接，所述第五开关的一端与所述采样场效应管的栅极连接，另一端接地。
较佳地，所述第二开关、第三开关及第五开关的控制端均与所述第一时钟输出端连接，所述第一开关及第四开关的控制端均与所述第二时钟输出端连接，且各个所述开关均在其控制端的时钟脉冲为高电平时闭合。
与现有技术相比，本发明的采样保持电路还包括补偿电压产生子电路、加法子电路及栅压自举子电路，所述加法子电路将所述补偿电压产生子电路输出的固定电压及外部信号的电压相加并输出一叠加后的电压至所述栅压自举子电路，所述栅压自举子电路分别与所述加法子电路的输出端、采样场效应管的栅极及外部电源连接，以使得所述栅压自举子电路输出的电压加载至所述采样场效应管的栅极，另外所述栅压自举子电路的输入电压为固定电压与外部信号电压的叠加，从而所述栅压自举子电路输出的电压加载至所述采样场效应管的栅极后，可以抵消掉外部信号的电压变化对所述采样场效应管的影响，保证了所述采样场效应管的栅源电压固定，提高了采样场效应管的线性度，降低了其等效输出阻抗，保证了采样速度及采样输出的精度。
通过以下的描述并结合附图，本发明将变得更加清晰，这些附图用于解释本发明。
附图说明
图1为本发明采样保持电路的结构图。
具体实施方式
现在参考附图描述本发明的实施例，附图中类似的元件标号代表类似的元件。如上所述，本发明提供了一种采样保持电路，本发明的采样保持电路提高了采样场效应管的线性度，降低了其等效输出阻抗，保证了采样速度及采样输出的精度。
请参考图1，图1为本发明采样保持电路的结构图。如图所示，本发明的采样保持电路包括采样场效应管MS及保持电容CS、补偿电压产生子电路、加法子电路及栅压自举子电路；外部信号VIN输入所述采样场效应管MS的源极，所述采样场效应管MS的漏极与采样电容CS的一端连接并形成所述采样保持电路的输出端，所述采样场效应管MS的栅极与所述栅压自举子电路连接，所述保持电容CS的另一端接地，从而所述采样场效应管MS对输入的外部信号VIN进行采样，并输出采样后获得的信号VOUT，所述保持电容CS将所述采样场效应管MS采样后获得的信号VOUT保持，以便于传输至后续电路进行进一步的处理；所述补偿电压产生子电路产生一个固定的电压VC输入至所述加法子电路，且所述补偿电压产生子电路可为任意一种可输出稳定的固定电压的电源电路或等效电路，其输出的电压VC的大小可按电路实际使用的需要而设定；外部信号VIN输入所述加法子电路，且所述加法子电路将所述补偿电压产生电路输出的电压VC及外部信号VIN的电压相加并输出一叠加后的电压至所述栅压自举子电路；所述栅压自举子电路分别与所述加法子电路的输出端、采样场效应管MS的栅极及外部电源VDD连接，以使得所述栅压自举子电路输出的电压加载至所述采样场效应管的栅极；由于所述栅压自举子电路的输入电压为固定电压VC与外部信号VIN电压的叠加，从而所述栅压自举子电路输出的电压加载至所述采样场效应管MS的栅极，可是抵消掉外部信号VIN的电压变化对所述采样场效应管MS的影响，保证了所述采样场效应管MS的栅源电压固定，提高了采样场效应管MS的线性度及采样的精度。在本发明的优选实施方式中，所述开关采样电路还包括时钟产生子电路，所述时钟产生子电路与所述栅压自举子电路连接，所述时钟产生子电路输出时钟脉冲控制所述栅压自举子电路的工作时序。
具体地，请再结合参考图1。所述时钟产生子电路具有第一时钟输出端Φ1与第二时钟输出端Φ2，所述第一时钟输出端Φ1与第二时钟输出端Φ2输出互补的时钟脉冲，即当所述第一时钟输出端Φ1输出的时钟脉冲为高电平时，所述第二时钟输出端Φ2输出的时钟脉冲为低电平，反之亦然。所述加法子电路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5及放大器OP；所述第一电阻R1的一端与所述补偿电压产生子电路连接，另一端与所述放大器OP的正向输入端连接，使得所述补偿电压产生子电路输出的固定电压VC通过所述第一电阻R1输入至所述放大顺器OP的正向输入端；外部信号VIN输入所述第二电阻R2的一端，所述第二电阻R2的另一端与所述放大器OP的正向输入端连接，从而外部信号VIN的电压通过所述第二电阻R2输入所述放器OP的正向输入端；所述第三电阻R3一端与所述放大器OP的正向输入端连接，另一端接地；所述第四电阻R4的一端与所述放大器OP的反向输入端连接，另一端接地；所述第五电阻R5一端与所述放大器OP的反向输入端连接，另一端与所述放大器OP的输出端连接，从而所述第五电阻R5构成所述放大器OP的反馈电阻；在本发明的优选实施方式中，所述第一电阻R1、第二电阻R2及第五电阻R5具有相同的阻值，且所述第五电阻R5、第四电阻R4并联后的电阻值与第一电阻R1、第二电阻R2及第三电阻R3并联后的电阻值相等，从而使得所述放大器OP的输出电压Vn1为：
Vn1=VC+VIN （2）
即为所述外部信号VIN的电压及固定电压VC的叠加。所述栅压自举子电路包括第一开关K1、第二开关K2、第三开关K3、第四开关K4、第五开关K5及第一电容C1；所述第一开关K1一端与所述放大器OP的输出端连接，另一端与所述第一电容C1的一端连接，所述第二开关K2一端与所述第一电容C1的一端连接，另一端接地，所述第一电容C1的另一端与所述第三开关K3及第四开关K4的一端连接，所述第三开关K3的另一端与外部电源VDD连接，所述第四开关K4的另一端与所述采样场效应管MS的栅极连接，所述第五开关M5的一端与所述采样场效应管MS的栅极连接，另一端接地；使得所述采样场效应管MS的栅极通过所述第三开关K3及第四开关K4与外部电源VDD连接；所述第二开关K2、第三开关K3及第五开关K5的控制端均与所述第一时钟输出端Φ1连接，所述第一开关K1及第四开关K4的控制端均与所述第二时钟输出端Φ2连接，且各个所述开关均在其控制端的时钟脉冲为高电平时闭合；从而通过所述第一时钟输出端Φ1及第二时钟输出端Φ2控制各个所述开关的闭合与断开时间，以控制加载至所述采样场效应管MS栅极上电压的时间。
下面结合图1技术本发明采样保持电路的工作过程：
在保持阶段：第一时钟输出端Ф1输出的时钟脉冲为高电平，且第二时钟输出端Ф2输出的时钟脉冲为低电平时，此时所述第一时钟输出端Ф1输出的时钟脉冲控制的第二开关K2、第三开关K3、第五开关K5闭合，第二时钟输出端Ф2输出的时钟脉冲控制的第一开关K1、第四开关K4断开，采样场效应管MS的栅极接地，即采样场效应管MS截止，且节点n2接地，节点n3连接外部电源VDD，此时第一电容C1右极板的电压为VDD，其左极板的电压为0，即电容左右极板电压差为-VDD。
在采样阶段：第一时钟输出端Ф1输出的时钟脉冲为低电平，且第二时钟输出端Ф2输出的时钟脉冲为高电平，此时所述第一时钟输出端Ф1输出的时钟脉冲控制的第二开关K2、第三开关K3、第五开关K5断开，第二时钟输出端Ф2输出的时钟脉冲控制的第一开关K1、第四开关K4闭合，此时节点n1、n2通过导通的第一开关K1连接，电压相等且为（2）式所示电压，即节点n2电压也为VC+VIN，节点n3通过导通的第四开关K4与采样场效应管MS的栅极连接，此时采样场效应管MS的栅极电压即为节点n3的电压。当电路由保持时刻切换至采样时刻时，第一电容C1左极板电压由0变为VC+VIN，因为电容左右极板的电压差不能突变，所以第一电容C1右极板电压由VC+VIN变为VC+VIN+VDD，即此时的采样场效应管MS栅极的电压，因为采样场效应管MS的源极电压为输入信号VIN的电压，故在采样时刻采样场效应管MS的栅源电压VGS=VDD+VC，代入（1）式，则
（3）式中，k为与工艺相关的常数，(W/L)MS为采样场效应管MS的宽长比，VTH为采样场效应管MS的阈值电压，上述各参数在同一批次的工艺中，参数值变化很小，而VDD，电压VC又为相对恒定的值，因此采样场效应管MS的等效阻抗为恒值，消除了外部信号VIN电压变化对所述采样场效应管MS阻抗的影响，提高了采样场效应管MS的线性度；同时，补偿电压产生子电路输出的固定电压VC可以根据电路需要选择较大的值，以保证VDD+VC-VTH尽可能大，以减小等效阻抗的值，提高采样速度。
以上结合最佳实施例对本发明进行了描述，但本发明并不局限于以上揭示的实施例，而应当涵盖各种根据本发明的本质进行的修改、等效组合。

Claims (7)

1.一种采样保持电路，包括采样场效应管及保持电容，外部信号输入所述采样场效应管的源极，所述采样场效应管的栅极与外部电源连接，其漏极与保持电容的一端连接，并输出采样后的信号，所述保持电容的另一端接地；其特征在于，还包括补偿电压产生子电路、加法子电路及栅压自举子电路，所述补偿电压产生子电路产生一个固定的电压输入至所述加法子电路，外部信号输入所述加法子电路，且所述加法子电路将所述补偿电压产生子电路输出的固定电压及外部信号的电压相加并输出一叠加后的电压至所述栅压自举子电路，所述栅压自举子电路分别与所述加法子电路的输出端、采样场效应管的栅极及外部电源连接，以使得所述栅压自举子电路输出的电压加载至所述采样场效应管的栅极。
2.如权利要求1所述的采样保持电路，其特征在于，还包括时钟产生子电路，所述时钟产生子电路与所述栅压自举子电路连接，所述时钟产生子电路输出时钟脉冲控制所述栅压自举子电路的工作时序。
3.如权利要求2所述的采样保持电路，其特征在于，所述时钟产生子电路具有第一时钟输出端与第二时钟输出端，所述第一时钟输出端与第二时钟输出端输出互补的时钟脉冲。
4.如权利要求3所述的采样保持电路，其特征在于，所述加法子电路包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻及放大器，所述第一电阻的一端与所述补偿电压产生子电路连接，另一端与所述放大器的正向输入端连接，外部信号输入所述第二电阻的一端，所述第二电阻的另一端与所述放大器的正向输入端连接，所述第三电阻的一端与所述放大器的正向输入端连接，另一端接地，所述第四电阻的一端与所述放大器的反向输入端连接，另一端接地，所述第五电阻的一端与所述放大器的反向输入端连接，另一端与所述放大器的输出端连接。
5.如权利要求4所述的采样保持电路，其特征在于，所述第一电阻、第二电阻及第五电阻具有相同的阻值，且所述第五电阻与所述第四电阻并联后的电阻值同所述第一电阻、所述第二电阻及所述第三电阻这三个电阻并联后的电阻值相等。
6.如权利要求5所述的采样保持电路，其特征在于，所述栅压自举子电路包括第一开关、第二开关、第三开关、第四开关、第五开关及第一电容，所述第一开关一端与所述放大器的输出端连接，另一端与所述第一电容的一端连接，所述第二开关一端与所述第一电容的一端连接，另一端接地，所述第一电容的另一端与所述第三开关及第四开关的一端连接，所述第三开关的另一端与外部电源连接，所述第四开关的另一端与所述采样场效应管的栅极连接，所述第五开关的一端与所述采样场效应管的栅极连接，另一端接地。
7.如权利要求6所述的采样保持电路，其特征在于，所述第二开关、第三开关及第五开关的控制端均与所述第一时钟输出端连接，所述第一开关及第四开关的控制端均与所述第二时钟输出端连接，且各个所述开关均在其控制端的时钟脉冲为高电平时闭合。
CN201410019131.4A 2014-01-16 2014-01-16 采样保持电路 Active CN103762985B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410019131.4A CN103762985B (zh) 2014-01-16 2014-01-16 采样保持电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410019131.4A CN103762985B (zh) 2014-01-16 2014-01-16 采样保持电路

Publications (2)

Publication Number Publication Date
CN103762985A CN103762985A (zh) 2014-04-30
CN103762985B true CN103762985B (zh) 2017-04-12

Family

ID=50530163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410019131.4A Active CN103762985B (zh) 2014-01-16 2014-01-16 采样保持电路

Country Status (1)

Country Link
CN (1) CN103762985B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104092964B (zh) * 2014-07-30 2018-02-16 昆山锐芯微电子有限公司 相关双采样电路及控制方法、图像传感器系统及控制方法
CN104485963B (zh) * 2014-12-09 2017-09-26 中国航空工业集团公司第六三一研究所 应用于温度检测及运算的cmos开关电容采样保持电路
CN104888346B (zh) * 2014-12-21 2020-10-13 徐志强 对昏迷大脑进行神经刺激的方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101645710A (zh) * 2009-09-03 2010-02-10 复旦大学 一种低电源电压流水线型折叠内插模数转换器
CN103036569A (zh) * 2012-11-28 2013-04-10 四川和芯微电子股份有限公司 采样保持电路
CN203027252U (zh) * 2012-11-28 2013-06-26 四川和芯微电子股份有限公司 采样保持电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002052574A1 (en) * 2000-12-22 2002-07-04 Koninklijke Philips Electronics N.V. Low voltage sample and hold circuit with voltage range compression and expansion

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101645710A (zh) * 2009-09-03 2010-02-10 复旦大学 一种低电源电压流水线型折叠内插模数转换器
CN103036569A (zh) * 2012-11-28 2013-04-10 四川和芯微电子股份有限公司 采样保持电路
CN203027252U (zh) * 2012-11-28 2013-06-26 四川和芯微电子股份有限公司 采样保持电路

Also Published As

Publication number Publication date
CN103762985A (zh) 2014-04-30

Similar Documents

Publication Publication Date Title
CN107819468B (zh) 自举开关电路
Brooks et al. A zero-crossing-based 8-bit 200 MS/s pipelined ADC
CN106598370B (zh) 触摸检测电路及其触控装置
CN101562453B (zh) 一种模拟采样开关及模数转换器
CN104113316B (zh) 一种cmos 栅压自举开关电路
CN102882526A (zh) Adc采样电路
CN108322199B (zh) 一种动态比较方法
CN104321968B (zh) Cmos晶体管的线性化方法
CN103762985B (zh) 采样保持电路
CN108777579A (zh) 栅压自举开关
CN110690884A (zh) 一种采用cmos传输门的栅压自举开关电路
CN203747798U (zh) 采样开关电路
US9397682B2 (en) Reference buffer with wide trim range
CN111384951A (zh) 自举采样开关电路、采样保持电路及模数转换器
CN103607204B (zh) 一种高精度数字化的时域比较器
US8471630B2 (en) Fast settling reference voltage buffer and method thereof
CN108712800B (zh) N位数字校准误差放大电路、led驱动电路及其误差放大失调电压补偿方法
TWI488023B (zh) 電流電壓轉換器及其電子裝置
CN104113709A (zh) 相关双采样电路和可变增益放大器一体化电路
Lillebrekke et al. Bootstrapped switch in low-voltage digital 90nm CMOS technology
US10916321B2 (en) Circuit with capacitors and corresponding method
CN101710827A (zh) 一种用于流水线模数转换器的动态偏置产生电路
CN107800435B (zh) 一种电容阵列寄生效应的补偿电路和抵消方法
CN108702135A (zh) 放大器装置和开关电容积分器
US20200212857A1 (en) Methods and apparatus for an operational amplifier with a variable gain-bandwidth product

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant