CN101662283A - 用作逐次逼近模数转换器和数模转换器的两用比较器/运算放大器 - Google Patents

Abstract

一个可重置电路充当一个模数转换器(ADC)和一个数模转换器(DAC)。一个二进制加权的电容器阵列存储一个模拟输入。开关将阵列上的不同电容器连接到固定电压，这使得与一个端口电容器进行电荷共享。对电容器的每个不同组合，端口电容器的电压是通过一个可重置比较器阶段进行比较。分析比较结果以确定最接近模拟输入的数字值。在DAC模式，根据一个输入数字值来切换阵列电容器。被切换的电容器连接到一个电荷共享线，以产生一个模拟电压，其被施加到可重置比较器阶段。一个差分放大器产生一个被缓冲的模拟电压，其被反馈回可重置比较器阶段的另一个输入，用于单位增益。可重置比较器阶段的增益根据ADC和DAC模式进行调整。

Description

用作逐次逼近模数转换器和数模转换器的两用比较器/运算放大器

技术领域

[0001]本发明涉及数据转换系统，特别涉及模数和数模转换器。

发明背景

[0002]大型系统芯片如系统级芯片(SoC)通常包括模拟和数字电路。信号可以从数字域到模拟域，反之亦然。模拟信号可以通过诸如数字信号处理器(DSP)被转换成数字以进行复杂处理，而结果又可以从数字信号被转换成模拟信号。一些系统芯片可被配置以适合一些应用，而这些应用对模数转换可能有不同的要求。但是，对这些不同应用期望能够使用相同的模数转换器电路。

[0003]许多类型的模数转换器(ADC)已被广泛应用。闪存ADC比较模拟信号电压和多个瞬间电压电平以产生一个多字节数字式字(digitalword)，其表示模拟电压。逐次逼近ADC使用一系列阶段(stage)而将模拟信号转换成数字比特。每个阶段比较一个模拟电压和一个基准电压，从而产生一个数字比特。在分级比较ADC(sub-ranging ADC)里，每个阶段比较一个模拟电压和几个电压电平，从而每个阶段产生几个比特。在管线内随后的阶段比管线内的较早的阶段能够产生较低的有效数字比特。

[0004]演算、循环或再循环ADC使用一个环路来转换模拟电压。模拟电压被采样并被比较，而产生一个最高有效数字比特。然后，这个数字比特被转换回模拟格式，并被模拟电压减去而产生一个残余电压(residuevoltage)。接着，残余电压乘以2并被循环回比较器而产生下一个数字比特。从而，数字比特是在同一比较器阶段的多个循环上产生。

[0005]图1显示一个逐次逼近型ADC。逐次逼近寄存器SAR 302接收一个时钟CLK，并包含一个寄存器值，其会改变而逐渐逼近模拟输入电压VIN。例如，当与0.312伏特的VIN进行比较时，SAR 302里的值先可能是0.5，接着是0.25，接着是0.375，接着是0.312，接着是0.281，接着是0.296，接着是0.304，接着是0.308，接着是0.31，接着是0.311，最后是0.312。SAR 302输出当前的寄存器值到数模转换器(DAC)300，其接收一个基准电压VREF，并将此寄存器值转换成一个模拟电压VA。

[0006]这个输入模拟电压VIN被施加到采样保持(sample-and-hold)电路304，其采样并保持VIN的值。例如，一个电容器可以通过VIN进行充电，然后，该电容器和VIN隔离以保持模拟电压。从采样保持电路304采样的输入电压被施加到比较器306的反相输入端(inverting input)。被转换的模拟电压VA被施加到比较器306的非反相输入端。

[0007]比较器306比较被转换的模拟电压VA和被采样的输入电压，当被转换的模拟电压VA高于被采样的VIN时产生一个高输出，SAR 302上的寄存器值就非常高。SAR 302的寄存器值然后可被降低。

[0008]当被转换的模拟电压VA低于被采样的输入电压时，比较器306产生一个低输出到SAR 302。SAR 302的寄存器值就非常低。SAR 302的寄存器值然后在下一个循环里被提高。

[0009]SAR 302的寄存器值是一个N比特的二进制值，有D(N-1)是最高有效比特(MSB)，以及D0是最小有效比特(LSB)。SAR 302可以首先设置MSB D(N-1)，然后比较被转换的模拟电压VA和输入电压VIN，然后基于比较结果来调整MSB和/或设置下一个MSB D(N-2)。设置和比较循环不断重复，直到在N个循环之后LSB被设置。在最后一个循环之后，循环结束EOC信号被激活以宣告结束。一个状态机或其它控制器可以与SAR 302一起使用或包括在SAR 302内以控制次序。

[0010]由于ADC可以是相当大的电路，期望能将ADC用在许多应用里。也期望使用一些ADC电路在相反方向上做转换，如DAC。期望能有一个两用电路，既可以用作ADC又可以用作DAC。用于ADC和DAC的电路元件是令人期待的。也期望有一个比较器阶段，其既可以被设置用于ADC，也可以被重构而用于DAC。

附图说明

[0011]图1显示一个逐次逼近寄存器ADC；

[0012]图2显示一个可用于ADC和DAC的可重置比较器阶段；

[0013]图3显示一个两用ADC/DAC；

[0014]图4是一个在ADC模式里运行的可重置比较器阶段的示意图；

[0015]图5是一个在DAC模式里运行的可重置比较器阶段的示意图。

发明详述

[0016]本发明涉及组合ADC/DAC的改进。以下描述使本领域技术人员能够制作并使用在具体应用及其要求的上下文里所提供的本发明。对优选实施例的各种改进，对本领域技术人员来说是显而易见的，在此所定义的一般原理也适用于其它实施例。所以，本发明并不受限于在此所示和所述的特定实施例，而是属于与在此披露的原理和新颖特征一致的最大范围内。

[0017]发明人已经认识到，在SAR DAC里的比较器阶段可以被重新设置用于电荷按比例缩放(charge-scaling)DAC。在SAR ADC里使用的电容器可以再用于DAC，一个可重置(re-configurable)比较器阶段既可以用于ADC又可用于DAC。可重置阶段可以有一个放大器，其充当ADC模式里的一个比较器，并在DAC模式里充当一个稳定的单位增益(unity-gain)运算放大器。

[0018]图2显示一个可以用于ADC和DAC的可重置比较器阶段。一个输入电压V+、V-是由一个电容器阵列产生的，其可以在转换过程期间依次序切换。可重置比较器阶段200有差分前置放大器330，其接收一个差分输入，要么是当开关250闭合时ADC模式里的V+、V-，要么是当开关250断开时而开关252闭合时DAC模式里的V+、DAC_OUT。

[0019]差分前置放大器330将在其输入上的电压差放大，产生一个差分输出。在ADC模式期间差分输出经由开关342、344被施加到差分锁存器332，其锁存该电压差并产生一个比较输出COMP_OUT。该比较输出显示什么时候V+高于V-。控制逻辑可以切换不同的电容器以产生V+、V-，允许可重置比较器阶段确定哪一个电容器尺寸产生的电压高于和低于一个采样模拟输入电压，然后基于这些比较结果而产生一个数字值。

[0020]在DAC模式期间，来自差分前置放大器330的差分输出也经由开关346、348被施加到差分放大器334，其放大该电压差，并产生一个模拟电压DAC_OUT。DAC输出是由电容器阵列连接到V+输入线的电容器上的电压和。一个数字值可以控制电容器阵列里的开关，以连接其中一些电容器而不是其它电容器。存储在被连接的电容器上的电荷表示该数字值。这些电荷被转换成电压，其被放大并由差分放大器334输出，差分放大器334充当一个单位增益运算放大器(op amp)。DAC输出经由开关252被反馈回到差分前置放大器330的反相输入。DAC输出由可重置比较器阶段200进行调整，直到其与V+输入匹配。

[0021]图3显示一个两用ADC/DAC。可重置比较器阶段200在图2内有说明，开关250闭合时为ADC模式，开关252闭合时为DAC模式。可重置比较器阶段200在ADC模式里运行作为一个差分比较器，在DAC模式里作为一个单位增益反馈运算放大器。

[0022]电容器238-230的尺寸以二倍权数递增，如C，2C，4C，8C，16C，32C，...，1KC，2KC，4KC，16KC，32KC。这种二进制加权的电容器230-238阵列和端口电容器239(terminal capacitor)通过开关210-219进行切换。每个电容器是由一个数字值的二进制比特来控制，如在寄存器或逐次逼近寄存器(SAR)里的一个数字值。这个二进制比特可以与来自诸如控制逻辑204或一个时序器或多相位非重叠时钟的其它控制或时序信息合并。例如，32比特二进制值10...010使开关210连接32K电容器230到VREF，使开关212连接16K电容器232到地面，...，使开关214连接4C电容器234到地面，使开关216连接2C电容器236到VREF，以及使开关218连接1C电容器284到地面。

[0023]二进制加权的电容器230-238和端口电容器239由开关210-219切换以将每个连接到地面、基准电压VREF、或通过开关284和电阻器280连接到输入电压VIN+。二进制加权的电容器230-238和端口电容器239的另一个平板连接到电荷共享线V+，其被施加到可重置比较器阶段200的非反相(+)输入。由于开关210-218将电容器230-238连接到不同的电压VREF、VIN+、和地面，电荷从电容器230-238从电荷共享线V+被移动到电容器239。端口电容器239有一个电容值C，其与在二进制加权电容器230-238里的最小1C电容器238的电容值相同。

[0024]在电荷共享线V+上的电压是这些电压和电容值的函数。电荷被保存在电荷共享线V+上，因此变化的电压使电荷从一个电容器移动到另一个电容器。例如，当所有电容器被切换到地面时，仅有2C电容器236被切换到VREF，在电荷共享线V+上的电压是VREF*(2C/Ctotal)，其中Ctotal是电容器230-238的总和。

[0025]通常，V+＝(VREF/2)*sum(bi/Ci)，其中bi是二进制比特，要么是1要么是0，其控制电容器i切换到VREF的开关，而Ci是电容器比率i的二进制权数，如1，2，4，8，...16K，32K。也可以有其它等式适用于其它切换方法或电路配置，这取决于所使用的电荷共享方法。

[0026]同样，电容器228-220的尺寸以二进制权数递增，如C，2C，4C，8C，16C，32C，...，1KC，2KC，4KC，16KC，32KC。电容器220-228和端口电容器229由开关240-249进行切换。每个电容器是由一个数字值的二进制比特来控制，如在寄存器或逐次逼近寄存器(SAR)里的数字值。该二进制比特可以与来自诸如控制逻辑204或一个时序器或多相位非重叠时钟的其它控制或时序信息合并。

[0027]二进制加权电容器230-238和端口电容器239由开关240-249切换而将每个电容器连接到地面、基准电压VREF、或经过开关286和电阻器282连接到输入电压VIN-。二进制加权电容器230-238和端口电容器239的另一个平板连接到电荷共享线V-，在ADC模式里，其由开关250被施加到可重置比较器阶段200的反相输入(-)。由于开关240-248连接电容器220-228到不同的电压VREF、VIN-和地面，电荷经由第二电荷共享线V-从电容器220-228移动到端口电容器229。端口电容器229有一个电容值C，其与在二进制加权电容器220-228里的最小1C电容器228的电容值相同。

[0028]在第二电荷共享线V-上的电压是这些电压和电容值的函数。电荷被保存在电荷共享线V-上，因此变化的电压使电荷从一个电容器移动到另一个电容器。

[0029]在DAC模式期间，开关284、286、250是断开的。第二电荷共享线V-与可重置比较器阶段200断开，所以二进制加权电容器220-228和端口电容器229不用于DAC模式。相反，来自可重置比较器阶段200的DAC输出DAC_OUT经由开关252被反馈回到可重置比较器阶段200的反相输入以提供单位增益反馈。可重置比较器阶段200调整DAC_OUT，直到DAC_OUT与电压V+相同。然后，DAC_OUT可以被输出作为模拟电压，其由二进制比特表示，被施加到开关210-218以选择哪一个二进制加权电容器230-238是由VREF驱动，并与端口电容器239共享电荷以产生V+。

[0030]在ADC模式期间控制逻辑204检查可重置比较器阶段200的比较输出COMP_OUT，因为二进制加权电容器220-228和230-238的不同电容器被切换到不同电压VIN+、VIN-、VREF和地面。当电容器正在进行切换而可重置比较器阶段200正在比较电压时，控制逻辑204输出一个BUSY(忙)信号。一旦测试了所有的二进制比特，并且得到了最接近匹配模拟输入VIN+、VIN-的最终数字值，BUSY熄灭，并可能输出一个成功的输出代码。也可能输出一个故障代码或其它诊断代码。针对不同的应用，对控制逻辑204可以调整或设置有效比特的数目或二进制值的尺寸。需要更多有效比特的应用可能要求控制逻辑204花费更多时间去测试二进制比特对照输入模拟电压。

[0031]接地的两个开关(图中未显示)可被用来驱动V+、V-到地面或任何其它基准电压。在V+、V-之间可以添加另一个开关(图中未显示)以均衡V+、V-。

[0032]单个放大器被连接到电荷共享线V+、V-优于有两个或多个单独的放大器，因为在电荷共享线V+、V-上的负载被减少了。当电荷共享线上的放大器负载电容很小时，电荷共享会较少失真和有更好的转换准确度。

[0033]图4是在ADC模式上运行的一个可重置比较器阶段的示意图。电源26供应电流给p-通道差分晶体管22、24的源极，其分别接收V+、V-。V+、V-是电容器阵列里的电荷共享线，其接收进行比较的基准电压和模拟输入电压。

[0034]在ADC模式里，开关28、30闭合，从差分晶体管22吸入电流经由吸入电阻器32，从差分晶体管24吸入电流经由吸入电阻器34。吸入电阻器32、34提高了图2中差分前置放大器330的增益，其包括差分晶体管22、24。

[0035]开关58、60对应图2的开关342、344，并且图4的右边对应图2的差分锁存器332。差分锁存器包括交叉耦合(cross-coupled)n-通道晶体管66、68，其将栅极和漏极交叉耦合。电流源48提供一个锁存电流到p-通道触发晶体管62、64的源极，在ADC模式上当开关60、58闭合时，p-通道触发晶体管62、64的栅极由差分前置放大器阶段上的差分晶体管22、24驱动。

[0036]在切换电容器阵列内建立的电压差V+、V-是由差分晶体管22、24放大，并驱动一个放大的电压差到p-通道触发晶体管62、64的栅极，其导致一个不平衡的电流到交叉耦合n-通道晶体管66、68。由于在交叉耦合n-通道晶体管66、68的交叉耦合连接上的正向反馈，这种电流不平衡触发交叉耦合n-通道晶体管66、68的双稳态锁存器。一个高电流或者一个低电流被锁存到交叉耦合n-通道晶体管66、68内。

[0037]交叉耦合n-通道晶体管66的漏极被连接到n-通道晶体管74的漏极和栅极，其有助于保障并保持被锁存的状态。n-通道晶体管74的栅极电压被镜像到n-通道晶体管46的栅极，n-通道晶体管46从串联的p-通道源晶体管(source transistor)40、p-通道级联晶体管(cascode transistor)42和n-通道级联晶体管44吸入一个电流。偏压BIASP是在级联晶体管42、44的漏极之间的节点产生，并被施加到p-通道源晶体管40的栅极，也被施加到p-通道源晶体管50在输出脚。

[0038]相反状态被锁存到交叉耦合n-通道晶体管68的漏极，其被连接到n-通道晶体管76的漏极和栅极，其有助于保障并保持相反的被锁存状态。n-通道晶体管76的栅极被镜像到n-通道晶体管56的栅极，其从p-通道源晶体管50、p-通道级联晶体管52、和n-通道级联晶体管54串联输出脚吸入一个电流。

[0039]p-通道级联晶体管42、52的栅极是由级联偏压CASCP驱动，而n-通道级联晶体管44、54的栅极是由级联偏压CASCN驱动。CASCP和CASCN可以是由一个偏压电路(图中未显示)产生，如一个使用晶体管、电阻器或各种组合的分压器。

[0040]级联晶体管52、54的漏极驱动比较器输出COMP_OUT，其显示何时V+会高于V-。通过切换不同的电容器，有模拟输入电压VIN+、VIN-和接地以及基准电压VREF，并比较V+、V-，控制逻辑能够确定最接近表示模拟输入电压的数字值。当接收到一个单端模拟输入时，VIN+、VIN-的其中一个可以是模拟输入电压，而另一个可以是基准电压。当一个差分模拟电压将被数字化时，VIN+、VIN-可以被连接到模拟输入。

[0041]图5是在DAC模式上运行的可重置比较器阶段的示意图。在前置放大器阶段，电流源26供应一个电流到p-通道差分晶体管22、24的源极，p-通道差分晶体管22、24分别接收V+、V-。V+是电容器阵列里的电荷共享线，基于在寄存器如逐次逼近寄存器(SAR)上的一个数字值，电容器阵列会切换电容器。V-通过图2的开关252被连接到DAC输出，以提供单位增益反馈。SAR的数字值驱动开关到电容器阵列里的二进制加权电容器，使电荷共享，这会调整V+的电压。电压V+被感应并被缓冲以产生DAC_OUT，其是一个表示数字值的模拟电压，该数字值选择电容器连接到V+。

[0042]在DAC模式里，开关28、30保持断开以将差分晶体管22、24与吸入电阻器32、34断开。通过在DAC模式期间断开吸入电阻器32、34可以达到一个更快速的反应时间和更高的增益。在DAC模式里，p-通道差分晶体管22、24和电流源26充当一个差分输入阶段而不是一个前置放大器。p-通道差分晶体管22、24之间的电流差通过开关120、110被馈给到一个折叠级联放大器阶段，其也充当输出缓冲器阶段。当DAC_OUT输出被反馈回到V-输入时，此电路运行作为一个有单位增益和稳定性的高性能运算放大器。

[0043]开关120、110对应图2的开关346、348，而图5的右边对应图2的差分放大器。偏压接脚包括在电源和接地之间串联的p-通道偏压晶体管112、p-通道级联晶体管114、n-通道级联晶体管116、和n-通道偏压晶体管118。

[0044]主接脚包括在电源和接地之间串联的p-通道偏压晶体管122、p-通道级联晶体管124、p-通道补偿晶体管126、n-通道补偿晶体管128、n-通道级联晶体管132、和n-通道偏压晶体管134。输出接脚包括在电源和接地之间串联的p-通道输出晶体管130和n-通道输出晶体管140，它们的漏极驱动DAC输出DAC_OUT。

[0045]通过p-通道差分晶体管22转换的电流经由开关120被输送到在主接脚上的n-通道级联晶体管132的源极，其充当一个级联或源输出(source-follower)放大器晶体管。通过p-通道差分晶体管24转换的电流经由开关110被输送到在偏压接脚上的n-通道级联晶体管116的源极，其也充当在偏压接脚上的一个级联或源输出放大器晶体管。电流差通过偏压和主接脚被放大以驱动输出接脚。

[0046]补偿电容器142被连接在输出接脚和主接脚之间。补偿电容器142连接在DAC_OUT和p-通道补偿晶体管126和n-通道补偿晶体管128的栅极和漏极之间的高频元件。补偿电容器142提供来自DAC_OUT输出的反馈到主阶段，并提供极点补偿(pole compensation)，其可以通过设置补偿电容器142的电容值而进行调整。电容值可以通过仿真来确定。

[0047]在偏压接脚上的p-通道级联晶体管114和n-通道级联晶体管116的漏极产生偏压电压BIASP，其被施加到p-通道偏压晶体管112、122的栅极。偏压电压BIASN和级联偏压电压CASCN、CASCP可以由一个分压器或其它偏压产生电路产生。

其它实施例

[0048]发明人还有一些其它实施例。例如，放大器、锁存器、前置放大器等的其它实施和电路可以替代。如果VDD很低或主放大器的增益足够应用，可以去除级联结构。具有晶体管130、140、126、128的缓冲器阶段可被去除。任何其它锁存结构可以用于图4的右边。SAR 302的寄存器数值的比特数目可以被调整以获得期望的准确度。例如，当N是16比特，而VREF是2伏特时，LBS表示30微伏特，其是ADC的精度。对不同的精度可以替换不同数目的比特，比特数目可以是固定的或可以是可变的。

[0049]一些实施例可以不使用所有的元件。例如，在一些实施例里可以删除图3的开关284、286。可以使用不同类型的开关，如使用2位开关而不是3位开关。也可以使用复用器作为开关。输入电阻器280、282可以被去除或替换为更复杂的输入滤波器。可以使用多层开关，如2位开关用于开关210-218，然后一个总开关连接VIN+或VREF到这些2位开关。

[0050]虽然已经描述了二进制加权的电容器，但是也可以使用其它加权来替换，如十进制加权的电容器，质数加权(prime-weighted)的电容器、或线性加权(linearly-weighted)的电容器、或八进制加权的电容器。数字值可以是在这些其它数字系统里，如八进制数字而不是二进制数字。

[0051]可以不使用p-通道差分晶体管，电路可以反转或反向，可以使用n-通道差分晶体管来替代，并且其它p-通道晶体管可以调换成n-通道晶体管，供电的路线反向，等等。可以如期望般地调换反相和非反相输入来转换，但不会改变整体功能，从而可以被考虑作为等价物。

[0052]电阻和电容值可以以不同形式变化。可以添加电容器、电阻器和其它滤波元件。开关可以是n-通道晶体管、p-通道晶体管、或具有平行n-通道和p-通道晶体管的传输门(transmission gate)。

[0053]在各个节点上可以添加额外的元件，如电阻器、电容器、电感器、晶体管等，并且也可以出现寄生元件。激活和去能电路可以利用额外的晶体管或以其它方式完成。可以添加传输门晶体管或传输门用于隔离。

[0054]可以添加反向或额外缓冲。在电路仿真或现场测试之后，可以选择晶体管和电容器的最终尺寸。金属掩膜选项或其它可编程元件可被用来选择最终的电容器、电阻器、或晶体管尺寸。

[0055]可以比较基准电压和单个模拟电压，或可以比较差分模拟电压。差分输入电压可以被锁存，然后将被锁存的单端电压与DAC电压进行比较。第一电压可以通过一个电容器进行采样，然后第二电压可以通过相同的电容器进行采样。差分电荷通过放大器反馈被存储在另一个电容器上。另一个比较差分模拟电压的方法是将一个差分放大器放在一个有预定增益的输入上。虽然已经描述了一个运算放大器(op amp)，但也可以使用其它类型的比较器，如非放大的比较缓冲器。

[0056]可以不使用两排二进制加权的电容器阵列，可以仅使用一排用于V+线，连同单个电压，如接地或VREF、或在V-线上的一些电容器。

[0057]虽然已经描述了正向电流，但电流可以是负的或正的，如在一些情况下电子和空穴都可以考虑为载流子。当参照相反极性的载流子时，源电流和吸入电流是可以互换的术语。电流可以相反方向流动。

[0058]一个均衡开关可被添加在V+和V-之间。两个接地开关可被用在可重置比较器阶段200输入的真补(true and complement)输入线上。可以不接地，可以使用一些开关连接到其它固定电压，如VDD或VDD/2。

[0059]电流源26、48可以是p-通道晶体管，其栅极连接到一个固定偏压电压。固定的偏压电压可以被切换到VDD，以将双输入差分放大器下电(power down)。

[0060]电路设计者可以选择电阻器、电容器、晶体管和其它元件，以便有一个产生期望基准电压的比率。虽然已经描述了互补金属氧化物半导体(CMOS)晶体管，其它晶体管技术和变体也可以用来替换，可以使用除硅之外的材料如砷化镓(GaAs)和其它变体。

[0061]本发明的背景部分可能包括有关本发明问题或环境的背景信息，而不仅仅是描述的现有技术。因此，在背景部分里包括的材料不仅仅是申请者所陈述的。

[0062]在此所述的任何方法和过程是机器实施的或计算机实施的，其意在是由机器、计算机、或其它装置执行，而不是意在不需要这些机器协助仅靠人力来执行。产生的有形结果可以包括报告或其它机器产生的展示，显示在在显示器装置如计算机监控器、投影仪装置、音频产生装置和有关媒体装置上，并可以包括也可是机器产生的硬拷贝打印输出。其它机器的计算机控制是另一个有形结果。

[0063]描述的任何优势和好处可能不适用于本发明的所有实施例。在“装置”之前经常有一个或多个词语。先于“装置”的词语是一个容易引述权利要求的标记，其不是意在传达一个结构限制。这种装置-加-功能的权利要求不仅包括在此所述的用来执行该功能及其结构等价物的结构，而且包括同等的结构。例如，尽管钉和螺丝有不同的结构，但它们是同等结构，因为它们都执行固定的功能。信号通常是电信号，但也可能是光信号，如可以附载在纤维光纤上

[0064]为便于描述和说明，前面已经阐述了本发明的实施例。但不是意在排它性的或将本发明限制在此披露的格式内。根据以上教义，可以进行许多修改和变化。本发明的范围不受限于此详细描述，但受限于所附的权利要求。

Claims (20)

1.一个两用模数转换器，包括：

一个电荷共享线；

多个开关，它们由一个数字值控制；

一个有加权电容值的电容器阵列，其中在阵列里的阵列电容器连接到所述电荷共享线和所述多个开关；

一个模拟输入，其有一个模拟输入电压；

一个固定电压；

其中所述数字值控制多个开关以便有选择性地连接阵列电容器到所述模拟输入电压和固定电压；

一个端口电容器，其被连接到所述电荷共享线，其中电荷是在阵列电容器和端口电容器之间共享以产生第一比较电压；

一个可重置比较器阶段，其接收第一比较电压并比较第一比较电压和第二比较器输入以产生一个比较输出并产生一个反馈输出；

一个反馈开关，其在数模转换器(DAC)模式期间连接所述反馈输出到第二比较器输入，并在模数转换器(ADC)期间隔离所述反馈输出和第二比较器输入；

一个ADC开关，其在ADC模式期间连接第二比较器输入到第二比较电压，并在DAC模式期间隔离第二比较器输入和第二比较电压；

控制逻辑，用于在比较运算次序期间调整到多个开关的数字值，并用于在比较运算次序期间检查来自可重置比较器阶段的比较输出以确定一个最终数字值，该最终数字值表示模拟输入电压；

其中在确定表示模拟输入电压的最终数字值时，由电荷共享线上电容器阵列产生的第一比较电压与在ADC模式期间可重置比较器阶段的第二比较电压进行比较以产生比较输出；和

一个数字输入，其接收一个数字输入值，其中控制逻辑施加该数字输入值到多个开关作为在DAC模式期间的数字值，其中可重置比较器阶段在DAC模式期间产生一个由该数字输入值表示的模拟输出；

由此，可重置比较器阶段和电容器阵列是用于模数转换和数模转换。

2.根据权利要求1所述的两用模数转换器，还包括：

一个逐次逼近型寄存器(SAR)，其存储数字值，其中控制逻辑在比较运算次序期间更新SAR里的数字值，并输出SAR的数字值作为在比较运算次序结束时的最终数字值。

3.根据权利要求1所述的两用模数转换器，其中在多个开关里的每个开关包括一个3位开关(3-way switch)，其有选择性地连接其中一个阵列电容器到模拟输入电压、接地电压和基准电压以对应数字值里的比特；其中所述固定电压包括两个固定电压，接地电压和基准电压。

4.根据权利要求1所述的两用模数转换器，其中可重置比较器阶段包括：

一个差分前置放大器，有第一差分输入以及第二差分输入，第一差分输入从电荷共享线接收第一比较电压，第二差分输入接收第二比较器输入，差分前置放大器比较第一比较电压和第二比较器输入上的一个电压，以产生一个中间输出；

一个差分锁存器，其接收一个差分锁存器输入，该差分锁存器有一个由差分锁存器输入触发的双稳态，以存储一个被锁存的数值，该差分锁存器由双稳态产生比较输出；

一个差分放大器，其接收一个差分放大器输入，为响应差分放大器输入，该差分放大器产生反馈输出到反馈开关；

第一中间开关，其在ADC模式期间连接中间输出到差分锁存器输入，并在DAC模式期间隔离中间输出和差分锁存器输入；和

第二中间开关，其在DAC模式期间连接中间输出到差分放大器输入，并在ADC模式期间隔离中间输出和差分放大器输入。

5.根据权利要求4所述的两用模数转换器，其中第一中间开关是一个差分开关对，包括一个真开关(true switch)以及一个补开关(a complementswitch)，真开关转换中间输出里的一个真信号，补开关转换中间输出里的一个补信号；

其中第二中间开关是一个差分开关对，包括一个真开关以及一个补开关，真开关转换中间输出的一个真信号，补开关转换中间输出里的一个补信号。

6.根据权利要求5所述的两用模数转换器，其中差分前置放大器还包括：

第一差分晶体管，其有一个栅极接收第一比较电压；

第二差分晶体管，其有一个栅极接收第二比较器输入；

第一切换电流吸入电阻；

第二切换电流吸入电阻；

第一增益开关，其在ADC模式期间连接第一差分晶体管到第一切换电流吸入电阻抗，并在DAC模式期间隔离第一差分晶体管和第一切换电流吸入电阻；和

第二增益开关，其在ADC模式期间连接第二差分晶体管到第二切换电流吸入电阻抗，并在DAC模式期间隔离第二差分晶体管和第二切换电流吸入电阻；

由此，在ADC模式期间通过连接第一切换电流吸入电阻和第二切换电流吸入电阻而提高增益。

7.根据权利要求6所述的两用模数转换器，其中电容器阵列包括16个阵列电容器，它们有二进制加权的电容值；

其中阵列电容器的电容值是1，2，4，8，16，32，64，128，256，512，1K，2K，4K，8K，16K，以及32K乘以最小电容值，其中K是1024。

8.根据权利要求7所述的两用模数转换器，其中端口电容器有一个电容值，几乎等于在电容器阵列里阵列电容器的一个最小电容值。

9.根据权利要求1所述的两用模数转换器，还包括：

第二电荷共享线，其被连接到ADC开关，并载有第二比较电压；

多个第二开关，其由第二数字值控制；

第二电容阵列，其有加权的电容值，其中在第二阵列里的第二阵列电容器连接到第二电荷共享线到多个第二开关；

第二模拟输入，其有第二模拟输入电压；

其中第二数字值控制多个第二开关以便有选择性地连接第二阵列电容器到第二模拟输入电压和到固定电压；和

第二端口电容器，其被连接到第二电荷共享线，其中电荷是在第二阵列电容器和第二端口电容器之间共享以产生第二比较电压。

10.根据权利要求9所述的两用模数转换器，其中第二模拟输入连接到一个基准电压；

其中模拟输入和第二模拟输入连接到一个差分模拟输入。

11.一个可逆模数转换器，包括：

一个模拟输入；

一个数字输入；

一个电荷共享线；

多个开关，其由数字比特控制，其表示何时连接到模拟输入以及何时连接到一个固定电压；

多个电容器，其有不同的电容值，并且每个电容器有一端连接到电荷共享线，而另一端连接到多个开关里一个开关；

控制逻辑，其在数模转换器(DAC)模式运算时由所述数字输入产生数字比特，并产生一个数字比特序列以促使多个开关调整被施加到多个电容器上的电压，以便改变电荷共享线上的电压，以测试在模数转换器(ADC)模式期间的一个数字值次序，从而确定一个表示模拟输入电压的最终数字值；

一个可重置比较器阶段，包括：

一个差分前置放大器，其有被连接到电荷共享线的第一差分输入和第二差分输入，以产生一个差分中间输出；

第一中间开关，其在ADC模式期间连接差分中间输出到一个差分锁存器输入，并在DAC模式期间隔离差分中间输出和差分锁存器输入；

第二中间开关，其在DAC模式期间连接差分中间输出到一个差分放大器输入，并在ADC模式期间隔离差分中间输出和差分放大器输入；

一个差分锁存器，其从第一中间开关接收差分中间输出，并存储一个由差分中间输出确定的比较值；

其中该比较值被施加到控制逻辑以确定在ADC模式期间的一部分最终数字值；

一个差分放大器，其在DAC模式期间从第二中间开关接收差分中间输出，并缓冲差分中间输出以产生一个DAC输出；和

一个反馈开关，其在DAC模式期间连接DAC输出到第二差分输入，并在ADC模式期间隔离DAC输出和第二差分输入；

其中DAC输出是一个模拟输出电压，其表示DAC模式运算时的数字输入；

由此，多个电容器和可重置比较器阶段可用于模拟转换和数字转换。

12.根据权利要求11所述的可逆模数转换器，其中差分前置放大器包括：

一个电流源，其产生一个源电流；

第一差分晶体管，其有一个栅极接收第一差分输入，其控制传送一部分源电流到差分中间输出的第一差分中间输出节点；

第一电阻器；

第一开关，其在ADC模式期间连接第一电阻器到第一差分中间输出节点，并在DAC模式期间隔离第一差分中间输出节点和第一电阻器；

第二差分晶体管，有一个栅极接收第二差分输入，其控制传送一部分源电流到差分中间输出的第二差分中间输出节点；

第二电阻器，和

第二开关，其在ADC模式期间连接第二电阻器到第二差分中间输出节点，并在DAC模式期间隔离第二差分中间输出节点和第二电阻器；

由此，第一电阻器和第二电阻器在ADC模式期间进行切换以调整差分前置放大器的增益。

13.根据权利要求12所述的可逆模数转换器，还包括：

第二电荷共享线；

第二模拟输入；

多个第二开关，它们由数字比特控制，其表示何时连接到第二模拟输入，以及何时连接到固定电压；

多个第二电容器，它们有不同的电容值，并且每个电容器有一端连接到第二电荷共享线，而另一端连接到多个第二开关里一个第二开关；和

一个ADC开关，其在ADC模式期间连接第二电荷共享线到差分前置放大器的第二差分输入，并在DAC模式期间隔离第二差分输入和差分前置放大器。

14.根据权利要求13所述的可逆模数转换器，其中固定电压是一个基准电压或一个接地电压。

15.根据权利要求12所述的可逆模数转换器，其中差分放大器包括：

第一p-通道偏压晶体管，其有一个栅极接收第一偏压电压；

第一p-通道级联晶体管，其与第一p-通道偏压晶体管串联，其有一个栅极接收第一级联偏压电压和一个漏极产生第一偏压电压；

第一n-通道级联晶体管，与第一p-通道级联晶体管串联，其有一个栅极接收第二级联偏压电压和一个漏极产生第一偏压电压；

第一n-通道偏压晶体管，其有一个栅极接收第二偏压电压，以及有一个漏极被连接到第一n-通道级联晶体管，其中在DAC模式期间漏极经由第二中间开关也被连接到第一差分中间输出节点；

第二p-通道偏压晶体管，其有一个栅极接收第二偏压电压；

第二p-通道级联晶体管，与第二p-通道偏压晶体管串联，起有一个栅极接收第二级联偏压电压和一个漏极被连接到第一输出栅极节点；

一个p-通道补偿晶体管，其有一个栅极和一个被连接到补偿节点的漏极以及一个被连接到第一输出栅极节点的源极；

一个n-通道补偿晶体管，其有一个栅极和一个被连接补偿节点的漏极以及一个被连接到第二输出栅极节点的源极；

第二n-通道级联晶体管，与第二p-通道级联晶体管串联，其有一个栅极接收第二级联偏压电压和一个漏极被连接到第二输出栅极节点；

第二n-通道偏压晶体管，其有一个栅极接收第二偏压电压，和一个漏极被连接到第二n-通道级联晶体管，其中在DAC模式期间漏极经由第二中间开关也被连接到第二差分中间输出节点；

一个p-通道输出晶体管，其有一个栅极接收第一输出栅极节点和一个漏极驱动DAC输出以及一个源极被连接到电源；

一个n-通道输出晶体管，有一个栅极接收第二输出栅极节点和一个漏极驱动DAC输出以及一个源极被连接到地面；和

一个补偿电容器，其被连接在DAC输出和补偿节点之间。

16.根据权利要求13所述的可逆模数转换器，其中差分锁存器包括：

第一差分锁存器晶体管，其有一个栅极在ADC模式期间通过第一中间开关连接到差分中间输出，以及一个漏极被连接到第一双稳态节点；

第一交叉耦合晶体管，其有一个漏极被连接到第一双稳态节点和一个栅极被连接到第二双稳态节点；

第一镜像晶体管，其有一个栅极被连接到第一双稳态节点，用来产生第一镜像电流；

第二差分锁存器晶体管，其有一个栅极在ADC模式期间通过第二中间开关连接到差分中间输出，以及一个漏极被连接到第二双稳态节点；

第二交叉耦合的晶体管，其有一个漏极被连接道第二双稳态节点和一个栅极被连接到第一双稳态节点；

第二镜像晶体管，其有一个栅极被连接道第二双稳态节点，用来产生第二镜像电流；

第一输出级联晶体管，其有一个漏极用来产生比较值在比较输出上，和一个栅极接收第一级联偏压电压，以及有一个通道用来流通第二镜像电流；和

第二输出级联晶体管，其有一个漏极用来产生比较值在比较输出上，和一个栅极接收第二级联偏压电压，以及有一个通道用来流通第二镜像电流。

17.一个双向模数转换器，包括：

第一模拟输入，其有第一模拟输入电压；

第二模拟输入，其有第二模拟输入电压；

一个数字输入，其接收一个数字输入值；

一个固定电压；

第一电荷共享线；

第一开关装置，用来切换电压以对应一个数字值；

第一阵列装置，用来存储使用第一电容器的加权电容值的电荷，其中每个第一电容器被连接到第一电荷共享线和多个第一开关装置；

其中数字值控制第一开关装置以便有选择性地连接第一电容器到第一模拟输入电压和连接到固定电压；

第一端口电容器装置，用于共享来自第一电荷共享线的电荷，其中电荷是在第一电容器和第一端口电容器装置之间共享以产生第一比较电压；

第二电荷共享线；

第二开关装置，用来且换电压以对应第二数字值；

第二阵列装置，用来存储使用第二电容器的加权电容值的电荷，其中每个第二电容器被连接到第二电荷共享线和多个第二开关装置；

其中第二数字值控制第二开关装置以便有选择性地连接第二电容器到第二模拟输入电压和连接固定电压；

第二端口电容器装置，用于共享来自第二电荷共享线的电荷，其中电荷是在第二电容器和第二端口电容器装置之间共享以产生第二比较电压；

可重置装置，其接收第一比较电压，用于比较第一比较电压和第二比较器输入以产生一个比较输出和一个反馈输出；

反馈开关装置，用于在数模转换器(DAC)模式期间连接反馈输出到第二比较器输入，并在模数转换器(ADC)模式期间隔离反馈输出和第二比较器输入；

ADC开关装置，用于在ADC模式期间连接第二比较器输入到第二比较电压，并在DAC模式期间隔离第二比较器输入和第二比较电压；

控制逻辑装置，用于在ADC模式期间的比较运算次序过程中调整数字值和第二数字值，并用于在比较运算次序期间检查来自可重置装置的比较输出以确定一个最终数字值，其表示第一模拟输入电压和第二模拟输入电压的一个组合，并用于施加该数字输入值到多个第一开关装置作为在DAC模式期间的数字值，其中可重置装置产生一个模拟输出，其由在DAC模式期间的数字输入值表示；

由此，可重置装置和第一电容器的第一阵列装置可用于模数转换和数模转换。

18.根据权利要求17所述的双向模数转换器，还包括：

逐次逼近寄存器(SAR)装置，用于存储数字值，其中控制逻辑装置还用于更新在比较运算次序期间SAR里的数字值，并用于输出SAR装置的数字值作为在比较运算次序结束时的最终数字值。

19.根据权利要求17所述的双向模数转换器，其中可重置装置包括：

差分前置放大器装置，其有第一差分输入和第二差分输入，第一差分输入从第一电荷共享线接收第一比较电压，第二差分输入接收第二比较器输入，用于比较第一比较电压和第二比较器输入的一个电压以产生一个中间输出；

差分锁存器装置，其接收一个差分锁存器输入，用于触发一个双稳态以对应差分锁存器输入，而存储一个锁存器数值，差分锁存器装置也用于由双稳态产生比较输出；

差分放大器装置，其接收一个差分放大器输入，用于产生反馈输出到反馈开关装置，以对应差分放大器输入；

第一中间开关装置，用于在ADC模式期间连接中间输出到差分锁存器输入，并在DAC模式期间隔离中间输出和差分锁存器输入；和

第二中间开关装置，用于在ADC模式期间连接中间输出到差分放大器输入，并在ADC模式期间隔离中间输出和差分放大器输入。

20.根据权利要求17所述的双向模数转换器，其中双向模数转换器是一个被集成到系统芯片(SoC)上的模块。

Images