CN111669177A - 一种模数转换器 - Google Patents

Abstract

本发明公开了一种模数转换器，该模数转换器包括：互相连接的电压转换电路和模数转换电路，电压转换电路包括互相连接的分压滤波电路和差分放大滤波电路，分压滤波电路用于对电源信号进行滤波处理，差分放大滤波电路用于对滤波后的信号进行再次滤波处理，以得到参考电压；模数转换电路接收参考电压和输入电压，并根据参考电压和输入电压进行电荷分配，以将输入电压转换成数字信号；其中，参考电压和电源信号的大小成预设比例。通过上述方式，本发明能够减少干扰，提高精度，输入范围可随电源信号同步动态调整，实现输入范围轨到轨。

Description

一种模数转换器

技术领域

本发明涉及电子技术领域，具体涉及一种模数转换器。

背景技术

模数转换器(ADC，Analog-to-Digital Converter)需要参考源，特别是高精度的ADC，需要较高精度的参考源，其精度可直接影响甚至决定ADC精度，一般可使用内部参考源和外部参考源，为了提高集成度和使用方便，通常选用内部参考源。带隙基准电压(Bandgapvoltage reference)可作为高精度ADC参考源，但难以满足ADC输入范围轨到轨以及输入范围同步随电源电压动态调整；使用电源电压作为ADC参考源，可满足ADC输入范围轨到轨以及同步随电源电压动态调整，但由于电源电压本身噪声纹波以及芯片工作时内部产生的电源波动的存在，无法满足高精度应用要求。

本发明的发明人在长期研发中发现，现有技术中一般采用两种方法来为ADC提供参考源，一种方法如图1所示，直接使用电源AVDD作为参考源，但在电源上加一电容C_decap和等效串联电阻ESR(Equivalent Series Resistance)，电容C_decap进行解耦，其电容值较大，其可以对电源AVDD输出的高频噪声和高频纹波有抑制作用，但是抑制带宽一定，抑制效果有限，同时需要提供额外管脚以连接电容C_decap，仅针对部分架构的ADC可以使用，比如Sigma-delta ADC，对于逐次逼近型(SAR，Successive Approximation Register)ADC这种没有过采样，不存在噪声整形的ADC，其对参考电压直接依赖程度较高，因此依然会限制此种类型的ADC精度，由于电源和地上有噪声纹波，只适用于对精度要求不高的应用，其优点是节省芯片面积和功耗，同时能满足轨到轨的输入范围；另一种方法是将输入信号衰减，使得ADC能解析的输入信号范围扩宽到整个电源域，如图2所示，利用低噪声的可编程增益放大器(PGA，Programmable Gain Amplifier)先将输入信号衰减，其衰减倍数与使用带隙基准电路输出的电压作为参考电压的实际值匹配，这样也能满足ADC输入范围轨到轨，且精度也能得到一定程度的保证，但是输入范围受限，输入为一固定值，对于某些要求输入范围能随电源电压动态同步调整的应用无法满足，且在输入信号的通路上引入了PGA，存在输入噪声系数变差的问题，单位面积功耗也相应增加，加大了电路整体设计难度以及制造成本。

发明内容

本发明主要解决的问题是提供一种模数转换器，能够减少干扰，提高精度，输入范围可随电源信号同步动态调整，实现输入范围轨到轨。

为解决上述技术问题，本发明采用的技术方案是提供一种模数转换器，该模数转换器包括：电压转换电路和模数转换电路，电压转换电路包括互相连接的分压滤波电路和差分放大滤波电路，分压滤波电路用于对电源信号进行滤波处理，差分放大滤波电路用于对滤波后的信号进行再次滤波处理，以得到参考电压；模数转换电路与电压转换电路连接，以接收参考电压和输入电压，并根据参考电压和输入电压进行电荷分配，以将输入电压转换成数字信号；其中，参考电压和电源信号的大小成预设比例。

通过上述方案，本发明的有益效果是：模数转换器包括互相连接的电压转换电路和模数转换电路，电压转换电路包括互相连接的分压滤波电路和差分放大滤波电路，分压滤波电路用于对电源信号进行滤波处理，差分放大滤波电路用于对滤波后的信号进行再次滤波处理，以得到参考电压，参考电压和电源信号的大小成预设比例，模数转换电路用于接收参考电压和输入电压，并根据参考电压和输入电压进行电荷分配，以将输入电压转换成数字信号，能够减少干扰，提高精度，输入范围可随电源信号同步动态调整，实现输入范围轨到轨。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：

图1是现有技术中一参考源的结构示意图；

图2是现有技术中另一参考源的结构示意图；

图3是本发明提供的模数转换器一实施例的结构示意图；

图4是本发明提供的模数转换器另一实施例的结构示意图；

图5是本发明提供的模数转换器另一实施例中差分放大滤波电路的结构示意图；

图6是本发明提供的模数转换器另一实施例中差分放大滤波电路另一的结构示意图；

图7是本发明提供的模数转换器另一实施例中差分放大滤波电路又一的结构示意图；

图8是本发明提供的模数转换器另一实施例中SAR ADC的结构示意图；

图9是本发明提供的模数转换器另一实施例中采样阶段电容阵列的结构示意图；

图10是本发明提供的模数转换器另一实施例中第一比较阶段电容阵列的结构示意图；

图11是本发明提供的模数转换器另一实施例中最高位为1时电容阵列的结构示意图；

图12是本发明提供的模数转换器另一实施例中最高位为0时电容阵列的结构示意图；

图13是本发明提供的模数转换器另一实施例中最高位和次高位均为1时电容阵列的结构示意图；

图14是本发明提供的模数转换器另一实施例中最高位和次高位分别为1和0时电容阵列的结构示意图；

图15是本发明提供的模数转换器另一实施例中最高位和次高位分别为0和1时电容阵列的结构示意图；

图16是本发明提供的模数转换器另一实施例中最高位和次高位均为0时电容阵列的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参阅图3，图3是本发明提供的模数转换器一实施例的结构示意图，该模数转换器包括：电压转换电路31和模数转换电路32。

电压转换电路31包括互相连接的分压滤波电路311和差分放大滤波电路312，分压滤波电路311用于对电源信号进行滤波处理，差分放大滤波电路312用于对滤波后的信号进行再次滤波处理，以得到参考电压，其中，参考电压和电源信号的大小成预设比例。

将电源信号经分压滤波电路311滤波后送入差分放大滤波电路312以进行再次滤波，经过两次滤波后差分放大滤波电路312输出干净的电压作为模数转换器的实际参考电压，电源与地的噪声纹波得到抑制。

模数转换电路32与电压转换电路31连接，其用以接收参考电压和输入电压，并根据参考电压和输入电压进行电荷分配，以将输入电压转换成数字信号。

由于电压转换电路31会将电源信号衰减，为了改善转换精度，在模数转换器的采样阶段可以补偿由于参考电压被衰减导致的输入范围受限，使得采样的电荷总量与参考电压匹配，从而将输入信号转化成正确的数字信号。

此外，模数转换器的精度可以至少为12比特，将电压转换电路31的输出作为内部参考源，可以使得输入范围轨到轨，且输入范围随电源电压动态调整。

本实施例提供了一种模数转换器，该模数转换器包括互相连接的电压转换电路31和模数转换电路32，电压转换电路31包括互相连接的分压滤波电路311和差分放大滤波电路312，分压滤波电路311用于对电源信号进行滤波处理，差分放大滤波电路312用于对滤波后的信号进行再次滤波处理，以得到参考电压，参考电压和电源信号的大小成预设比例，模数转换电路32用于接收参考电压和输入电压，并根据参考电压和输入电压进行电荷分配，以将输入电压转换成数字信号，能够减少干扰，提高精度，输入范围可随电源信号同步动态调整，实现输入范围轨到轨。

参阅图4，图4是本发明提供的模数转换器另一实施例的结构示意图，该模数转换器包括：电压转换电路41和模数转换电路42。

电压转换电路41包括互相连接的分压滤波电路411和差分放大滤波电路412。

分压滤波电路411用于对电源信号进行滤波处理，该分压滤波电路411包括：第一电阻R₁、第二电阻R₂、第三电阻R₃、第四电阻R₄、第五电阻R₅以及第一电容C₁。

第一电阻R₁包括第一端和第二端，第一电阻R₁的第一端用于接收电源信号，该电源信号的电压为AVDD。

第二电阻R₂包括第一端和第二端，第二电阻R₂的第一端与第一电阻R₁的第二端连接。

第三电阻R₃包括第一端和第二端，第三电阻R₃的第一端与第二电阻R₂的第二端连接，第三电阻R₃的第二端接地。

第四电阻R₄包括第一端和第二端，第四电阻R₄的第一端与第一电阻R₁的第二端连接，第四电阻R₄的第二端与差分放大滤波电路42连接。

第五电阻R₅包括第一端和第二端，第五电阻R₅的第一端与第二电阻R₂的第二端连接，第五电阻R₂的第二端与差分放大滤波电路42连接。

第一电容C₁包括第一端和第二端，第一电容C₁的第一端与第一电阻R₁的第二端连接，第一电容C₁的第二端与第二电阻R₂的第二端连接。

差分放大滤波电路412用于对滤波后的信号进行再次滤波处理，以得到参考电压，参考电压和电源信号的大小成预设比例。

进一步地，在一具体的实施例中，如图5所示，差分放大滤波电路412包括：全差分运算放大器4121、第一滤波电路4122以及第二滤波电路4123。

全差分运算放大器4121包括同相输入端、反相输入端、第一差分输出端以及第二差分输出端，全差分运算放大器4121的同相输入端与第四电阻R₄的第二端连接，全差分运算放大器4121的反相输入端与第五电阻R₅的第二端连接，全差分运算放大器4121用于生成第一参考电压V_RP和第二参考电压V_RN。

第一滤波电路4122分别与全差分运算放大器4121的同相输入端以及第二差分输出端连接，其用于对输入至全差分运算放大器4121的同相输入端的信号进行滤波；第二滤波电路4123分别与全差分运算放大器4121的反相输入端以及第一差分输出端连接，其用于对输入至全差分运算放大器4121的反相输入端的信号进行滤波。

进一步地，第一滤波电路4122包括并联在全差分运算放大器4121的同相输入端和第二差分输出端之间的第六电阻R₆和第二电容C₂，第二滤波电路4123包括并联在全差分运算放大器4121的反相输入端和第一差分输出端之间的第七电阻R₇和第三电容C₃；第六电阻R₆的电阻值可以等于第七电阻R₇的电阻值，第二电容C₂的电容值可以等于第三电容C₃的电容值。

在另一具体的实施例中，请参阅图6，差分放大滤波电路412还包括：第八电阻R₈、第九电阻R₉以及第三滤波电路4124。

第八电阻R₈包括第一端和第二端，第八电阻R₈的第一端与第四电阻R₄的第二端连接，第八电阻R₈的第二端分别与第二电容C₂以及全差分运算放大器4121的同相输入端连接。

第九电阻R₉包括第一端和第二端，第九电阻R₉的第一端与第五电阻R₅的第二端连接，第九电阻R₉的第二端分别与第三电容C₃以及全差分运算放大器4121的反相输入端连接；第八电阻R₈和第九电阻R₉的电阻值可以等于第三电阻R₃的电阻值。

第三滤波电路4124分别与分压滤波电路411、第八电阻R₈的第一端以及第九电阻R₉的第一端连接，其用于对分压滤波电路411输出的信号进行滤波。

进一步地，该第三滤波电路4124包括：第四电容C₄，第四电容C₄包括第一端和第二端，第四电容C₄的第一端与第四电阻R₄的第二端连接，第四电容C₄的第二端与第五电阻R₅的第二端连接。

在第一滤波电路4122和第二滤波电路4123之间再插入一级滤波网络，总共形成了三阶滤波器，其滤波效果更佳，但是也会存在输入范围的衰减，因此要结合采样电荷的衰减来抵消。

在其他实施例中差分放大滤波电路412还可以如图7所示，该差分放大滤波电路412包括：第一运算放大器4125、第二运算放大器4126以及第二电容C₂。

第一运算放大器4125包括同相输入端、反相输入端以及输出端，第一运算放大器4125的同相输入端与第四电阻R₄的第二端连接，第一运算放大器4125的反相输入端与第一运算放大器4125的输出端连接。

第二运算放大器4126包括同相输入端、反相输入端以及输出端，第二运算放大器4126的同相输入端与第五电阻R₅的第二端连接，第二运算放大器4126的反相输入端与第二运算放大器4126的输出端连接。

第二电容C₂包括第一端和第二端，第二电容C₂的第一端与第一运算放大器4125的同相输入端连接，第二电容C₂的第二端与第二运算放大器4126的同相输入端连接。

该实现方案直接使用了两级RC无源滤波，然后通过两个单位增益运算放放大器驱动模数转换电路42，其驱动能力较强，功耗较低。

模数转换电路42与电压转换电路41连接，其接收参考电压和输入电压，并根据参考电压和输入电压进行电荷分配，以将输入电压转换成数字信号。

继续参阅图4，该模数转换电路42包括：电容阵列421和比较器422；电容阵列421用于采样输入电压，并根据参考电压而对输入电压进行电荷分配；比较器422连接电容阵列421且根据分配电压而将输入电压转换成相应的数字信号，比较器422包括同相输入端、反相输入端和输出端，电容阵列421可以根据比较器422的输出将采样得到电荷进行电荷重分配。

进一步地，如图4所示，该电容阵列421包括：第一电容阵列4211、第二电容阵列4212、第一开关阵列4213、第二开关阵列4214、第一输入开关4215、第二输入开关4216、第一输出开关4217以及第一输出开关4218。

第一电容阵列4211包括多个电容(图中未示出)，且多个电容的上极板连接在一起并通过第一输入开关4215而连接至共模电压。

第一开关阵列4213包括多个第一开关单元(图中未示出)，其中，第一电容阵列4211的每一电容的下极板分别连接一对应的第一开关单元，且通过对应的第一开关单元而选择性地接收第一输入电压、第一参考电压、第二参考电压、共模电压或者地电压。

第二电容阵列4212包括多个电容(图中未示出)，且多个电容的上极板连接在一起并通过第二输入开关4216而连接至共模电压。

第二开关阵列4214包括多个第二开关单元(图中未示出)，其中，第二电容阵列4212的每一电容的下极板分别连接一对应的第二开关单元，且通过对应的第二开关单元而选择性地接收第一输入电压、第一参考电压、第二参考电压、共模电压或者地电压。

第一电容阵列4211中的多个电容的上极板进一步通过第一输出开关4217而连接至比较器422的同相输入端；第二电容阵列4212中的多个电容的上极板进一步通过第二输出开关4218而连接至比较器422的反相输入端。

比较器422根据第一电容阵列4211和第二电容阵列4212对第一输入电压和第二输入电压的电荷分配而产生的分配电压进行比较以产生相应的数字信号。

继续参阅图4，模数转换器还包括数字控制电路43，电压转换电路41作为内部参考源，其提供模数转换器做参考比较的基准信号，电容阵列421主要是采样输入电压以及变换组合连接方式，使得电容的极板电压能够根据数字控制电路43的反馈和参考源发生跳变，比较器422对电容阵列421输出的电压进行比较，并做出判断，输出比较结果，数字控制电路43控制采样以及根据比较器422的输出来反馈控制电容阵列421的连接方式。

模拟信号被采样到电容阵列421上，并以电荷方式存储在电容阵列421中的多个电容上，在转换过程中电荷总数始终保持不变，数字控制电路43控制电容阵列421变化，以此改变电容阵列421输出的电压，比较器42解析电容阵列421输出的电压大小并送入数字控制电路43，不断重复此步骤达到逐次逼近输入的效果，完成模拟输入信号到数字信号的转换，转换完成后，比较器422的同相输入端和反相输入端的电压近似相等。

在一具体的实施例中，图5所示的电压转换电路41中第一电阻R₁的电阻值和第三电阻R₃的电阻值相同，第四电阻R₄的电阻值和第五电阻R₅的电阻值相同，第六电阻R₆的电阻值和第七电阻R₇的电阻值相同，第二电容C₂的电容值和第三电容C₃的电容值相同。

电源电压AVDD经过电压转换电路41滤波后，输出第一参考电压V_RP和第二参考电压V_RN，整个电压转换电路41实现两次滤波，分压滤波电路411形成一阶RC滤波网络，能同时滤除来自于地和电源的噪声纹波，差分放大滤波电路412构成一阶低通滤波器，整个电路结构形成了二阶滤波系统。根据基尔霍夫电压定律和基尔霍夫电流定律，可得到电源电压AVDD到第一参考电压V_RP以及第二参考电压V_RN的频域传输函数，如下所示：

假设全差分运算放大器4121为理想结构，上述传输函数表现为二阶巴特沃斯滤波器，对固定频段噪声和纹波有不同程度的抑制。

当R₂＝4R₁且R₃＝R₄＝2R₁，输入为直流时，V_RP-V_RN＝AVDD/2，即差分参考电压被衰减到电源电压AVDD的一半，由此式可得出，在直流时差分参考电压(V_RP-V_RN)是跟随AVDD等比例变化的，因此当电源电压AVDD变化，差分参考电压(V_RP-V_RN)能够同步动态调整。

可以理解地，在实施例中第一电阻R₁、第二电阻R₂、第四电阻R₄以及第六电阻R₆可以设计不同的数值，但是最终由于受全差分运算放大器4121的限制，输出的参考电压还是会被衰减，因此可以选择恰当的电阻值，使得电压转换电路41输出电压的衰减比例与采样电荷衰减的比例匹配，以保证输入范围不会被衰减的参考电压限制，从而使得不论其关系如何均能满足参考电压随电源电压AVDD同步动态调整。

请参阅图8，其为3比特SAR ADC的示意图，第一电容阵列4211和第二电容阵列4212分别包括二进制电容阵列和辅助电容C_u，该二进制电容阵列包括最高位电容4C_u、次高位电容2C_u以及最低位电容C_u，C_u是单位电容，V_ip和V_in分别为第一输入电压和第二输入电压，V_Cip和V_Cin分别为比较器422的同相输入端电压和反相输入端电压，V_CM为共模电压，

为采样相，

为转换相。

由于差分参考电压被衰减到电源电压AVDD的一半，为了保证模数转换器的输入范围不因差分参考电压的衰减而受到限制，根据SAR ADC采样转换过程中电荷守恒原理，在采样相

为高时，输入电压被采样到一半的电容上，对于3比特SAR ADC来说，输入电压被采样到4C_u上，如图9所示，此时第一电容阵列4211和第二电容阵列4212的上极板电荷分别如下所示：

Q_sP＝(V_CM-V_in)*4C_u+(V_CM-V_CM)*2C_u+(V_CM-V_CM)*C_u+V_CM*C_u

Q_sN＝(V_CM-V_ip)*4C_u+(V_CM-V_CM)*2C_u+(V_CM-V_CM)*C_u+V_CM*C_u

在电荷分配的第一比较阶段，如图10所示，第一输入开关4215和第二输入开关4216断开，第一输出开关4217和第二输出开关闭合4218。

第一电容阵列4211中的最高位电容4C_u的下极板与第二参考电压V_RN连接，第一电容阵列4211中的其他电容的下极板分别与第一参考电压V_RP连接；第二电容阵列4212中的最高位电容4C_u的下极板与第一参考电压V_RP连接，第二电容阵列4212中的其他电容的下极板分别与第二参考电压V_RN连接，比较器422进行比较后输出数字信号的最高位B1；此时第一电容阵列4211和第二电容阵列4212的上极板电荷分别如下所示：

Q_P＝(V_Cip-V_RN)*4C_u+(V_Cip-V_RP)*2C_u+(V_Cip-V_RP)*C_u+(V_Cip-V_RP)*C_u

Q_N＝(V_Cin-V_RP)*4C_u+(V_Cin-V_RN)*2C_u+(V_Cin-V_RN)*C_u+(V_Cin-V_RN)*C_u

在第二比较阶段，当数字信号的最高位B1为1时，如图11所示，第一电容阵列4211中的最高位电容4C_u和次高位电容2C_u的下极板与第二参考电压V_RN连接，其他电容的下极板分别与第一参考电压V_RP连接；第二电容阵列4212中的最高位电容4C_u和次高位2C_u的下极板与第一参考电压V_RP连接，其他电容的下极板分别与第二参考电压V_RN连接，比较器422进行比较后输出数字信号的次高位B2；此时第一电容阵列4211和第二电容阵列4212的上极板电荷分别如下所示：

Q_P＝(V_Cip-V_RN)*4C_u+(V_Cip-V_RN)*2C_u+(V_Cip-V_RP)*C_u+(V_Cip-V_RP)*C_u

Q_N＝(V_Cin-V_RP)*4C_u+(V_Cin-V_RP)*2C_u+(V_Cin-V_RN)*C_u+(V_Cin-V_RN)*C_u

当数字信号的最高位B1为0时，如图12所示，第一电容阵列4211中的次高位2C_u的下极板与第二参考电压V_RN连接，其他电容的下极板分别与第一参考电压V_RP连接；第二电容阵列4212中的次高位电容2C_u的下极板与第一参考电压V_RP连接，其他电容的下极板分别与第二参考电压V_RN连接，比较器422进行比较后输出数字信号的次高位B2；此时第一电容阵列4211和第二电容阵列4212的上极板电荷分别如下所示：

Q_P＝(V_Cip-V_RP)*4C_u+(V_Cip-V_RN)*2C_u+(V_Cip-V_RP)*C_u+(V_Cip-V_RP)*C_u

Q_N＝(V_Cin-V_RN)*4C_u+(V_Cin-V_RP)*2C_u+(V_Cin-V_RN)*C_u+(V_Cin-V_RN)*C_u

在第三比较阶段，当数字信号的最高位B1为1且次高位B2为1时，如图13所示，第一电容阵列4211中的辅助电容C_u的下极板与第一参考电压V_RP连接，其他电容的下极板分别与第二参考电压V_RN连接；第二电容阵列4212中的辅助电容C_u的下极板与第二参考电压V_RN连接，其他电容的下极板与第一参考电压V_RP连接，比较器422进行比较后输出数字信号的最低位B3；此时第一电容阵列4211和第二电容阵列4212的上极板电荷分别如下所示：

Q_P＝(V_Cip-V_RN)*4C_u+(V_Cip-V_RN)*2C_u+(V_Cip-V_RN)*C_u+(V_Cip-V_RP)*C_u

Q_N＝(V_Cip-V_RP)*4C_u+(V_Cip-V_RP)*2C_u+(V_Cip-V_RP)*C_u+(V_Cip-V_RN)*C_u

当数字信号的最高位B1为1且次高位B2为0时，如图14所示，第一电容阵列4211中的最高位电容4C_u和最低位电容C_u的下极板与第二参考电压V_RN连接，其他电容的下极板分别与第一参考电压V_RP连接；第二电容阵列4212中的最高位电容4C_u和最低位电容C_u的下极板与第一参考电压V_RP连接，其他电容的下极板第二参考电压V_RN连接，比较器422进行比较后输出数字信号的最低位B3；此时第一电容阵列4211和第二电容阵列4212的上极板电荷分别如下所示：

Q_P＝(V_Cip-V_RN)*4C_u+(V_Cip-V_RP)*2C_u+(V_Cip-V_RN)*C_u+(V_Cip-V_RP)*C_u

Q_N＝(V_Cip-V_RP)*4C_u+(V_Cip-V_RN)*2C_u+(V_Cip-V_RP)*C_u+(V_Cip-V_RN)*C_u

当数字信号的最高位B1为0且次高位B2为1时，如图15所示，第一电容阵列4211中的最高位电容4C_u和辅助电容C_u的下极板与第一参考电压V_RP连接，其他电容的下极板分别与第二参考电压V_RN连接；第二电容阵列4212中的最高位电容4C_u和辅助电容C_u的下极板与第二参考电压V_RN连接，其他电容的下极板分别与第一参考电压V_RP连接，比较器422进行比较后输出数字信号的最低位B3；此时第一电容阵列4211和第二电容阵列4212的上极板电荷分别如下所示：

Q_P＝(V_Cip-V_RP)*4C_u+(V_Cip-V_RN)*2C_u+(V_Cip-V_RN)*C_u+(V_Cip-V_RP)*C_u

Q_N＝(V_Cip-V_RN)*4C_u+(V_Cip-V_RP)*2C_u+(V_Cip-V_RP)*C_u+(V_Cip-V_RN)*C_u

当数字信号的最高位B1为0且次高位B2为0时，如图16所示，第一电容阵列4211中的最低位电容C_u的下极板与第二参考电压V_RN连接，其他电容的下极板分别与第一参考电压V_RP连接；第二电容阵列4212中的最低位电容C_u的下极板与第一参考电压V_RP连接，其他电容的下极板分别与第二参考电压V_RN连接，比较器422进行比较后输出数字信号的最低位B3；此时第一电容阵列4211和第二电容阵列4212的上极板电荷分别如下所示：

Q_P＝(V_Cip-V_RP)*4C_u+(V_Cip-V_RP)*2C_u+(V_Cip-V_RN)*C_u+(V_Cip-V_RP)*C_u

Q_N＝(V_Cip-V_RN)*4C_u+(V_Cip-V_RN)*2C_u+(V_Cip-V_RP)*C_u+(V_Cip-V_RN)*C_u

采样存储到电容上的电荷比传统采样方式所存储的电荷减少一半，以此来抵消参考电压的衰减；经过多次逼近后，转换完成，此时第一电容阵列4211和第二电容阵列4212的上极板电荷分别如下所示：

Q_cP＝(V_Cip-B₁·V_R,1)*4C_u+(V_ip-B₂·V_R,2)*2C_u+(V_ip-B₃·V_R,3)*C_u+V_ip*C_u

Q_cN＝(V_Cin-B₁·V_r,1)*4C_u+(V_in-B₂·V_r,2)*2C_u+(V_in-B₃·V_r,3)*C_u+V_in*C_u

其中，B₁、B₂和B₃分别是比较器422的数字输出，其值根据比较器422的输出来确定等于0或1，当B(包括B₁、B₂和B₃)等于1时，第一电容阵列4211中的权重电容的下极板连接V_RN，即V_Ri＝V_RN(i＝1,2,3,4)，同时第二电容阵列4212中的权重电容的下极板连接V_RP，即V_ri＝V_RP(i＝1,2,3,4)；反之，当B等于0时，第一电容阵列4211中的权重电容的下极板连接V_RP，即V_Ri＝V_RP(i＝1,2,3,4)，同时第二电容阵列4212中的权重电容的下极板连接V_RN，即V_ri＝V_RN(i＝1,2,3,4)。

由于逐次逼近原理，转换完后，此时V_Cip和V_Cin近似相等，并综合考虑转换前后电荷守恒，即Q_sP＝Q_cP且Q_sN＝Q_cN，可计算出：

根据上式可知，|V_ip-V_in|的范围为0～AVDD，即差分输入范围为±AVDD，完全满足了模数转化器输入范围轨到轨，且可同步随电源电压AVDD的变化动态调整。

电源电压AVDD经电阻分压后由于RC滤波网络和差分运算放大器4121的存在，形成二阶滤波网络，滤掉高频噪声和纹波，电源和地的纹波和噪声被抑制，精度得以保证，滤波后得到的参考源比较干净，可作为高精度模数转换器的参考源；在采样阶段，通过改变采样模式补偿了分压导致的参考电压衰减；分压后虽然模数转换器的等效输入范围衰减，但是采样电容得到的电荷被同比例衰减，因此实际输入范围并未衰减，并且由于分压衰减和采样存储的电荷衰减二者比例一致，因此输入范围能跟随电源电压AVDD变化而动态调整。

以上仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种模数转换器，其特征在于，包括：

电压转换电路，其包括互相连接的分压滤波电路和差分放大滤波电路，所述分压滤波电路用于对电源信号进行滤波处理，所述差分放大滤波电路用于对滤波后的信号进行再次滤波处理，以得到参考电压；

模数转换电路，与所述电压转换电路连接，以接收所述参考电压和输入电压，并根据所述参考电压和输入电压进行电荷分配，以将所述输入电压转换成数字信号。

2.根据权利要求1所述的模数转换器，其特征在于，所述分压滤波电路包括：

第一电阻，其包括第一端和第二端，所述第一电阻的第一端用于接收所述电源信号；

第二电阻，其包括第一端和第二端，所述第二电阻的第一端与所述第一电阻的第二端连接；

第三电阻，其包括第一端和第二端，所述第三电阻的第一端与所述第二电阻的第二端连接，所述第三电阻的第二端接地；

第四电阻，其包括第一端和第二端，所述第四电阻的第一端与所述第一电阻的第二端连接，所述第四电阻的第二端与所述差分放大滤波电路连接；

第五电阻，其包括第一端和第二端，所述第五电阻的第一端与所述第二电阻的第二端连接，所述第五电阻的第二端与所述差分放大滤波电路连接；

第一电容，其包括第一端和第二端，所述第一电容的第一端与所述第一电阻的第二端连接，所述第一电容的第二端与所述第二电阻的第二端连接。

3.根据权利要求2所述的模数转换器，其特征在于，所述差分放大滤波电路包括：

全差分运算放大器，其包括同相输入端、反相输入端、第一差分输出端以及第二差分输出端，所述全差分运算放大器的同相输入端与所述第四电阻的第二端连接，所述全差分运算放大器的反相输入端与所述第五电阻的第二端连接，用于生成第一参考电压和第二参考电压；

第一滤波电路，分别与所述全差分运算放大器的同相输入端以及第二差分输出端连接，用于对输入至所述全差分运算放大器的同相输入端的信号进行滤波；

第二滤波电路，分别与所述全差分运算放大器的反相输入端以及所述第一差分输出端连接，用于对输入至所述全差分运算放大器的反相输入端的信号进行滤波。

4.根据权利要求3所述的模数转换器，其特征在于，

所述第一滤波电路包括并联在所述全差分运算放大器的同相输入端和所述第二差分输出端之间的第六电阻和第二电容，所述第二滤波电路包括并联在所述全差分运算放大器的反相输入端和所述第一差分输出端之间的第七电阻和第三电容。

5.根据权利要求4所述的模数转换器，其特征在于，所述差分放大滤波电路还包括：

第八电阻，其包括第一端和第二端，所述第八电阻的第一端与所述第四电阻的第二端连接，所述第八电阻的第二端分别与所述第二电容以及所述全差分运算放大器的同相输入端连接；

第九电阻，其包括第一端和第二端，所述第九电阻的第一端与所述第五电阻的第二端连接，所述第九电阻的第二端分别与所述第三电容以及所述全差分运算放大器的反相输入端连接；

第三滤波电路，其分别与所述分压滤波电路、所述第八电阻的第一端以及所述第九电阻的第一端连接，用于对所述分压滤波电路输出的信号进行滤波。

6.根据权利要求5所述的模数转换器，其特征在于，所述第三滤波电路包括：

第四电容，其包括第一端和第二端，所述第四电容的第一端与所述第四电阻的第二端连接，所述第四电容的第二端与所述第五电阻的第二端连接。

7.根据权利要求2所述的模数转换器，其特征在于，所述差分放大滤波电路包括：

第一运算放大器，其包括同相输入端、反相输入端以及输出端，所述第一运算放大器的同相输入端与所述第四电阻的第二端连接，所述第一运算放大器的反相输入端与所述第一运算放大器的输出端连接；

第二运算放大器，其包括同相输入端、反相输入端以及输出端，所述第二运算放大器的同相输入端与所述第五电阻的第二端连接，所述第二运算放大器的反相输入端与所述第二运算放大器的输出端连接。

第二电容，其包括第一端和第二端，所述第二电容的第一端与所述第一运算放大器的同相输入端连接，所述第二电容的第二端与所述第二运算放大器的同相输入端连接。

8.根据权利要求1所述的模数转换器，其特征在于，所述模数转换电路包括：

电容阵列，用于采样所述输入电压，并根据所述参考电压而对所述输入电压进行电荷分配；

比较器，连接所述电容阵列且根据分配电压而将所述输入电压转换成相应的数字信号。

9.根据权利要求8所述的模数转换器，其特征在于，所述电容阵列包括：第一电容阵列、第二电容阵列、第一开关阵列、第二开关阵列、第一输入开关以及第二输入开关；

其中，所述第一电容阵列包括多个电容，且所述多个电容的上极板连接在一起并通过所述第一输入开关而连接至共模电压；

所述第一开关阵列包括多个第一开关单元，其中，所述第一电容阵列的每一所述电容的下极板分别连接一对应的所述第一开关单元，且通过对应的所述第一开关单元而选择性地接收第一输入电压、第一参考电压、第二参考电压、所述共模电压或者地电压；

所述第二电容阵列包括多个电容，且所述多个电容的上极板连接在一起并通过所述第二输入开关而连接至所述共模电压；

所述第二开关阵列包括多个第二开关单元，其中，所述第二电容阵列的每一所述电容的下极板分别连接一对应的所述第二开关单元，且通过对应的所述第二开关单元而选择性地接收所述第一输入电压、所述第一参考电压、所述第二参考电压、所述共模电压或者所述地电压。

10.根据权利要求9所述的模数转换器，其特征在于，所述电容阵列还包括第一输出开关和第二输出开关，所述比较器包括同相输入端、反相输入端和输出端；

其中，所述第一电容阵列中的所述多个电容的上极板进一步通过所述第一输出开关而连接至所述比较器的同相输入端；

所述第二电容阵列中的所述多个电容的上极板进一步通过所述第二输出开关而连接至所述比较器的反相输入端；

所述比较器根据所述第一电容阵列和所述第二电容阵列对所述第一输入电压和所述第二输入电压的电荷分配而产生的分配电压进行比较以产生相应的数字信号。

Images