CN108880548B - 经改进低功率切换式电容器积分器、模/数转换器及切换式电容器放大器 - Google Patents

经改进低功率切换式电容器积分器、模/数转换器及切换式电容器放大器 Download PDF

Info

Publication number
CN108880548B
CN108880548B CN201810435330.1A CN201810435330A CN108880548B CN 108880548 B CN108880548 B CN 108880548B CN 201810435330 A CN201810435330 A CN 201810435330A CN 108880548 B CN108880548 B CN 108880548B
Authority
CN
China
Prior art keywords
amplifier
circuit
integrator
time period
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810435330.1A
Other languages
English (en)
Other versions
CN108880548A (zh
Inventor
拉贾韦吕·西纳卡兰
苏密特·杜贝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN108880548A publication Critical patent/CN108880548A/zh
Application granted granted Critical
Publication of CN108880548B publication Critical patent/CN108880548B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/45—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedforward inputs, i.e. with forward paths from the modulator input to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明涉及经改进低功率切换式电容器积分器、模/数转换器及切换式电容器放大器。所揭示实例包含切换式电容器积分器电路(100)，所述切换式电容器积分器电路(100)包含放大器(110)、反馈电容器(CF1)、取样电容器(CS1)、负载电容器(CL)及切换电路(S1到S5)以及控制器(116)，所述控制器(116)操作所述切换电路(S1到S5)以在给定取样及保持循环的取样部分期间将输入信号(VIN)取样到所述取样电容器(CS1)、在每一取样及保持循环的第一保持部分期间将所述取样电容器(CS1)耦合到放大器输入(111)，且在每一取样及保持循环的第二保持部分中将所述取样电容器(CS1)及所述负载电容器(CL)耦合到所述放大器输入(111)以减小带宽及所述积分器电路的功率消耗。

Description

经改进低功率切换式电容器积分器、模/数转换器及切换式电 容器放大器
技术领域
本发明涉及电路，且更特定来说，涉及积分器电路、模/数转换器电路及切换式电容器放大器电路。
背景技术
切换式电容器积分器用于离散时间ΣΔ模/数转换器(SDADC)电路中，其中积分器电路的数目确定SDADC的阶数。SDADC中的第一积分器确定ADC的总体功率、面积及性能(就有效位数(ENOB)来说)。初始积分器电路使用取样电容器，所述取样电容器的大小由针对给定应用的噪声规范确定。ADC线性要求及噪声考虑因素(例如信号对量化噪声比(SQNR))确定积分器的带宽。这些考虑因素通常呈现能量效率、性能与电路面积之间的不期望的折衷，其中经改进噪声及性能规范通常要求较大取样电容器大小，而大的取样电容器会增加电路面积及功率消耗。
发明内容
目前所揭示实例包含切换式电容器积分器电路、切换式电容器放大器电路及离散时间ΣΔ模/数转换器电路。所揭示实例性切换式电容器积分器电路包含放大器以及切换电路、反馈电容器、取样电容器及负载电容器。控制器操作所述切换电路以在给定取样及保持循环的取样部分期间对输入信号进行取样。所述控制器实施所述给定循环的多部分保持部分以在第一保持部分期间将所述取样电容器耦合到放大器输入且在第二保持部分中将所述取样电容器及所述负载电容器耦合到所述放大器输入以减小带宽及所述积分器电路的功率消耗。揭示多阶ΣΔ模/数转换器，其包含初始切换式电容器积分器电路，其中在取样及保持循环的第二保持部分期间引入额外负载电容。揭示切换式电容器放大器电路，其包含反馈电容器、取样电容器及负载电容器、放大器、切换电路及控制器，所述控制器用以实施每一取样及保持循环的多部分保持部分以在第二保持部分中引入经添加电容。
附图说明
图1是切换式电容器积分器电路的示意图。
图2是展示针对图1的切换式电容器积分器电路中的两个实例性取样及保持循环的切换控制信号的信号图式。
图3是使用图1的积分器电路作为第一或初始积分器级的三级离散时间切换式电容器ADC的示意图。
图4是展示针对图3的第一级切换式电容器积分器电路中的两个实例性取样及保持循环的切换控制信号的信号图式。
图5是包含DC增益非线性校正电路的另一实例性切换式电容器积分器电路的示意图。
图6是展示图5的切换式电容器积分器电路中的放大器及积分器电路输出信号以及切换控制信号的信号图式。
图7是切换式电容器放大器电路的示意图。
图8是展示针对图7的第一级切换式电容器放大器电路中的两个实例性取样及保持循环的切换控制信号的信号图式。
图9是跨导放大器及等效电路模型的示意图。
图10是常规切换式电容器积分器电路的示意图。
图11是展示图10的切换式电容器积分器电路中的切换控制信号的信号图式。
具体实施方式
在图式中，通篇中的相似参考编号是指相似元件，且各种特征未必按比例绘制。在以下论述中且在权利要求书中，术语“包含(including)”、“包含(includes)”、“具有(having)”、“具有(has)”、“具有(with)”或其变化形式打算以类似于术语“包括(comprising)”的方式为包含性的，且因此应解释为意指“包含但不限于…”。而且，术语“耦合(couple)”或“耦合(couples)”打算包含间接或直接电连接或机械连接或者其组合。举例来说，如果第一装置耦合到第二装置或与第二装置耦合，那么所述连接可为通过直接电连接，或通过经由一或多个介入装置及连接的间接电连接。
所揭示放大器及积分器电路促进适于满足经改进噪声及性能规范，同时允许较小取样电容器增强针对给定设计的性能规范、功率消耗与电路面积之间的平衡。图9到11图解说明切换式电容器积分器电路以演示其缺点。图9展示跨导(GMA)放大器900及等效电路模型，其中将单个跨导放大器900建模为相应增益(跨导)GM1及GM2连同介入电阻器R及可调整输出电容C的第一级904及第二级906。图9中的等效电路模型仅为用以对跨导放大器进行实施或建模的许多可能配置中的一者。在此实例中，GM1热噪声增益GM2*R倍，且跨导GM1增益GM2*R倍。与单级GM单元相比，此以较低功率实现较高带宽(与GM/C成比例)。然而，与单级GM单元相比，双级模型具有较高噪声。跨导放大器900(GM)包含非反相输入901以及反相输入902及输出903。图9中的右侧所展示的等效电路包含第一跨导放大器904(GM1)，所述第一跨导放大器具有通过电阻器R而连接到接地连接908(GND)的输出。第一跨导放大器904的输出连接到第二跨导放大器906(GM2)的输入，所述第二跨导放大器包含通过可变电容器C而连接到接地连接908的输出903。图10及11图解说明切换式电容器积分器电路1000以及展示相关联切换控制信号曲线1102及1104的信号图式1100。电路1000包含四个开关1001、1002、1003及1004以及图9的放大器900。第一开关1001连接于输入电压信号VI与取样电容器CS的第一端子之间。第一开关1001根据在图11中图解说明为曲线1102的第一信号φ1而进行操作。第二开关1002连接于取样电容器CS的第一端子与参考电压信号VR之间。第二开关1002根据在图11中展示为曲线1104的第二信号φ2而进行操作。第三开关1003连接于取样电容器CS的第二端子与接地连接GND之间，且根据第一信号φ1而进行操作。第四开关1004连接于取样电容器CS的第二端子与放大器1006的反相输入(-)之间。第四开关1004根据第二信号φ2而进行操作。放大器1006包含连接到接地连接GND的非反相输入(+)。放大器1006的输出提供积分器输出电压信号VOUT。反馈电容器CF连接于放大器900的反相输入与输出之间。图10的积分器电路1000根据如图11中所展示的一系列取样及保持循环中的信号φ1及φ2而进行操作。
在每一循环的取样部分(“取样”)期间，将开关1001及1003接通以连接输入电压信号VI与GND之间的取样电容器CS，同时将开关1002及1004关断。此根据输入电压VI而对取样电容器CS进行充电，而跨越反馈电容器CF的电压保持来自先前取样及保持循环的电压。在保持阶段(“保持”)中，将第一开关1001及第三开关1003闭合，且将第二开关1002及第四开关1004断开。此连接参考电压信号VR与放大器1006的非反相输入之间的取样电容器CS。在此阶段中，取样电容器CS及反馈电容器CF在参考电压VR与放大器输出之间彼此串联连接，而反相放大器输入操作为虚拟接地。此可致使电容器CS与CF之间的电荷转移提供输出电压信号VOUT，所述输出电压信号根据输入电压VI的最新取样而更新。
图10中的积分器电路1000具有各种缺点，如上文所论述。举例来说，在多级模/数转换器电路中使用积分器电路1000导致能量效率、性能与电路面积之间的折衷。特定来说，经改进噪声及性能规范需要较大取样电容器CS，但增加电容器CS的大小会增加电路面积及功率消耗，从而导致经降低能量效率。
通过将增益GM的单级跨导放大器建模为图9中所展示的两级电路，通过以下方程式(1)而得出在电路1000的保持阶段操作期间的带宽UGB：
(1) UGB ＝ GM/(2*π*CS*(1+GM*Rsw))，
其中GM＝GM1*R*GM2，Rsw为开关1001到1004的开关电阻的两倍，GM1及GM2为图9的等效电路模型中的跨导放大器904及906的跨导增益值，且CS为取样电容器CS的电容。在典型设计中，带宽值UGB经选择以将积分器电路输出903处的稳定误差保持为低的以便不使SQNR降级。输入参考噪声功率谱密度(PSD)＝αKT/CS。
对于常规切换式电容器积分器电路1000，集成功率与噪声规范为相互依赖的。特定来说，一旦取样电容器CS已被选择为满足特定噪声规范，便固定相关联积分器增益GM以满足带宽规范UGB且因此固定积分器的功率。而且，带宽及噪声规范的改进固有地导致经增加取样电容器大小，及因此经增加积分器电路面积。
现在参考图1及2，所揭示积分器电路促进适于满足经改进噪声及性能规范，同时允许较小取样电容器。所揭示实例增强针对给定设计的性能规范、功率消耗与电路面积之间的平衡。图1展示切换式电容器积分器电路100，且图2提供展示切换式电容器积分器电路100中的切换控制信号(举例来说，取样及保持循环)的信号图式200。积分器电路100包含放大器110、反馈电容器CF1、取样电容器CS1、负载电容器CL、具有开关S1到S5的切换电路以及控制器116。在给定取样及保持循环的取样部分期间，控制器116操作切换电路S1到S5以将输入信号VIN取样到取样电容器CS1。在每一取样及保持循环的第一保持部分期间，控制器116还致使切换电路将取样电容器CS1耦合到放大器输入111。控制器116提供每一取样及保持循环的第二保持部分，所述第二保持部分将取样电容器CS1及负载电容器CL耦合到放大器输入111。这允许单独地优化噪声及带宽，且允许较小电路面积及积分器电路100的较低功率消耗。
噪声仅在给定取样及保持循环中的特定时间影响离散时间切换式电容器积分器的总体性能。在保持阶段的开始处(在积分器输出必须稳定时)，积分器带宽为重要的，而在保持阶段的结束处，噪声为重要的，以将稳定输出信号提供到离散时间电路。控制器116动态地重新配置积分器电路100以实施被划分成两个部分的保持阶段以折衷噪声对带宽，同时将功率消耗保持为低的且恒定的。电路100提供动态切换式电容器积分器，可单独地优化所述动态切换式电容器积分器的带宽及噪声以实现较低功率及面积。
积分器电路100可使用任何适合放大器110。在一个实例中，放大器110为跨导放大器(例如，GMA)，所述跨导放大器具有连接到恒定电压节点103(例如，GND)的反相第一放大器输入111及非反相第二放大器输入112。在其它实施方案中，可使用传统运算放大器。所图解说明跨导放大器110具有单端输出114。在其它实例(未展示)中使用差分放大器输出实施方案。所图解说明反相放大器配置在第一放大器输入111处建立虚拟接地电压VG，其中VG大约等于GND。
放大器输出114提供积分器输出信号V1。在特定应用中，在二阶或较高阶模/数转换器电路(例如如下文结合图3所描述的实例性三阶ΣΔADC或SDADC)中，积分器电路100用作初始或第一积分器级。在此类ADC应用中，将积分器输出信号V1作为输入信号提供到后续积分器级。反馈电容器CF1耦合于第一放大器输入111与放大器输出114之间。在图1的一个实例中，反馈电容器CF1具有连接到第一放大器输入111的第一端子及直接连接到放大器输出114的第二端子。在其它实例中，反馈电容器CF1与介于第一放大器输入111与放大器输出114之间的一或多个介入电路组件间接耦合(例如，通过以下图5中的输出电容器)。
此实例中的切换电路包含五个开关S1到S5，所述五个开关经配置以通过控制器116而提供动态重新配置以在积分器操作期间实施一系列连续取样及保持循环中的每一者的一取样部分(例如，本文中的“取样”)及两个保持部分(例如，“保持1”及“保持2”)。可使用其它切换电路，例如下文结合图7所描述的三开关放大器电路实例。可使用任何适合开关，举例来说MOSFET、双极晶体管等。控制器116包含信号输出118、121、122及123，所述信号输出在每一取样及保持循环中分别提供切换控制信号S、H1、H2及H以致使切换电路开关S1到S5实施三个循环部分“取样”、“保持1”及“保持2”。在图1的实例中，控制信号H及H2改变开关状态以控制取样电容器CS1、反馈电容器CF1及负载电容器CL的连接。
取样电容器CS1包含第一端子106及第二端子107。第一开关S1连接于积分器输入节点102与取样电容器CS1的第一端子106之间。第四开关S4连接于取样电容器CS1的第二端子107与恒定电压节点103之间。第五开关S5连接于取样电容器CS1的第二端子107与第一放大器输入111之间。负载电容器CL包含第一端子108及第二端子109。负载电容器CL与第三开关S3串联连接于第一放大器输入111与恒定电压节点103之间。在所图解说明实例中，第三开关S3连接于第一放大器输入111与负载电容器CL的第一端子108之间，且第二端子109连接到恒定电压节点103。第二开关S2连接于取样电容器CS1的第一端子106与参考电压节点105之间。在一个实例中，参考电压电路104在参考电压节点105处提供参考电压VREF。在另一实例中，参考电压节点105连接到恒定电压节点103且可省略电路104。在其它实例中，反馈信号将参考电压提供到参考电压节点105(例如从如下文结合图3所描述的多级SDADC的末端处的输出ADC)。
还参考图2中的图式200，开关S1到S5的开关状态为接通或关断，或者断开及闭合，如下文中所使用。针对两个实例性取样及保持循环210，曲线202展示S信号、曲线203展示H信号、曲线204展示H1信号且曲线206展示H2信号。图2中的曲线208图解说明积分器电路带宽。在操作中，控制器116在第二保持部分期间策略性地引入负载电容器CL以动态地增加负载来增强噪声减小且减小电路带宽。相比来说，控制器116在第一保持部分期间将电容性负载CL断开连接以减少负载且增加带宽。在一个实例中，控制器116断言S信号为高态有效的(图2中的202)以在取样部分中闭合或接通NMOS开关S1及S4。以此方式，控制器116在第一非零时间周期TS期间闭合第一开关S1及第四开关S4，且在第一非零时间周期TS期间断开第二开关S2、第三开关S3及第五开关S5。此在每一取样及保持循环210的取样部分中的第一非零时间周期TS期间将来自积分器输入节点102的积分器输入信号VIN连接到取样电容器CS1。
控制器116断言H信号(曲线203)为高态有效的以在保持部分“保持”中闭合或接通NMOS开关S2及S5。此在每一循环210的保持部分“保持”中的TS之后的第二非零时间周期TH1及第三非零时间周期TH2期间将取样电容器CS1耦合于参考电压节点105与第一放大器输入111之间。控制器116在第二非零时间周期TH1及第三非零时间周期TH2期间断开开关S1及S4。如图2的曲线208中所见，在取样时间周期TS中，带宽为高的。在第二时间周期TH1中，第一保持部分“保持1”提供稍微较低带宽，且暂时产生高噪声及低功率消耗。在保持1部分中，可在不增加功率但以较高噪声为代价的情况下(举例来说)通过以类似于图9的GM等效电路900的方式将跨导放大器110实施为双级电路而增加带宽。当积分器输出由于CS1与CF1之间的电荷再分配而必须在保持阶段的开始处摆动时，此为有益的。在特定实施方案中，带宽经选择使得通过适当选择取样电容器CS1的大小而在保持1阶段中使积分器稳定到预定或指定准确度。由于根据电路噪声规范而未选择CS1，因此CS1可比原本所需要的小。因此，可减小积分器电路100的电路大小及功率消耗。
另外，控制器116断言H2信号(曲线206)为高态有效的以在第二保持阶段“保持2”中闭合或接通NMOS开关S3。以此方式，控制器116在TH1之后的第三非零时间周期TH2期间闭合第三开关S3且还断开开关S1及S4。复合双部分保持阶段在图2中展示为“保持”，其具有持续时间TH1+TH2。在“保持2”循环部分中，取样电容器CS1及负载电容器CL经由开关S3及S5而与第一放大器输入111耦合。此在时间周期TH2中进一步减小积分器电路100的带宽(曲线208)且在每一取样及保持循环210中减小积分器电路100的功率消耗。“保持2”部分借助于放大器输入111处的额外电容性负载而提供低噪声。此还降低带宽，但当积分器输出在“保持1”期间已稳定为接近于最终值时，带宽在保持阶段将近结束时为较不重要的。由于积分器输出已稳定，因此可减小带宽，从而减小噪声以满足针对给定设计的SQNR、ENOB及其它噪声规范。
切换式电容器积分器电路实例100有利地将保持阶段划分成第一部分“保持1”及第二部分“保持2”，且此方法可针对相同面积有利地实现积分器100中的显著功率节省(例如，>50％)，这是因为可在不增加噪声的情况下优化带宽。此外，减小面积是可能的，这是因为可针对类似功率消耗独立于有效电路带宽而优化噪声。此外，针对相同功率消耗，可在减轻或避免电源噪声或振铃的同时在“保持1”及“保持2”部分两者中将积分器功率保持为相对恒定的。此为额外优点，这是因为其减轻因从电源汲取的可变电流所致的不想要的电源噪声或振铃。在所图解说明实例中，分别根据以下方程式(2)及(3)而得出在“保持1”及“保持2”部分期间的积分器电路100的带宽UGB：
(2)UGB(H1)～GM/CS1，及
(3)UGB(H2)～GM/(CS1+CL)
图3展示包含第一级301的三级离散时间切换式电容器ADC电路300，其中如上文在图1中所描述的积分器电路100作为第一或初始积分器级。ADC电路300还包含第二积分器级302及第三积分器级303。额外积分器电路302及303个别地分别包含对应额外放大器302a及303a、额外反馈电容器CF2及CF3以及额外取样电容器CS2及CS3。积分器电路302及303提供对应积分器输出信号V2及V3。来自第二积分器电路302的输出信号V2将输入信号提供到第三积分器电路303。来自第三积分器电路303的输出信号V3将输入提供到操作为整个电路300的量化器的模/数转换器310(例如，快闪ADC)。电路300操作为切换式电容器ΣΔ转换器，其中ADC输入308从最后积分器级303接收积分器输出信号V3，且ADC输出312经连接以将参考信号作为反馈信号VREF提供到第一级301的参考电压节点105。在一个可能实施方案中，第一级积分器电路100、额外积分器电路302、303及ADC 310形成多阶级联的积分器前馈CIFFΔΣ模/数转换器电路，其中ADC 310操作为量化器。此外，在此实例中，额外积分器电路302及303经配置以根据上文所描述的来自控制器116的输出118的取样切换控制信号S而操作为常规切换式电容器积分器。
还参考图4，信号图式400图解说明两个实例性取样及保持循环210，其包含S曲线202、H曲线203、H1曲线204及H2曲线206，如上文结合图1及2的第一级积分器电路100所描述。第二积分器级302及第三积分器级303的切换电路根据S及H信号而进行操作，以便在S信号被断言时选择性地在对应取样电容器CS2、CS3处对输入电压进行取样，且接着在H信号被断言时将所取样信号传送到对应反馈电容器CF2、CF3。图3中的电路300进一步包含连接于额外放大器302a的输出304与放大器303a的反相输入之间的第一额外反馈电容器C1。而且，电路300包含连接于放大器110的输出114与放大器303a的反相输入之间的第二额外反馈电容器C2，以及耦合于积分器输入节点102与放大器303a的反相输入305之间的第三额外反馈电容器C3。
由切换电路以及控制信号H及H2提供的带宽选择控制对于用于图3的配置中的初始或第一积分器级301中为尤其有益的，这是因为第一积分器是对ADC面积及功率的最大贡献者，这是因为所述第一积分器确定ADC性能参数(例如噪声、线性及SQNR)。第二及第三积分器中的非理想因素(如噪声及非线性)将由第一积分器极大地减弱。在其它实施方案中，可针对多级(多阶)模/数转换器电路中的第二或后续积分器级使用类似积分器电路100。此外，可与任何阶数的多阶ADC电路相关联地使用所描述概念，其中第二及后续额外积分器电路可具有任何所要电路拓扑或配置。
现在参考图5及6，图5展示类似于图1中的积分器电路100的另一实例性切换式电容器积分器电路500(在此情形中包含DC增益非线性校正电路502)。图6提供信号图式600，所述信号图式图解说明针对如先前所描述的两个实例性取样及保持循环210的上文所描述切换控制信号202(S)、203(H)、204(H1)及206(H2)以及带宽曲线208。另外，图5中的控制器116包含将另一切换控制信号H3(在图6的图式600中图解说明为曲线602)提供到校正电路502的另一信号输出504。图6还图解说明对图5中的积分器电路输出节点508处的积分器电路输出信号V1进行图解说明的电压曲线604以及对放大器输出114处的放大器输出信号电压VO进行图解说明的曲线606。
放大器电路110、切换电路开关S1、S2、S4及S5、取样电容器CS1以及反馈电容器CF1大体如上文结合图1所描述而互连。然而，在此实例中，反馈电容器CF1连接于第一(反相)放大器输入111与积分器电路输出节点508之间。此外，在图5的电路500中，负载电容器CL及第三开关S3在放大器输出114与恒定电压节点103之间彼此串联耦合。第三开关S3再次根据来自控制器输出122的H2信号而进行操作，如上文所描述。电路500另外包含具有与放大器输出114耦合的第一端子506及连接到积分器电路输出508的第二端子的输出电容器C1或串联电容器。如图5中所展示，切换电路S1到S5与放大器110、积分器输入节点102、参考电压节点105及恒定电压节点103耦合。控制器116在每一取样及保持循环210中在对应信号输出118、121、122、123及504处提供切换控制信号H1、H2、H及H3以将电路500操作为切换式电容器积分器。
此实例中的校正电路502是与放大器输出114、积分器电路输出508、恒定电压节点103及控制器116耦合的DC增益非线性校正电路。在一个实例中，校正电路502包含开关S6到S8，所述开关根据来自控制器116的H1及H3信号而进行操作以在时间周期TS及TH2(“取样”及“保持2”)期间选择性地将输出电容器C1耦合于放大器输出114与积分器电路输出508之间。在时间周期TH1中的第一保持部分(“保持1”)期间，校正电路502将放大器输出114耦合到积分器电路输出508且将输出电容器C1耦合于积分器电路输出508与恒定电压节点103之间。在第二保持阶段“保持2”期间，负载电容器CL到放大器输出的连接减小积分器500的带宽。然而，在此情形中，负载电容器CL通过连接到放大器输出114而被引入。此实例中的放大器输出114在间隔TS及TH2中等效于虚拟接地，在所述间隔TS及TH2期间，由于DC增益非线性校正电路502的操作而断言H3信号为高的。校正电路502使用针对放大器输出节点114与输出电容器C1的第一端子506的互连的选择性切换而根据H1及H3信号提供DC增益非线性校正。在当H2为高态有效时的第三时间周期TH2期间，输出电容器C1连接到放大器输出节点114，且电路502操作以减小放大器输出电压VO中的任何摆动(例如，达到近乎0mv，如图6中的605处所展示)。此外，在操作中，积分器电路输出节点508处的积分器电路输出电压V1由放大器110进行调节，且因此电路500提供稳定积分器输出信号V1，其中DC增益非线性由电路502进行校正。
图6的曲线604及606展示数个取样及保持循环210内的稳态(例如，相当恒定)输入电压信号VIN的操作。在当H1信号(曲线204)为高态有效时的第一保持部分期间，在此实例中的曲线606中，节点114处的积分器输出电压VO在T1与T2之间增加到对应于输入电压信号VIN的电平。V1积分器电路输出信号的电压也在T1处增加。在此情形中，在T2处，当断言H3信号为高态有效时，放大器输出电压VO(曲线606)再次返回到初始电平，且积分器电路输出电压V1(曲线604)保持经增加电平。如在图6中的605处所见，DC增益非线性校正电路502用于在通过控制器116对H3信号的断言而被啮合时抵消任何DC增益非线性。在图6中继续，从取样部分的另一转变发生在T3处，其中曲线604中的积分器输出电压V1再次增加，且曲线606中的输出电压V0上升到V1的电平。在T4处再次断言H3信号，且校正电路502再次抵消积分器电路输出电压曲线604中的605处的初始增加。针对下一取样及保持循环而在T5及T6处再次重复过程，如图6中所展示。
分别根据以下方程式(4)及(5)而得出在“保持1”及“保持2”部分期间的积分器电路500的带宽UGB：
(4)UGB(H1)～GM/CS1，及
(5)UGB(H2)～GM/(CS1+CL(1+CS1/CF1))。
图5的切换式电容器积分器电路500还可用作多级(多阶)模/数转换器电路(例如图3的实例300，其包含第一级电路301或更多额外积分器电路，如上文所描述)中的初始或第一积分器级。此外，此积分器电路500可连同一或多个额外积分器电路一起并入于单个IC中以便提供多阶级联的积分器前馈CIFFΔΣ模/数转换器电路，其中输出ADC(例如，上文310)操作为量化器。
图7及8图解说明实例性切换式电容器放大器电路700以及信号图式800中的相关联波形。图7的放大器电路700包含取样电容器CS1连同根据来自控制器716的S及H信号而进行操作的第一开关S1及第二开关S2，如上文所描述。切换操作替代地对来自输入节点702的输入电压VI进行取样且接着将所取样信号传送到与放大器710相关联的反馈电容器CF1。参考电压电路704在参考电压节点705处将参考电压VREF提供到开关S2。切换式电容器放大器电路700包含放大器710，所述放大器具有反相第一放大器输入711、连接到恒定电压节点703(例如，GND)的非反相第二放大器输入712及用以提供输出信号VOUT的放大器输出714。取样电容器CS1包含连接到开关S1及S2的第一端子706，以及连接到放大器710的反相输入711的第二端子707。第三开关S3与负载电容器CL串联耦合于反相输入711与恒定电压节点703之间。在所图解说明实例中，负载电容器CL包含连接到开关S3的第一端子708，及连接到恒定电压节点703的第二端子709。开关S3连接于负载电容器CL的第一端子708与非反相放大器输入节点711之间。放大器输入节点711处于大体上等于GND的虚拟接地电位VG。反馈电容器CF1连接于输入711与输出714之间。第四开关S4与反馈电容器CF1并联连接于反相放大器输入711与放大器输出714之间以根据来自控制器716的信号输出718的取样信号S而选择性地将电容器CF1放电。控制器输出721提供H信号以操作第二开关S2，且控制器716包含提供H2切换控制信号以操作第三开关S3的输出722。
如图8的信号图式800中所见，在一系列连续循环810中的每一者中，控制器716在对应信号输出718、721及722处提供分别如曲线802、203及806中所展示的切换控制信号S、H及H2。一般来说，控制器716类似于上文所描述的控制器116的操作而操作输出718、721及722以便包含每一循环810的时间周期TS中的“取样”部分后续接着时间周期TH1中的第一保持部分“保持1”及时间周期TH2中的第二保持部分“保持2”。类似于图1及2中的上文所描述切换式电容器积分器电路100，图8中的信号图式800还包含带宽曲线808，所述带宽曲线展示在时间周期TH1期间的电路带宽的选择性适应及在TH2期间的进一步带宽减小。与上文所描述切换式电容器积分器电路100及500一样，图7中的切换式电容器放大器电路有利地在放大器操作循环810的每一保持阶段的第二部分中提供额外负载电容器CL到放大器710的选择性耦合。此在第一保持时间周期TH1期间促进取样电容器CS1的大小的减小及带宽的对应增加以减小放大器电路700的功率消耗及电路面积。在时间周期TH2期间的第二保持部分中，CL的额外电容性负载连接到放大器输入711以减小放大器电路700的带宽且增强放大器电路700的噪声性能。因此如图7中所见，具有经由S3及CL进行的选择性负载引入的切换式电容器架构具有超出开关电容器积分器的应用，且可用于各种使用情形(例如切换式电容器放大器700或其它使用情形(未展示))中。在图7及8中所展示的放大器中，通过方程式VOUT＝VIN(CS1/CF1)而得出放大器输出电压VOUT以提供CS1/CF1的放大器增益。
上述实例仅说明本发明的各种方面的数个可能实施例，其中所属领域的技术人员将在阅读并理解本说明书及所附图式后即刻想到等效更改及/或修改。修改在所描述实施例中为可能的，且其它实施例在权利要求书的范围内为可能的。

Claims (20)

1.一种积分器电路，其包括：
放大器，其包含第一放大器输入、连接到恒定电压节点的第二放大器输入及用以提供积分器输出信号的放大器输出；
反馈电容器，其耦合于所述第一放大器输入与所述放大器输出之间；
取样电容器，其包含第一端子及第二端子；
负载电容器，其包含第一端子及第二端子；
切换电路，其包括多个开关，其中所述切换电路耦合在所述放大器与积分器输入节点之间并与参考电压节点及所述恒定电压节点耦合；及
控制器，其包含信号输出，所述信号输出用以在一系列循环中的每一循环中提供切换控制信号以控制所述多个开关从而致使所述切换电路：
在所述一系列循环中的每一循环的取样部分中的第一非零时间周期期间将来自所述积分器输入节点的积分器输入信号连接到所述取样电容器，
在所述一系列循环中的每一循环的第一保持部分中的第二非零时间周期期间将所述取样电容器耦合于所述参考电压节点与所述第一放大器输入之间，所述第二非零时间周期在所述第一非零时间周期之后，及
在所述一系列循环中的每一循环的第二保持部分中的第三非零时间周期期间将所述取样电容器及所述负载电容器耦合到所述第一放大器输入以减小所述积分器电路的带宽且减小所述积分器电路的功率消耗，所述第三非零时间周期在所述第二非零时间周期之后。
2.根据权利要求1所述的积分器电路，
其中所述切换电路的所述多个开关包含：第一开关，其连接于所述积分器输入节点与所述取样电容器的所述第一端子之间；第二开关，其连接于所述取样电容器的所述第一端子与所述参考电压节点之间；及第三开关，其与所述负载电容器串联连接于所述第一放大器输入与所述恒定电压节点之间；且
其中所述控制器操作以在所述一系列循环中的每一循环中提供所述切换控制信号以致使所述切换电路：
在所述第一非零时间周期期间闭合所述第一开关，且在所述第一非零时间周期期间断开所述第二开关及所述第三开关，
在所述第二非零时间周期期间闭合所述第二开关，且在所述第二非零时间周期期间断开所述第一开关及所述第三开关，及
在所述第三非零时间周期期间闭合所述第二开关及所述第三开关，且在所述第三非零时间周期期间断开所述第一开关。
3.根据权利要求2所述的积分器电路，
其中所述切换电路的所述多个开关进一步包含：第四开关，其连接于所述取样电容器的所述第二端子与所述恒定电压节点之间；及第五开关，其连接于所述取样电容器的所述第二端子与所述第一放大器输入之间；且
其中所述控制器操作以提供所述切换控制信号以在所述一系列循环中的每一循环中同时断开所述第一开关及闭合所述第四开关，且在所述一系列循环中的每一循环中同时断开所述第二开关及闭合所述第五开关。
4.根据权利要求3所述的积分器电路，其中所述放大器是跨导放大器，其中所述第一放大器输入是反相放大器输入，且其中所述第二放大器输入是非反相放大器输入。
5.根据权利要求3所述的积分器电路，其进一步包括：
至少一个额外积分器电路，其包含额外放大器、额外反馈电容器、额外取样电容器及额外切换电路，以在所述额外取样电容器处对前一积分器电路的输出信号进行取样且将所述输出信号传送到所述额外反馈电容器以提供对应额外积分器输出信号；及
模/数转换器ADC，其包含经耦合以从所述至少一个额外积分器电路中的最后一个额外积分器电路接收所述积分器输出信号的ADC输入，及连接到所述参考电压节点的ADC输出。
6.根据权利要求5所述的积分器电路，其中所述积分器电路、所述至少一个额外积分器电路及所述ADC形成多阶级联的积分器前馈CIFFΔΣ模/数转换器电路，其中所述ADC操作为量化器。
7.根据权利要求2所述的积分器电路，其中所述放大器是跨导放大器，其中所述第一放大器输入是反相放大器输入，且其中所述第二放大器输入是非反相放大器输入。
8.根据权利要求2所述的积分器电路，其进一步包括：
至少一个额外积分器电路，其包含额外放大器、额外反馈电容器、额外取样电容器及额外切换电路，以在所述额外取样电容器处对前一积分器电路的输出信号进行取样且将所述输出信号传送到所述额外反馈电容器以提供对应额外积分器输出信号；及
模/数转换器ADC，其包含经耦合以从所述至少一个额外积分器电路中的最后一个额外积分器电路接收所述积分器输出信号的ADC输入，及连接到所述参考电压节点的ADC输出。
9.根据权利要求8所述的积分器电路，其中所述积分器电路、所述至少一个额外积分器电路及所述ADC形成多阶级联的积分器前馈CIFFΔΣ模/数转换器电路，其中所述ADC操作为量化器。
10.一种积分器电路，其包括：
放大器，其包含第一放大器输入、连接到恒定电压节点的第二放大器输入及用以提供放大器输出信号的放大器输出；
反馈电容器，其耦合于所述第一放大器输入与积分器电路输出之间以提供积分器电路输出信号；
取样电容器，其包含第一端子及第二端子；
负载电容器，其包含第一端子及第二端子；
输出电容器，其包含与所述放大器输出耦合的第一端子，及连接到所述积分器电路输出的第二端子；
切换电路，其包括多个开关，其中所述切换电路耦合在所述放大器与积分器输入节点之间并与参考电压节点及所述恒定电压节点耦合；及
控制器，其包含信号输出，所述信号输出用以在一系列循环中的每一循环中提供切换控制信号以控制所述多个开关从而致使所述切换电路：
在所述一系列循环中的每一循环的取样部分中的第一非零时间周期期间将来自所述积分器输入节点的积分器输入信号连接到所述取样电容器，
在所述一系列循环中的每一循环的第一保持部分中的第二非零时间周期期间将所述取样电容器耦合于所述参考电压节点与所述第一放大器输入之间，所述第二非零时间周期在所述第一非零时间周期之后，及
在所述一系列循环中的每一循环的第二保持部分中的第三非零时间周期期间将所述取样电容器与所述第一放大器输入耦合且将所述负载电容器耦合到所述放大器输出以减小所述积分器电路的带宽且减小所述积分器电路的功率消耗，所述第三非零时间周期在所述第二非零时间周期之后。
11.根据权利要求10所述的积分器电路，
所述切换电路的所述多个开关包含：第一开关，其连接于所述积分器输入节点与所述取样电容器的所述第一端子之间；第二开关，其连接于所述取样电容器的所述第一端子与所述参考电压节点之间；第三开关，其与所述负载电容器串联连接于所述放大器输出与所述恒定电压节点之间；第四开关，其连接于所述取样电容器的所述第二端子与所述恒定电压节点之间；及第五开关，其连接于所述取样电容器的所述第二端子与所述第一放大器输入之间；且
其中所述控制器操作以在所述一系列循环中的每一循环中提供所述切换控制信号以致使所述切换电路：
在所述第一非零时间周期期间闭合所述第一开关及所述第四开关，且在所述第一非零时间周期期间断开所述第二开关、所述第三开关及所述第五开关，
在所述第二非零时间周期期间闭合所述第二开关及所述第五开关，且在所述第二非零时间周期期间断开所述第一开关、所述第三开关及所述第四开关，及
在所述第三非零时间周期期间闭合所述第二开关、所述第三开关及所述第五开关，且在所述第三非零时间周期期间断开所述第一开关及所述第四开关。
12.根据权利要求11所述的积分器电路，其进一步包括与所述放大器输出、所述积分器电路输出、所述恒定电压节点及所述控制器耦合的校正电路，所述校正电路根据所述切换控制信号而进行操作以：
在所述第一非零时间周期及所述第三非零时间周期期间将所述输出电容器耦合于所述放大器输出与所述积分器电路输出之间；及
在所述第二非零时间周期期间将所述放大器输出耦合到所述积分器电路输出，且在所述第二非零时间周期期间将所述输出电容器耦合于所述积分器电路输出与所述恒定电压节点之间。
13.根据权利要求12所述的积分器电路，
其中所述校正电路包含：第六开关，其连接于所述输出电容器的所述第一端子与所述恒定电压节点之间；第七开关，其连接于所述放大器输出与所述积分器电路输出之间；及第八开关，其连接于所述放大器输出与所述输出电容器的所述第一端子之间；且
其中所述控制器操作以在所述一系列循环中的每一循环中提供所述切换控制信号以致使所述校正电路：
在所述第一非零时间周期及所述第三非零时间周期期间闭合所述第八开关，且在所述第一非零时间周期及所述第三非零时间周期期间断开所述第六开关及所述第七开关，及
在所述第二非零时间周期期间闭合所述第六开关及所述第七开关，且在所述第二非零时间周期期间断开所述第八开关。
14.根据权利要求11所述的积分器电路，其中所述放大器是跨导放大器，其中所述第一放大器输入是反相放大器输入，且其中所述第二放大器输入是非反相放大器输入。
15.根据权利要求11所述的积分器电路，其进一步包括：
至少一个额外积分器电路，其包含额外放大器、额外反馈电容器、额外取样电容器及额外切换电路，以在所述额外取样电容器处对前一积分器电路的输出信号进行取样且将所述输出信号传送到所述额外反馈电容器以提供对应额外积分器输出信号；及
模/数转换器ADC，其包含经耦合以从所述至少一个额外积分器电路中的最后一个额外积分器电路接收所述积分器输出信号的ADC输入，及连接到所述参考电压节点的ADC输出。
16.根据权利要求15所述的积分器电路，其中所述积分器电路、所述至少一个额外积分器电路及所述ADC形成多阶级联的积分器前馈CIFFΔΣ模/数转换器电路，其中所述ADC操作为量化器。
17.一种切换式电容器放大器电路，其包括：
放大器，其包含第一放大器输入、连接到恒定电压节点的第二放大器输入及用以提供输出信号的放大器输出；
反馈电容器，其耦合于所述第一放大器输入与所述放大器输出之间；
取样电容器，其包含第一端子及连接到所述第一放大器输入的第二端子；
负载电容器，其包含第一端子及第二端子；
切换电路，其包括多个开关，其中所述切换电路耦合在所述放大器与信号输入节点之间并与参考电压节点及所述恒定电压节点耦合；及
控制器，其包含信号输出，所述信号输出用以在一系列循环中的每一循环中提供切换控制信号以控制所述多个开关从而致使所述切换电路：
在所述一系列循环中的每一循环的取样部分中的第一非零时间周期期间将所述信号输入节点连接到所述取样电容器的所述第一端子，且在所述一系列循环中的每一循环的所述第一非零时间周期期间将所述第一放大器输入连接到所述放大器输出，
在所述一系列循环中的每一循环的第一保持部分中的第二非零时间周期期间将所述信号输入节点从所述取样电容器的所述第一端子断开连接，且在所述第二非零时间周期期间将所述取样电容器连接于所述参考电压节点与所述第一放大器输入之间，所述第二非零时间周期在所述第一非零时间周期之后，及
在所述一系列循环中的每一循环的第二保持部分中的第三非零时间周期期间将所述取样电容器及所述负载电容器连接到所述第一放大器输入以减小所述放大器电路的带宽且减小所述放大器电路的功率消耗，所述第三非零时间周期在所述第二非零时间周期之后。
18.根据权利要求17所述的切换式电容器放大器电路，
其中所述切换电路的所述多个开关包含：第一开关，其连接于所述信号输入节点与所述取样电容器的所述第一端子之间；第二开关，其连接于所述取样电容器的所述第一端子与所述参考电压节点之间；第三开关，其与所述负载电容器串联连接于所述第一放大器输入与所述恒定电压节点之间；及第四开关，其连接于所述第一放大器输入与所述放大器输出之间；且
其中所述控制器操作以在所述一系列循环中的每一循环中提供所述切换控制信号以致使所述切换电路：
在所述第一非零时间周期期间闭合所述第一开关及所述第四开关，且在所述第一非零时间周期期间断开所述第二开关及所述第三开关，
在所述第二非零时间周期期间闭合所述第二开关，且在所述第二非零时间周期期间断开所述第一开关、所述第三开关及所述第四开关，及
在所述第三非零时间周期期间闭合所述第二开关及所述第三开关，且在所述第三非零时间周期期间断开所述第一开关及所述第四开关。
19.根据权利要求18所述的切换式电容器放大器电路，其中所述放大器是跨导放大器，其中所述第一放大器输入是反相放大器输入，且其中所述第二放大器输入是非反相放大器输入。
20.根据权利要求17所述的切换式电容器放大器电路，其中所述放大器是跨导放大器，其中所述第一放大器输入是反相放大器输入，且其中所述第二放大器输入是非反相放大器输入。
CN201810435330.1A 2017-05-12 2018-05-09 经改进低功率切换式电容器积分器、模/数转换器及切换式电容器放大器 Active CN108880548B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/593,618 2017-05-12
US15/593,618 US9866237B1 (en) 2017-05-12 2017-05-12 Low power switched capacitor integrator, analog-to-digital converter and switched capacitor amplifier

Publications (2)

Publication Number Publication Date
CN108880548A CN108880548A (zh) 2018-11-23
CN108880548B true CN108880548B (zh) 2024-01-26

Family

ID=60812877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810435330.1A Active CN108880548B (zh) 2017-05-12 2018-05-09 经改进低功率切换式电容器积分器、模/数转换器及切换式电容器放大器

Country Status (2)

Country Link
US (1) US9866237B1 (zh)
CN (1) CN108880548B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108806757A (zh) * 2018-06-19 2018-11-13 广州领知信息技术有限公司 高速增压型信号采样传输开关
US11223368B1 (en) * 2020-10-02 2022-01-11 Cirrus Logic, Inc. Inter-channel crosstalk and non-linearity reduction in double-sampled switched-capacitor delta-sigma data converters

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN88100072A (zh) * 1987-01-09 1988-07-20 梅兰日兰公司 反相器输出变压器初级线圈电流的测量电路
US4862121A (en) * 1987-08-13 1989-08-29 Texas Instruments Incorporated Switched capacitor filter
US6118399A (en) * 1998-03-30 2000-09-12 Silicon Laboratories, Inc. Coarse/fine switching on digital-to-analog conversion output
CN1653695A (zh) * 2002-05-10 2005-08-10 美国凹凸微系有限公司 高精度模拟/数字转换器
CN101243602A (zh) * 2005-10-09 2008-08-13 崇贸科技股份有限公司 用于初级侧控制功率转换器的闭合回路脉宽调制控制器
CN101292415A (zh) * 2005-10-09 2008-10-22 崇贸科技股份有限公司 测量来自功率转换器初级侧的输出电流的设备及方法
CN101399550A (zh) * 2007-09-28 2009-04-01 美国思睿逻辑有限公司 离散时间可编程增益adc输入电路及方法
CN102414989A (zh) * 2009-07-16 2012-04-11 密克罗奇普技术公司 用于切换式电容器σ-δ调制器的2阶段增益校准与缩放方案
CN104617769A (zh) * 2013-11-01 2015-05-13 德州仪器公司 电力转换器及其补偿电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369745B1 (en) * 1998-04-03 2002-04-09 Cirrus Logic, Inc. Analog to digital switched capacitor converter using a delta sigma modulator having very low power, distortion and noise
US6614285B2 (en) 1998-04-03 2003-09-02 Cirrus Logic, Inc. Switched capacitor integrator having very low power and low distortion and noise
DE602005012519D1 (de) * 2005-11-08 2009-03-12 Austriamicrosystems Ag Verstärkeranordnung mit geschalteten Kapazitäten und Verfahren dazu
US7511648B2 (en) 2007-04-23 2009-03-31 Texas Instruments Incorporated Integrating/SAR ADC and method with low integrator swing and low complexity
US7564389B1 (en) 2008-05-13 2009-07-21 Texas Instruments Incorporated Discrete-time, single-amplifier, second-order, delta-sigma analog-to-digital converter and method of operation thereof
IT1394627B1 (it) * 2009-06-05 2012-07-05 St Microelectronics Rousset Filtro passabanda a condensatori commutati di tipo tempo-discreto, in particolare per la cancellazione dell'offset e di rumore a bassa frequenza di stadi a condensatori commutati
US7999710B2 (en) 2009-09-15 2011-08-16 Texas Instruments Incorporated Multistage chopper stabilized delta-sigma ADC with reduced offset
US8941438B2 (en) * 2012-11-05 2015-01-27 Analog Devices, Inc. Bandwidth limiting for amplifiers

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN88100072A (zh) * 1987-01-09 1988-07-20 梅兰日兰公司 反相器输出变压器初级线圈电流的测量电路
US4862121A (en) * 1987-08-13 1989-08-29 Texas Instruments Incorporated Switched capacitor filter
US6118399A (en) * 1998-03-30 2000-09-12 Silicon Laboratories, Inc. Coarse/fine switching on digital-to-analog conversion output
CN1653695A (zh) * 2002-05-10 2005-08-10 美国凹凸微系有限公司 高精度模拟/数字转换器
CN101243602A (zh) * 2005-10-09 2008-08-13 崇贸科技股份有限公司 用于初级侧控制功率转换器的闭合回路脉宽调制控制器
CN101292415A (zh) * 2005-10-09 2008-10-22 崇贸科技股份有限公司 测量来自功率转换器初级侧的输出电流的设备及方法
CN101399550A (zh) * 2007-09-28 2009-04-01 美国思睿逻辑有限公司 离散时间可编程增益adc输入电路及方法
CN102414989A (zh) * 2009-07-16 2012-04-11 密克罗奇普技术公司 用于切换式电容器σ-δ调制器的2阶段增益校准与缩放方案
CN104617769A (zh) * 2013-11-01 2015-05-13 德州仪器公司 电力转换器及其补偿电路

Also Published As

Publication number Publication date
US9866237B1 (en) 2018-01-09
CN108880548A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
US7679422B1 (en) Configurable switched capacitor block
US5245344A (en) High order switched-capacitor filter with dac input
US10972062B2 (en) Class-D amplifier and method
US8754699B2 (en) Switched-capacitor filter
US7173485B2 (en) Phase-compensated filter circuit with reduced power consumption
US6509790B1 (en) Switched-capacitor circuits and methods with improved settling time and systems using the same
US20240171195A1 (en) Loop delay compensation in a delta-sigma modulator
US8344796B2 (en) Switched capacitor circuit
CN108880548B (zh) 经改进低功率切换式电容器积分器、模/数转换器及切换式电容器放大器
US8169259B2 (en) Active filter, delta-sigma modulator, and system
WO1999057671A1 (en) Method and circuit for compensating the non-linearity of capacitors
TW201921843A (zh) 使用靴帶式開關之五位階切換電容式數位轉類比轉換器(dac)
WO2011081069A1 (ja) シグマデルタ変調器
US10425044B1 (en) Cancellation capacitor for aliasing and distortion improvement
CN104283564A (zh) 用于σδ 模拟-数字转换器的积分器输出摆动降低技术
CN108347248B (zh) 采样保持电路
US8610496B2 (en) Switched amplifier circuit arrangement and method for switched amplification
KR102012504B1 (ko) 적분기-전달함수의 폴-오차를 보상하는 스위치드-커패시터 적분기회로
Aparna et al. A three-stage operational transconductance amplifier for delta sigma modulator
Nilchi et al. Analysis of thermal noise and the effect of parasitics in the charge-pump integrator
CN117375609A (zh) 基于优化被动电荷补偿电容的开关电容积分器及σ-δ调制器
Porrazzo POWER AND AREA EFFICIENT RECONFIGURABLE∆ Σ ADCS
Bajdechi et al. Discrete-Time Circuit Design
Hong et al. The design of high-speed sigma-delta modulator
Sansen et al. Low-power Sigma-Delta AD Converters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant