CN104283564A - 用于σδ 模拟-数字转换器的积分器输出摆动降低技术 - Google Patents

用于σδ 模拟-数字转换器的积分器输出摆动降低技术 Download PDF

Info

Publication number
CN104283564A
CN104283564A CN201410324552.8A CN201410324552A CN104283564A CN 104283564 A CN104283564 A CN 104283564A CN 201410324552 A CN201410324552 A CN 201410324552A CN 104283564 A CN104283564 A CN 104283564A
Authority
CN
China
Prior art keywords
impedance
integrator
input
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410324552.8A
Other languages
English (en)
Inventor
李纪鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN104283564A publication Critical patent/CN104283564A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/44—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable
    • H03M3/442—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by restricting the swing within the loop, e.g. gain scaling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明涉及用于ΣΔ模拟-数字转换器的积分器输出摆动降低技术。本发明的实施例可以包括装置和方法，以减少在多级环路滤波器的每一级中的输出摆动，并同时保持对每个相应级所期望的信号传递功能。环路滤波器的给定级可包括积分器、反馈路径、第一消除路径和第二消除路径。第一消除路径可以耦合到积分器的输出。第二消除路径可以耦合到关于该积分器的输入和输出所提供的反馈路径。第一消除信号可以被注入到第一消除路径，以减少积分器的输出摆动。第二消除信号可以被注入到所述第二消除路径，以减少由第一消除信号所引起的积分器的信号传递功能的变化。

Description

用于ΣΔ 模拟-数字转换器的积分器输出摆动降低技术
技术领域
本发明涉及西格玛-代尔塔(ΣΔ)模拟-数字转换器。 
背景技术
在常规的ΣΔ转换器中，前端阶段使用电荷存储元件(即，存储电容)采样输入电压，以及电荷然后被积累在另一组元件(即，积分电容)上。然后集成的采样由例如闪速ADC的模拟-数字转换器(ADC)进行量化。ADC的输出可以通过反馈DAC循环回送以从输入电压中减去。反馈DAC取决于ADC输出位状态对参考电压进行采样。 
常规的ΣΔADC包括：环路滤波器、积分器、ADC、反馈DAC以及减法器。ΣΔADC在时间t接收模拟输入信号x[t]，并在离散时间'n'生成N值数字输出信号y[n]。输出信号y[n]的分辨率由ADC的分辨率决定。 
在操作过程中，减法器从输入信号x[t]减去记为ya[t]的反馈信号。反馈信号是DAC的输出信号y[n]的模拟表示。来自减法器的输出信号通过环路滤波器进行滤波，该环路滤波器可以对从减法器输出的信号使用积分器有效地执行至少一次积分。来自环路滤波器的输出被馈送到ADC。ADC产生输出信号y[n]，输入信号x[t]的数字表示。积分器是常规的ΣΔADC中的误差来源。具体而言，ΣΔADC内的每个积分器可具有引起增加放大器失真的不良输出摆动。 
ΣΔADC已被广泛应用于数字音频和高精密仪器仪表系统中。最近，ΣΔADC最新应用于基础宽带射频接收器中。在ΣΔ ADC的设计中，最好是具有小的积分器输出摆动(对于给定的积分器增益)，以使放大器失真较小以及电流消耗降低。遗憾的是，积分器的输出摆动由系数的缩放和电源电 压裕量来确定。当积分器经过缩放用于较小的摆动时，他们的ADC增益减小。这将导致以下阶段的较大噪声贡献。在实际设计过程中，缩放可以进行优化，以达到噪声、失真和功耗之间的最佳权衡。然而，希望在不损害噪音性能的情况下降低积分器输出摆动。 
之前降低积分器输出摆动的努力会产生不良的副作用。例如，一些技术引入从环路滤波器中第一级积分器的输入的前馈路径以随后级积分器的输入，以部分抵消由耦合到相同节点的反馈DAC所产生的电流。前积分器的输出摆动被迫变小，因为随后级的净输入应接近于零。但是，前馈技术的非显而易见的副产品在于：因为额外的信号路径，增加的前馈路径将改变积分器的信号传递功能(SFT)。这种效果对于带外反应是更严重的并有时导致大的峰值。因此，上述设计技术不适合于具有严格STF要求的设计。 
附图说明
图1是根据本发明的一个实施例的ΣΔADC的多级环路滤波器的前两级的电路图。 
图2是根据本发明的一个实施例的连续时间ΣΔADC的多级环路滤波器的前两级的电路图。 
图3是根据本发明的一个实施例的开关电容ΣΔADC的多级环路滤波器的前两级的电路图。 
具体实施方式
本发明的实施例可以包括装置和方法，以减少在多级环路滤波器的每一级中的输出摆动，并同时保持对每个相应级所期望的信号传递功能。环路滤波器的给定级可包括积分器、反馈路径、第一消除路径和第二消除路径。第一消除路径可以耦合到积分器的输出。第二消除路径可以耦合到关于该积分器的输入和输出所提供的反馈路径。第一消除信号可以被注入到第一消除路径，以减少积分器的输出摆动。第二消除信号可以被注入到所 述第二消除路径，以减少由第一消除信号所引起的积分器的信号传递功能的变化。在这种方式下，积分器的输出摆动可被减少，而不显著影响积分器的信号传输功能。 
图1是根据本发明的一个实施例的ΣΔADC的多级环路滤波器的前两级的电路图。环路滤波器100可接收输入信号Vin、集成信号Vin、并将集成的Vin信号输出到ADC。环路滤波器100的第一阶段(或第一积分器)110可包括跨导放大器Gm1 110.1、输入阻抗Zin 110.2、输出阻抗Zout 110.3、反馈电容器C1 110.4、反馈DAC1 110.5、在第一前馈补偿路径110.8上提供的消除阻抗Zc 110.6以及在第二前馈补偿路径110.9上提供的消除电容器Cc 110.7。第二阶段(或第二积分器)120可包括跨导放大器120.1、反馈电容器C2 120.2和反馈DAC2 120.3。 
输入阻抗Zin 110.2和反馈DAC1 110.5可耦合到所述跨导放大器Gm1 110.1的输入端，以及输出阻抗Zout 110.3可耦合在跨导放大器Gm1 110.1的输出端和跨导放大器Gm2 120.1的输入端之间。反馈DAC2 120.3可被耦合到所述跨导放大器Gm2 120.1的输入端。可以在关于各个跨导放大器Gm1 110.1和Gm2 120.1的反馈中提供反馈电容C1 110.4和C2 120.2。第一消除路径110.8可以包括消除阻抗Zc，并且可以在一端耦合到环路滤波器100的输入端Vin，以及在另一端耦合到互导放大器120.1的输入端。第二消除路径110.9可以包括消除电容器Cc 110.7，并且可以在一端耦合到跨导放大器Gm1 110.1的反馈路径以及在另一端耦合到环路滤波器100的输入端Vin。 
输入信号Vin可以通过前馈通路110.11耦合到第二消除路径110.9，和第一消除路径110.8。当第一消除路径110.8是非反转时，第二消除路径110.9可反转输入信号Vin。在这种方式中，第一前馈信号Sig1可从第一消除路径110.8输出，以及第二前馈信号Sig2(其与第一前馈Sig1，幅度相等以及极性相反)可从第二消除路径110.9输出。 
在操作期间，第一前馈信号Sig1可通过节点in2(即，第二级120的输入端)的消除阻抗Zc 110.6被注入到第一消除路径110.8。消除阻抗Zc 可以平衡DAC2 120.3的电流。因此，可降低在节点out1的电压摆动(即，跨导放大器Gm1 110.1的输出)。虽然通过消除阻抗Zc 110.6的第一消除路径110.8可不影响第一级110的噪声传递功能(NTF)，但因为输入信号Vin现在正通过环路滤波器100中的多条路径，信号传递功能(STF)可受到影响。 
第二前馈(或消除)信号Sig2可以通过消除电容器Cc 110.7、反馈电容器C1 110.4，输出阻抗Zout 110.3被注入到第二消除路径110.9。第一前馈(或消除)信号Sig1(通过Zc 110.6)可以与第二前馈信号SIG2(通过消除电容器Cc 110.7、反馈电容110.4以及输出阻抗Zout 110.3)是大小相等，极性相反的。如果根据下面的公式设置Cc、C1、Zout和Zc的值，前馈信号Sig1和Sig2可被消除： 
Zc＝Zout*C1/Cc  等式(1) 
因此，由于两个消除路径110.8和110.9流入第二级120(在节点in2)的净电流可大幅减少。因此，因为ADC(在环路滤波器100的输出端)根本看不到两个注入的信号，环路滤波器100的SFT可以实质上保持不变。 
该环路滤波器100的第一级110可包括缓冲器130(以虚线示出作为选项)。缓冲器130可耦合在输入电压信号Vin和消除电容器Cc 110.7之间。缓冲器130可以减少环路滤波器100集成到其中的CTSD ADC的前端的负荷。缓冲器130的带内噪声和失真贡献可以以和注入信号Vin类似的方式被消除。延迟也可以被添加到缓冲器130以匹配STF延迟，用于优化第一级110的输出摆动减小。 
虽然以上参考图1的实施例可以使用两个消除路径110.8和110.9减少多级环路滤波器100的第一积分器110的输出摆动，相同的技术可以被扩展到第二积分器120以及多级环路滤波器100的剩余阶段(未示出)。此外，上述技术也可以适用于特定类型的ΣΔADC，诸如连续时间的ΣΔADC(“CTSD ADC”)或开关电容ΣΔADC。图2和3是本申请的实施例的示例性电路配置的电路图。 
图2是根据本发明的一个实施例的CTSD ADC的多级环路滤波器200 中的前两级电路图。环路滤波器200可接收输入信号Vin、集成信号Vin并将集成的Vin信号输出到ADC。环路滤波器200的第一级(或第一积分器)210可以包括跨导放大器Gm1 210.1、输入电阻R1 210.2、输出电阻R2 210.3、反馈电容器C1 210.4、反馈DAC1 210.5、在第一前馈补偿路径210.8上提供的消除电阻器Rc210.6，和在第二前馈补偿路径210.9上提供的消除电容器Cc 210.7。第二阶段(或第二积分器)220可以包括跨导放大器220.1、反馈电容器C2 220.2和反馈DAC2 220.3。 
输入电阻R1 210.2和反馈DAC1 210.5可被耦合到所述跨导放大器Gm1 210.1的输入端，以及输出电阻R2 210.3可耦合在跨导放大器Gm1 210.1的输出端和跨导放大器Gm2 220.1的输入端之间。反馈DAC2 220.3可被耦合到所述跨导放大器Gm2 220.1的输入端。可以在关于各个跨导放大器Gm1 210.1和Gm2 220.1的反馈中提供反馈电容C1 210.4和C2 220.2。第一消除路径210.8可以包括消除电阻器Rc，并且可以在一端耦合到环路滤波器200的输入端Vin，并在另一端耦合到互导放大器220.1的输入端。第二消除路径210.9可以包括消除电容器Cc 210.7，并且可以在一端耦合到跨导放大器Gm1 210.1的反馈路径以及在另一端耦合到环路滤波器200的的输入端Vin。 
输入信号Vin可以通过前馈通路210.11被耦合到所述第二消除路径210.9和第一消除路径210.8。当第一消除路径210.8是非反转时，第二消除路径110.9可反转输入信号Vin。在这种方式中，第一前馈信号Sig1可从第一消除路径210.8输出，以及第二前馈信号Sig2(其可以是大小相等，极性相反的第一前馈)可从第二消除路径210.9输出。 
在操作期间，第一前馈信号Sig1可通过节点in2的消除电阻器Rc 210.6(即，第二级220的输入端)被注入到第一消除路径210.8。消除电阻Rc 210.6可平衡DAC2 220.3的电流。因此，可降低在节点out1(即，跨导放大器Gm1 210.1的输出端)的电压摆动。尽管通过消除电阻器Rc 210.6的前馈补偿路径210.8可不影响第一级210的噪声传递功能(NTF)，但因为输入信号Vin正经过环路滤波器200中的多个路径，信号传递功能(STF)可受到影响。 
第二前馈信号Sig2可以通过消除电容器Cc 210.4、反馈电容器C1 210.4、输出电阻R2 210.3被注入到第二消除路径210.9。第二前馈信号SIG2(通过RC 210.6)可以与第一前馈信号Sig1(通过消除电容Cc 210.7、反馈电容210.4和输出电阻R2 210.3)是大小相等，极性相反的。如果根据下面的公式设置Cc、C1、R2和Rc的值，前馈信号Sig1和Sig2可被消除： 
Rc＝R2*C1/Cc  等式(2) 
因此，由于两个消除路径210.8和210.9流入到第二阶段220(节点平方英寸)的净电流可大幅减少。因此，因为ADC根本看不到两个注入的信号，环路滤波器200的SFT可以实质上保持不变。 
该环路滤波器200的第一级210可包括缓冲器230(以虚线示出作为选项)。缓冲器230可耦合在输入电压信号Vin和消除电容Cc 210.7之间。缓冲器230可以减少环路滤波器200被集成到其中的CTSD ADC的前端的负荷。缓冲器230的带内噪声和失真贡献可以以和注入信号Vin类似的方式被消除。延迟也可以被添加到缓冲器230以匹配STF延迟，用于优化第一级210的输出摆动减小。 
虽然以上参考图2描述的实施例可以使用两个消除路径210.8及210.9降低多级环路滤波器200的第一积分器210的输出摆动，相同的技术可以被扩展到第二积分器220以及多级环路滤波器200的剩余阶段(未示出)。 
图3是根据本发明的的一个实施例的开关电容ΣΔADC的多级环路滤波器300的前两级的电路图。环路滤波器300可接收输入信号Vin、集成输入信号Vin并输出所集成的Vin信号到ADC。环路滤波器300的第一阶段(或第一积分器)310可以包括跨导放大器Gm1 310.1、输入切换电容电路310.2、输出开关电容器电路310.3、反馈电容C1 310.4，反馈DAC1 310.5、在第一前馈补偿路径310.8上提供的消除切换电容器电路310.6和在第二前馈补偿路径310.9上提供的消除电容器Cc 310.7。第二阶段(或第二积分器)310可以包括跨导放大器320.1、反馈电容器C2 320.2和反馈DAC2 320.3。 
输入切换电容电路310.2和反馈DAC1 310.5可被耦合到所述跨导放大 器Gm1 310.1的输入端，以及输出切换电容电路310.3可耦合在跨导放大器Gm1 310.1的输出端和跨导放大器Gm2 320.1的输入端之间。反馈DAC2 320.3可被耦合到所述跨导放大器Gm2 320.1的输入端。可以在关于各个跨导放大器310.1 Gm1和Gm2 320.1的反馈中提供反馈电容C1 310.4和C2 320.2。第一消除路径310.8可以包括消除开关电容电路310.6，并可在一端耦合到环路滤波器300的输入端Vin以及在另一端耦合到互导放大器320.1的输入端。第二消除路径310.9可以包括消除电容器Cc 310.7，并且可以在一端耦合到跨导放大器Gm1 310.1的反馈路径以及在另一端耦合到环路滤波器300的输入端Vin。 
输入信号Vin可以通过前馈通路310.11被耦合到所述第二消除路径310.9和所述第一消除路径310.8。当第一消除路径310.8是非反转时，第二消除路径310.9可反转输入信号Vin。在这种方式中，第一前馈信号Sig1可从第一消除路径110.8输出，以及第二前馈信号Sig2(其与第一前馈Sig1，幅度相等以及极性相反)可从第二消除路径110.9输出。 
输入切换电容电路310.2电路可包括电容器Cs1 310.25和一组四个晶体管(或开关)310.21-310.24。晶体管310.21的第一端子可耦合到所述输入信号Vin，晶体管310.21的第二端子可耦合到电容器Cs1 310.25的第一端子，以及晶体管310.21的第三端子可耦合到第一控制信号Φ1。晶体管310.22的第一端子可耦合到电容器Cs1 310.25，晶体管310.22的第二端子可耦合到地的第二端子，以及晶体管310.22的第三端子可耦合到所述第一控制信号Φ1。晶体管310.23的第一端子可耦合到电容器Cs1 310.25的第二端子，晶体管310.23的第二端子可耦合到所述跨导放大器Gm1 310.1的输入端，以及晶体管310.23的第三终端可耦合到第二控制信号Φ2。晶体管310.24的第一端子可耦合到电容器Cs1 310.25的第一端子，晶体管310.24的第二端子可耦合到地，和晶体管310.24的第三端子可耦合到所述第二控制信号Φ2。输入切换电容电路310.3可具有阻抗Zin，其可基于电容器CS1 310.25的值和晶体管310.21-310.24的属性。晶体管310.21-310.24可以是金属-氧化物-半导体场效应晶体管(MOSFET)或可以应用于切换电容电路的其它合适类型的晶体管。 
晶体管310.21和310.22可由第一控制信号Φ1控制，以及晶体管310.23和310.24可以由第二控制信号Φ2控制。该信号可以相对于彼此是外相位的(如图3所示)。因此，对于给定的时钟周期，当一个信号具有高值时，其它信号可以具有低值。在操作过程中，当信号Φ1为高且信号Φ2为低(即，晶体管310.21和310.22打开，以及晶体管310.23和310.24关闭)时，Vin可被存储在电容器Cs1 310.25上。在下一个时钟周期，信号Φ2可为高，信号Φ1可为低(即，晶体管310.23和310.24打开，以及晶体管310.21和310.22关闭)。在这种方式下，存储在电容器Cs1 310.25上的电压Vin可以被转移到跨导放大器Gm1 310.1(在节点in1)的输入端。 
输出切换电容电路310.3电路可包括电容器CS2 310.35和一组四个晶体管(或开关)310.31-310.34。晶体管310.31的第一端子可耦合到所述跨导放大器Gm1 310.1的输出端，晶体管310.31的第二端子可耦合到电容器CS2 310.35的第一端子，以及晶体管310.31的第三端子可耦合到所述第一控制信号Φ1。晶体管310.32的第一端子可耦合到所述电容器CS2 310.35的第二端子，晶体管310.32的第二端子可以耦合到地，以及晶体管310.32的第三端子可耦合到所述第一控制信号Φ1。晶体管310.33的第一端子可耦合到所述电容器CS2 310.35的第二端子，晶体管310.33的第二端子可耦合到所述跨导放大器Gm2 320.1的输入端，以及晶体管310.33的第三端子可耦合到第二控制信号Φ2。晶体管310.34的第一端子可耦合到所述电容器CS2 310.35的第一端子，晶体管310.34的第二端子可以耦合到地，以及晶体管310.34的第三端子可耦合到所述第二控制信号Φ2。输出切换电容电路310.3可具有阻抗Zout，其可基于电容器的CS2 310.35的值和晶体管310.31-310.34的属性。晶体管310.31-310.34可以是金属-氧化物-半导体场效应晶体管(MOSFET)或可以应用于切换电容电路的其它合适类型的晶体管。 
晶体管310.31和310.32可由第一控制信号Φ1控制，以及晶体管310.33和310.34可由第二控制信号Φ2控制。该信号可以相对于彼此是外相位的(如图3所示)。因此，对于给定的时钟周期中，当一个信号具有高值时，其它信号可以具有低值。在操作过程中，当信号Φ1为高且信号Φ2为低(即， 晶体管310.31和310.32打开，以及晶体管310.33和310.34关闭)时，跨导放大器Gm1 310.1的输出信号可以被存储在电容器CS2 310.35上。在下一个时钟周期中，信号Φ2可为高以及信号Φ1可为低(即，晶体管310.33和310.34打开，以及晶体管310.21和310.22关闭)。在这种方式下，存储在电容器CS2 310.35上的输出信号可以被转移到跨导放大器Gm2 320.1(在节点in2)的输入端。 
该消除切换电容电路310.6电路可包括电容器Cs3310.65和一组四个晶体管(或开关)310.61-310.64。晶体管310.61的第一端子可耦合到所述输入信号Vin，晶体管310.61的第二端子可耦合到电容器Cs3 310.65的第一端子，以及晶体管310.61的第三端子可耦合到所述第一控制信号Φ1。晶体管310.62的第一端子可耦合到电容器Cs3 310.65的第二端子，晶体管310.62的第二端子可以耦合到地，以及晶体管310.62的第三端子可耦合到所述第一控制信号Φ1。晶体管310.63的第一端子可耦合到电容器Cs3 310.65的第二端子，晶体管310.63的第二端子可耦合到所述跨导放大器Gm2 320.1的输入端，以及晶体管310.63的第三端子可耦合到第二控制信号Φ2。晶体管310.64的第一端子可耦合到电容器Cs3 310.65的第一端子，晶体管310.64的第二端子可以耦合到地，以及晶体管310.64的第三端子可耦合到所述第二控制信号Φ2。消除开关电容电路310.6可具有阻抗Zc，其可基于电容器的CS3 310.65的值和晶体管310.61-310.64的属性。晶体管310.61-310.64可以是金属-氧化物-半导体场效应晶体管(MOSFET)或可以应用于切换电容电路的其它合适类型的晶体管。 
晶体管310.61和310.62可由第一控制信号Φ1控制，以及晶体管310.63和310.64可由第二控制信号Φ2控制。该信号可以相对于彼此是外相位的(如图3所示)。因此，对于给定的时钟周期，当一个信号具有高值时，其它信号可以具有低值。在操作过程中，若信号Φ1为高且信号Φ2为低(即，晶体管310.61和310.62打开，以及晶体管310.63和310.64关闭)，所述第一消除信号-Vin可被存储在电容器Cs3 310.65上。在下一个时钟周期，信号Φ2可为高以及信号Φ1可为低(即，晶体管310.63和310.64打开，以及晶体管310.61和360.22关闭)。在这种方式下，存储在电容器Cs3  310.65上的电压-Vin可以被转移到跨导放大器Gm2 320.1(在节点in2)的输入端。 
在操作期间，第一前馈信号Sig1可通过节点in2(即，第二级的输入端320)的消除切换电容电路被注入到第一消除路径310.8。开关电容电路310.6的阻抗Zc可平衡DAC2 320.3的电流。因此，可降低在节点out1(即，跨导放大器Gm1 310.1的输出端)的电压摆动。尽管前馈补偿路径310.8通过消除开关电容电路310.6可不影响第一级310的噪声传递功能(NTF)，但因为输入信号Vin正经历回路滤波器300中的多条路径，信号传递功能(STF)可受到影响。 
第二前馈信号SIG2也可以通过消除电容器Cc 310.7、反馈电容器C1 310.4和输出切换电容电路310.3(或Zout)注入到第二消除路径310.9。第二前馈信号SIG2(通过消除电容器Cc 310.7、反馈电容310.4和输出切换电容器电路310.3)可以与第一前馈信号Sig1(通过消除切换电容电路310.6)是大小相等、极性相反的。如果根据下面的公式设置Cc、C1、Cs2和Cs3的值，前馈信号Sig1和Sig2可被消除： 
Cs2＝Cs3*C1/Cc 等式(3) 
因此，由于两个注销路径310.8和310.9流入到第二阶段320(节点in2)的净电流可大幅减少。因此，因为ADC根本看不到两个注入的信号，环路滤波器300的SFT可以实质上保持不变。 
该环路滤波器300的第一级310可包括缓冲器330(以虚线示出作为选项)。缓冲器330可耦合在输入电压信号Vin和消除电容Cc 310.7之间。缓冲器330可以减少环路滤波器300被集成到其中的CTSD ADC的前端的负荷。缓冲器330的带内噪声和失真贡献可以以和注入信号Vin类似的方式被消除。延迟也可以被添加到缓冲器330以匹配STF延迟，用于优化第一级310的输出摆动减小。 
虽然以上参考图3描述的实施例可以使用两个消除路径310.8及310.9降低多级环路滤波器300的第一积分器310的输出摆动，相同的技术可以被扩展到第二积分器320以及多级环路滤波器300的剩余阶段(未示出) 
虽然上述技术已参照具体实施例在上面描述，但本发明并不限于在附图中所示的上述实施例和具体结构。例如，示出的一些部件可以彼此组合作为一个实施例，或一个元件可以被分成几个子部件，或任何其它已知的或可用的组件可以被加入。本领域技术人员将认识到，这些技术可以在不脱离本发明的精神和实质特征的情况下以其它方式实施。因此，本实施例应被认为在各方面均是说明性的而不是限制性的。 

Claims (19)

1.一种集成电路，包括：
以级联提供的第一和第二积分器，所述第一积分器具有用于接收输入信号的输入端以及包括在所述积分器的输出端和所述积分器的输入端之间的反馈阻抗的反馈路径；
数字到模拟转换器，耦合到所述第二积分器的输入端；
在从所述第一积分器的输出端到所述第二积分器的输入端的输出路径中提供的输出阻抗；
耦合到第二积分器的输入端并由第一消除信号驱动的第一消除阻抗，其中，所述第一消除阻抗具有与所述输出阻抗的相同类型；以及
耦合到第一积分器的反馈路径并由第二消除信号驱动的第二消除阻抗，其中，所述第二消除阻抗具有与所述反馈阻抗的相同类型。
2.根据权利要求1所述的集成电路，其中：
所述第一消除信号向着第二积分器的输入端被注入到所述第一消除阻抗，以减少所述第一积分器的输出摆动；以及
所述第二消除信号向着第一积分器的反馈路径被注入到所述第二消除阻抗，以减少由所述第一消除信号引起的所述第一积分器的信号传递功能的变化。
3.根据权利要求1所述的集成电路，其中，所述输出阻抗包括第一电阻，所述第一消除阻抗包括第二电阻，所述反馈阻抗包括第一电容器，以及所述第二消除阻抗包括第二电容器。
4.根据权利要求1所述的集成电路，其中，所述输出阻抗包括第一切换电容电路，所述第一消除阻抗包括第二切换电容电路，所述反馈阻抗包括第一电容器，以及所述第二消除阻抗包括第二电容器。
5.根据权利要求1所述的集成电路，其中所述第一和第二消除信号从所述第一积分器的输入端前馈。
6.根据权利要求1所述的集成电路，进一步包括耦合到所述第二消除阻抗的缓冲器。
7.一种方法，用于在环路滤波器中使用级联配置的一对积分器，其中，输出阻抗耦合在第一积分器的输出端和第二积分器的输入端之间，包括：
将第一消除信号注入到耦合到所述第二积分器的输入端的第一消除路径，所述第一消除路径包含和所述输出阻抗具有相同类型的第一阻抗；以及
将第二消除信号注入到耦合到所述第一积分器的反馈路径的第二消除路径，所述第二消除路径包含和所述反馈路径的反馈阻抗具有相同类型的第二阻抗。
8.根据权利要求7所述的方法，其中，所述第一阻抗包括电阻，以及第二阻抗包括电容器。
9.根据权利要求7所述的方法，其中，所述第一阻抗包括切换电容电路，以及所述第二阻抗包括电容器。
10.根据权利要求7所述的方法，其中所述第一和第二消除信号从所述第一积分器的输入端前馈。
11.根据权利要求7所述的方法，其中，所述第一消除信号降低所述第一积分器的输出摆动。
12.根据权利要求11所述的方法，其中，所述第二消除信号减小由所述第一消除信号引起的第一积分器的信号传递功能的变化。
13.根据权利要求7所述的方法，进一步包括将所述第一输入信号注入到耦合到所述第一消除路径的缓冲器。
14.一种多级环路滤波器，包括：
以级联结构连接的多个积分器，每个积分器包括：
用于接收输入信号的输入端以及包括在所述积分器的输出端和所述积分器的输入端之间的反馈阻抗的反馈路径；
在从积分器的输出端到随后积分器的输入端的输出路径中提供的输出阻抗；
数字到模拟转换器，耦合到所述随后积分器的输入端；
耦合到随后积分器的输入端并由第一消除信号驱动的第一消除阻抗，其中，所述第一消除阻抗具有和所述输出阻抗的相同类型；以及
耦合到第一积分器的反馈路径并由第二消除信号驱动的第二消除阻抗，其中，所述第二消除阻抗具有和反馈阻抗的相同类型。
15.根据权利要求14所述的环路滤波器，其中：
所述第一消除信号向着所述随后积分器的输入端被注入到所述第一消除阻抗，以减少所述积分器的输出摆动；和
所述第二消除信号向着所述第一积分器的反馈路径被注入到所述第二消除阻抗，以减少由所述第一消除信号引起的积分器的信号传递功能的变化。
16.根据权利要求14所述的环路滤波器，其中，输出阻抗包括第一电阻，所述第一消除阻抗包括第二电阻，所述反馈路径包括第一电容器，以及所述第二消除阻抗包括第二电容。
17.根据权利要求14所述的环路滤波器，其中，所述输出阻抗包括第一切换电容电路，所述第一消除阻抗包括第二切换电容电路，所述反馈路径包括第一电容器，以及所述第二消除阻抗包括第二电容器。
18.根据权利要求14所述的环路滤波器，其中，所述第一和第二消除信号从积分器的输入端前馈。
19.根据权利要求14所述的环路滤波器，进一步包括耦合到所述第二消除阻抗的缓冲器。
CN201410324552.8A 2013-07-09 2014-07-09 用于σδ 模拟-数字转换器的积分器输出摆动降低技术 Pending CN104283564A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/937,627 2013-07-09
US13/937,627 US8860491B1 (en) 2013-07-09 2013-07-09 Integrator output swing reduction technique for sigma-delta analog-to-digital converters

Publications (1)

Publication Number Publication Date
CN104283564A true CN104283564A (zh) 2015-01-14

Family

ID=50980989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410324552.8A Pending CN104283564A (zh) 2013-07-09 2014-07-09 用于σδ 模拟-数字转换器的积分器输出摆动降低技术

Country Status (4)

Country Link
US (1) US8860491B1 (zh)
EP (1) EP2824840A1 (zh)
JP (1) JP2015019367A (zh)
CN (1) CN104283564A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106788439A (zh) * 2016-11-30 2017-05-31 上海集成电路研发中心有限公司 积分型数模转换器转移特性的调节系统及方法
CN107251436A (zh) * 2015-02-24 2017-10-13 欧姆尼设计技术有限公司 具有电压放大器的差分开关电容器电路和相关联的方法
CN112425070A (zh) * 2018-04-24 2021-02-26 ams国际有限公司 电流积分器中的放大器负载电流消除的方法以及带有放大器负载电流消除的电流积分器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10224951B2 (en) * 2016-01-08 2019-03-05 Analog Devices Global Configurable input range for continuous-time sigma delta modulators

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102273079A (zh) * 2009-01-08 2011-12-07 松下电器产业株式会社 积分器电路及具备该积分器电路的δς调制器
WO2013005267A1 (ja) * 2011-07-01 2013-01-10 パナソニック株式会社 デルタシグマ変調器、並びに、これを備えた受信装置および無線通信装置
CN103081363A (zh) * 2010-09-07 2013-05-01 松下电器产业株式会社 德尔塔西格玛调制器、积分器、及无线通信装置
US8547266B2 (en) * 2010-09-27 2013-10-01 Stmicroelectronics S.R.L. Low-power sigma-delta converter

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2621721B2 (ja) * 1991-12-12 1997-06-18 日本電信電話株式会社 ノイズシェーピング方法及び回路
DE102005057768B4 (de) * 2005-12-02 2012-01-12 Xignal Technologies Ag Zeitkontinuierlicher Delta-Sigma-Analog-Digital-Wandler
JP4574589B2 (ja) * 2006-04-27 2010-11-04 シャープ株式会社 デルタシグマａｄ変換器および電子機器
US7688236B2 (en) * 2007-10-01 2010-03-30 Infineon Technologies Ag Integrated circuit comprising a plurality of digital-to-analog converters, sigma-delta modulator circuit, and method of calibrating a plurality of multibit digital-to-analog converters
JP2010263483A (ja) * 2009-05-08 2010-11-18 Sony Corp Δς変調器
CN103329443B (zh) * 2011-01-21 2016-08-10 联发科技（新加坡）私人有限公司 连续时间积分三角模数转换器及其模数转换方法
JP5633398B2 (ja) * 2011-01-31 2014-12-03 ソニー株式会社 Δς変調器および信号処理システム
US8698664B2 (en) * 2012-02-01 2014-04-15 Intel IP Corporation Continuous-time incremental analog-to-digital converter
US8638251B1 (en) * 2012-08-29 2014-01-28 Mcafee, Inc. Delay compensation for sigma delta modulator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102273079A (zh) * 2009-01-08 2011-12-07 松下电器产业株式会社 积分器电路及具备该积分器电路的δς调制器
CN103081363A (zh) * 2010-09-07 2013-05-01 松下电器产业株式会社 德尔塔西格玛调制器、积分器、及无线通信装置
US8547266B2 (en) * 2010-09-27 2013-10-01 Stmicroelectronics S.R.L. Low-power sigma-delta converter
WO2013005267A1 (ja) * 2011-07-01 2013-01-10 パナソニック株式会社 デルタシグマ変調器、並びに、これを備えた受信装置および無線通信装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107251436A (zh) * 2015-02-24 2017-10-13 欧姆尼设计技术有限公司 具有电压放大器的差分开关电容器电路和相关联的方法
CN106788439A (zh) * 2016-11-30 2017-05-31 上海集成电路研发中心有限公司 积分型数模转换器转移特性的调节系统及方法
CN112425070A (zh) * 2018-04-24 2021-02-26 ams国际有限公司 电流积分器中的放大器负载电流消除的方法以及带有放大器负载电流消除的电流积分器
CN112425070B (zh) * 2018-04-24 2024-05-03 ams国际有限公司 电流积分器中的放大器负载电流消除的方法以及带有放大器负载电流消除的电流积分器

Also Published As

Publication number Publication date
JP2015019367A (ja) 2015-01-29
EP2824840A1 (en) 2015-01-14
US8860491B1 (en) 2014-10-14

Similar Documents

Publication Publication Date Title
US8907829B1 (en) Systems and methods for sampling in an input network of a delta-sigma modulator
US8502719B2 (en) Continuous-time oversampled converter having passive filter
US7375666B2 (en) Feedback topology delta-sigma modulator having an AC-coupled feedback path
US7167119B1 (en) Delta-sigma modulators with double sampling input networks and systems using the same
US10554186B2 (en) Analog-to-digital converters and methods
EP2256933B1 (en) Sigma-delta modulator
US20030227401A1 (en) Delta-sigma modulators with improved noise performance
Pavan Alias Rejection of Continuous-Time $\Delta\Sigma $ Modulators With Switched-Capacitor Feedback DACs
TW201304428A (zh) 類比至數位轉換器
CN104283564A (zh) 用于σδ 模拟-数字转换器的积分器输出摆动降低技术
US20170317685A1 (en) Delta-sigma analog-to-digital converter topology with improved distortion performance
Vercaemer et al. Low-pass filtering SC-DAC for reduced jitter and slewing requirements on CTSDMs
EP4113847A1 (en) A sigma delta modulator and method therefor
Wei et al. A 24-kHz BW 90.5-dB SNDR 96-dB DR continuous-time delta-sigma modulator using FIR DAC feedback
KR102119472B1 (ko) 단일 저이득 증폭기로 보상된 하이브리드 델타-시그마 변조기
ElShater et al. Gm-free assisted opamp technique for continuous time delta-sigma modulators
US7609189B1 (en) Interface for hybrid sigma-delta data converter
Tran et al. A 12-Bit 33-mW and 96-MHz Discrete-Time Sigma Delta ADC in 130 nm CMOS Technology
Cornelissens et al. Design Considerations for Cascade $\Delta\Sigma $ ADC's
CN114172519B (zh) 一种低功耗高分辨率的连续时间的Sigma-Delta调制器
Sung et al. A third-order switched-current delta-sigma modulator with analog error cancellation logic and digital comb filter
JP7458215B2 (ja) デルタシグマａｄｃ回路
Raj et al. Analysis and design of 2 nd order sigma-delta modulator for audio applications
Maghami et al. A hybrid CT/DT double-sampled SMASH Σ∆ modulator for broadband applications in 90 nm CMOS technology
Ali et al. A novel 1V, 24µW, ΣΔ modulator using Amplifier & Comparator Based Switched Capacitor technique, with 10-kHz bandwidth and 64dB SNDR

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150114