CN103081363A - 德尔塔西格玛调制器、积分器、及无线通信装置 - Google Patents

德尔塔西格玛调制器、积分器、及无线通信装置 Download PDF

Info

Publication number
CN103081363A
CN103081363A CN2011800429581A CN201180042958A CN103081363A CN 103081363 A CN103081363 A CN 103081363A CN 2011800429581 A CN2011800429581 A CN 2011800429581A CN 201180042958 A CN201180042958 A CN 201180042958A CN 103081363 A CN103081363 A CN 103081363A
Authority
CN
China
Prior art keywords
integrator
operational amplifier
inverting input
sigma modulator
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800429581A
Other languages
English (en)
Inventor
小畑幸嗣
松川和生
三谷阳介
道正志郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103081363A publication Critical patent/CN103081363A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Amplifiers (AREA)

Abstract

本发明的德尔塔西格玛调制器具备：积分器(1)，具有运算放大器(10)；量化器(2)，对积分器的输出进行量化；第一D/A变换器(3)，将量化器的数字输出变换为电流信号，向运算放大器的反相输入端进行负反馈；前馈路径(4)，将积分器的输入信号前馈至量化器的输入端；和第二D/A变换器(5)，将量化器的数字输出变换为电流信号，向量化器的输入端进行负反馈。积分器(1)具有：电阻元件(11)，一端与该积分器的输入信号连接、且另一端与运算放大器的反相输入端连接；n个电容性电路(12)，在运算放大器的反相输入端与输出端之间彼此串联连接；和n-1个电阻元件(13)，各自的一端与电容性电路彼此的连接点连接、且另一端与公共节点连接。

Description

德尔塔西格玛调制器、积分器、及无线通信装置
技术领域
本发明涉及搭载了积分器的德尔塔西格玛调制器。
背景技术
现在，作为A/D变换器而广泛使用德尔塔西格玛调制器。利用了德尔塔西格玛调制器的A/D变换器通过噪声整形技术及过采样技术，较之尼奎斯特(Nyquist)A/D变换器而具有高精度且低功耗的特征。其中，连续时间型德尔塔西格玛调制器在频带及动作速度方面尤为优异。
在一般的连续时间型德尔塔西格玛调制器中，输入信号通过级联连接的多个模拟积分器(连续时间型滤波器)之后由量化器进行量化。并且，量化器的输出由D/A变换器变换为模拟电流信号之后向积分器进行负反馈(例如，参照非专利文献1、2)。
为了提高德尔塔西格玛调制器的精度，需要提高连续时间型滤波器的级数从而去除量化噪声。其中只要对与滤波器级数相应个数的积分器进行级联连接即可，但是却需要更多的运算放大器，从而引起了功耗及芯片面积增大的问题。因此，希望在德尔塔西格玛调制器中使用由一个运算放大器实现高次的传输函数的积分器。为此，通过在运算放大器的反相输入部分及负反馈部分分别设置高次的RC低通滤波器及RC高通滤波器，从而构成以一个运算放大器来发挥高次的积分特性的积分器，进而通过将量化器的输出负反馈至各滤波器的各中间节点，从而实现了小型且低功耗的德尔塔西格玛调制器(例如，参照专利文献1)。
在先技术文献
专利文献
专利文献1：国际公开第2009/133653号单行本
非专利文献
非专利文献1：Steven R.Norsworthy，Richard Schereier and Gabor C.Temes，″Delta-Sigma Data Converters Theory，Design，and Simulation，″IEEE press，1997，pp.1-6
非专利文献2：H.Inose，Y.Yasuda，″A Unity Bit Coding Method byNegative Feedback，″Proceedings of the IEEE，Vol.51，No.11，Nov.1963，pp.1524-1535
发明内容
发明要解决的课题
在上述改良型的德尔塔西格玛调制器中，为了获得高次的积分特性，在运算放大器的反相输入部分需要高次的RC低通滤波器。但是，由于电容元件的面积大，因此积分器、甚至德尔塔西格玛调制器整体的电路面积会变大。此外，不仅需要多个向RC低通滤波器的中间节点负反馈量化器的输出的D/A变换器，而且与电位不稳定的中间节点连接的D/A变换器的设计也较为困难。
鉴于上述问题，本发明的课题在于提供一种更小型且低功耗的德尔塔西格玛调制器。此外，本发明的课题还在于提供一种适合于这种德尔塔西格玛调制器的积分器。
用于解决课题的技术方案
为了解决上述课题，本发明采取如下的技术方案。德尔塔西格玛调制器例如具备：具有运算放大器的积分器、对积分器的输出进行量化的量化器、将量化器的数字输出变换为电流信号并负反馈至运算放大器的反相输入端的第一D/A变换器、将积分器的输入信号前馈至量化器的输入端的前馈路径、和将量化器的数字输出变换为电流信号并负反馈至量化器的输入端的第二D/A变换器，优选还具备构成为能使运算放大器的反相输入端、非反相输入端及输出端、以及公共节点短路的开关电路。或者，德尔塔西格玛调制器例如具备：具有运算放大器的积分器、对积分器的输出进行量化的量化器、将量化器的数字输出变换为电流信号并负反馈至运算放大器的反相输入端的D/A变换器、构成为能使运算放大器的反相输入端、非反相输入端及输出端、以及公共节点短路的开关电路。
此外，将n设为2以上的整数，积分器例如具有：电阻元件，一端与该积分器的输入信号连接、且另一端与运算放大器的反相输入端连接；n个电容性电路，在运算放大器的反相输入端与输出端之间彼此串联连接；和n-1个电阻元件，各自的一端与电容性电路彼此的连接点连接、且另一端与公共节点连接。再者，n个电容性电路中的至少一个可以具有彼此串联连接的电容元件及电阻元件，还可以具有与彼此串联连接的电容元件及电阻元件进行并联连接的电容元件。
发明效果
根据本发明，使用1个运算放大器以及1个或2个D/A变换器能够构成呈现出n次滤波特性的德尔塔西格玛调制器，能够实现德尔塔西格玛调制器的小型化及低功耗化。再有，由于量化器的输出的负反馈目的地是电位稳定的运算放大器的虚拟接地点，因此D/A变换器的设计变得容易。
附图说明
图1是第一实施方式涉及的德尔塔西格玛调制器的构成图。
图2是变形例涉及的积分器的构成图。
图3是变形例涉及的积分器的构成图。
图4是第二实施方式涉及的德尔塔西格玛调制器的构成图。
图5是变形例涉及的德尔塔西格玛调制器的构成图。
图6是变形例涉及的德尔塔西格玛调制器的构成图。
图7是一实施方式涉及的无线通信装置的构成图。
具体实施方式
(第一实施方式)
图1表示第一实施方式涉及的德尔塔西格玛调制器的构成。积分器1对该德尔塔西格玛调制器中输入的模拟电压Vin进行积分。对于积分器1的具体构成在后面叙述。量化器2对积分器1的输出进行量化。D/A变换器3将量化器2的数字输出Dout变换为模拟电流信号，向积分器1中的运算放大器10的反相输入端进行负反馈。前馈路径4绕过积分器1，将Vin前馈至量化器2的输入端。通过设置前馈路径4，由于仅量化噪声通过积分器1，因此能够缓和运算放大器10所要求的线性特性、动态范围等。D/A变换器5将Dout变换为模拟电流信号，负反馈至量化器2的输入端。即、在积分器1的输出上相加由前馈路径4前馈的信号及D/A变换器5的输出信号。再者，在图1的例子中，使用电阻元件来对这些信号进行相加，但是信号相加方法并不限定于此。
在积分器1中，运算放大器10的非反相输入端与公共节点连接，在反相输入端经由电阻元件11而被输入Vin。在运算放大器10的输出端与反相输入端之间的负反馈部分插入了彼此串联连接的3个电容性电路12。在电容性电路12彼此的二个连接点与公共节点之间分别连接电阻元件13。
积分器1中的电容性电路12如图1所示那样可由1个电容元件121构成。或者，任一个电容性电路12也可以由彼此串联连接的电容元件及电阻元件构成。图2表示由彼此串联连接的电容元件121及电阻元件122构成图1的积分器1中的左端的电容性电路12的变形例。通过追加电阻元件122，从而能够补充运算放大器10的频带不足，能够降低运算放大器10的功耗。
当在电容性电路12中追加电阻元件122时，有可能在D/A变换器3的输出电流中产生振铃(ringing)。因此，如图3所示，在电容元件121及电阻元件122可以并联连接电容元件123。通过追加电容元件123，由此能够抑制该振铃，从而使得积分器1的输出特性变得良好。
返回至图1，在将电阻元件11的电阻值设为R1，将电阻元件13的电阻值从图左侧开始设为R2、R3，将电容元件121的电容值从图左侧开始设为C1、C2、C3，将积分器1的输出电压设为Vout时，积分器1的传输函数由下式表示。其中，s是拉普拉斯运算符。由该传输函数可知，积分器1由一个运算放大器10发挥3次积分特性。
[式1]
Vout Vin = - s 2 ( C 1 C 2 + C 2 C 3 + C 3 C 1 ) R 2 R 3 + s ( ( C 1 + C 2 ) R 2 + ( C 2 + C 3 ) R 3 ) + 1 s 3 C 1 C 2 C 3 R 1 R 2 R 3
以上，根据本实施方式，使用1个运算放大器10能够构成呈现了3次滤波特性的德尔塔西格玛调制器。并且，由于对量化器2的输出进行负反馈的D/A变换器是2个即可，因此能够实现德尔塔西格玛调制器的小型化及低功耗化。再有，由于D/A变换器3的输出目的地是运算放大器10的虚拟接地点，因此D/A变换器3的设计变得容易。
再者，可省略前馈路径4。在省略前馈路径4时，也可以省略D/A变换器5，因此能够实现德尔塔西格玛调制器的进一步的小型化及低功耗化。
(第二实施方式)
图4表示第二实施方式涉及的德尔塔西格玛调制器的构成。积分器1对该德尔塔西格玛调制器中输入的模拟电压Vin进行积分。积分器1的具体构成及变形例如上述。量化器2对积分器1的输出进行量化。D/A变换器3将量化器2的数字输出Dout变换为模拟电流信号，负反馈至积分器1中的运算放大器10的反相输入端。
再有，在该德尔塔西格玛调制器中，设置了构成为可使运算放大器10的反相输入端、非反相输入端及输出端、以及公共节点短路的开关电路6。开关电路6在德尔塔西格玛调制器的通常动作时被切断，但是例如在德尔塔西格玛调制器因过大振幅信号的输入而处于振荡状态的情况下开关电路6闭合，从而对电容性电路12中所包含的电容元件121的充电电荷进行放电。另外，开关电路6的插入位置是各种各样的。例如，如图4所示，开关电路6设置在运算放大器10的反相输入端与非反相输入端之间、以及运算放大器10的反相输入端与输出端之间。
以上，根据本实施方式，对于小型且低功耗的德尔塔西格玛调制器，即便在过大输入等时德尔塔西格玛调制器即将陷入振荡状态、或者已经陷入振荡状态，也能够使其返回至通常状态。
(德尔塔西格玛调制器的变形例)
图5表示变形例涉及的德尔塔西格玛调制器的构成。如该德尔塔西格玛调制器那样，也可以将第一及第二实施方式涉及的德尔塔西格玛调制器进行合并从而形成差动系统。此外，如图6所示，也可以在积分器1与量化器2之间插入其他的滤波器100。滤波器100是任意构成的积分器或谐振器等。
再者，在上述各实施方式及变形例涉及的德尔塔西格玛调制器中，电容性电路12的个数并不限于3个，也可以增减。例如，通过设置4个电容性电路12，从而能够构成呈现出4次传输特性的德尔塔西格玛调制器。
(无线通信装置的实施方式)
图7表示一实施方式涉及的无线通信装置的构成。本实施方式涉及的无线通信装置具备：对电波进行收发的天线101、对发送信号实施包含调制处理的规定发送处理的发送部102、对接收信号实施包含译码处理的规定接收处理的接收部103、和进行发送信号与接收信号的切换的收发切换部104。详细而言，接收部103具备：低噪声放大器(Low Noise Amplifier：LNA)105、混频器106、低通滤波器107、德尔塔西格玛调制器108、和数字基带处理部109。作为德尔塔西格玛调制器109可采用上述各实施方式及变形例涉及的调制器。这样一来，能够实现低功耗且低成本、高精度的无线通信装置。
产业上的可利用性
本发明涉及的德尔塔西格玛调制器可发挥小型且低功耗、高次滤波特性，因此在便携设备等中是有用的。
符号说明
1    积分器
10   运算放大器
11   电阻元件
12   电容性电路
121  电容元件
122  电阻元件
123  电容元件
13   电阻元件
2    量化器
3    D/A变换器(第一D/A变换器)
4    前馈路径
5    D/A变换器(第D/A变换器)
6    开关电路
109  数字基带处理部

Claims (8)

1.一种德尔塔西格玛调制器，其特征在于，具备：
积分器，具有运算放大器；
量化器，对所述积分器的输出进行量化；
第一D/A变换器，将所述量化器的数字输出变换为电流信号，向所述运算放大器的反相输入端进行负反馈；
前馈路径，将所述积分器的输入信号前馈至所述量化器的输入端；和
第二D/A变换器，将所述量化器的数字输出变换为电流信号，向所述量化器的输入端进行负反馈，
将n设为2以上的整数，所述积分器具有：
电阻元件，一端与该积分器的输入信号连接、且另一端与所述运算放大器的反相输入端连接；
n个电容性电路，在所述运算放大器的反相输入端与输出端之间彼此串联连接；和
n-1个电阻元件，各自的一端与所述电容性电路彼此的连接点连接、且另一端与公共节点连接。
2.根据权利要求1所述的德尔塔西格玛调制器，其特征在于，
所述德尔塔西格玛调制器具备开关电路，该开关电路构成为能使所述运算放大器的反相输入端、非反相输入端及输出端、以及所述公共节点短路。
3.一种德尔塔西格玛调制器，其特征在于，具备：
积分器，具有运算放大器；
量化器，对所述积分器的输出进行量化；
D/A变换器，将所述量化器的数字输出变换为电流信号，向所述运算放大器的反相输入端进行负反馈；和
开关电路，构成为能使所述运算放大器的反相输入端、非反相输入端及输出端、以及所述公共节点短路，
将n设为2以上的整数，所述积分器具有：
电阻元件，一端与该积分器的输入信号连接、且另一端与所述运算放大器的反相输入端连接；
n个电容性电路，在所述运算放大器的反相输入端与输出端之间彼此串联连接；和
n-1个电阻元件，各自的一端与所述电容性电路彼此的连接点连接、且另一端与公共节点连接。
4.根据权利要求1及3的任一项所述的德尔塔西格玛调制器，其特征在于，
所述n个电容性电路中的至少一个具有彼此串联连接的电容元件及电阻元件。
5.根据权利要求4所述的德尔塔西格玛调制器，其特征在于，
所述n个电容性电路中的至少一个具有与所述彼此串联连接的电容元件及电阻元件进行并联连接的电容元件。
6.一种积分器，其特征在于，具有运算放大器，
将n设为2以上的整数，所述积分器具有：
电阻元件，一端与该积分器的输入信号连接、且另一端与所述运算放大器的反相输入端连接；
n个电容性电路，在所述运算放大器的反相输入端与输出端之间彼此串联连接；和
n-1个电阻元件，各自的一端与所述电容性电路彼此的连接点连接、且另一端与公共节点连接，
所述n个电容性电路中的至少一个具有彼此串联连接的电容元件及电阻元件。
7.根据权利要求6所述的积分器，其特征在于，
所述n个电容性电路中的至少一个具有与所述彼此串联连接的电容元件及电阻元件进行并联连接的电容元件。
8.一种无线通信装置，其特征在于，具备：
权利要求1及3的任一项所述的德尔塔西格玛调制器；和
对所述德尔塔西格玛调制器的输出进行处理的数字基带处理部。
CN2011800429581A 2010-09-07 2011-04-28 德尔塔西格玛调制器、积分器、及无线通信装置 Pending CN103081363A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-199917 2010-09-07
JP2010199917 2010-09-07
PCT/JP2011/002518 WO2012032690A1 (ja) 2010-09-07 2011-04-28 デルタシグマ変調器、積分器、および無線通信装置

Publications (1)

Publication Number Publication Date
CN103081363A true CN103081363A (zh) 2013-05-01

Family

ID=45810303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800429581A Pending CN103081363A (zh) 2010-09-07 2011-04-28 德尔塔西格玛调制器、积分器、及无线通信装置

Country Status (4)

Country Link
US (1) US8937567B2 (zh)
JP (1) JPWO2012032690A1 (zh)
CN (1) CN103081363A (zh)
WO (1) WO2012032690A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104283564A (zh) * 2013-07-09 2015-01-14 美国亚德诺半导体公司 用于σδ 模拟-数字转换器的积分器输出摆动降低技术
CN106027060A (zh) * 2016-05-20 2016-10-12 复旦大学 一种输入前馈式Delta-Sigma调制器
CN107017891A (zh) * 2015-12-21 2017-08-04 英特尔Ip公司 单放大器双二次σ‑δ调制器

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6358267B2 (ja) * 2013-12-27 2018-07-18 株式会社ソシオネクスト 積分器、デルタシグマ変調器および通信装置
KR102224924B1 (ko) * 2014-11-24 2021-03-08 삼성전자주식회사 차동 출력을 갖는 델타-시그마 모듈레이터
KR102324333B1 (ko) * 2015-03-09 2021-11-12 한국전자통신연구원 무선통신 시스템에서의 데이터 변환기를 위한 루프 필터 및 그에 따른 루프 필터 구현 방법
US10224951B2 (en) * 2016-01-08 2019-03-05 Analog Devices Global Configurable input range for continuous-time sigma delta modulators
US10530372B1 (en) 2016-03-25 2020-01-07 MY Tech, LLC Systems and methods for digital synthesis of output signals using resonators
US10020818B1 (en) 2016-03-25 2018-07-10 MY Tech, LLC Systems and methods for fast delta sigma modulation using parallel path feedback loops
WO2018094380A1 (en) 2016-11-21 2018-05-24 MY Tech, LLC High efficiency power amplifier architectures for rf applications
KR102583962B1 (ko) * 2017-01-20 2023-09-27 한국전자통신연구원 다중 모드를 지원하는 연속시간 델타 시그마 모듈레이터
JP2020047966A (ja) 2018-09-14 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 デルタシグマ変調器およびデルタシグマ変調器の駆動方法
CN113364447B (zh) * 2021-07-01 2022-07-26 浙江大学 一种模拟隔离器
US11933919B2 (en) 2022-02-24 2024-03-19 Mixed-Signal Devices Inc. Systems and methods for synthesis of modulated RF signals

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445320B1 (en) * 1919-11-27 2002-09-03 Yamaha Corporation A/D conversion apparatus
WO2010021069A1 (ja) * 2008-08-19 2010-02-25 パナソニック株式会社 オーバーサンプリングａ／ｄ変換器
WO2010038331A1 (ja) * 2008-09-30 2010-04-08 パナソニック株式会社 共振器およびオーバーサンプリングａ／ｄ変換器
WO2010079539A1 (ja) * 2009-01-08 2010-07-15 パナソニック株式会社 積分器回路およびこれを備えたδς変調器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3829442B2 (ja) * 1997-11-27 2006-10-04 ヤマハ株式会社 Ａ／ｄ変換装置
FR2462062A1 (fr) 1979-07-20 1981-02-06 Petit Jean P Codeur delta sigma a double integration analogique et codeur delta sigma a double integration numerique
US6920182B2 (en) * 2001-01-09 2005-07-19 Microtune (Texas), L.P. Delta-sigma modulator system and method
DE10247133B4 (de) * 2002-10-09 2009-12-31 Infineon Technologies Ag Gesteuerte Stromquelle, insbesondere für Digital-Analog-Umsetzer in zeitkontinuierlichen Sigma-Delta-Modulatoren
US7221302B1 (en) * 2005-12-20 2007-05-22 Cirrus Logic, Inc. Delta-sigma modulator coefficient calibration method and apparatus
US7193546B1 (en) * 2005-12-20 2007-03-20 Cirrus Logic, Inc. Phase-measuring delta-sigma modulator calibration method and apparatus
US7183957B1 (en) * 2005-12-30 2007-02-27 Cirrus Logic, Inc. Signal processing system with analog-to-digital converter using delta-sigma modulation having an internal stabilizer loop
JP2008263258A (ja) 2007-04-10 2008-10-30 Matsushita Electric Ind Co Ltd デルタシグマ変調回路とそれを用いたデルタシグマａｄ変換装置
JP4875767B2 (ja) 2008-04-28 2012-02-15 パナソニック株式会社 積分器、共振器及びオーバーサンプリングａ／ｄ変換器
US8040996B2 (en) * 2008-06-19 2011-10-18 Broadcom Corporation Method and system for RF signal generation utilizing a synchronous multi-modulus divider

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445320B1 (en) * 1919-11-27 2002-09-03 Yamaha Corporation A/D conversion apparatus
WO2010021069A1 (ja) * 2008-08-19 2010-02-25 パナソニック株式会社 オーバーサンプリングａ／ｄ変換器
WO2010038331A1 (ja) * 2008-09-30 2010-04-08 パナソニック株式会社 共振器およびオーバーサンプリングａ／ｄ変換器
WO2010079539A1 (ja) * 2009-01-08 2010-07-15 パナソニック株式会社 積分器回路およびこれを備えたδς変調器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104283564A (zh) * 2013-07-09 2015-01-14 美国亚德诺半导体公司 用于σδ 模拟-数字转换器的积分器输出摆动降低技术
CN107017891A (zh) * 2015-12-21 2017-08-04 英特尔Ip公司 单放大器双二次σ‑δ调制器
CN106027060A (zh) * 2016-05-20 2016-10-12 复旦大学 一种输入前馈式Delta-Sigma调制器
CN106027060B (zh) * 2016-05-20 2019-02-26 复旦大学 一种输入前馈式Delta-Sigma调制器

Also Published As

Publication number Publication date
US8937567B2 (en) 2015-01-20
WO2012032690A1 (ja) 2012-03-15
JPWO2012032690A1 (ja) 2013-12-12
US20130169460A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
CN103081363A (zh) 德尔塔西格玛调制器、积分器、及无线通信装置
CN102067457B (zh) 积分器、谐振器以及过采样a/d转换器
US6570519B1 (en) Switched-capacitor summer circuits and methods and systems using the same
CN103873064A (zh) Sigma-Delta调变器以及转换方法
US8823567B2 (en) Resonator, delta-sigma modulator, and wireless communication device
US8604956B2 (en) Resonator and oversampling A/D converter
US8963753B2 (en) Oversampling A/D converter
US9118342B2 (en) Low power excess loop delay compensation technique for delta-sigma modulators
CN102420614A (zh) Sigma-Delta调制器及包含其的Sigma-Delta模数转换器
CN104702291A (zh) Σ-δ调制器
CN108832933A (zh) 一种调制器及其信号输出方法
CN103762980A (zh) 一种高稳定性噪声抑制增强σδ调制器结构
US8674864B2 (en) Integrator and oversampling A/D converter having the same
CN204559547U (zh) 一种高二阶级联结构Sigma-Delta调制器系统
KR101559456B1 (ko) 지연된 피드―포워드 경로를 갖는 저전력·저면적 3차 시그마―델타 변조기
Zanbaghi et al. A new zero-optimization scheme for noise-coupled ΔΣ ADCs
Li et al. A Σ-Δ ADC with a DPOQ system and a new multi-Stage digital filter
CN103916130A (zh) 三角积分调变装置
Ritoniemi High speed 1-bit sigma delta modulators
Lim et al. A Low-Power CMOS Continuous-Time Sigma-Delta Modulator for UMTS Receivers
Lieu et al. A 10MHz continuous time bandpass delta sigma modulator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130501