WO2010021069A1 - オーバーサンプリングａ／ｄ変換器 - Google Patents

オーバーサンプリングａ／ｄ変換器 Download PDF

Info

Publication number
WO2010021069A1
WO2010021069A1 PCT/JP2009/001416 JP2009001416W WO2010021069A1 WO 2010021069 A1 WO2010021069 A1 WO 2010021069A1 JP 2009001416 W JP2009001416 W JP 2009001416W WO 2010021069 A1 WO2010021069 A1 WO 2010021069A1
Authority
WO
WIPO (PCT)
Prior art keywords
filter
signal
converter
output
oversampling
Prior art date
Application number
PCT/JP2009/001416
Other languages
English (en)
French (fr)
Inventor
道正志郎
松川和生
高山雅夫
三谷陽介
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2010525564A priority Critical patent/JP4841693B2/ja
Priority to EP09808005A priority patent/EP2317652A1/en
Priority to CN200980132132.7A priority patent/CN102124654B/zh
Publication of WO2010021069A1 publication Critical patent/WO2010021069A1/ja
Priority to US13/025,666 priority patent/US8466820B2/en
Priority to US13/898,420 priority patent/US8963753B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Definitions

  • the present invention relates to an oversampling A / D converter, and more particularly to a continuous-time ⁇ A / D converter.
  • the oversampling A / D converter is widely used for the front end of communication equipment and audio signal conversion, and is an essential circuit technology for current communication, video and audio signal processing circuits.
  • One of the oversampling A / D converters is a continuous time ⁇ A / D converter (CTDS-ADC: ContinuousADCTime Delta-Sigma A / D comverter) having a continuous time filter such as an integrator (for example, Non-patent documents 1 and 2).
  • CTDS-ADC In general CTDS-ADC, an input signal is quantized by a quantizer through n cascaded integrators. The output of the quantizer is converted into a current signal by n D / A converters and then fed back to each of n integrators. Since the CTDS-ADC does not include a switch in the analog circuit portion, the voltage can be reduced. In addition, a pre-filter that is normally required when a sampling filter is used is not necessary in the CTDS-ADC. From these points, CTDS-ADC is suitable for application to communication systems, and in recent years, application development research has become active.
  • the A / D conversion accuracy of a general CTDS-ADC is greatly influenced by the linear characteristics and dynamic range of a continuous-time filter through which an input signal passes. Therefore, the input signal is fed forward to the input of the quantizer and the output of the quantizer is fed back to the input of the continuous-time filter. Has been improved so as to pass through a continuous-time filter (see, for example, Non-Patent Document 3). According to this, since the linear characteristic and dynamic range required for the continuous-time filter are greatly relaxed, the circuit configuration can be simplified and the power consumption can be reduced. In addition, a technique for improving the operation stability of CTDS-ADC by feeding back the output of the quantizer to the input of the quantizer is known (for example, see Non-Patent Document 4).
  • an active element such as a transistor is used in the addition portion of the feedforward input signal and the output of the continuous time filter. Therefore, when the input signal passes through the adding portion, signal distortion is also caused by the non-linearity of the active element constituting the input signal.
  • the filter for antialiasing processing of a feedforward input signal when inserted before the quantizer, a filter having the same circuit configuration must be inserted before the continuous-time filter. I must.
  • the filter when the filter includes an active element, the anti-aliasing filter is also configured using the active element, which causes signal distortion.
  • the same circuit is simply used for each of the preceding stage of the quantizer and the preceding stage of the continuous-time filter. There is a problem that the input signal cannot be removed in the previous stage of the continuous time filter only by inserting the filter of the configuration.
  • an object of the present invention is to reduce signal distortion, enable antialiasing processing, and improve operational stability for a CTDS-ADC that feeds forward an input signal.
  • an oversampling A / D converter that digitally converts an input signal, wherein one end of the first resistance element that receives the input signal, one end is connected to the other end of the first resistance element, and the other end is A grounded first capacitive element, one end connected to the other end of the first capacitive element, an inverting input terminal connected to the other end of the second resistive element, and a non-inverting input terminal
  • a first filter that outputs a signal from the output terminal of the operational amplifier, and an operational amplifier that is grounded, and a second capacitive element that is connected between the output terminal and the inverting input terminal of the operational amplifier;
  • a second filter that receives the output of the first filter, a third resistance element that receives the input signal at one end, one end connected to the other end of the third resistance element, and the other end grounded A third capacitive element and one end of the second filter
  • a third filter connected to the output terminal and having the other end connected to one end of the
  • the input signal is input before the second filter.
  • the feedforward input signal is input to the quantizer without passing through the active element, signal distortion can be reduced.
  • the third filter functions as an antialiasing filter.
  • the fourth resistance element may be replaced with a voltage-current conversion element whose input end is connected to the output end of the second filter and whose output end is connected to one end of the third capacitive element. According to this, the gain of the third filter can be kept large.
  • the oversampling A / D converter may include a D / A converter that converts the digital signal into an analog current signal and inputs the current signal to one end of the first capacitive element. According to this, by setting each resistance value of the first to fourth resistance elements and each capacitance value of the first and third capacitance elements to the same value, the input signal is input in the previous stage of the second filter. Can be removed.
  • each of the oversampling A / D converters includes a D / A converter that converts the digital signal into an analog current signal and inputs the current signal to one end of the third capacitive element. Shall. According to this, the operational stability of the oversampling A / D converter can be improved.
  • a / D converter including the fourth resistance element For the oversampling A / D converter including the fourth resistance element, connect the output end of the D / A converter to one end of the first capacitive element instead of the inverting input end of the operational amplifier. May be. According to this, by setting each resistance value of the first to fourth resistance elements and each capacitance value of the first and third capacitance elements to the same value, the input signal is input in the previous stage of the second filter. Can be removed.
  • An oversampling A / D converter for digitally converting an input signal, the first resistance element receiving the input signal at one end, one end connected to the other end of the first resistance element, and the other end
  • a first filter having a grounded first capacitive element and a voltage-current conversion element having an input terminal connected to one end of the first capacitive element, and outputting a signal from the output terminal of the voltage-current conversion element
  • a second filter that receives the output of the first filter, a second resistance element that receives the input signal at one end, one end connected to the other end of the second resistance element, and the other end grounded A second capacitive element, and a third resistive element having one end connected to the output end of the second filter and the other end connected to one end of the second capacitive element.
  • a third filter that outputs a signal from one end of the capacitive element;
  • a quantizer that receives the output of the third filter to generate a digital signal, an inverting amplifier that receives the digital signal, and an output terminal of the inverting amplifier and one end of the first capacitor element.
  • a fourth resistance element that is the fourth resistance element.
  • the input signal is input before the second filter.
  • the feedforward input signal is input to the quantizer without passing through the active element, signal distortion can be reduced.
  • the third filter functions as an anti-aliasing filter.
  • the third resistance element is replaced with a voltage-current conversion element whose input end is connected to the output end of the second filter and whose output end is connected to one end of the second capacitive element, and the inverting amplifier and
  • the fourth resistance element may be replaced with a D / A converter that converts the digital signal into an analog current signal and inputs the current signal to one end of the first capacitive element. According to this, the gain of the third filter can be kept large.
  • a CTDS-ADC of a type that feeds forward an input signal signal distortion is reduced and anti-aliasing can be performed, thereby improving A / D conversion accuracy. Furthermore, the operational stability of the CTDS-ADC of the same type is improved.
  • FIG. 1 is a configuration diagram of an oversampling A / D converter according to the first embodiment.
  • FIG. 2 is a configuration diagram of an oversampling A / D converter according to the second embodiment.
  • FIG. 3 is a configuration diagram of an oversampling A / D converter according to the third embodiment.
  • FIG. 4 is a configuration diagram of an oversampling A / D converter according to the fourth embodiment.
  • FIG. 5 is a configuration diagram of an oversampling A / D converter according to the fifth embodiment.
  • FIG. 6 is a configuration diagram of an oversampling A / D converter according to the sixth embodiment.
  • FIG. 1 shows a configuration of a CTDS-ADC according to the first embodiment.
  • the filter 10 includes a resistance element 101 that receives the input signal Vin at one end, a capacitive element 102 that is connected to the other end of the resistance element 101 at one end, and is grounded at the other end.
  • a resistance element 103 connected to one end of the element 102; an operational amplifier 104 whose inverting input terminal is connected to the other end of the resistance element 103 and whose non-inverting input terminal is grounded; and an inverting input terminal and an output terminal of the operational amplifier 104; , And a signal is output from the output terminal of the operational amplifier 104.
  • the filter 20 is a continuous time filter that receives the output of the filter 10.
  • the filter 30 has one end connected to the resistance element 301 that receives the input signal Vin, one end connected to the other end of the resistance element 301, the other end connected to the ground, the other end connected to the output end of the filter 20, and the like.
  • a resistor element 303 having an end connected to one end of the capacitor 302 is provided, and a signal is output from one end of the capacitor 302. That is, the filter 30 serves to add the input signal Vin and the output of the filter 20.
  • the quantizer 40 receives the output of the filter 30 and generates a digital signal Vout.
  • the D / A converter 50 converts the digital signal Vout into an analog current signal, and inputs the current signal to the inverting input terminal of the operational amplifier 104.
  • the D / A converter 60 converts the digital signal Vout into an analog current signal and inputs the current signal to one end of the capacitor 302.
  • the resistance value of the resistance element 301 and the resistance element 302 is R
  • the capacitance value of the capacitance element 302 is C
  • the gain (gm value) of the D / A converter 50 is ⁇ 1 / R
  • the resistance value of the resistance element 101 is (n + ⁇ ) R
  • the resistance value of the resistance element 103 is ⁇ R
  • the capacitance value of the capacitance element 102 is C / ( (N + ⁇ ) ⁇ 2 ) is set.
  • the capacitance value of the capacitive element 105 is C 1
  • the transfer function of the filter 20 is ⁇ L (s)
  • the voltage at one end of the capacitive element 102 is V 1
  • the output voltage of the filter 10 is V 2
  • the output voltage of the filter 20 Is V 3
  • the output voltage of the filter 30 is V 4 , the following nodal equation holds.
  • s is a Laplace operator
  • Q is quantization noise.
  • Vout Vin / (s ⁇ C ⁇ R + 2 + ⁇ ) It becomes. That is, the filter 30 functions as an anti-aliasing filter for the feed-forward input signal Vin. Furthermore, since the CTDS-ADC according to the present embodiment feeds back the digital signal Vout to the input of the quantizer 40, the operation stability is excellent.
  • FIG. 2 shows a configuration of a CTDS-ADC according to the second embodiment.
  • the CTDS-ADC according to the present embodiment is obtained by replacing the CTDS-ADC filter 30 of FIG. 1 with a filter 30 ′. Only differences from the first embodiment will be described below.
  • the filter 30 ′ is obtained by replacing the resistance element 303 in the filter 30 with a voltage / current conversion element 303 ′.
  • the input terminal of the voltage / current conversion element 303 ′ is connected to the output terminal of the filter 20, and the output terminal is connected to one end of the capacitive element 302.
  • FIG. 3 shows a configuration of a CTDS-ADC according to the third embodiment.
  • the output terminal of the D / A converter 50 in the CTDS-ADC of FIG. 1 is connected to one end of the capacitive element 102 instead of the inverting input terminal of the operational amplifier 104.
  • the resistance values of the resistance element 101, the resistance element 103, the resistance element 301, and the resistance element 303 are set to R, and the capacitance values of the capacitance element 102 and the capacitance element 302 are set to C.
  • the signal Vin can be removed.
  • FIG. 4 shows a configuration of a CTDS-ADC according to the fourth embodiment.
  • the CTDS-ADC according to the present embodiment is a D / A that converts the CTDS-ADC of FIG. 2 into a differential system, further converts the digital signal Vout into an analog current signal, and inputs the current signal to one end of the capacitor 102.
  • a converter 70 is added.
  • the gain of the D / A converter 70 is ⁇ ( ⁇ 1) / R
  • the transfer function of the filter 20 is L (s)
  • the resistance values of the resistance element 101, the resistance element 103, and the resistance element 301 are R
  • FIG. 5 shows a configuration of a CTDS-ADC according to the fifth embodiment.
  • the filter 10 ′ includes a resistive element 101 that receives the input signal Vin at one end, a capacitive element 102 that has one end connected to the other end of the resistive element 101, and the other end grounded, and an input.
  • a voltage-current conversion element 106 having an end connected to one end of the capacitor 102 is provided, and a signal is output from the output terminal of the voltage-current conversion element 106.
  • the filter 20, the filter 30, and the quantizer 40 are as described in the first embodiment.
  • the inverting amplifier 80 inverts and amplifies the digital signal Vout.
  • the resistance element 90 is connected between the output terminal of the inverting amplifier 80 and one end of the capacitive element 102.
  • the resistance values of the resistance element 101, the resistance element 301, the resistance element 302, and the resistance element 90 are set to R, the capacitance values of the capacitance element 102 and the capacitance element 302 are set to C, and the gain of the inverting amplifier 80 is set to -1.
  • the input signal Vin can be removed before the filter 20.
  • FIG. 6 shows a configuration of a CTDS-ADC according to the sixth embodiment.
  • the filter 10 ′ is as described in the fifth embodiment.
  • the filter 20, the quantizer 40, and the D / A converter 50 are as described in the first embodiment.
  • the filter 30 ′ is as described in the second embodiment.
  • the resistance values of the resistance element 101 and the resistance element 301 are R
  • the capacitance values of the capacitance element 102 and the capacitance element 302 are C
  • the gain of the voltage-current conversion element 303 ′ is 1 / R
  • the input signal Vin can be removed before the filter 20.
  • each resistor element and each capacitor element need only have the same element value, so that robustness against an element value error is improved, and as a result, A / D conversion accuracy is improved. Can be improved.
  • the oversampling A / D converter according to the present invention is excellent in A / D conversion accuracy and operational stability, it is useful for portable communication devices and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

　オーバーサンプリングＡ／Ｄ変換器は、第１の抵抗素子（１０１）、第１の容量素子（１０２）、第２の抵抗素子（１０３）、演算増幅器（１０４）、及び第２の容量素子（１０５）を有する第１のフィルタ（１０）と、第１のフィルタ（１０）の出力を受ける第２のフィルタ（２０）と、第３の抵抗素子（３０１）、第３の容量素子（３０２）、及び第４の抵抗素子（３０３）を有する第３のフィルタ（３０）と、第３のフィルタ（３０）の出力を受けてデジタル信号を生成する量子化器（４０）と、当該デジタル信号をアナログ電流信号に変換するＤ／Ａ変換器（５０）を備えている。Ｄ／Ａ変換器（５０）は、生成したアナログ電流信号を演算増幅器（１０４）の反転入力端に入力する。

Description

オーバーサンプリングＡ／Ｄ変換器
　本発明は、オーバーサンプリングＡ／Ｄ変換器に関し、特に、連続時間型ΔΣＡ／Ｄ変換器に関する。
　オーバーサンプリングＡ／Ｄ変換器は通信機器のフロントエンドや音声信号の変換などに広く用いられており、現在の通信、映像、音声信号処理回路に必須の回路技術である。オーバーサンプリングＡ／Ｄ変換器の一つに、積分器などの連続時間型フィルタを備えた連続時間型ΔΣＡ／Ｄ変換器（CTDS-ADC:Continuous Time Delta-Sigma A/D comverter）がある（例えば、非特許文献１，２参照）。
　一般的なＣＴＤＳ－ＡＤＣでは、入力信号は縦続接続されたｎ個の積分器を通って量子化器によって量子化される。量子化器の出力はｎ個のＤ／Ａ変換器によって電流信号に変換されてからｎ個の積分器のそれぞれにフィードバックされる。ＣＴＤＳ－ＡＤＣはアナログ回路部分にスイッチを含まないため低電圧化が可能である。また、サンプリングフィルタを用いた場合に通常必要となる前置フィルタがＣＴＤＳ－ＡＤＣでは不要である。これらの点から、ＣＴＤＳ－ＡＤＣは通信システムへの応用に適しており、近年、応用開発研究が盛んとなっている。
　一般的なＣＴＤＳ－ＡＤＣのＡ／Ｄ変換精度は、入力信号が通過する連続時間型フィルタの線形特性やダイナミックレンジなどに大きく影響される。そこで、入力信号を量子化器の入力にフィードフォワードするとともに量子化器の出力を連続時間型フィルタの入力にフィードバックすることで、連続時間型フィルタの前段で入力信号を除去して量子化ノイズだけが連続時間型フィルタを通過するように改良したものがある（例えば、非特許文献３参照）。これによると、連続時間型フィルタに要求される線形特性やダイナミックレンジが大幅に緩和されるため、回路構成が簡素化できるとともに消費電力を低減することができる。また、量子化器の出力を量子化器の入力にフィードバックすることで、ＣＴＤＳ－ＡＤＣの動作安定性を向上させる技術が公知である（例えば、非特許文献４参照）。
Richard Schreier and Bo Bang, "Delta-Sigma Modulators Employing Continuous-Time Circuitry", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS--I: FUNDAMENTAL THEORY AND APPLICATIONS, VOL. 43, NO. 4, APRIL 1996 Xuefeng Chen et al., "A 18mW CT ΔΣ Modulator with 25MHz Bandwidth for Next Generation Wireless Applications", IEEE 2007 Custom Intergrated Circuits Conference, 2007 Paulo G.R. Silva, Lucien J. Breems, Kofi A.A. Makinwa, Raf Roovers, Johan H. Huijsing, "An 118dB DR CT IF-to-Baseband ΣΔ Modulator for AM/FM/IBOC Radio Receivers", ISSCC 2006 / SESSION 3 / OVERSAMPLING ADCs / 3.3, February 6, 2006 G. Mitteregger, C. Ebner, S. Mechnig, T. Blon, C. Holuigue, E. Romani, A. Melodia, V. Melini, "A 14b 20mW 640MHz CMOS CT ΔΣ ADC with 20MHz Signal Bandwidth and 12b ENOB", ISSCC 2006 / SESSION 3 / OVERSAMPLING ADCs / 3.1, February 6, 2006
　改良型のＣＴＤＳ－ＡＤＣでは、フィードフォワードした入力信号と連続時間型フィルタの出力との加算部分にトランジスタなどの能動素子が用いられている。したがって、入力信号が当該加算部分を通過する際にそれを構成する能動素子の非線形性などによってやはり信号歪みが生じてしまう。
　また、改良型のＣＴＤＳ－ＡＤＣでは、フィードフォワードした入力信号のアンチエイリアス処理のためのフィルタを量子化器の前段に挿入する場合、同じ回路構成のフィルタを連続時間型フィルタの前段にも挿入しなければならない。ここで、当該フィルタが能動素子を含む場合、アンチエイリアスフィルタもまた能動素子を用いて構成されることとなり、信号歪みの原因となる。さらに、改良型のＣＴＤＳ－ＡＤＣの動作安定性を向上させるために量子化器の出力を量子化器の入力にフィードバックすると、単に量子化器の前段及び連続時間型フィルタの前段のそれぞれに同じ回路構成のフィルタを挿入するだけでは、連続時間型フィルタの前段で入力信号を除去できないという問題がある。
　上記問題に鑑み、本発明は、入力信号をフィードフォワードするタイプのＣＴＤＳ－ＡＤＣについて、信号歪みを低減するとともにアンチエイリアス処理を可能にし、さらには動作安定性を向上させることを課題とする。
　上記課題を解決するために本発明では次の手段を講じた。すなわち、入力信号をデジタル変換するオーバーサンプリングＡ／Ｄ変換器であって、一端に前記入力信号を受ける第１の抵抗素子、一端が前記第１の抵抗素子の他端に接続され、他端が接地された第１の容量素子、一端が前記第１の容量素子の一端に接続された第２の抵抗素子、反転入力端が前記第２の抵抗素子の他端に接続され、非反転入力端が接地された演算増幅器、及び前記演算増幅器の出力端と反転入力端との間に接続された第２の容量素子を有し、前記演算増幅器の出力端から信号を出力する第１のフィルタと、前記第１のフィルタの出力を受ける第２のフィルタと、一端に前記入力信号を受ける第３の抵抗素子、一端が前記第３の抵抗素子の他端に接続され、他端が接地された第３の容量素子、及び一端が前記第２のフィルタの出力端に接続され、他端が前記第３の容量素子の一端に接続された第４の抵抗素子を有し、前記第３の容量素子の一端から信号を出力する第３のフィルタと、前記第３のフィルタの出力を受けてデジタル信号を生成する量子化器と、前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記演算増幅器の反転入力端に入力するＤ／Ａ変換器とを備えているものとする。
　これによると、第１から第４の抵抗素子の各抵抗値、及び第１及び第３の容量素子の各容量値をそれぞれ所定の比率に設定することによって、第２のフィルタの前段で入力信号を除去することができ、また、フィードフォワードした入力信号は能動素子を経由することなく量子化器に入力されるため、信号歪みを低減することができる。さらに、第３のフィルタがアンチエイリアスフィルタとして機能する。
　前記第４の抵抗素子を、入力端が前記第２のフィルタの出力端に接続され、出力端が前記第３の容量素子の一端に接続された電圧電流変換素子に置き換えてもよい。これによると、第３のフィルタのゲインを大きく保つことができる。
　さらに、当該オーバーサンプリングＡ／Ｄ変換器は、前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記第１の容量素子の一端に入力するＤ／Ａ変換器を備えていてもよい。これによると、第１から第４の抵抗素子の各抵抗値、及び第１及び第３の容量素子の各容量値をそれぞれ同じ値に設定することで、第２のフィルタの前段で入力信号を除去することができる。
　好ましくは、上記の各オーバーサンプリングＡ／Ｄ変換器は、前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記第３の容量素子の一端に入力するＤ／Ａ変換器を備えているものとする。これによると、当該オーバーサンプリングＡ／Ｄ変換器の動作安定性を向上することができる。
　前記第４の抵抗素子を備えたオーバーサンプリングＡ／Ｄ変換器については、前記Ｄ／Ａ変換器の出力端を、前記演算増幅器の反転入力端ではなく、前記第１の容量素子の一端に接続してもよい。これによると、第１から第４の抵抗素子の各抵抗値、及び第１及び第３の容量素子の各容量値をそれぞれ同じ値に設定することで、第２のフィルタの前段で入力信号を除去することができる。
　また、入力信号をデジタル変換するオーバーサンプリングＡ／Ｄ変換器であって、一端に前記入力信号を受ける第１の抵抗素子、一端が前記第１の抵抗素子の他端に接続され、他端が接地された第１の容量素子、及び入力端が前記第１の容量素子の一端に接続された電圧電流変換素子を有し、前記電圧電流変換素子の出力端から信号を出力する第１のフィルタと、前記第１のフィルタの出力を受ける第２のフィルタと、一端に前記入力信号を受ける第２の抵抗素子、一端が前記第２の抵抗素子の他端に接続され、他端が接地された第２の容量素子、及び一端が前記第２のフィルタの出力端に接続され、他端が前記第２の容量素子の一端に接続された第３の抵抗素子を有し、前記第２の容量素子の一端から信号を出力する第３のフィルタと、前記第３のフィルタの出力を受けてデジタル信号を生成する量子化器と、前記デジタル信号を受ける反転増幅器と、前記反転増幅器の出力端と前記第１の容量素子の一端との間に接続された第４の抵抗素子とを備えているものとする。
　これによると、第１から第４の抵抗素子の各抵抗値、及び第１及び第３の容量素子の各容量値をそれぞれ同じ値に設定することによって、第２のフィルタの前段で入力信号を除去することができ、また、フィードフォワードした入力信号は能動素子を経由することなく量子化器に入力されるため、信号歪みを低減することができる。さらに、第３のフィルタがアンチエイリアスフィルタとして機能する。
　前記第３の抵抗素子を、入力端が前記第２のフィルタの出力端に接続され、出力端が前記第２の容量素子の一端に接続された電圧電流変換素子に置き換えるとともに、前記反転増幅器及び前記第４の抵抗素子を、前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記第１の容量素子の一端に入力するＤ／Ａ変換器に置き換えてもよい。これによると、第３のフィルタのゲインを大きく保つことができる。
　本発明によると、入力信号をフィードフォワードするタイプのＣＴＤＳ－ＡＤＣについて、信号歪みが低減するとともにアンチエイリアス処理が可能となり、Ａ／Ｄ変換精度が向上する。さらに、同タイプのＣＴＤＳ－ＡＤＣの動作安定性が向上する。
図１は、第１の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。 図２は、第２の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。 図３は、第３の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。 図４は、第４の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。 図５は、第５の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。 図６は、第６の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。
符号の説明
１０　　フィルタ（第１のフィルタ）
１０’　　フィルタ（第１のフィルタ）
１０１　抵抗素子（第１の抵抗素子）
１０２　容量素子（第１の容量素子）
１０３　抵抗素子（第２の抵抗素子）
１０４　演算増幅器
１０５　容量素子（第２の容量素子）
１０６　電圧電流変換素子
２０　　フィルタ（第２のフィルタ）
３０　　フィルタ（第３のフィルタ）
３０’　フィルタ（第３のフィルタ）
３０１　抵抗素子（第３の抵抗素子、第２の抵抗素子）
３０２　容量素子（第３の容量素子、第２の容量素子）
３０３　抵抗素子（第４の抵抗素子、第３の抵抗素子）
３０３’電圧電流変換素子
４０　　量子化器
５０　　Ｄ／Ａ変換器
６０　　Ｄ／Ａ変換器
７０　　Ｄ／Ａ変換器
８０　　反転増幅器
９０　　抵抗素子（第４の抵抗素子）
　以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
　《第１の実施形態》
　図１は、第１の実施形態に係るＣＴＤＳ－ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ－ＡＤＣにおいて、フィルタ１０は、一端に入力信号Ｖｉｎを受ける抵抗素子１０１、一端が抵抗素子１０１の他端に接続され、他端が接地された容量素子１０２、一端が容量素子１０２の一端に接続された抵抗素子１０３、反転入力端が抵抗素子１０３の他端に接続され、非反転入力端が接地された演算増幅器１０４、及び演算増幅器１０４の反転入力端と出力端との間に接続された容量素子１０５を備え、演算増幅器１０４の出力端から信号を出力する。フィルタ２０は、フィルタ１０の出力を受ける連続時間型フィルタである。フィルタ３０は、一端に入力信号Ｖｉｎを受ける抵抗素子３０１、一端が抵抗素子３０１の他端に接続され、他端が接地された容量素子３０２、及び一端がフィルタ２０の出力端に接続され、他端が容量素子３０２の一端に接続された抵抗素子３０３を備え、容量素子３０２の一端から信号を出力する。すなわち、フィルタ３０は、入力信号Ｖｉｎとフィルタ２０の出力を加算する働きをする。量子化器４０は、フィルタ３０の出力を受けてデジタル信号Ｖｏｕｔを生成する。Ｄ／Ａ変換器５０は、デジタル信号Ｖｏｕｔをアナログ電流信号に変換し、当該電流信号を演算増幅器１０４の反転入力端に入力する。Ｄ／Ａ変換器６０は、デジタル信号Ｖｏｕｔをアナログ電流信号に変換し、当該電流信号を容量素子３０２の一端に入力する。
　本実施形態に係るＣＴＤＳ－ＡＤＣにおいて、抵抗素子３０１及び抵抗素子３０２の抵抗値をＲ、容量素子３０２の容量値をＣ、Ｄ／Ａ変換器５０のゲイン（ｇｍ値）を－１／Ｒ、Ｄ／Ａ変換器６０のゲインを－α／Ｒとしたとき、抵抗素子１０１の抵抗値は（ｎ＋α－β）Ｒ、抵抗素子１０３の抵抗値はβＲ、容量素子１０２の容量値はＣ／（（ｎ＋α）β－β２）にそれぞれ設定するものとする。ただし、ｎは容量素子３０２に接続された抵抗素子の個数（ここではｎ＝２）、βは抵抗素子１０１、抵抗素子１０３及び容量素子１０２の各素子値が負とならない範囲で任意に設定可能な定数である。なお、β＝（ｎ＋α）／２のとき、容量素子１０２の容量値は最小となる。
　ここで、容量素子１０５の容量値をＣ１、フィルタ２０の伝達関数を－Ｌ（ｓ）、容量素子１０２の一端の電圧をＶ１、フィルタ１０の出力電圧をＶ２、フィルタ２０の出力電圧をＶ３、フィルタ３０の出力電圧をＶ４とすると、次の節点方程式が成り立つ。ただし、ｓはラプラス演算子、Ｑは量子化ノイズである。
Figure JPOXMLDOC01-appb-M000001
　上記節点方程式にｎ＝２を代入して電圧Ｖ２に現れる入力信号Ｖｉｎの成分を計算するとゼロとなる。すなわち、フィルタ２０の前段で入力信号Ｖｉｎが除去され、フィルタ２０には量子化ノイズしか入力されない。さらに、フィードフォワードした入力信号Ｖｉｎは能動素子を通らずに量子化器４０に入力されるため、信号歪みを低減することができる。一方、Ｄ／Ａ変換器５０及びＤ／Ａ変換器６０において信号歪みが生じる可能性がある。しかし、Ｄ／Ａ変換器における歪み誤差はダイナミックエレメントマッチング手法によって高周波領域に拡散することができるため、Ｄ／Ａ変換器５０及びＤ／Ａ変換器６０における信号歪みは特に考慮しなくてもよい。
　また、デジタル信号Ｖｏｕｔに現れる入力信号Ｖｉｎの成分を計算すると
Ｖｏｕｔ＝Ｖｉｎ／（ｓ・Ｃ・Ｒ＋２＋α）
となる。すなわち、フィルタ３０は、フィードフォワードした入力信号Ｖｉｎのアンチエイリアスフィルタとして機能する。さらに、本実施形態に係るＣＴＤＳ－ＡＤＣは、デジタル信号Ｖｏｕｔを量子化器４０の入力にフィードバックしているため、動作安定性に優れている。なお、Ｄ／Ａ変換器６０は省略可能である（すなわち、α＝０）。
　《第２の実施形態》
　図２は、第２の実施形態に係るＣＴＤＳ－ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ－ＡＤＣは、図１のＣＴＤＳ－ＡＤＣのフィルタ３０をフィルタ３０’に置き換えたものである。以下、第１の実施形態と異なる点についてのみ説明する。
　フィルタ３０’は、フィルタ３０における抵抗素子３０３を電圧電流変換素子３０３’に置き換えたものである。電圧電流変換素子３０３’の入力端はフィルタ２０の出力端に接続され、出力端は容量素子３０２の一端に接続されている。
　ここで、電圧電流変換素子３０３’のｇｍ値を１／Ｒとすると、次の節点方程式が成り立つ。
Figure JPOXMLDOC01-appb-M000002
　上記節点方程式にｎ＝２を代入して電圧Ｖ２に現れる入力信号Ｖｉｎの成分を計算するとゼロとなる。すなわち、フィルタ２０の前段で入力信号Ｖｉｎが除去される。また、デジタル信号Ｖｏｕｔに現れる入力信号Ｖｉｎの成分を計算すると
Ｖｏｕｔ＝Ｖｉｎ／（ｓ・Ｃ・Ｒ＋１＋α）
となる。すなわち、第１の実施形態に係るＣＴＤＳ－ＡＤＣよりもゲインを大きくすることができる。
　《第３の実施形態》
　図３は、第３の実施形態に係るＣＴＤＳ－ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ－ＡＤＣは、図１のＣＴＤＳ－ＡＤＣにおけるＤ／Ａ変換器５０の出力端を演算増幅器１０４の反転入力端ではなく容量素子１０２の一端に接続したものである。
　本実施形態では、抵抗素子１０１、抵抗素子１０３、抵抗素子３０１及び抵抗素子３０３の抵抗値をＲ、容量素子１０２及び容量素子３０２の容量値をＣに設定することで、フィルタ２０の前段で入力信号Ｖｉｎを除去することができる。
　《第４の実施形態》
　図４は、第４の実施形態に係るＣＴＤＳ－ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ－ＡＤＣは、図２のＣＴＤＳ－ＡＤＣを差動系にし、さらに、デジタル信号Ｖｏｕｔをアナログ電流信号に変換し、当該電流信号を容量素子１０２の一端に入力するＤ／Ａ変換器７０を追加したものである。
　本実施形態では、Ｄ／Ａ変換器７０のゲインを－（α－１）／Ｒ、フィルタ２０の伝達関数をＬ（ｓ）、抵抗素子１０１、抵抗素子１０３及び抵抗素子３０１の抵抗値をＲ、容量素子１０２及び容量素子３０２の容量値をＣに設定することで、フィルタ２０の前段で入力信号Ｖｉｎを除去することができる。
　《第５の実施形態》
　図５は、第５の実施形態に係るＣＴＤＳ－ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ－ＡＤＣにおいて、フィルタ１０’は、一端に入力信号Ｖｉｎを受ける抵抗素子１０１、一端が抵抗素子１０１の他端に接続され、他端が接地された容量素子１０２、及び入力端が容量素子１０２の一端に接続された電圧電流変換素子１０６を備え、電圧電流変換素子１０６の出力端から信号を出力する。フィルタ２０、フィルタ３０、及び量子化器４０は、第１の実施形態で説明したとおりである。反転増幅器８０は、デジタル信号Ｖｏｕｔを反転増幅する。抵抗素子９０は、反転増幅器８０の出力端と容量素子１０２の一端との間に接続されている。
　本実施形態では、抵抗素子１０１、抵抗素子３０１、抵抗素子３０２及び抵抗素子９０の抵抗値をＲ、容量素子１０２及び容量素子３０２の容量値をＣ、反転増幅器８０のゲインを－１に設定することで、フィルタ２０の前段で入力信号Ｖｉｎを除去することができる。
　《第６の実施形態》
　図６は、第６の実施形態に係るＣＴＤＳ－ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ－ＡＤＣにおいて、フィルタ１０’は、第５の実施形態で説明したとおりである。フィルタ２０、量子化器４０及びＤ／Ａ変換器５０は、第１の実施形態で説明したとおりである。フィルタ３０’は、第２の実施形態で説明したとおりである。
　本実施形態では、抵抗素子１０１及び抵抗素子３０１の抵抗値をＲ、容量素子１０２及び容量素子３０２の容量値をＣ、電圧電流変換素子３０３’のゲインを１／Ｒ、Ｄ／Ａ変換器５０のゲインを－１／Ｒに設定することで、フィルタ２０の前段で入力信号Ｖｉｎを除去することができる。
　以上のように、第３から第６の実施形態では、各抵抗素子及び各容量素子をそれぞれ同じ素子値に揃えればよいため、素子値誤差に対するロバスト性が高まり、結果としてＡ／Ｄ変換精度を向上させることができる。
　本発明に係るオーバーサンプリングＡ／Ｄ変換器は、Ａ／Ｄ変換精度及び動作安定性に優れているため、携帯通信機器などに有用である。

Claims (7)

  1. 入力信号をデジタル変換するオーバーサンプリングＡ／Ｄ変換器であって、
    　一端に前記入力信号を受ける第１の抵抗素子、一端が前記第１の抵抗素子の他端に接続され、他端が接地された第１の容量素子、一端が前記第１の容量素子の一端に接続された第２の抵抗素子、反転入力端が前記第２の抵抗素子の他端に接続され、非反転入力端が接地された演算増幅器、及び前記演算増幅器の出力端と反転入力端との間に接続された第２の容量素子を有し、前記演算増幅器の出力端から信号を出力する第１のフィルタと、
    　前記第１のフィルタの出力を受ける第２のフィルタと、
    　一端に前記入力信号を受ける第３の抵抗素子、一端が前記第３の抵抗素子の他端に接続され、他端が接地された第３の容量素子、及び一端が前記第２のフィルタの出力端に接続され、他端が前記第３の容量素子の一端に接続された第４の抵抗素子を有し、前記第３の容量素子の一端から信号を出力する第３のフィルタと、
    　前記第３のフィルタの出力を受けてデジタル信号を生成する量子化器と、
    　前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記演算増幅器の反転入力端に入力するＤ／Ａ変換器とを備えている
    ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
  2. 入力信号をデジタル変換するオーバーサンプリングＡ／Ｄ変換器であって、
    　一端に前記入力信号を受ける第１の抵抗素子、一端が前記第１の抵抗素子の他端に接続され、他端が接地された第１の容量素子、一端が前記第１の容量素子の一端に接続された第２の抵抗素子、反転入力端が前記第２の抵抗素子の他端に接続され、非反転入力端が接地された演算増幅器、及び前記演算増幅器の出力端と反転入力端との間に接続された第２の容量素子を有し、前記演算増幅器の出力端から信号を出力する第１のフィルタと、
    　前記第１のフィルタの出力を受ける第２のフィルタと、
    　一端に前記入力信号を受ける第３の抵抗素子、一端が前記第３の抵抗素子の他端に接続され、他端が接地された第３の容量素子、及び入力端が前記第２のフィルタの出力端に接続され、出力端が前記第３の容量素子の一端に接続された電圧電流変換素子を有し、前記第３の容量素子の一端から信号を出力する第３のフィルタと、
    　前記第３のフィルタの出力を受けてデジタル信号を生成する量子化器と、
    　前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記演算増幅器の反転入力端に入力するＤ／Ａ変換器とを備えている
    ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
  3. 請求項２のオーバーサンプリングＡ／Ｄ変換器において、
    　前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記第１の容量素子の一端に入力するＤ／Ａ変換器を備えている
    ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
  4. 請求項１から３のいずれか一つのオーバーサンプリングＡ／Ｄ変換器において、
    　前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記第３の容量素子の一端に入力するＤ／Ａ変換器を備えている
    ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
  5. 入力信号をデジタル変換するオーバーサンプリングＡ／Ｄ変換器であって、
    　一端に前記入力信号を受ける第１の抵抗素子、一端が前記第１の抵抗素子の他端に接続され、他端が接地された第１の容量素子、一端が前記第１の容量素子の一端に接続された第２の抵抗素子、反転入力端が前記第２の抵抗素子の他端に接続され、非反転入力端が接地された演算増幅器、及び前記演算増幅器の出力端と反転入力端との間に接続された第２の容量素子を有し、前記演算増幅器の出力端から信号を出力する第１のフィルタと、
    　前記第１のフィルタの出力を受ける第２のフィルタと、
    　一端に前記入力信号を受ける第３の抵抗素子、一端が前記第３の抵抗素子の他端に接続され、他端が接地された第３の容量素子、及び一端が前記第２のフィルタの出力端に接続され、他端が前記第３の容量素子の一端に接続された第４の抵抗素子を有し、前記第３の容量素子の一端から信号を出力する第３のフィルタと、
    　前記第３のフィルタの出力を受けてデジタル信号を生成する量子化器と、
    　前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記第１の容量素子の一端に入力するＤ／Ａ変換器とを備えている
    ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
  6. 入力信号をデジタル変換するオーバーサンプリングＡ／Ｄ変換器であって、
    　一端に前記入力信号を受ける第１の抵抗素子、一端が前記第１の抵抗素子の他端に接続され、他端が接地された第１の容量素子、及び入力端が前記第１の容量素子の一端に接続された電圧電流変換素子を有し、前記電圧電流変換素子の出力端から信号を出力する第１のフィルタと、
    　前記第１のフィルタの出力を受ける第２のフィルタと、
    　一端に前記入力信号を受ける第２の抵抗素子、一端が前記第２の抵抗素子の他端に接続され、他端が接地された第２の容量素子、及び一端が前記第２のフィルタの出力端に接続され、他端が前記第２の容量素子の一端に接続された第３の抵抗素子を有し、前記第２の容量素子の一端から信号を出力する第３のフィルタと、
    　前記第３のフィルタの出力を受けてデジタル信号を生成する量子化器と、
    　前記デジタル信号を受ける反転増幅器と、
    　前記反転増幅器の出力端と前記第１の容量素子の一端との間に接続された第４の抵抗素子とを備えている
    ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
  7. 入力信号をデジタル変換するオーバーサンプリングＡ／Ｄ変換器であって、
    　一端に前記入力信号を受ける第１の抵抗素子、一端が前記第１の抵抗素子の他端に接続され、他端が接地された第１の容量素子、及び入力端が前記第１の容量素子の一端に接続された電圧電流変換素子を有し、前記電圧電流変換素子の出力端から信号を出力する第１のフィルタと、
    　前記第１のフィルタの出力を受ける第２のフィルタと、
    　一端に前記入力信号を受ける第２の抵抗素子、一端が前記第２の抵抗素子の他端に接続され、他端が接地された第２の容量素子、及び入力端が前記第２のフィルタの出力端に接続され、出力端が前記第２の容量素子の一端に接続された電圧電流変換素子を有し、前記第２の容量素子の一端から信号を出力する第３のフィルタと、
    　前記第３のフィルタの出力を受けてデジタル信号を生成する量子化器と、
    　前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記第１の容量素子の一端に入力するＤ／Ａ変換器とを備えている
    ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
PCT/JP2009/001416 2008-08-19 2009-03-27 オーバーサンプリングａ／ｄ変換器 WO2010021069A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010525564A JP4841693B2 (ja) 2008-08-19 2009-03-27 オーバーサンプリングａ／ｄ変換器
EP09808005A EP2317652A1 (en) 2008-08-19 2009-03-27 Oversampling a/d converter
CN200980132132.7A CN102124654B (zh) 2008-08-19 2009-03-27 过采样a/d转换器
US13/025,666 US8466820B2 (en) 2008-08-19 2011-02-11 Oversampling A/D converter
US13/898,420 US8963753B2 (en) 2008-08-19 2013-05-20 Oversampling A/D converter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008210843 2008-08-19
JP2008-210843 2008-08-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/025,666 Continuation US8466820B2 (en) 2008-08-19 2011-02-11 Oversampling A/D converter

Publications (1)

Publication Number Publication Date
WO2010021069A1 true WO2010021069A1 (ja) 2010-02-25

Family

ID=41706963

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/001416 WO2010021069A1 (ja) 2008-08-19 2009-03-27 オーバーサンプリングａ／ｄ変換器

Country Status (5)

Country Link
US (2) US8466820B2 (ja)
EP (1) EP2317652A1 (ja)
JP (1) JP4841693B2 (ja)
CN (1) CN102124654B (ja)
WO (1) WO2010021069A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011039915A1 (ja) * 2009-09-29 2011-04-07 パナソニック株式会社 積分器およびそれを備えたオーバーサンプリングａ／ｄ変換器
WO2012032690A1 (ja) * 2010-09-07 2012-03-15 パナソニック株式会社 デルタシグマ変調器、積分器、および無線通信装置
JP2019198046A (ja) * 2018-05-11 2019-11-14 オムロン株式会社 信号処理回路
DE112012000519B4 (de) 2011-01-21 2021-12-02 Mediatek Singapore Pte. Ltd. Zeitkontinuierlicher überabgetasteter Wandler mit passivem Filter
WO2022250952A1 (en) * 2021-05-26 2022-12-01 Cirrus Logic International Semiconductor Ltd. Operational amplifier for use in coulomb counter circuit

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9019136B2 (en) * 2012-12-12 2015-04-28 Mediatek Inc. Sigma-delta modulators with high speed feed-forward architecture
US9264062B1 (en) * 2015-03-11 2016-02-16 Freescale Semiconductor, Inc. Digital-to-analog converter circuit
JP2017046058A (ja) * 2015-08-24 2017-03-02 株式会社東芝 Ａｄ変換器、アナログフロントエンド、及びセンサシステム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198374A (ja) * 2001-12-25 2003-07-11 Mitsubishi Electric Corp Δςモジュレータ、ａ／ｄコンバータおよびｄ／ａコンバータ
JP2008135943A (ja) * 2006-11-28 2008-06-12 Toshiba Corp 連続時間δς変調器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652770A (en) * 1992-09-21 1997-07-29 Noise Cancellation Technologies, Inc. Sampled-data filter with low delay
WO2000008765A2 (en) 1998-08-06 2000-02-17 Steensgaard Madsen Jesper Delta-sigma a/d converter
CN100471069C (zh) 2001-10-03 2009-03-18 Nxp股份有限公司 模数转换器
US20060164272A1 (en) * 2003-06-27 2006-07-27 Philips Kathleen Jeanne P Analog-to-digital-converter comprising a sigma-delta-modulator and receiver with such analog-to-digital-converter
DE10341063B4 (de) 2003-09-05 2009-07-16 Infineon Technologies Ag Vorwärtsverstärkende Filterschaltung
EP1726184A2 (en) 2004-03-02 2006-11-29 Koninklijke Philips Electronics N.V. Input signal dependent signal conditioning
KR100640678B1 (ko) * 2004-07-20 2006-10-31 삼성전자주식회사 고주파 튜닝 장치 및 튜닝 방법
US7176819B1 (en) 2005-09-08 2007-02-13 Agilent Technologies, Inc. Precision low noise-delta-sigma ADC with AC feed forward and merged coarse and fine results
CN102067457B (zh) * 2008-04-28 2013-06-05 松下电器产业株式会社 积分器、谐振器以及过采样a/d转换器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198374A (ja) * 2001-12-25 2003-07-11 Mitsubishi Electric Corp Δςモジュレータ、ａ／ｄコンバータおよびｄ／ａコンバータ
JP2008135943A (ja) * 2006-11-28 2008-06-12 Toshiba Corp 連続時間δς変調器

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
G. MITTEREGGER ET AL.: "A 14b 20mW 640Hz CMOS CT E ADCwith 20MHz Signal Bandwidth and 12b ENOB", ISSCC 2006/ SESSION 3/OVERSAMPLING ADCS/3.1, 6 February 2006 (2006-02-06), XP010940386 *
G. MITTEREGGER; C. EBNER; S. MECHNIG; T. BLON; C. HOLUIGUE; E. ROMANI; A. MELODIA; V. MELINI, A 14B 20 MW 640 MHZ CMOS CT AE ADC WITH 20 MHZ SIGNAL BANDWIDTH AND 12B ENOB, 6 February 2006 (2006-02-06)
PAULO G. R. SILVA; LUCIEN J. BREEMS; KOFI A. A. MAKINWA; RAF ROOVERS; JOHAN H. HUIJSING, AN 118 DB DR CT IF-TO-BASEBAND EA MODULATOR FOR AM/FM/IBOC RADIO RECEIVERS, 6 February 2006 (2006-02-06)
PAULO G.R. SILVIA ET AL.: "An 118dB DR IF-to-Baseband E4 Modulator for AM/FM/IBOC Radio Receivers", ISSCC 2006/SESSION 3/OVERSAMPLING ADCS/3.3, 6 February 2006 (2006-02-06), XP010940388 *
RICHARD SCHREIER; BO BANG: "Delta-Sigma Modulators Employing Continuous-Time Circuitry", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS--I: FUNDAMENTAL THEORY AND APPLICATIONS, vol. 43, no. 4, April 1996 (1996-04-01)
TAKAO WAHO ET AL.: "DELTASIGMA-gata Analog/ Digital Henkanki Nyumon", 15 August 2007 (2007-08-15), pages 168 - 179, XP008144510 *
XUEFENG CHEN ET AL., A 18MW CT AE MODULATOR WITH 25 MHZ BANDWIDTH FOR NEXT GENERATION WIRELESS APPLICATIONS, 2007

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011039915A1 (ja) * 2009-09-29 2011-04-07 パナソニック株式会社 積分器およびそれを備えたオーバーサンプリングａ／ｄ変換器
JP2011077689A (ja) * 2009-09-29 2011-04-14 Panasonic Corp 積分器およびそれを備えたオーバーサンプリングａ／ｄ変換器
WO2012032690A1 (ja) * 2010-09-07 2012-03-15 パナソニック株式会社 デルタシグマ変調器、積分器、および無線通信装置
CN103081363A (zh) * 2010-09-07 2013-05-01 松下电器产业株式会社 德尔塔西格玛调制器、积分器、及无线通信装置
DE112012000519B4 (de) 2011-01-21 2021-12-02 Mediatek Singapore Pte. Ltd. Zeitkontinuierlicher überabgetasteter Wandler mit passivem Filter
JP2019198046A (ja) * 2018-05-11 2019-11-14 オムロン株式会社 信号処理回路
JP7238269B2 (ja) 2018-05-11 2023-03-14 オムロン株式会社 信号処理回路
WO2022250952A1 (en) * 2021-05-26 2022-12-01 Cirrus Logic International Semiconductor Ltd. Operational amplifier for use in coulomb counter circuit
GB2621079A (en) * 2021-05-26 2024-01-31 Cirrus Logic Int Semiconductor Ltd Operational amplifier for use in coulomb counter circuit

Also Published As

Publication number Publication date
US20110133964A1 (en) 2011-06-09
US8963753B2 (en) 2015-02-24
CN102124654B (zh) 2013-10-30
CN102124654A (zh) 2011-07-13
EP2317652A1 (en) 2011-05-04
US20130249718A1 (en) 2013-09-26
JPWO2010021069A1 (ja) 2012-01-26
US8466820B2 (en) 2013-06-18
JP4841693B2 (ja) 2011-12-21

Similar Documents

Publication Publication Date Title
JP4841693B2 (ja) オーバーサンプリングａ／ｄ変換器
JP4875767B2 (ja) 積分器、共振器及びオーバーサンプリングａ／ｄ変換器
US9800260B1 (en) Method and apparatus to increase dynamic range in delta-sigma ADC using internal feedback across all integrators in loop-filter
US8988260B2 (en) Method and circuit for continuous-time delta-sigma DAC with reduced noise
US8077066B2 (en) ΔΣ modulator
US7564391B2 (en) Sigma delta modulator summing input, reference voltage, and feedback
EP1936811A2 (en) Sigma-delta modulators
US9143145B2 (en) Delta-sigma modulator
US8581763B2 (en) Delta-sigma modulator and signal processing system
US7034728B2 (en) Bandpass delta-sigma modulator with distributed feedforward paths
Custódio et al. A 1.2-V 165-/spl mu/W 0.29-mm 2 multibit sigma-delta ADC for hearing aids using nonlinear DACs and with over 91 dB dynamic-range
Kwak et al. A 72.9-dB SNDR 20-MHz BW 2-2 discrete-time resolution-enhanced sturdy MASH Delta–Sigma modulator using source-follower-based integrators
CN111342840A (zh) 精密的电流到数字转换器
JP6358267B2 (ja) 積分器、デルタシグマ変調器および通信装置
US9300315B2 (en) Systems and methods for implementing error-shaping alias-free asynchronous flipping analog to digital conversion
US20120194371A1 (en) Analog-to-digital conversion apparatus and signal processing system
US8674864B2 (en) Integrator and oversampling A/D converter having the same
Archana et al. Sigma-delta modulator design and analysis for audio application
US11621722B2 (en) Multi quantizer loops for delta-sigma converters
Mirzaie Digital Solutions for Analog Shortcomings in Delta-Sigma Analog-to-Digital Converters
Pai et al. High Dynamic Range Design for ΣΔM with Wide Input Ranges
Saroha et al. Design & Implementation of Low Power Delta Sigma ADC
Tang et al. Column-parallel continuous-time ΣΔ ADC with implicit front-end variable gain amplifier
CN116614136A (zh) 连续时间δς模数转换装置及其操作方法
Kim Low-power design techniques for low-voltage analog-to-digital converters

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980132132.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09808005

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010525564

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2009808005

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE