DE10341063B4

DE10341063B4 - Vorwärtsverstärkende Filterschaltung

Info

Publication number: DE10341063B4
Application number: DE10341063A
Authority: DE
Inventors: Lukas DÖRRER
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2003-09-05
Filing date: 2003-09-05
Publication date: 2009-07-16
Anticipated expiration: 2023-09-06
Also published as: US7119608B2; CN1592102A; US20050052226A1; CN100539416C; DE10341063A1

Abstract

Sigma-Delta Analog-Digital-Wandlerschaltung (30),
mit einem Eingang (31) und einem Ausgang (32),
mit eingangsseitig mit dem Eingang verbundenen vorwärtsverstärkende Filterschaltung (1), die ein analoges zeitkontinuierliches vorwärtsverstärkendes Filter (1) mit Polen (a1–a5) und Nullstellen (c1–c5) aufweist, welche aufweist:
– mit einer ersten Anzahl von Integratoren (4–8), die die Pole (a1–a5) bilden, die in Reihe zueinander angeordnet sind und die jeweils ein aktives Bauelement (OP1–OP5) mit parallel dazu angeordneter Kapazität (C1–C5) aufweisen,
– mit einer zweiten Anzahl an Koeffizienten, die die Nullstellen (c1–c5) bilden und die zumindest einen vorwärtsverstärkenden Pfad (10–13) aufweisen, in dem ein differenzierendes Element (17–20) angeordnet ist,
– mit einem Summationsknoten (9), der eingangsseitig mit den vorwärtsverstärkenden Pfaden (10–13) der Nullstellen verbunden ist und der ausgangsseitig mit dem Eingang des letzten der in Reihe angeordneten aktiven Bauelemente (OP5) verbunden ist,
mit einem Quantisierer (33), der eingangsseitig mit einem Ausgang der Filterschaltung (1) verbunden ist...

Description

Die Erfindung betrifft eine Filterschaltung, die ein vorwärtsverstärkendes Filter mit Polen und Nullstellen aufweist. Die Erfindung betrifft ferner eine Analog/Digital-Wandlerschaltung mit einer solchen Filterschaltung.
Für die Realisierung verschiedener Übertragungsfunktionen werden geeignete Filter verwendet. Man unterscheidet hier aktive, d. h. analoge Filter und digitale Filter. Die verarbeiteten Signale sind im Falle von analogen Filterspannungen in Form von kontinuierlichen Zeitfunktionen vorhanden. Die Funktionalität eines analogen Filters kann auch digital realisiert sein. Aufgrund des dafür erforderlichen schaltungstechnischen Zusatzaufwandes und der Tatsache, dass insbesondere bei einer großen Anzahl zu verarbeitender Daten die Analog/Digital-Wandlung und die Digital/Analog-Wandlung auch zeitaufwendig ist, werden insbesondere für sehr schnelle Anwendungen analoge, zeitkontinuierliche Filter verwendet.
Eine Sonderform eines solchen analogen, zeitkontinuierlichen Filters weist eine vorwärtsverstärkende Architektur auf. Solche vorwärtsverstärkende Filterschaltungen, die in der Fachliteratur auch häufig als Feedforward-Filter bezeichnet werden, sind allgemein bekannt und zeichnen sich insbesondere durch ihre Leistungsfähigkeit aus. Vorwärtsverstärkende Filterarchitekturen werden insbesondere in der Telekommunikation, beispielsweise im Mobilfunk und für Breitbandanwendungen, eingesetzt.
1 zeigt anhand einer schematischen Blockdarstellung den allgemeinen Aufbau einer vorwärtsverstärkenden Filterschaltung fünfter Ordnung. Ein solches Filter besteht im Allgemeinen aus Polen und Nullstellen, wobei die Pole durch Integratoren a1–a5 und die Nullstellen durch Koeffizienten c1–c5 realisiert sind. Die Koeffizienten c1–c5 sind in 1 durch vorwärtsverstärkende Pfade ausgebildet. Ferner sind Rückkopplungspfade mit Koeffizienten d1, d2 vorgesehen. Am Ausgang der vorwärtsverstärkenden Filterschaltung ist ein Summationsknoten vorgesehen, so dass aus dem eingangsseitig eingekoppelten analogen Eingangssignal Vin ein analoges Ausgangssignal Vout am Ausgang bereitgestellt werden kann.
2 zeigt eine bekannte schaltungstechnische Realisierung der vorwärtsverstärkenden Filterschaltung aus 1. Die Integratoren a1–a5 sind hier durch Operationsverstärker OP1–OP5, Widerstände R1–R5 und Kapazitäten C1–C5, die Feedforward-Koeffizienten c1–c5 durch Widerstände RK1–RK5 realisiert worden. Zur Realisierung des Summationsknotens am Ausgang der Filterschaltung ist allerdings ein zusätzlicher Summationsverstärker OPout mit parallel geschaltetem Widerstand Rout erforderlich. Ein zusätzlicher Operationsverstärker OPout erhöht aber nicht nur die Leistungsaufnahme der gesamten Filterschaltung, sondern bedeutet auch eine Laufzeiterhöhung. Zwar könnte auf den Summationsverstärker OPout am Ausgang der Filterschaltung auch verzichtet werden, jedoch würde in diesem Falle die Filterschaltung nicht mehr rückwirkungsfrei arbeiten.
Alternativ zu der Realisierung in 2 könnten die Integratoren a1–a5 auch durch Transkonduktanzverstärker (OTA, Spannungs-Strom-Verstärker) und die Feedforward-Koeffizienten durch Transkonduktanzverstärker oder Kapazitäten ausgebildet werden. Die für eine solche Filterschaltung erforderlichen Transkonduktanzverstärker bzw. Kapazitäten in den vorwärtsverstärkenden Pfaden sind aber gleichbedeutend mit einer nicht-linearen Vorwärtsverstärkung, so dass vorzugsweise Filterschaltungen verwendet werden, bei denen die Integratoren durch Operationsverstärker, Widerstände und Kapazitäten realisiert sind, wie dies in 2 dargestellt ist.
Bei solchen leistungsoptimierten Filterschaltungen sollte die Anzahl der Pole möglichst gleich der Anzahl der verstärkenden Bauelemente sein.
In der US 4,862,121 ist eine Filterschaltung beschrieben, bei der z. B. in 2 zwei Integratoren in Reihe zueinander angeordnet sind, welche jeweils einen Operationsverstärker und ein dazu parallel geschaltetes kapazitives Element aufweisen. Ferner sind vorwärts verstärkende Pfade mit darin enthaltenen kapazitiven Elementen vorgesehen, wobei ein Summationsknoten zwischen dem Eingang des letzten Operationsverstärkers der Filterschaltung und dem Ausgang des vorletzten Operationsverstärkers angeordnet ist. Bei dieser Schaltung handelt es sich um eine Filterschaltung, die sich geschalteter Kapazitäten bedient. Von diesen übernehmen die in den Schaltungsblöcken 94, 96, 106, 108 dargestellten geschalteten Kapazitäten die Funktion von Widerständen, die Einkoppelwiderstände der beiden Integratoren bilden. Die in den Integratoren verwendeten Rückkoppelkapazitäten 92, 98, 102, 104 und die in den vorwärtsverstärkenden Pfaden eingesetzten Kapazitäten 134, 136 werden nicht gestaltet und haben deshalb auch nicht die Funktion von Widerständen, so dass hier eine resistive, sondern um eine kapazitive Vorwärtskopplung vorhanden ist.
Die Veröffentlichung "Integrated Analog-to-Digital and Digital-to-Analog Converters", von Rudy von de Plassche, Boston, Dordrecht, London: Kluwer Academic Publishers, 1994, S. 432 beschreibt den Aufbau einer Analog-Digital-Wandlerschaltung mit einer zwischen dem Eingang und dem Ausgang liegenden vorwärtsverstärkenden Filterschaltung und Quantisierer, sowie einem Rückkopplungspfad zwischen Ausgang und Eingang. Bei dem dort beschriebenen A/D-Wandler handelt es sich um einen Sigma-Delta-Wandler, dessen Rückkopplungspfad einen Digital-Analog-Wandler aufweist.
Weitere Analog-Digital-Wandler sind z. B. aus U. Tietze, Ch. Schenk, Halbleiter-Schaltungstechnik, 10. Auflage, insbesondere auf den Seiten 416 und 438 beschrieben.
Die Druckschrift US 2002/0186776 A1 beschreibt einen Multibit-Sigma-Delta-Digital-Wandler mit Fehlerfunktion.
Die Druckschrift US 6,414,615 B1 beschreibt eine Verzögerungskompensation in einem Sigma-Delta-Analog-Digital-Wandler.
Vor diesem Hintergrund liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine hinsichtlich der Leistung optimierte vorwärtsverstärkende Filterschaltung bereitzustellen. Die Filterschaltung soll insbesondere auch hinsichtlich der Laufzeit zwischen Eingangssignal und Ausgangssignal der Filterschaltung optimiert sein.
Erfindungsgemäß wird zumindestens eine dieser Aufgaben durch eine Analog/Digital-Wandlerschaltung mit den Merkmalen des Patentanspruchs 1 gelöst. Demgemäß ist vorgesehen:
Sigma-Delta Analog-Digital-Wandlerschaltung, mit einem Eingang und einem Ausgang, mit eingangsseitig mit dem Eingang verbundenen vorwärtsverstärkende Filterschaltung, die ein analoges zeitkontinuierliches vorwärtsverstärkendes Filter mit Polen und Nullstellen aufweist, welche aufweist: mit einer ersten Anzahl von Integratoren, die die Pole bilden, die in Reihe zueinander angeordnet sind und die jeweils ein aktives Bauelement mit parallel dazu angeordneter Kapazität aufweisen, mit einer zweiten Anzahl an Koeffizienten, die die Nullstellen bilden und die zumindest einen vorwärtsverstärkenden Pfad aufweisen, in dem ein differenzierendes Element angeordnet ist, mit einem Summationsknoten, der eingangsseitig mit den vorwärtsverstärkenden Pfaden der Nullstellen verbunden ist und der ausgangsseitig mit dem Eingang des letzten der in Reihe angeordneten aktiven Bauelemente verbunden ist, mit einem Quantisierer, der eingangsseitig mit einem Ausgang der Filterschaltung verbunden ist und der ausgangsseitig mit dem Ausgang der Analog-Digital-Wandlerschaltung verbunden ist, mit einem zwischen dem Ausgang und dem Eingang der Analog-Digital-Wandlerschaltung angeordneten ersten Rückkopplungspfad (Patentanspruch 1).
Die der vorliegenden Erfindung zugrunde liegende Idee besteht darin, auf einen eigenen zur Realisierung des Summationsknotens am Ausgang der Filterschaltung bereitgestellten Operationsverstärker zu verzichten. Die Funktionalität dieses Summationsknotens am Ausgang wird vorteilhafterweise durch den Operationsverstärker, der dem letzten Integrator zugeordnet ist, gleichsam miterfüllt. Dabei muss aber sichergestellt sein, dass es durch die vorwärtsverstärkenden Pfade zu keinerlei Phasenunterschied der in den Eingang des letzten Operationsverstärkers eingekoppelten Signale kommt. Der Erfindung liegt nun die Erkenntnis zugrunde, dass zur Vermeidung eines solchen Phasenunterschieds die Nullstellen durch differenzierende Elemente in den Feedforward-Pfaden ausgebildet sein müssen. Während sich bei einer resistiven Feedforward-Architektur der Summationsknoten am Ausgang des letzten Integrators befindet, so wird erfindungsgemäß die Summation bei einer Feedforward-Architektur mit differenzierenden Elementen nunmehr am Eingang des letzten Integrators der Filterschaltung vorgenommen.
In einer sehr vorteilhaften Ausgestaltung sind diese differenzierenden Elemente zur Realisierung der Nullstellen als kapazitive Elemente, insbesondere als Kondensatoren, ausgebildet. Es ergibt sich somit ein kapazitives Feedforward Netzwerk.
Der Verzicht auf einen eigens für die Summation vorgesehenen Operationsverstärker bedeutet gleichsam eine Einsparung an Chipfläche. Zusätzlich wird dadurch auch die Leistungsaufnah me der Filterschaltung verringert. Auch ist die Filterlaufzeit aufgrund der geringeren Anzahl der verstärkenden Elemen te kürzer, wodurch schnellere Filterschaltungen realisiert werden können. Ein weiterer Vorteil der erfindungsgemäßen Filterschaltung besteht vor allem darin, dass eine rückwirkungsfreie Filterung erfolgen kann, da der Summationsknoten niederohmig ausgebildet ist.
Die erfindungsgemäße kapazitive Feedforward-Schaltung hat weiters den Vorteil, dass im Gegensatz zu einer Feedforward-Struktur mit Transkonduktanzverstärkern eine wesentlich bessere Linearität der passiven Bauteile bei kleinerer Chipfläche und geringerem Stromaufwand erzielt wird.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche sowie der Beschreibung unter Bezugname auf die Zeichnung.
Die Erfindung wird nachfolgend anhand der in den schematischen Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Es zeigt dabei:
1 anhand eines Blockschaltbildes einen allgemeinen Aufbau einer analogen vorwärtsverstärkenden Filterschaltung;
2 ein Schaltbild einer bekannten vorwärtsverstärkenden Filterschaltung mit Operationsverstärkern, Widerständen und Kapazitäten;
3 anhand eines Schaltbildes ein erstes, verallgemeinertes Ausführungsbeispiel einer erfindungsgemäßen vorwärtsverstärkenden Filterschaltung;
4 anhand eines Schaltbildes ein zweites Ausführungsbeispiel einer erfindungsgemäßen vorwärtsverstärkenden Filterschaltung;
5 anhand eines Schaltbildes ein drittes Ausführungsbei spiel einer erfindungsgemäßen vorwärtsverstärkenden Filterschaltung;
6 anhand eines Blockschaltbildes den allgemeinen Aufbau einer erfindungsgemäßen vorwärts verstärkenden Filterschaltung mit Teilfilterblöcken;
7 ein Schaltbild eines einzelnen Teilfilterblocks für eine erfindungsgemäße vorwärtsverstärkende Filterschaltung nach 6;
8 ein Blockschaltbild eines erfindungsgemäßen Sigma-Delta-A/D-Wandlers mit erfindungsgemäßer Filterschaltung;
9 ein detailliertes Schaltbild eines erfindungsgemäßen Sigma-Delta-A/D-Wandlers entsprechend 8.
In allen Figuren der Zeichnung sind gleiche bzw. funktionsgleiche Elemente, Merkmale und Signale – sofern nichts anderes angegeben ist – mit gleichen Bezugszeichen versehen worden.
3 zeigt anhand eines Schaltbildes ein erstes verallgemeinertes Ausführungsbeispiel einer erfindungsgemäßen vorwärtsverstärkenden Filterschaltung. In 3 ist mit Bezugszeichen 1 die erfindungsgemäße Filterschaltung bezeichnet. Die Filterschaltung 1 ist hier als analoges, vorwärtsverstärkendes Filter 1 ausgebildet. Die Filterschaltung 1 weist einen Eingang 2, in den ein analoges Eingangssignal Vin einkoppelbar ist, und einen Ausgang 3, aus dem ein analoges Ausgangssignal Vout auskoppelbar ist, auf.
Die Filterschaltung 1 weist fünf Integratoren 4–8 auf, die zwischen dem Eingang 2 und dem Ausgang 3 und in Reihe zueinander angeordnet sind. Jeweils ein Integrator 4–8 besteht im vorliegenden Ausführungsbeispiel aus einem Operationsver stärker OP1–OP5, denen jeweils ein kapazitives Element C1–C5, beispielsweise ein Kondensator, parallel zuschaltet ist.
Unter einem Integrator 4–8 sind also solche Bauelemente zu verstehen, die ein eingangsseitig eingekoppeltes Signal zeitlich integrieren und das zeitlich integrierte Signal ausgangsseitlich bereit stellen. Der Begriff Integrator 4–8 bezeichnet regelungstechnisch den Fall, dass das Ausgangssignal des Integrators gegenüber dem Eingangssignal des Integrators integriert wird, dass also der Zusammenhang ua(t) = ∫ ue(t) dtbesteht. Als Integratoren 4–8 müssen daher nicht notwendigerweise Operationsverstärker OP1–OP5 mit parallel geschalteten Kapazitäten C1–C5 vorgesehen seien. Vielmehr kann ein Integrator 4–8 durch jede beliebige Kombination von Bauelementen realisiert werden, die die genannte integrierende Funktionalität aufweisen. Die in 3 dargestellten Integratoren 4–8 können sowohl als getaktete Integratoren (Switched Capacetor Integrator) oder auch als zeitkontinuierliche Integratoren ausgeführt sein. Solche zeitkontinuerlichen Integratoren verwenden zum Beispiel Widerstände, Kapazitäten und Transkonduktanzen.
Der Parallelschaltung aus kapazitivem Element C1–C5 und Operationsverstärker OP1–OP5 ist je Integrator 4–8 ein resistives Element R1–R5, beispielsweise ein Widerstand, vorgeschaltet. Das jeweilige resistive Element R1–R5 bildet somit einen Eingang und der Ausgang des Operationsverstärkers OP1–OP5 einen Ausgang eines jeweiligen Integrators 4–8. Gleiche Ziffern der resistiven Elemente R1–R5, kapazitiven Elemente C1–C5 und Operationsverstärker OP1–OP5 sind dabei einem jeweiligen Integrator 4–8 zugeordnet.
Die erfindungsgemäße Filterschaltung 1 weist ferner vier vorwärtsverstärkende Pfade 10–13 zur Realisierung der Null stellen auf. In jedem vorwärtsverstärkenden Pfad 10–13 ist erfindungsgemäß ein differenzierendes Element 17–20 vorgesehen. Ein differenzierendes Element 17–20 ist dazu ausgelegt, ein eingangsseitig eingekoppeltes Signal zeitlich, zu differenzieren und das differenzierte Signal ausgangsseitig bereitzustellen. Diese differenzierenden Elemente 17–20, die somit die Feedforward-Koeffizienten der vorwärtsverstärkenden Filterschaltung 1 bilden, wirken somit als Differenziator. Ein jeweiliger vorwärtsverstärkender Pfad 10–13 ist eingangsseitig mit einem jeweiligen Ausgang eines Integrators 4–7 verbunden.
Diese differenzierenden Elemente 17–20 sind im einfachsten Fall Impedanzverhältnisse aus Widerstand, Induktivität und Kapazität (RLC) oder Transkonduktanzen (gm-Stufen) oder im allgemeinen Fall Kombinationen aus Impedanzen und aktiven Bauelementen, zum Beispiel CMOS-Verstärker. Die Vorwärtskopplung unter Verwendung dieser differenzierender Elemente 17–20 weisen in diesem Falle ein regelungstechnisch differenzierendes Verhalten auf. Differenziator bedeutet somit, dass das Ausgangssignal des Differenziators (d. h. der Vorwärtskopplung) gegenüber dem Eingangssignal des Differenziators (d. h. der Vorwärtskopplung) differenziert wird, so dass also der Zusammenhang ua(t) = δ ue(t)/δ dtbesteht. Wird nun eine Vorwärtskopplung mit einem Integrator in Kette zusammengeschaltet, so ist die Übertragungsfunktion durch die Differenziaton mit anschließender Integration nahezu frequenzunabhängig. Werden nun zwei oder mehrere Vorwärtskopplungen an einem Knoten zusammengeschalten, so findet eine Summation der am Eingang der Vorwärtskopplung anliegenden Signale, jeweils gewichtet mit den Koeffizienten der Vorwärtskopplung, statt. Der besondere Vorteil besteht nun darin, dass durch Einführen dieser differenzierenden Elemente 17–20 in den vorwärtsverstärkenden Pfaden 10–13 der Sum mationsknoten 9 nunmehr statt am Ausgang des letzten Integrators, wie dies in 2 dargestellt ist, nunmehr am Eingang des letzten Integrators OP5 angeordnet ist. Ein diesem Integrator 8 nachgeschalteter Summationsverstärker kann vorteilhafterweise eingespart werden.
4 zeigt anhand eines Schaltbildes ein zweites Ausführungsbeispiel der erfindungsgemäßen vorwärtsverstärkenden Filterschaltung aus 3. Die differenzierenden Elemente 17–20, die in den vorwärtsverstärkenden Pfaden 10–13 angeordnet sind, sind hier als kapazitive Elemente CK1–CK4, zum Beispiel als Kondensatoren, ausgebildet.
Die erfindungsgemäße Filterschaltung 1 weist ferner einen Summationsknoten 9 auf. Die vorwärtsverstärkenden Pfade 10–13 sind ausgangsseitig ebenfalls mit dem Summationsknoten 9 verbunden. Der Summationsknoten 9 ist am Eingang des letzten Integrators 8 angeordnet und zwar zwischen dem Widerstand R5 und der Parallelschaltung aus Operationsverstärker OP5 und kapazitivem Element C5.
5 zeigt ein drittes Ausführungsbeispiel der erfindungsgemäßen vorwärtsverstärkenden Filterschaltung. Im Unterschied zu den Ausführungsbeispielen der 3 und 4 ist in 5 das kapazitive Element CK4 im vierten vorwärtsverstärkenden Pfad 13 parallel zu dem Widerstand R4 des vierten Integrators 7 angeordnet. Es wird dadurch der gleiche Effekt erzielt, als wenn das kapazitive Element CK4 parallel zum resistiven Element R5 geschaltet ist und auf den Rückkopplungspfad 15 verzichtet wird (wie dies in 4 der Fall ist).
Ferner sind zwei weitere Rückkopplungspfade 14, 15 vorgesehen, in denen jeweils ein resistives Element RD1, RD2 angeordnet ist. Die resistiven Elemente RD1, RD2 können beispielsweise als geschaltete Kapazitiäten, die wie Widerstände wirken, realisiert sein. Jeweils eines dieser resistiven Elemente RD1, RD2 bewirkt zusammen mit der Subtraktion an den entsprechenden Knoten eine Phasenverschiebung um 180°. Durch eine Rückkopplung des Ausgangssignals Vout mit einer 180° Phasenverschiebung (in Kombination mit den Integratoren) ergibt sich ein lokaler Resonator (360°), wodurch das Signal-Rausch-Verhältnis (SNR = Signal Noise Ratio) der gesamten Filterschaltung 1 signifikant angehoben wird. Dies kann nur dann realisiert werden, wenn jeweils ein resistives Element RD1, RD2 parallel zu zwei Phasen verschiebenden Verstärkern, beispielsweise zwei Operationsverstärkern, angeordnet ist. Daher sind die beiden Pfade 14, 15 jeweils parallel zu zwei Operationsverstärkern OP2–OP5 geschaltet. Im vorliegenden Beispiel ist der Pfad 14 parallel zu den Operationsverstärkern OP2, OP3 und der Pfad 15 parallel zu den Operationsverstärkern OP4, OP5 geschaltet.
Nachfolgend wird die Funktionsweise der erfindungsgemäßen Filterschaltung 1 gemäß der 4 und 5 beschrieben:
Wird ein analoges Eingangssignal Vin eingekoppelt, dann wird dieses Signal über die nacheinander angeordneten Integratoren 4–7 aufintegriert und dem Summationsknoten 9 am Ausgang zugeführt. Zusätzlich wird das aufintegrierte Ausgangssignal eines jeweiligen Integrators 4–7 über die kapazitiven Elemente CK1–CK4 in den vorwärtsverstärkenden Pfaden 10–13 gefiltert und ebenfalls dem Summationsknoten 9 zugeführt. Die Kapazitäten CK1–CK4 in den vorwärtsverstärkenden Pfaden 10–13 bewirken dabei jeweils eine Phasendrehung. Der Vorteil darin besteht, dass damit die Ausgangssignale der vorwärtsverstärkenden Pfade 10–13 in den Eingang des Operationsverstärkers OP5 eingekoppelt werden kann, wodurch eine Summation vorgenommen wird. Das Ausgangssignal des Operationsverstärkers OP5 ist damit das Summationssignal, welches als Ausgangssignal Vout am Ausgang 3 bereitgestellt wird. Dies ist deshalb möglich, da ein jeweiliges kapazitives Element CK1–CK4 in vorwärtsverstärkenden Pfaden 10–13 mit der Kapazität C5, die parallel zum Operationsverstärker OP5 des letzten Integrators 8 geschaltet ist, eine Parallelschaltung bildet. Es ergibt sich damit jeweils ein kapazitiver Spannungsteiler, der im Falle des vorwärtsverstärkenden Pfades 10 aus der Kapazität CK1 und der Kapazität C5 gebildet wird. Ein rein kapazitiver Spannungsteiler bewirkt nun, dass kein Phasenunterschied zwischen den beiden Signalen vorhanden ist, wodurch eine Summation der Signale am Eingang des Operationsverstärkers OP5 erst möglich ist.
Die Funktionsweise der erfindungsgemäßen Filterschaltung 1 wurde vorstehend konkret anhand der Ausführungsbeispiele der 4 und 5 unter Verwendung der als Kondensator ausgebildeten kapazitiven Elemente CK1–CK4 beschrieben. An dieser Stelle sei jedoch angemerkt, dass statt der Verwendung von Kondensatoren CK1–CK4 selbstverständlich beliebige differenzierende Elemente verwendet werden können, wie dies im Ausführungsbeispiel in 3 dargestellt ist.
6 zeigt eine stark verallgemeinerte Darstellung einer erfindungsgemäßen vorwärtsverstärkenden Filterschaltung 1. Die Filterschaltung 1 weist N-Teilfilterblocke TF1–TFN auf, die bezüglich deren Ein- und Ausgänge in Reihe geschaltet sind und zwischen dem Eingang 2 und dem Ausgang 3 der Filterschaltung 1 angeordnet sind. Das Ausgangssignal Yi (mit i = 1...N) eines jeweiligen Teilfilterblocks TFi bildet gleichsam das Eingangssignal Xi + 1 des nachgeschalteten Teilfilterblocks TFi + 1.
Ferner ist erfindungsgemäß ein kapazitives Netzwerk 16 vorgesehen, welches insbesondere die Nullstellen der Filterschaltung 1 bildet. Das kapazitive Netzwerk 16 besteht aus einer Vielzahl von Feedforward-Koppelelementen CKij (mit j = 2...N). Mit den beiden Indizes i und j ist bezeichnet, zwischen welchen Teilfilterblöcken TFi das jeweilige kapazitive Element CKij angeordnet ist. Dabei bezeichnet der Index i den Ausgang des jeweiligen Teilfilterblocks TFi und der Index j den Feedforward-Eingang des nachgeschalteten Teilfilterblocks TFj, zwischen denen das jeweilige Koppelelementen CKij ange ordnet ist. Die Feedforward-Koppelelemente CKij sind im vorliegenden Ausführungsbeispiel als Kapazitäten (C11, C12, ..C1N-1, C1N, C21, ... CNN-1, CNN) ausgebildet. Mittels des kapazitiven Netzwerks 16 kann eine nahezu beliebige Feedforward-Kopplung vom Ausgang Yi des i-ten Teilfilterblocks TFi zum Feedforward-Eingang XFFj eines beliebigen nachgeschalteten j-ten Teilfilterblocks TFj (mit j > i) realisiert werden.
Es versteht sich, dass nicht alle Feedforward-Kapazitäten CKij des kapazitiven Netzwerkes 16 bestückt sein müssen. Vielmehr kann je nach Anforderung festgelegt sein, welches oder welche dieser Feedforward-Kapazitäten CKij verwendet wird und welchen Kapazitätswert diese verwendete Kapazität aufweist.
In einer weiteren Ausgestaltung kann auch eine Rückkopplung vom Ausgang Yj des j-ten Teilfilterblockes TFj zu einem Feedback-Eingang XFBi des i-ten Teilfilterblockes TFi erfolgen. Die entsprechenden Rückkopplungselemente können entweder kapazitiv oder resistiv, zum Beispiel als Kapazitäten oder Widerstände, ausgebildet sein.
In 6 sind zur Realisierung des kapazitiven Netzwerkes 16 als kapazitive Elemente CKij ausgebildete Feedforward Koppelelemente vorgesehen. Es versteht sich von selbst, dass, ähnlich wie in dem zu 3 beschriebenen Ausführungsbeispiel, diese Feedforward Kopplungselemente CKij allgemein als differenzierende Elemente ausgebildet sein können. Jedes kapazitive Element CKij kann somit jeweils als Differenziator, der das Eingangssignal zeitlich differenziert und das zeitlich differenzierte Signal ausgangsseitlich bereit stellt, ersetzt werden.
7 zeigt anhand eines Schaltbildes die Realisierung eines Teilfilterblockes TFi der Filterschaltung 1 aus 6. Der Teilfilterblock TFi bildet einen beliebigen Integrator. Ein jeweiliger Teilfilterblock TFi weist einen Eingang 21, in den ein Eingangssignal Xi eingekoppelt wird, und einen Ausgang 22, an dem ein Ausgangssignal Yi abgreifbar ist, auf. Der Teilfilterblock TFi enthält ferner zwei weitere Eingangsanschlüsse 23, 24. Über den Eingang 23 ist ein (vorwärtsgekoppeltes) Signal XFFi und über den Eingang 24 ein (rückwärtsgekoppeltes) Signal XFBi einkoppelbar. Über den Eingangsanschluss 23 ist der Teilfilterblock TFi mit dem kapazitiven Netzwerk 16 und damit mit Feedforward-Koppelkapazitäten CKij verbindbar. Über den Eingang 24 kann der Teilfilterblock TFi mit einem Rückkopplungspfad bzw. einem Rückkopplungsnetzwerk verbunden werden.
Ein jeweiliger Teilfilterblock TFi bzw. Integrator kann eingangsseitig ein Widerstandselement Ri, dem eine Parallelschaltung aus Operationsverstärker OPi, Kapazität Ci und Widerstandselement RAi nachgeschaltet ist, aufweisen. Die resistiven Elemente Ri, RAi und das kapazitive Element Ci können durch Widerstände bzw. Kapazitäten realisiert sein. Alternativ können diese Elemente auch durch einen geschalteten Transistor ausgebildet sein.
Es versteht sich, dass ein Teilfilterblock TFi bzw. ein Integratorblock nicht notwendigerweise alle Impedanzen Ri, RAi, Ci aufweisen muss. So kann zum Beispiel auch auf den Widerstand RAi bzw. die Kapazität Ci im Falle einer Kettenschaltung von zwei oder mehreren Teilfilterblöcken TFi verzichtet werden. Wesentlich ist, dass ein Integratorblock zumindest einen Eingangswiderstand Ri sowie einen Operationsverstärker OPi aufweist.
Ein besonders bevorzugtes Anwendungsbeispiel für die erfindungsgemäße Filterschaltung ist in 8 angegeben. 8 zeigt ein Blockschaltbild eines mit Bezugszeichen 30 bezeichneten Sigma-Delta Analog/Digital-Wandlers (A/D-Wandler). Der A/D-Wandler 30 weist einen Eingang 31 und einen Ausgang 32 auf. In den Eingang 31 wird ein analoges Eingangssignal Va eingekoppelt. Nach entsprechender Analog/Digital-Wandlung er zeugt der A/D-Wandler ein digitales Ausgangssignal Vd, welches am Ausgang 32 abgreifbar ist. Der AD-Wandler 30 weist eine erfindungsgemäße Filterschaltung 1 auf, die mit dem Eingang 31 verbunden ist. Zwischen dem Ausgang der Filterschaltung 1 und dem Ausgang 32 ist ein Quantisierer 33 angeordnet, der das Filterausgangssignal in ein digitales Signal Vd wandelt. Zwischen dem Ausgang 32 und dem Eingang 31 ist ferner ein Rückkopplungspfad 34 vorgesehen, in dem ein Digital/Analog-Wandler 35 (D/A-Wandler) angeordnet ist. Der D/A-Wandler 35 konvertiert das digitale Ausgangssignal Vd in ein analoges Signal Va', welches in einer Subtrahiereinrichtung 36 am Eingang 31 von dem analogen Eingangssignal Va subtrahiert wird.
Zwischen dem Quantisierer 33 und dem Ausgang 32 kann zusätzlich ein Schaltungsblock 37 vorgesehen sein, der der Verbesserung der Linearität des D/A-Wandlers 35 dient und der zu diesem Zweck das Eingangssignal Va und das Ausgangssignal Vd dynamisch miteinander in Übereinstimmung bringt.
9 zeigt anhand eines detaillierten Schaltbildes eine schaltungstechnisch vorteilhafte Realisierung des Sigma-Delta A/D-Wandlers aus 8. Die Filterschaltung 1 enthält hier drei Integratoren 4–6, wobei der Summationsknoten 9 am Eingang des letzten Integrators 6 angeordnet ist. Ein jeweiliger Integrator 4–6 weist Operationsverstärker OP1–OP3, Vorwiderstände R1–R3 und Kapazitäten C1–C3 auf. Die Filterschaltung 1 enthält ferner eine kapazitiv ausgebildete Feedforward-Kopplung mit dem Kopplungselementen CK1, CK2. Ferner ist ein Rückkopplungspfad 14 mit dem Widerstandselement RD vorgesehen, der parallel zu den letzten beiden Operationsverstärkern OP2, OP3 angeordnet ist.
Im vorliegenden Ausführungsbeispiel enthält der Quantisierer 33 einen A/D-Wandler 38, der zum Beispiel als Flash A/D-Wandler 38 ausgebildet sein kann. In einem Rückkopplungszweig 39 des Quantisierers 33 ist ein Schaltungsblock 40 angeord net, über den vorliegend eine Verschiebung um einen halben Takt des digitalen Ausgangssignals Vd realisierbar ist. Dieses um einen halben Takt verzögerte Ausgangssignal Vd' wird einerseits dem DA-Wandler 35 zugeführt und andererseits einem weiteren DA-Wandler 41, der Bestandteil des Quantisierers 33 ist. Die DA-Wandler 35, 41 sind im vorliegenden Ausführungsbeispiel als 3-Bit DA-Wandler ausgebildet und können beispielsweise als schaltbare Stromquellen realisiert sein. Das analoge Ausgangssignal des DA-Wandlers 41 wird in einer Summationseinrichtung 42 mit dem Filterausgangssignal der Filterschaltung 1 überlagert.
Obgleich die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
So wurde in den vorliegenden Ausführungsbeispielen eine erfindungsgemäße Filterschaltung mit fünf Integratoren und vier Koeffizienten beschrieben, jedoch sei die Erfindung nicht auf diese Anzahl der Integratoren und Koeffizienten beschränkt. Vielmehr kann eine erfindungsgemäße Filterschaltung bei geeigneter Anpassung und je nach gewünschter Applikation auch mehr oder weniger Integratoren (Pole) und Koeffizienten (Nullstellen) aufweisen.
In den vorliegenden Ausführungsbeispielen sind die kapazitiven Elemente und resistiven Elemente ferner durch Kapazitäten (Kondensatoren) bzw. Widerstände ausgebildet. Es versteht sich, dass diese Elemente selbstverständlich auch anders realisiert werden können, beispielsweise durch Transistoren oder dergleichen.
In den vorliegenden Ausführungsbeispielen ist für einen Integrator ferner ein Widerstand mit nachgeschaltetem Operationsverstärker vorgesehen. Denkbar wäre selbstverständlich jede andere Verstärkerschaltung, an deren Eingang eine Spannung bzw. ein Potenzial anliegt, welches verstärkt wird und am Ausgang als verstärktes Ausgangspotenzial bzw. Ausgangsspannung abgreifbar ist.
Obgleich in den vorstehenden Ausführungsbeispielen die differenzierenden Elemente in den Feedforward Pfaden zumeist durch kapazitive Elemente, beispielsweise Kondensatoren, ausgebildet sind, sind sie darauf nicht beschränkt. An dieser Stelle sei nochmals betont, dass die Funktionalität dieser differenzierenden Elemente durch alle solche Bauelemente bzw. Bauelementkombinationen ersetzt werden kann, in die die besagte differenzierende Funktionalität aufweisen, in die also eine zeitliche Integration eines Signales vornehmen.
An dieser Stelle sei ferner betont, dass die erfindungsgemäße Filterschaltung auch ohne einen Rückkopplungspfad bzw. Rückkopplungsnetzwerk funktionsfähig ist. Diese Rückkopplungselemente können je nach Anforderung bzw. Applikation geeignet mit der erfindungsgemäßen kapazitiven Feedforward-Kopplung eingesetzt werden und damit eine geeignete Übertragungsfunktion der Filterschaltung mit der gewünschten Linearität bewirken.
Alle Schaltungsanordnungen sind in den vorliegenden Ausführungsbeispielen als sogenannte Single-Ended-Schaltungen angegeben. In einer bevorzugten Schaltungsrealisierung können diese jedoch im Allgemeinen als differenzielle Schaltungen ausgeführt sein. Dies wurde jedoch aus Gründen der besseren Übersicht in den Figuren nicht dargestellt.
Es versteht sich von selbst, dass die erfindungsgemäße Filterschaltung nicht notwendigerweise auf eine Anwendung bei einem Analog/Digital-Wandler, insbesondere einem Sigma-Delta A/D-Wandler, beschränkt ist. Vielmehr kann die erfindungsgemäße Filterschaltung selbstverständlich für beliebige Anwendungen eingesetzt werden, die einen leistungsoptimierten erfindungsgemäßen Filter benötigen.

1: Filterschaltung
2: Eingang der Filterschaltung
3: Ausgang der Filterschaltung
4–8: Integratoren
9: Summationsknoten
10–13: (vorwärtsverstärkende) Pfade
14, 15: Rückkopplungspfade
16: kapazitives Netzwerk
17–20: differenzierende Elemente
21: (Integrator-)Eingang
22: (Integrator-)Ausgang
23: (Feedforward-)Eingang
24: (Feedback-)Eingang
30: Sigma-Delta A/D-Wandler
31: Eingang des A/D-Wandlers
32: Ausgang des A/D-Wandlers
33: Quantisierer
34: Rückkopplungspfad
35: D/A-Wandler
36: Subtrahiereinrichtung
37: Schaltungsblock
38: A/D-Wandler
39: Rückkopplungspfad
40: Schaltungsblock zur Verschiebung um einen halben Takt
41: D/A-Wandler
42: Summationseinrichtung, Summationsverstärker
a1–a5: Integratoren, Pole
c1–c5: (Feedforward-)Koeffizienten, Nullstellen
Ci, C1–C5: Kapazitäten der Integratoren
CKi, CK1–CK5: Feedforward-Kapazitäten
CKij: Feedforward-Kapazitäten
d1, d2: Rückkopplungskoeffizienten
OPi, OP1–OP5: Operationsverstärker (der Integratoren)
OPout: Summationsverstärker
RAi: Widerstand eines Integrators
RD, RD1, RD2: resistive Elemente im Rückkopplungspfad
Ri, R1–R5: Widerstände der Integratoren
RK1–RK5: Widerstände der Nullstellen
Rout: Ausgangswiderstand
Va: analoges Eingangssignal
Va': rückgekoppeltes analoges Ausgangssignal
Vd: digitales Ausgangssignal
Vd': rückgekoppeltes digitales Ausgangssignal
Vin: Eingangsspannung, Eingangssignal
Vout: Ausgangsspannung, Ausgangssignal
XFBi: Feedback-Eingangssignal eines Integratorblocks
XFFi: Feedforward-Eingangssignal eines Integratorblocks
Xi: Eingangssignal eines Teilfilterblocks/Integratorblocks
Yi: Ausgangssignal eines Teilfilterblocks/Integratorblocks

Claims

Sigma-Delta Analog-Digital-Wandlerschaltung (30), mit einem Eingang (31) und einem Ausgang (32), mit eingangsseitig mit dem Eingang verbundenen vorwärtsverstärkende Filterschaltung (1), die ein analoges zeitkontinuierliches vorwärtsverstärkendes Filter (1) mit Polen (a1–a5) und Nullstellen (c1–c5) aufweist, welche aufweist: – mit einer ersten Anzahl von Integratoren (4–8), die die Pole (a1–a5) bilden, die in Reihe zueinander angeordnet sind und die jeweils ein aktives Bauelement (OP1–OP5) mit parallel dazu angeordneter Kapazität (C1–C5) aufweisen, – mit einer zweiten Anzahl an Koeffizienten, die die Nullstellen (c1–c5) bilden und die zumindest einen vorwärtsverstärkenden Pfad (10–13) aufweisen, in dem ein differenzierendes Element (17–20) angeordnet ist, – mit einem Summationsknoten (9), der eingangsseitig mit den vorwärtsverstärkenden Pfaden (10–13) der Nullstellen verbunden ist und der ausgangsseitig mit dem Eingang des letzten der in Reihe angeordneten aktiven Bauelemente (OP5) verbunden ist, mit einem Quantisierer (33), der eingangsseitig mit einem Ausgang der Filterschaltung (1) verbunden ist und der ausgangsseitig mit dem Ausgang (32) der Analog-Digital-Wandlerschaltung (30) verbunden ist, mit einem zwischen dem Ausgang (32) und dem Eingang (31) der Analog-Digital-Wandlerschaltung (30) angeordneten ersten Rückkopplungspfad (34).
Wandlerschaltung nach Anspruch 1, dadurch gekennzeichnet, dass zumindest eines der differenzierenden Elementen (17–20) als kapazitives Element (CK1–CK4) ausgebildet ist.
Wandlerschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, zumindest eines der aktiven Bauelemente (OP1–OP5) als Operationsverstärker (OP1–OP5) ausgebildet ist.
Wandlerschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die erste Anzahl gleich der zweiten Anzahl ist.
Wandlerschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die erste Anzahl gleich der Gesamtzahl der aktiven Bauelemente (OP1–OP5) ist.
Wandlerschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass zumindest einem aktiven Bauelement (OPi) eingangsseitig ein erstes resistives Element (Ri), insbesondere ein Widerstand, vorgeschaltet angeordnet ist.
Wandlerschaltung nach Anspruch 6, dadurch gekennzeichnet, dass zumindest eine Koppelkapazität (CK4) vorgesehen ist, welche parallel zu zumindest einem der ersten resistiven Elemente (R4, R5) angeordnet ist.
Wandlerschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass parallel zu zumindest einer der Kapazitäten (Ci) ein zweites resistives Element (RAi), insbesondere ein Widerstand, angeordnet ist.
Wandlerschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass ein Netzwerk (16) vorgesehen ist, welches eine Vielzahl von vorwärtsverstärkenden Pfaden (10–14) aufweist, wobei ein jeweiliger Eingang eines dieser vorwärtsverstärkenden Pfade (10–14) mit dem Ausgang (Yi) eines ersten aktiven Bauelements (OPi) verbunden ist und ein Ausgang des entsprechenden vorwärtsverstärkenden Pfades (10–14) mit einem Eingang (XFFj) eines zweiten aktiven Bauelements (OPj) verbunden ist, welcher in der Reihenschaltung der aktiven Bauelemente (OP1–OP5) dem ersten aktiven Bauelement (OPi) nachgeschaltet angeordnet ist.
Wandlerschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass zumindest ein Rückkopplungspfad (14, 15) vorgesehen ist, welcher ein Signal (Yj) am Ausgang eines zweiten aktiven Bauelementes (OPj) auf einen Eingang eines ersten aktiven Bauelements (OPi), welcher in der Reihenschaltung der aktiven Bauelemente (OP1–OP5) dem zweiten aktiven Bauelement (OPi) vorgeschaltet angeordnet ist, rückkoppelt.
Wandlerschaltung nach Anspruch 10, dadurch gekennzeichnet, dass die Elemente des Rückkopplungspfades (14, 15) als resistive (RD, RD1, RD2) und/oder als kapazitive Elemente ausgebildet sind.
Wandlerschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass ein erster Digital-Analog-Wandler (35) vorgesehen ist, der im ersten Rückkopplungspfad (34) angeordnet ist.
Wandlerschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Quantisierer (33) einen Komparator aufweist.
Wandlerschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Quantisierer (33) einen Flash Analog-Digital-Wandler (38) aufweist.
Wandlerschaltung nach Anspruch 14, dadurch gekennzeichnet, dass ein zweiter Rückkopplungspfad vorgesehen ist, der ein Ausgangssignal (Vd) des Flash-Analog-Digital-Wandler (38) um einen halben Takt verschoben einem zweiten Digital-Analog-Wandler (41) zugeführt, dessen Ausgangssignal mit dem Ausgangssignal der Filterschaltung (1) summiert wird und dem Flash Analog-Digital-Wandler (38) zugeführt wird.
Wandlerschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass zwischen dem Quantisierer (33) und dem Ausgang (32) der Analog-Digital-Wandlerschaltung (30) eine Schaltungseinrichtung (37) vorgesehen ist, welche die Linearität des Digital-Analog-Wandler (35) durch in Übereinstimmungbringen des digitalen Ausgangssignals (Vd) mit dem analogen Eingangssignal (Va) verbessert.
Wandlerschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass zumindest einer der Digital-Analog-Wandler (35, 41) zumindest eine schaltbare Stromquelle aufweist.