DE10327621B4

DE10327621B4 - Schaltungsanordnung und Verfahren zur Reduzierung eines Anpassungsfehlers in einem Sigma-Delta-Modulator

Info

Publication number: DE10327621B4
Application number: DE10327621A
Authority: DE
Inventors: Rudolf Dr. Koch
Original assignee: Infineon Technologies AG
Current assignee: Intel Deutschland GmbH
Priority date: 2003-06-18
Filing date: 2003-06-18
Publication date: 2009-10-15
Anticipated expiration: 2023-06-19
Also published as: US6927718B2; US20050007472A1; DE10327621A1

Abstract

Schaltungsanordnung mit einer nach dem Σ-Δ Prinzip zeitkontinuierlich arbeitenden Schaltung, die folgende Elemente aufweist:
– zumindest eine integrierende Schaltung (I) mit einem Integrierglied (R_C), die durch eine von dem Integrierglied (R_C) abhängige erste Übertragungsfunktion charakterisiert ist;
– mindestens eine Vergleichsschaltung (CP), die mit einem Taktsignal (T) beaufschlagt ist, die eingangsseitig mit dem Ausgang der integrierenden Schaltung (I) gekoppelt ist und zur Abgabe eines mindestens ein Bit umfassenden digitalen Ausgangssignals abhängig von einem Vergleich eines am Eingang anliegenden Signals mit einem Referenzsignal (U_Ref) ausgebildet ist;
– eine Vorrichtung zur Signalrückkopplung, die mit dem Ausgang der Vergleichschaltung (CP) und mit dem Eingang der zumindest einen integrierenden Schaltung (I) verbunden ist und die zur Rückkopplung mit einem Ladungsspeicher (C_RK) ausgebildet ist, wobei der Ladungsspeicher (C_RK) während einer ersten Zeitdauer (Φ1) aufladbar und während einer zweiten Zeitdauer (Φ2) entladbar ist und die Vorrichtung zur Signalrückkopplung durch eine zweite von der Ladung...

Description

Die Erfindung betrifft eine Schaltungsanordnung mit einer nach dem Σ-Δ-Prinzip zeitkontinuierlich arbeitenden Schaltung gemäß dem Oberbegriff des geltenden Anspruchs 1. Weiterhin betrifft die Erfindung ein Verfahren nach dem Oberbegriff des Anspruchs 17.
Derartige Schaltungsanordnungen sind beispielsweise aus der US 2002/0011945 A1 oder auch aus der US 6,452,531 bekannt.
Durch die moderne Digitaltechnologie lassen sich Signale in digitaler Form deutlich einfacher bearbeiten als in ihrer analogen Form. Es ist jedoch notwendig, die empfangenen und zu bearbeitenden analogen Signale vorher in ihre digitale Form zu wandeln. Umgekehrt muß ein digitales Signal, erst in ein analoges umgewandelt werden, um ausgesandt werden zu können. Für die Umwandlung werden sogenannte Analog-Digital-Konverter oder ADCs und das entsprechende Gegenstück DACs für Digital-Analog-Konverter verwendet.
Um bei der Umwandlung eines analogen Signales in ein digitales Signal keinen Informationsverlust zu erleiden, muß das analoge Signal nach dem Nyquistkriterium mit einer Frequenz abgetastet werden, die größer als das Doppelte der maximal analog vorkommenden Frequenz ist. Gleichzeitig entstehen während des Abtastens Wiederholspektren bei dem Vielfachen der Abtastfrequenz. Diese Wiederholspektren müssen durch ein Filter entsprechend stark unterdrückt werden.
Entspricht die Abtastfrequenz gerade dem Nyquistkriterium, schließt sich an das abgetastete Spektrum direkt das Wiederholspektrum an. Somit wird ein Filter mit nahezu unendliche hoher Flankensteilheit benötigt, das praktisch nicht realisierbar ist. Eine Abtastrate mit einer deutlich höheren Frequenz als die Nyquistfrequenz führt zu einem größeren Abstand der Wiederholspektren und erlaubt die Verwendung von Filtern mit niedrigerer Ordnung und geringerer Güte und damit geringerer Flankensteilheit.
Ein Analog-Digital-Konverter ermittelt nun zu einem Abtastzeitpunkt die Amplitude des Analogsignals und wandelt diese in einen digitalen Wert. Dabei unterteilt der Analog-Digital-Konverter einen maximalen Amplitudenwert in im allgemeinen gleich große Teilbereiche, die der Bitzahl des Analog-Digital-Konverters entsprechen. Beispielsweise wird so eine maximal vorkommende Spannungsamplitude von 1 V in einem 16 Bit Analog-Digital-Konverter in 16 Stufen zu je 0,125 V unterteilt.
Das analoge Amplitudensignal wird mit den Referenzwerten verglichen und dadurch ein entsprechendes digitales Signal zugeordnet. Der maximale Quantisierungsfehler, beträgt somit die Hälfte der Differenz zwischen zwei digitalen Referenzwerten, im Beispiel also 62,5 mV. Je genauer also die Unterteilung, desto geringer wird die Abweichung des Ergebnisses vom analogen realen Wert.
Eine besondere Ausführungsform eines Analog-Digital-Konverters, der vor allen Dingen wegen seiner geringeren Anforderungen an die Analogtauglichkeit der verwendeten Technologie in digitalen Kommunikationsgeräten zum Einsatz kommt, ist der in 5 gezeigte zeitkontinuierlicher Σ-Δ-Modulator. Dieser wandelt nicht zu einem Abtastzeitpunkt das analoge Amplitudensignal in einen diskreten digitalen Wert um, sondern tastet den analogen Wert zeitkontinuierlich ab, minimiert den mittleren Fehler über viele Abtastzeitpunkte und führt gleichzeitig eine Filterung (i. A. Hochpassfilterung) der Quantisierungsfehler, die auch als Quantisierungsrauschen bezeichnet werden durch.
Die Abtastfrequenz ist dabei um ein Vielfaches höher als die notwendige Nyquistfrequenz, so daß man hier im allgemeinen vom ”Oversampling” spricht. An der Vergleichsschaltung, dem Komparator CP des in 5 gezeigten Σ-Δ-Modulators liegt zu einem Zeitpunkt am Eingang E ein Signal an. Dieses wird mit einem Referenzsignal am invertierenden Eingang des Komparators CP verglichen, so daß am Ausgang der Komparator einen positiven oder negativen binären Zustand abgibt.
Dieses Signal wird einerseits in einem digitalen Dezimator und Filter DF verarbeitet, andererseits über einen Digital-Analog-Konverter DAC an den Eingang des Σ-Δ-Modulators zurückgeführt. Der Digital-Analog-Konverter DAC wandelt das digitale Signal des Komparators mittels einer Referenzspannung U_REF in ein analoges Signal um und führt dieses dem Eingang V_IN so zu, daß dadurch die Differenz des Eingangssignals mit dem rückgeführten Signal gebildet wird. Dieses Differenzsignal wird im Integrator I integriert und damit gemittelt und erneut dem Eingang E der Vergleichschaltung CP zugeführt.
Der digitale Dezimator DF erfüllt mehrere Aufgaben. Im davorliegenden Teil der Schaltung des Σ-Δ-Modulators ist das Quantisierungsrauschen nicht beseitigt worden, sondern nur zu Frequenzen ausserhalb des Signalbandes geschoben. Erste Funk tion im Dezimator ist daher die Filterung dieses Rauschens. Wenn dieses Rauschen beseitigt ist, kann die Taktrate im Dezimator ohne Gefahr einer Verletzung des Nyquisttheorems reduziert werden. Gleichzeitig mit der Verringerung der Taktrate wird die Wortbreite auf eine Bitzahl erhöht, die mindestens der Auflösung des Wandlers entspricht.
Um die Auflösung zu steigern, kann die Anzahl der Integratoren I weiter erhöht werden. Dadurch verläuft die Rauschübertragungsfunktion zu hohen Frequenzen hin steiler, die Rauschunterdrückung im Signalband ist wegen der höheren Verstärkung der kaskadierten Integratoren höher. Anders formuliert wird eine deutlich effektivere Filterung und somit ein geringeres Quantisierungsrauschen im Signalband erzielt.
Ein Beispiel für einen Σ-Δ-Modulator sogenannter fünfter Ordnung ist in 6 zu sehen. Der Σ-Δ-Modulator enthält fünf integrierende Schaltungen, die mit INT1 bis INT5 bezeichnet werden. Dieser Σ-Δ-Modulator ist in gmC-Technik ausgebildet und besitzt des weiteren am Eingang V_IN einen passiven Tiefpaß, der zumindest hohe Frequenzen effektiv dämpft und dadurch die Anforderungen an die nachfolgenden aktiven Schaltungsteile verringert.
Der Nachteil solcher zeitkontinuierlicher Wandler besteht jedoch in der Abhängigkeit der Übertragungsfunktionen und der Auflösung von Zeitkonstanten, die in üblichen Fertigunsgprozessen hohen Streuungen von etwa 30% unterworfen sind. Dies sind sowohl die üblichen Parameterschwankungen aufgrund von Fehlertoleranzen in der Fertigung als auch Temperaturgänge. Zum anderen ist bei üblichen Ausführungen mit geschalteten Stromquellen im Rückkopplungspfad die zugehörige Übertragungsfunktion abhängig von Schwankungen in der Taktrate selber, sogenannten Jitter. Vereinfacht entspricht Jitter nicht äquidistanten Nulldurchgängen, verursacht u. a. durch thermisches Rauschen in den Bauelementen des Taktgenerators, aber auch durch Störeinkopplungen.
Da das Integral des rückgeführten Signals, im allgemeinen ein Strom- oder Ladungssignal maßgeblich das Verhalten der Schaltung bestimmt, geht ein eventuell vorhandener Taktjitter am Taktsignal CLK direkt in das Rückkopplungssignal ein. Wenn, wie allgemein der Fall, die Amplitude des Rückkopplungssignals zudem wesentlicher höher als die Amplitude des Eingangssignals ist, wird die Empfindlichkeit gegenüber Taktjittern noch weiter gesteigert.
Es wurde daher im Dokument „IEEE Transactions an Circuits and Systems – II: Analogue and Digital Signal Processing, Vol. 49, No. 11, November 2002: Highspeed Σ-Δ-Modulators with Reduced Timing Jitter Sensitivity” eine Anordnung vorgeschlagen, die ein Cosinus-Quadrat-Signal als Referenzsignal in den Digital-Analog-Konverter DAC einspeist. Dieser Rückkoppelpuls verschwindet bei den Abtastzeitpunkten T, so daß ein geringer Taktjitter keine Rolle mehr spielt. Jedoch erwies sich die Erzeugung zweier symmetrischer Cosinussignale in der Praxis als äußerst schwierig und kostenaufwendig.
Ein anderer Vorschlag ist die im Dokument „2003 IEEE International Solid State Circuits Conference/Session 3/Oversampled A/D-Converters/Paper 3.4” beschriebene und in 6 gezeigte Anordnung. Dort wird als Rückkopplungssignal die auf einem geschalteten Kondensator gespeicherte Ladung verwendet. In 6 des in gmC-Technik ausgebildeten Σ-Δ-Modulators sind dies die Kondensatoren A. Die Entladung eines Kondensators erfolgt in einem exponentiell abnehmenden Strom, so daß am Ende jeder Taktperiode der Strom verschwindet und somit ein Taktjitter keine Rolle mehr spielt. Voraussetzung hierfür ist, daß für den Lade- bzw. Entladevorgang der Kondensator eine Zeitkonstante aufweist, die deutlich geringer als der entsprechende Lade- bzw. Entladezeitraum ist. In der Praxis ist im allgemeinen eine je nach Auflösung des Wandlers 5 bis 8 × kleinere Zeitkonstante als die entsprechende Lade- bzw. Entladedauer ausreichend.
Bei der Anordnung gemäß Bild 6 wird die Vorwärts-Übertragungsfunktion von den Integratoren bestimmt. Die bestimmenden Größen sind die Werte der Kondensatoren an den Ausgängen der gm-Blöcke sowie die Steilheiten (gm-Werte) dieser Blöcke. Diese Steilheiten wiederum werden von Transistorparametern und den Referenzströmen in diesen Blöcken bestimmt. Die Referenzströme werden üblicherweise über einen Referenzwiderstand von einer Bandgag-Spannungsreferenz abgeleitet. Letzlich wird also die Vorwärts-Übertragungsfunktion von R, C, einer Referenzspannung und Transistorparametern bestimmt. Die Rückwärtsübertragungsfunktion dagegen wird bestimmt von der übertragenen Ladung. Diese hängt ab vom Wert der Kondensatoren A sowie der Spannung, auf die diese aufgeladen werden. Der Taktjitter spielt in der Ausführung nach Bild 6 keine wesentliche Rolle, was das Ziel dieser Schaltung war. Die Rückwärtsübertragungsfunktion hängt also letzlich von C und einer Referenzspannung ab. Damit führen aber auch die absoluten Fertigungsschwankungen der Widerstände zu einem Auseinanderlaufen (Mismatch) der beiden Übertragungsfunktionen.
Die einzelnen Bauelemente müssen daher so dimensioniert werden, daß die Rauschübertragungsfunktion auch bei ungünstigsten Streuung stablil bleibt, was jedoch zu einem Anstieg des Rauschens und zu Einbußen im Signal/Rauschabstand führt. Die Forderungen nach einer hohen Stabilität des Wandlers und gleichzeitig geringem Rauschen bei geringer Taktjitterempfindlichkeit schließen sich nach dieser Anordnung aus.
Es ist daher Aufgabe der vorliegenden Erfindung, in einem zeitkontinuierlichen Σ-Δ-Modulator eine Anordnung und ein Verfahren vorzusehen, mit dem eine verbesserte Stabilität der Zeitkonstanten bei gleichzeitig reduzierter Jitterempfindlichkeit des Wandlers erreicht werden kann.
Diese Aufgabe wird erfindungsgemäß mit den Merkmalen der nebengeordneten Patentansprüche 1 und 17 gelöst.
Es ist eine Schaltungsanordnung mit einer nach dem Σ-Δ-Prinzip zeitkontinuierlichen arbeitenden Schaltung vorgesehen, die zumindest eine Vergleichsschaltung, eine integrierende Schaltung mit mindestens einem Integrierglied, die durch eine von dem Integrierglied abhängige Übertragungsfunktion charakterisiert ist, und eine Vorrichtung zur Signalrückkopplung aufweist.
Die Vorrichtung zur Signalrückkopplung, die mit dem Ausgang der Vergleichsschaltung und mit dem Eingang der zumindest einen integrierenden Schaltung verbunden ist, weist zur Rückkopplung einen Ladungsspeicher auf, und ist durch eine von der Ladung des Ladungsspeichers abhängige Übertragungsfunktion charakterisiert. Der Ladungsspeicher ist während einer ersten Zeitdauer beladbar und während einer zweiten Zeitdauer entladbar. Die Schaltungsanordnung weist eine Anpaßvorrichtung auf, mit der eine Anpassung der beiden Übertragungsfunktionen erreichbar ist.
Durch die Anpassung der Übertragungsfunktionen, beziehungsweise der Ladung des Ladungsspeichers an das die Zeitkonstante der integrierenden Schaltung bestimmende Integrierglied wird eine Stabilität des Wandlers bei gleichzeitig geringer Rauschübertragungsfunktion unabhängig von Bauteilstreuungen erreicht. Die Schaltungsanordnung ist weiterhin unabhängig von einem Jitter des Taktsignals. Somit läßt sich eine hohe Stabilität einer nach dem Σ-Δ-Prinzip arbeitenden Schaltung bei gleichzeitig geringem Quantisierungsrauschen erreichen.
Weitere vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche.
So ist es zweckmäßig, eine Anpassung der Übertragungsfunktion der Vorrichtung zur Signalrückkopplung an die Übertragungsfunktion der integrierenden Schaltung durch die Anpasseinrichtung mittels einer Veränderung der Ladung auf dem La dungsspeicher vorzunehmen. Diese Ladung läßt sich in einfacher weise durch eine Veränderung der während des Ladevorgangs des Ladungspeichers verwendeten Spannung erreichen.
Eine besonders vorteilhafte Weiterbildung der Erfindung ist dadurch gekennzeichnet, daß die Einrichtung einen Verbraucher aufweist, der in Wert und Ausgestaltung gleich der die Zeitkonstante des Integriergliedes der integrierenden Schaltung direkt oder indirekt vorgebende Verbraucher ist. Die Einrichtung prägt über diesen Verbraucher und über einen Stromspiegel einen Strom in eine Anordnung ein, wobei die durch den Strom an der Anordnung generierte Spannung eine rückgekoppelte Verstärkungseinrichtung zum Laden des Ladungsspeichers der Vorrichtung zur Signalrückkopplung steuert.
Dabei ist es zweckmäßig, wenn die über die genannte Anordnung generierte Spannung gleich der Spannung zum Laden des Ladungsspeichers ist. Eine vorteilhafte Ausgestaltung der Anordnung ist die Ausbildung als externer Widerstand. Es ist natürlich sinnvoll diesen besonders präzise auszubilden. Dadurch ist die Spannung, die zum Laden des Kondensators verwendet wird, reziprok proportional zum Verbraucher, der die Zeitkonstante des Integriergliedes direkt oder indirekt vorgibt.
Alternativ dazu ist die Anordnung als ein erster und dazu parallel zweiter Ladungsspeicher unterschiedlicher Kapazität ausgebildet. Der zweite Ladungsspeicher, der eine kleinere Kapazität als der erste Ladungsspeicher aufweist, ist über zwei Schalter mit dem ersten Ladungsspeicher und mit einem Potential verbindbar. Es ist vorteilhaft, wenn der zweite Ladungsspeicher während der ersten Zeitdauer mit dem ersten Ladungsspeicher und während der zweiten Zeitdauer mit dem Potential verbunden ist.
Somit fließt in der ersten Zeitdauer eine Ladung auf den zweiten Kondensator und erzeugt somit eine Spannung, die zur Steuerung der Ladespannung des Rückkoppelkondensators verwendbar ist. Während der zweiten Zeitdauer kann diese Ladung wieder abfließen. Durch den ersten Ladungsspeicher, der während der ersten Ladungsdauer mit dem zweiten Ladungsspeicher über einen Schalter verbunden ist, wird ein eventuell vorhandener Taktjitter und damit die Abhängigkeit vom Taktzyklus kompensiert. Der Einfluß des Taktjitters nimmt dabei mit der Wurzel aus der Anzahl der gemittelten Zyklen ab. Die durch die Kapazität der Ladungsspeicher und des Ladungsflusses generierte Spannung ist ebenfalls aufgrund des Stromspiegels reziprok proportional zum Verbraucher, der die Zeitkonstante des Integriergliedes vorgibt.
Es ist zweckmäßig, die Ladungsspeicher als Kondensatoren und die einzelnen Schalter als MOS-Transistoren auszubilden. Ebenso zweckmäßig ist es, den Stromspiegel mittels MOS-Transistoren und die rückgekoppelte Verstärkungseinrichtung als Operationsverstärker auszubilden. In diesem Zusammenhang ist es vorteilhaft, wenn die an der Anordnung erzeugte Spannung gleich der Spannung zum Laden des Rückkoppelkondensators ist.
In einer Weiterbildung der Erfindung ist die Schaltungsanordnung durch einen ersten Schalter gekennzeichnet, mit dem die Vorrichtung zur Signalrückkopplung vom Ausgang der Vergleichsschaltung trennbar ist. Zusätzlich weist die Einrichtung einen zweiten Schalter auf, mit dem der Eingang der Schaltungsanordnung mit einer Spannung beaufschlagbar ist. Diese Spannung ist gleich der Ladespannung des Ladungsspeichers der Vorrichtung zur Signalrückkopplung.
Dadurch ist die Differenz zwischen der Ladung oder des Stroms, der während eines bestimmten Zeitraums durch den die Zeitkonstante vorgebenden Verbraucher fließt und der Ladung oder des Stroms auf dem Ladungsspeicher der Rückkopplung ermittelbar. Eine Kompensation dieser Differenz paßt die Über- tragungsfunktionen aneinander an und verringert somit einen systematischen Fehler und das Rauschen.
In diesem Zusammenhang ist es vorteilhaft, wenn die Anpaßeinrichtung eine Zählvorrichtung mit nachgeschaltetem Digital-Analog-Konverter aufweist. Der Eingang der Zählvorrichtung ist mit dem Ausgang der Vergleichsschaltung verbunden und der Ausgang des Digital-Analog-Konverters ist mit dem Eingang des Ladungsspeichers zur Signalrückkopplung verbunden. Dadurch kann abhängig vom Ergebnis einer Messung der Differenz die Ladespannung des Ladespeichers variiert werden.
Eine alternative Ausgestaltungsform ist dadurch gekennzeichnet, daß die Einrichtung zumindest einen Teilwiderstand aufweist, der abhängig von dem Ergebnis der Zählvorrichtung vor der Vergleichsschaltung in den Signalpfad schaltbar ist. Dadurch wird der Wert des Verbrauchers, der die Zeitkonstante des Integriergliedes der integrierenden Schaltung direkt oder indirekt vorgibt, veränderbar.
Eine vorteilhafte Ausgestaltungsform der integrierenden Schaltung ist die Ausbildung in RC-Technik. Alternativ ist die integrierende Schaltung in gmC-Technik ausgebildet.
Es ist zweckmäßig, die Spannung des Referenzsignals der Vergleichsspannung gleich der Spannung zum Laden des Ladungsspeichers in der Vorrichtung zur Signalrückkopplung auszubilden.
Ein Verfahren zur Reduzierung eines Anpassungsfehlers zwischen einem Verbraucher einer integrierenden Schaltung, der die Zeitkonstante vorgibt und einem Ladungsspeicher zur Signalrückkopplung, wobei der Ladungsspeicher Teil einer Rückkopplungseinrichtung ist, ist durch folgende Schritte gekennzeichnet:

– Messung einer Differenz zwischen der Ladung, die während eines Zeitraums durch den die Zeitkonstante vorgebenden Ver braucher fließt und der über den Ladungsspeicher während dieses Zeitraumes zugeführten Rückkopplungsladung;
– und eine Kompensation der Differenz.

Eine solche Differenzmessung und die Kompensation erlaubt eine genaue Anpassung der, von dem die Zeitkonstante vorgebenden Verbraucher abhängigen Vorwärtsübertragungsfunktionen an die Rückwärtsübertragungsfunktion, die von der Ladung des Ladungsspeichers abhängt. Neben der Ladung ist es ebenso möglich, den Strom zu messen, der durch den Verbraucher fließt bzw. durch den Ladungsspeicher gegeben ist.
In einer vorteilhaften Weiterbildung des Verfahrens erfolgt die Messung durch Anlegen einer Spannung erster Polarität an den Verbraucher, der die Zeitkonstante der integrierenden Schaltung bestimmt. Dadurch fließt während eines bestimmten Zeitraums durch den Verbraucher eine definierte Ladung oder ein definierter Strom.
Mit einer gleich großen Spannung entgegengesetzter Polarität wird ein Ladungsspeicher periodisch während einer ersten Dauer beladen und während einer zweiten Dauer entladen. Die Summe dieser beiden Ladungen oder Ströme ist ein Maß für die Fehlanpassung zwischen den Übertragungsfunktionen des Ladungsspeichers bzw. des Verbrauchers.
In einer Weiterbildung der Erfindung wird diese Messung mehrfach durchgeführt, wobei die Differenz einer Messung durch die integrierende Schaltung akkumuliert wird. Dadurch wird eine präzisere Messung ermöglicht. Der Fehler pro Messung ergibt sich aus dem Quotienten des Gesamtfehlers und der Anzahl der Messungen.
Eine Kompensation kann vorteilhaft durch die Änderung des die Zeitkonstante vorgebenden Verbrauchers erfolgen. Alternativ ist eine Kompensation durch eine Änderung der Spannung denkbar, die zum Laden des Kondensators verwendet wird.
Eine weitere Ausgestaltungsform ist die Ermittlung der Anzahl zugeführter Ladungs- oder Strommengen. Dabei wird eine definierte und quantisierte Ladungs- oder Strommenge der Ladungs- oder Stromdifferenz so lange zugeführt, bis die Differenz verschwindet. Vorteilhaft kann diese Ladungs- oder Strommenge durch den Ladungsspeicher der Rückkopplungseinrichtung zugeführt werden.
Im folgenden wird die Erfindung unter Zuhilfenahme der Zeichnungen im Detail erläutert. Es zeigen:
1 ein erstes Ausführungsbeispiel der Erfindung
2 ein zweites Ausführungsbeispiel der Erfindung
3 ein drittes Ausführungsbeispiel der Erfindung
4 ein Zeitdiagramm mit Taktzyklus
5 eine bekannte Ausführungsform eines zeitkontinuierlichen Σ-Δ-Modulators
6 eine bekannte Ausführungsform eines zeitkontinuierlichen Σ-Δ-Modulator fünfter Ordnung.
1 zeigt die Einrichtung, mit der eine Anpassung der Übertragungsfunktionen aneinander erreichbar ist. Die erfindungsgemäße Einrichtung weist einen Operationsverstärker OP1 auf, dessen Ausgang mit dem Gate eines Transistors TR verbunden ist. Der nicht invertierende Eingang „+” des Operationsverstärkers ist mit einer Referenzspannung U_REF verbunden. Der invertierende Eingang „–” des Operationsverstärkers ist mit dem Sourcekontakt des Transistors TR verbunden.
Der Sourcekontakt und der invertierende Eingang ist weiterhin über einen Widerstand R_I mit Masse verbunden. Der Widerstand R_I ist von Wert und Geometrie (Layout, Umgebung, Orientierung auf dem IC) gleich wie der die Zeitkonstante bestimmende Widerstand einer hier nicht gezeigten integrierenden Schaltung. Der Drainkontakt des Transistors TR ist mit einem Stromspiegel S verbunden, der durch zwei MOS-Transistoren gebildet ist.
Die Gatekontakte der beiden MOS-Transistoren sind dabei mit dem Drainkontakt des Transistors TR verbunden. Der Sourcekontakt des zweiten MOS-Transistors des Stromspiegels S weist eine Verbindung zu einem nicht invertierenden Eingang „+” eines zweiten Operationsverstärkers OP2 auf und zu einem externen Widerstand R_EXT, über den er mit Masse verbunden ist.
Der Widerstand R_EXT ist in der Schaltung nicht integriert, sondern als externer hochpräziser Widerstand ausgebildet. Der Ausgang des Operationsverstärkers OP2 ist mit dem invertierenden Eingang „–” des Operationsverstärkers OP2 rückgekoppelt. Der Ausgang des Operationsverstärkers OP2 weist ferner zwei Schalter S1 und S2 auf. Jeweils eine Seite der Schalter S1 und S2 sind mit einem Rückkoppelkondensator C_RK verbunden. Dieser Rückkoppelkondensator speichert die Ladung für das Rückkoppelsignal.
Über die Referenzspannung U_REF wird mittels des Operationsverstärkers OP1 und dem Widerstand R_I ein Referenzstrom I abgeleitet. Wegen der Gleichheit des Widerstandes R_I, mit dem die Zeitkonstante bestimmenden Widerstand der integrierenden Schaltung, steht der abgeleitete Referenzstrom I in einem definierten Zusammenhang mit dem Strom, der durch den Verbraucher der hier nicht gezeigten integrierenden Schaltung des Σ-Δ-Modulators fließt.
Über einen Stromspiegel wird dieser Strom dem externen Widerstand R_EXT eingeprägt. Die am Punkt U_RK abfallende Spannung ist somit proportional zu 1/R_I.
Während der Schalter S1 geschlossen ist, wird der Rückkoppelkondensator C_RK über den Operationsverstärker OP2 bis zur Spannung U_RK aufgeladen. Die auf den Rückkoppelkondensator C_RK gespeicherte Ladung ist somit proportional zu U_RK und damit ebenfalls proportional zu 1/R_I.
Ist der Schalter S1 geöffnet und der Schalter S2 geschlossen, so entlädt sich der Rückkoppelkondensator und die gespeicherte Ladung fließt ab. Der Ausgang A der Einrichtung ist mit dem Eingang der integrierenden Schaltung eines zeitkontinu ierlichen Σ-Δ-Modulators verbunden. Die abfließende Ladung, die einen Stromfluß verursacht wird somit zu dem Eingangsignal des Σ-Δ-Modulators addiert.
Die Zeitpunkte und die Zeitdauern, in denen die Schalter S1 und S2 geschaltet werden, sind in 4 zu sehen. Während der Zeitdauer Φ1 ist der Schalter S1 geschlossen, zu allen anderen Zeiten geöffnet. Gleiches gilt für den Schalter S2, der während der Zeitdauer Φ2 geschlossen ist. Der Zeitraum T entspricht dabei einer Taktperiode des Abtastsignals CLK. Die Zeiten Φ1 und Φ2 sind dabei so eingestellt, daß ihre gemeinsame Zeitdauer kleiner als eine Zeitperiode ist. Zusätzlich ist der Anfang oder das Ende von Φ1 bzw. Φ2 gegenüber dem Taktwechsel der Zeitperiode T um einen Wert ΔT leicht verschoben. Auf diese Weise wirkt sich ein eventuell vorhandener Taktjitter nicht auf die Entlade- bzw. Beladedauer aus. Außerdem wird den Schalter, meist MOS-Transistoren für den Schaltvorgang genügend Zeit zur Verfügung gestellt.
Die Zeitkonstante τ für die Auf- resp. Entladung des Rückkop pelkondensators C_RK ist so gewählt, daß sie deutlich kleiner als die Zeit Φ1 bzw. Φ2 ist. Durch den exponentiellen Verlauf ergibt sich somit ein verschwindend geringer Lade- bzw. Ent ladestrom am Ende einer jeden Zeitdauer Φ1 und Φ2 und damit auch am Ende einer jeden Taktperiode. Es kann somit davon ausgegangen werden, daß der Kondensator vollständig geladen bzw. entladen ist. In der Praxis wird die Zeitkonstante je nach Auflösung typischerweise kleiner als 1/7 der Lade- bzw. Entladedauer Φ1 und Φ2 gewählt, so daß der Fehler geringer als 1 Promille wird.
Eine alternative Ausgestaltungsform zeigt 2. Gleiche Bauelemente tragen dabei gleiche Bezugszeichen, wobei auf eine erneute Erläuterung ihrer Funktion verzichtet wird.
Ein geschalteter Kondensator C ist für Frequenzen < ca. 1/5 der Schaltfrequenz f gleichbedeutend zu einem Widerstand R gemäß R = 1/(f·C). Anstelle des externen Widerstands R_EXT werden hier für die Erzeugung der Spannung U_RK zwei parallel geschaltene Kondensatoren C und C_S verwendet. C_S ersetzt den Widerstand, während C nur der Glättung der erzeugten Spannung und der Mittelung über die Umladevorgänge dient. Der Kondensator C ist mit dem nicht invertierenden Eingang „+” des Operationsverstärkers OP2 verbunden, der Kondensator C_S ist über einen Schalter S1 mit dem gleichen Eingang verbunden. Zusätzlich weist der Kondensator C_S über einen Schalter S2 eine Verbindung zur Masse auf. Die Kapazität des Kondensators C_S ist deutlich kleiner als die Kapazität des Kondensators C. Die Zeitkonstante des Kondensators C_S ist jedoch auch hier so gewählt, daß er während der Zeitdauer Φ1 bzw. Φ2 vollständig be- bzw. entladen wird.
Während einer ersten Schaltdauer sind die Schalter S1 zum Laden der Kondensatoren C_RK bzw. C_S geschlossen. Somit lädt ein zeitabhängiger Strom die Kombination aus den Kondensatoren C und C_S bis zur durch die Kapazität gegebene Spannung U_RK auf. Die Spannung U_RK wird vom Operationsverstärker OP2 dazu verwendet, den Kondensator C_RK bis eben zu dieser Spannung aufzuladen. Während der zweiten Zeitdauer Φ2 ist der Schalter S2 geschlossen und der Kondensator C_S entlädt sich über Masse.
Während desselben Zeitraums wird dem Eingangssignal des hier nicht gezeigten restlichen Σ-Δ-Modulators der Entladestrom des Rückkoppelkondensators C_RK zugeführt.
Die Spannung am nicht invertierenden Eingang „+” des Operationsverstärkers OP2 wird auch während der Dauer Φ2 durch den Kondensator C auf den Wert U_RK gehalten. Da die Kapazität des Kondensators C größer als die Kapazität des Kondensators C_S ist, mittelt der Kondensator C kleinere Ladungs- bzw. Stromschwankungen aus. Die Schwankungen entstehen insbesondere durch den Einfluß des Taktjitters. Durch diese Mittelung nimmt daher der Einfluß des Jitters mit der Wurzel aus der Anzahl n der gemittelten Zyklen ab.
Auf beide Arten läßt sich eine Anpassung der Übertragungsfunktion des Rückkopplungssystems durch Änderung der Ladung auf dem Rückkoppelkondensator C_RK an die Übertragungsfunktion des Verbrauchers erreichen, der die Zeitkonstante der integrierenden Schaltung bestimmt. Die erfindungsgemäße Einrichtung ist dabei Bestandteil der Rückkopplungseinrichtung einer Schaltung, die nach dem Σ-Δ-Prinzip arbeitet. Insbesondere kann sie Bestandteil des Digital-Analog-Konverters DAC sein, der die Ladung des Rückkoppelkondensators C_RK je nach Datensignal invertiert oder nicht invertiert und mit dem Eingangssignal addiert.
Es ist in leichter Weise möglich, die Schaltung der 1 bzw. 2 so zu modifizieren, daß sie den Lade- bzw. Entladestrom von mehreren Rückkoppelkondensatoren steuert. Diese Rückkoppelkondensatoren sind Bestandteil einer Σ-Δ-Schaltung, die nach der gmC, OTA-C-Technik arbeitet oder differentielle Signale verwendet.
Eine weitere Ausführungsform zeigt 3. Diese zeigt einen zeitkontinuierlichen Σ-Δ-Modulator, der einen Eingang V_IN und einen Ausgang A aufweist. Am Eingang V_IN enthält der Σ-Δ-Modulator einen Schalter S3, mit dem das analoge Eingangs signal vom Σ-Δ-Modulator und insbesondere vom integrierenden Teil des Modulators getrennt werden kann. Zusätzlich weist der Eingang eine Verbindung zu einem Referenzsignal U_REF auf. Dieses läßt sich ebenfalls über einen Schalter S4 mit dem Eingang des Σ-Δ-Modulators verbinden.
Der Σ-Δ-Modulator weist einen Operationsverstärker OP3 auf, der zusammen mit einem Kondensator CL und einem Widerstand R_C eine integrierende Schaltung bildet. Dazu ist der Widerstand R mit dem nicht invertierenden Eingang „+” des Operationsverstärkers OP3 und über den Schalter S3 mit dem Signaleingang V_IN des Σ-Δ-Modulators respektive über den Schalter S4 mit Uref verbunden. Der Ausgang des Operationsverstärkers OP3 weist mittels der Kapazität CL eine Rückkopplung zum invertierenden Eingang „–” des Operationsverstärkers OP3 auf.
Diese Anordnung bildet einen bekannten Integrator, wobei der Spannungswert am Ausgang des Operationsverstärkers OP3 dem invertierten Spannungswert am nicht invertierenden Eingang „+” entspricht. Die Ausgangsspannung des Integrators wird in einer Vergleichsschaltung CP mit einem Spannungsreferenzwert verglichen. Der Spannungsreferenzwert ist in diesem Fall die Masse. Der Ausgang der Vergleichsschaltung CP ist mit einem Schieberegister SR verbunden. Der Ausgang des Schieberegisters SR führt zu einem Digital-Analog-Konverter DAC2, dessen Ausgangsleitung an ein Referenzsignal U_REF angeschlossen ist. Das Referenzsignal U_REF ist mit zwei Schaltern SB1 bzw. SB2 verbunden.
Die Schalter SB1 und SB2 gehören zu einer Schaltmatrix, die aus den Schaltern SB1, SB2, S1 und S2 besteht. Der Schalter S1 ist, wie in 4 angedeutet, während der Zeitdauer Φ1 geschlossen, zu allen anderen Zeiten geöffnet. Gleiches gilt für den Schalter S2, der während der Zeitdauer Φ2 geschlossen ist. Die Schalter SB1 bzw. SB2 lassen sich über das Ausgangssignal der Vergleichsschaltung CP schalten. Dabei ist SB1 im mer dann geschlossen, wenn ein logischer Zustand anliegt, SB2 bei dem anderen logischen Zustand.
Alle Schalter S1 bzw. S2 der Schaltmatrix führen zu dem Rückkoppelkondensator C_RK, dessen andere Seite über einen Schalter eine Verbindung zu zwei weiteren Schaltern aufweist S1 und S2. Über den weiteren Schalter S1 ist der Rückkoppelkondensator CRK mit Masse verbindbar. Über den weiteren Schalter S2 läßt sich der Rückkoppelkondensator während der Zeitdauer Φ2 mit dem nicht invertierenden Eingang „+” des Operationsverstärkers OP3 verbinden.
Im normalen Betriebsfall wird in Zeitraum Φ1 der Kondensator C_RK abhängig vom Ausgangssignal der Vergleichsschaltung CP durch das Signal U_REF geladen. Im Zeitraum Φ2, wenn der Schalter S2 geschlossen ist, entlädt der Kondensator sich über den Widerstand R_C. Dies führt zu einer Änderung der Spannung am nicht invertierenden Eingang „+” des Operationsverstärkers OP3 und damit zu einer Änderung der Ausgangsspannung.
Im Testfall wird der Schalter S3 am Eingang V_IN geöffnet und der Schalter S4 für das Referenzsignal geschlossen. Zusätzlich werden die Schalter SB1 bzw. SB2 vom Ausgang der Vergleichsschaltung CP getrennt. Über den Widerstand R_C fällt nun eine Referenzspannung U_REF ab und führt somit zu einem Strom bzw. zu einer Ladungsmenge für eine bestimmte Zeitdauer T.
Im Idealfall wird der Rückkoppelkondensator C_RK mit genau der entgegengesetzten Ladungsmenge beladen, die während der Zeitdauer T durch den Widerstand R_C fließt. Die beiden gegensätzlichen Ladungen kompensieren sich im Idealfall und der Stromfluß durch R_C sowie die Spannung am nicht invertierenden Eingang des Operationsverstärkers OP3 verschwindet.
Sind nun die durch R_C, bzw. über C_RK fließenden Ladungen während des Zeitraumes T nicht übereinstimmend, so stellt sich eine Strom- bzw. Ladungsdifferenz am Eingang des Operationsverstärkers OP3 ein. Daraus resultiert am Ausgang des Operationsverstärkers eine Spannung, die ein Maß für den Fehler der Übertragungsfunktionen darstellt. Das Vorzeichen der Spannung gibt an, welcher der beiden Ströme oder der beiden Ladungsmengen der größerer ist.
Da es sich bei diesem Fehler um eine systematische Abweichung handelt, wird er durch eine erneute Messung akkumuliert. Die Spannung am Kondensator CL wird entsprechend größer. Nach beispielsweise 1000 Taktzyklen werden die Schalter SB1 bzw. SB2 erneut mit dem Ausgang der Vergleichsschaltung CP verbunden. Gleichzeitig wird am Eingang des Σ-Δ-Modulators über den Schalter S4 ein Nullsignal angelegt.
Der Ausgang der Vergleichsschaltung CP liefert jetzt einen logischen Zustand, der dazu verwendet wird, ein entsprechendes rückgekoppeltes Signal zu erzeugen. Das rückgekoppelte Signal ist zu der am Eingang der Vergleichsschaltung CP entgegengesetzt.
Dies wird durch ein erneutes Beladen des Rückkoppelkondensators C_RK mit einer definierten und quantisierten Ladungsmenge erreicht, die sich aus der Referenzspannung U_REF und der Kapazität des Rückkoppelkondensators ergibt. Diese Ladungsmenge wird in der Zeitperiode Φ2 dem Eingang des Operationsverstärkers OP3 zugeführt.
Dadurch verringert sich die durch den Fehler gespeicherte Ladung am Kondensator CL des Operationsverstärkers OP3 und die Spannung am Ausgang sinkt um den entsprechenden Betrag. Dieser Vorgang wird so oft wiederholt, bis die Ladungsdifferenz am Kondensator CL verschwunden ist. Zu diesem Zeitpunkt wechselt der logische Zustand am Ausgang der Vergleichsschaltung.
Die Anzahl der einzelnen Zustände der Vergleichsschaltung CP vor diesem Wechsel wird in dem Schieberegister SR gespeichert. Sie ist ein Maß für den Betrag des Fehlers. Das Vorzeichen des Ausgangssignals der Vergleichsschaltung bis zum ersten Wechsel gibt das Vorzeichen der Abweichung an. Mit dieser Methode läßt sich die Fehlanpassung zwischen Rückkoppelkondensator CRK und Integrationswiderstand RC bis auf eine halbe Kondensatorladung genau bestimmen. Der minimale Fehler beträgt somit nur ein halbes LSB.
Ist auf diese Weise die Fehlanpassung zwischen dem Widerstand RC und dem Kondensator CRK bestimmt, kann ein Abgleich erfolgen. Dieser wird dadurch durchgeführt, daß die Anzahl der gleichen logischen Zustände im Schieberegister SR gezählt wird. Sodann wird über einen DAC-Konverter DAC2 ein entsprechendes Signal auf die Referenzspannung U_REF addiert, um somit eine Anpassung der Übertragungsfunktion des Kondensators C_RK an die Übertragungsfunktion des Widerstandes R_C zu erreichen.
Ergibt sich beispielsweise bei einer akkumulierten Fehlspannung an CL bei 1000 Taktzyklen eine Fehlanpassung von 250 Kondensatorladungen des Rückkoppelkondensators, so muß über den Digital-Analog-Konverter DAC2 die Referenzspannung U_REF um ein Viertel erhöht oder gesenkt werden, abhängig vom Vorzeichen des Ausgangssignals der Vergleichsschaltung CP.
Eine andere Möglichkeit zum Abgleich kann dadurch erfolgen, daß der Widerstand R_C durch Hinzufügen oder Weglassen einzel ner Teilwiderstände verändert wird. Diese können parallel oder in Serie geschaltet werden. Dadurch wird die Zeitkonstante der integrierenden Schaltung verändert.
Wieder eine andere Möglichkeit ist eine Änderung der Kapazi tät des Rückkoppelkondensators durch Hinzufügen oder Weglassen einzelner Teilkapazitäten. Es können natürlich auch Kombinationen dieser Möglichkeiten gefunden werden.
Durch dieses Verfahren läßt sich in einfacher Weise eine Anpassung realisieren, die einerseits das Quantisierungsrauschen verringert und die Stabilität des Wandlers erhöht. Da während der Messung der Differenz zwischen Rückkoppelkondensator und dem Verbraucher, der die Zeitkonstante bestimmt, kein Eingangssignal ausgewertet werden kann, muß die Messung während einer Power-Up-Sequenz und/oder während Burst-Pausen durchgeführt werden. Somit ist aber auch eine periodische Durchführung und ein erneuter Abgleich möglich, um beispielsweise auf Temperaturschwankungen reagieren zu können.
Kerngedanke der Erfindung sind somit Schaltungen und ein Verfahren, das eine Anpassung der Übertragungsfunktion eines Rückkoppelkondensators in einer Rückkopplungseinrichtung an die Übertragungsfunktion des die Zeitkonstante bestimmenden Verbrauchers erreicht. Eine solche Schaltung wird vorzugsweise in zeitkontinuierlichen Σ-Δ-Modulatoren eingesetzt. Dabei lassen sich die hier aufgeführten Ausführungsbeispiele ebenso wie das beschriebenen Meßverfahren in beliebiger Weise miteinander kombinieren.
Sie ist jedoch nicht auf diese beschränkt, sondern kann auch auf jede erdenkliche Architektur von Σ-Δ-Wandlern angewendet werden, insbesondere also auf jeden Tiefpaß- bzw. Bandpaßwandler, auf reale und komplexe Wandler, Single-Loop- oder kaskadierende Wandler. Daneben steht der Einsatz in Single Ended bzw. in differentiellen Ausführungsformen der genannten Wandler. So läßt sich die erfindungsgemäße Schaltung in ein facher Weise bei einem Σ-Δ-Modulator fünfter Ordnung in differentieller Ausführungsform der 6 realisieren.

S: Stromspiegel
U_REF: Referenzspannung
U_RK: Ladespannung
OP1, OP2: Operationsverstärker
OP3: Operationsverstärker
TR: Transistor
R_I: Widerstand
R_EXT: externer Widerstand
S1, S2: Schalter
S3, S4: Schalter
SB1, SB2: Schalter
C_RK: Rückkoppelkondensator
C, C_S: Kondensatoren
Φ1,Φ2: Zeitdauer
T: Zeitdauer eines Taktzyklus
Δt: Zeitdifferenz
A: Ausgang
V_IN: Eingang des Σ-Δ-Modulators
E: Eingang der Vergleichschaltung
CP: Vergleichschaltung
CLK, CLK2: Takteingang mit Taktsignal
SR: Schieberegister
DAC, DAC2: Digital-Analog-Konverter
R_C: Widerstand
CL: Ladekondensator
I: integrierende Schaltung
DF: Dezimator
Int1...INT5: Integrieglieder
R_in,1, R_in,2: Tiefpassfilter

Claims

Schaltungsanordnung mit einer nach dem Σ-Δ Prinzip zeitkontinuierlich arbeitenden Schaltung, die folgende Elemente aufweist: – zumindest eine integrierende Schaltung (I) mit einem Integrierglied (R_C), die durch eine von dem Integrierglied (R_C) abhängige erste Übertragungsfunktion charakterisiert ist; – mindestens eine Vergleichsschaltung (CP), die mit einem Taktsignal (T) beaufschlagt ist, die eingangsseitig mit dem Ausgang der integrierenden Schaltung (I) gekoppelt ist und zur Abgabe eines mindestens ein Bit umfassenden digitalen Ausgangssignals abhängig von einem Vergleich eines am Eingang anliegenden Signals mit einem Referenzsignal (U_Ref) ausgebildet ist; – eine Vorrichtung zur Signalrückkopplung, die mit dem Ausgang der Vergleichschaltung (CP) und mit dem Eingang der zumindest einen integrierenden Schaltung (I) verbunden ist und die zur Rückkopplung mit einem Ladungsspeicher (C_RK) ausgebildet ist, wobei der Ladungsspeicher (C_RK) während einer ersten Zeitdauer (Φ1) aufladbar und während einer zweiten Zeitdauer (Φ2) entladbar ist und die Vorrichtung zur Signalrückkopplung durch eine zweite von der Ladung auf dem Ladungsspeicher (C_RK) abhängige Übertragungsfunktion charakterisiert ist, gekennzeichnet durch eine Anpasseinrichtung zur Anpassung der Übertragungsfunktion zur Signalrückkopplung an die Übertragungsfunktion der integrierenden Schaltung (I), die Anpasseinrichtung aufweisend: – einen Verbraucher (R_I), der in Wert und Ausgestaltung gleich dem Integrierglied (R_C) ist; – einen Stromspiegel, der mit einem ersten Stromspiegelzweig mit dem Verbraucher (R_I) gekoppelt ist und der mit einem zweiten Stromspiegelzweig an einen Strom/Spannungswanderer und an eine rückgekoppelte Verstärkungseinrichtung (OP2) angeschlossen ist, wobei die Verstärkungseinrichtung (OP2) zum Beladen des Ladungsspeichers (C_RK) mit einer durch einen Strom über den Strom/Spannungswandler generierte Spannung (U_RK) angesteuert wird.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine Anpassung der Übertragungsfunktion der Vorrichtung zur Signalrückkopplung an die Übertragungsfunktion der integrierenden Schaltung (I) durch die Anpasseinrichtung mittels einer Veränderung der Ladung auf dem Ladungsspeicher (C_RK) erreichbar ist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, daß die integrierende Schaltung (I) in RC-Technik ausgebildet ist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, daß die integrierende Schaltung (I) in LC, gmC oder OTA-C-Technik ausgebildet ist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Spannung des Referenzsignals (U_REF) der Vergleichsschaltung (CP) gleich der Spannung zum Laden des Ladungsspeichers (C_RK) in der Vorrichtung zur Signalrückkopplung ist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die über den Strom/Spannungswandler generierte Spannung (U_RK) gleich der Spannung zum Laden des Ladungsspeichers (C_RK) ist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Strom/Spannungswandler als ein nicht integrierter Widerstand (R_EXT) ausgebildet ist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Strom/Spannungswandler als ein erster und dazu parallel zweiter Ladungsspeicher (C, C_S) unterschiedlicher Kapazität ausgebildet sind, wobei der zweite Ladungsspeicher (C_S) kleinerer Kapazität über einen ersten Schalter (S1) mit dem ersten Ladungsspeicher (C) und einen zweiten Schalter (S2) mit einem Potential verbindbar ist.
Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß der zweite Ladungsspeicher (C_S) während der ersten Zeitdauer Φ1 mit dem ersten Ladungsspeicher (C) und während der zweiten Zeitdauer (Φ2) mit dem Potential verbunden ist.
Schaltungsanordnung nach einem der Ansprüche 8 bis 9, dadurch gekennzeichnet, daß die Ladungsspeicher (C, C_S) Kondensatoren sind.
Schaltungsanordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß der Stromspiegel (S) über MOS-Transistoren ausgebildet ist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die rückgekoppelte Verstärkungseinrichtung (OP2) als Operationsverstärker mit Rückkopplung ausgebildet ist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 12 gekennzeichnet, durch – einen ersten Schalter, durch den die Vorrichtung zur Signalrückkopplung vom Ausgang der Vergleichsschaltung trennbar ist; – einen zweiten Schalter (S4), durch den der Eingang der Schaltungsanordnung mit einer Spannung beaufschlagbar ist, die gleich der Ladespannung des Ladungsspeichers der Vorrichtung zur Signalrückkopplung ist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die Anpasseinrichtung eine Zählvorrichtung (SR) mit nachgeschalteten Digital-Analog-Konverter (DAC2) aufweist.
Schaltungsanordnung nach Anspruch 14, dadurch gekennzeichnet, daß der Eingang der Zählvorrichtung (SR) mit dem Ausgang des Vergleichsschaltung (CP) verbunden und der Ausgang des Digital-Analog-Konverters (DAC2) mit dem Eingang des Ladungsspeichers (C_RK) zur Signalrückkopplung verbunden ist.
Schaltungsanordnung nach Anspruch 14, dadurch gekennzeichnet, daß die Anpasseinrichtung zumindest einen Teilverbraucher aufweist, der abhängig von dem Ergebnis der Zählvorrichtung (SR) zu dem die Zeitkonstante bestimmenden Verbraucher (R_C) schaltbar ist.
Verfahren zur Ermittlung eines Anpassungsfehlers zwischen einem die Zeitkonstante vorgebenden Verbraucher (R_C) einer integrierenden Schaltung (I) und einem Ladungsspeicher (C_RK) zur Signalrückkopplung in einer nach dem Sigma-Delta Prinzip arbeitenden Schaltung, wobei der Ladungsspeicher (C_RK) Teil einer Rückkopplungseinrichtung ist, gekennzeichnet durch die Schritte: – Speichern einer Differenz zwischen einer Ladung, die während eines Zeitraumes (T) durch den die Zeitkonstante vorgegebenen Verbraucher (R_C) fließt und der über den Ladungsspeicher (C_RK) während dieses Zeitraumes zugeführten Rückkopplungsladung; – Wiederholen des Speichern, derart dass die sich ergebende Differenz der Ladungen durch die integrierende Schaltung (I) akkumuliert wird; – Kompensieren der akkumulierten Ladungsdifferenz durch Zuführen mehrerer definierter gleich großer Ladungsmengen, bis die Differenz der Ladungen verschwindet; – Ermitteln einer Anzahl der gleich großen Ladungsmengen;
Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß das Speichern als Speichern der Differenz der Ströme, die durch den Verbraucher und über den Ladungsspeicher fließen oder als Speichern der Differenz der Spannungen über den Verbraucher (R_C) und den Ladungsspeicher (C_RK) erfolgt.
Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß der Differenzwert gespeichert wird, welcher durch Anlegen einer Spannung erster Polarität an den die Zeitkonstante bestimmenden Verbraucher (R_C) und einer gleich großen Spannung entgegengesetzter Polarität an den Ladungsspeicher (C_RK) zur Signalrückkopplung erfasst wird, wobei der Ladungsspeicher (C_RK) periodisch während einer ersten Zeitdauer (Φ1) beladen und während einer zweiten Zeitdauer (Φ2) entladen wird.
Verfahren nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, daß eine Kompensation des Anpassungsfehlers durch Änderung des die Zeitkonstante vorgebenden Verbrauchers (R_C) erfolgt.
Verfahren nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, daß für eine Kompensation des Anpassungsfehlers eine Spannung zum Laden des Ladungsspeichers (C_RK) der Rückkopplungseinrichtung verändert wird.