DE112012000529T5

DE112012000529T5 - Direkte Rückkopplung für zeitkontinuierliche überabgetastete Wandler

Info

Publication number: DE112012000529T5
Application number: DE112012000529T
Authority: DE
Inventors: Michael A. Ashburn Jr.; Ayman Shabra
Original assignee: MediaTek Singapore Pte Ltd
Current assignee: MediaTek Singapore Pte Ltd
Priority date: 2011-01-21
Filing date: 2012-01-20
Publication date: 2013-11-14
Anticipated expiration: 2032-01-21
Also published as: TWI489789B; US8570201B2; WO2012100106A1; TW201304428A; CN103329443A; CN103329443B; DE112012000529B4; US20130021184A1

Abstract

Ein zeitkontinuierlicher Sigma-Delta Analog-Digital-Wandler umfasst eine Vielzahl von Integratorstufen, wobei eine der Integratorstufen einen Strompuffer umfasst, der einen integrierenden Kondensator treibt. Der Analog-Digital-Wandler umfasst einen äußeren Rückkopplungs-Digital-Analog-Wandler, und einen inneren Digital-Analog-Wandler. Der innere Digital-Analog-Wandler ist ein stromgesteuerter Digital-Analog-Wandler, der das digitale Ausgangssignal in ein analoges Rückkopplungsstromsignal wandelt, das an einen Ausgang der Integratorstufe geliefert wird, die den Strompuffer umfasst. Beide, das analoge Rückkopplungsstromsignal und ein dem Strompuffer geliefertes Eingangssignal, werden durch den integrierenden Kondensator integriert.

Description

Bezugnahme auf verwandte Anmeldungen
Diese Anmeldung beansprucht den Vorteil der am 21. Januar 2011 eingereichten vorläufigen U.S.-amerikanischen Anmeldung 61/435,011, die vollumfänglich durch Bezugnahme aufgenommen ist.
Hintergrund
Die vorliegende Offenbarung betrifft Elektronik im Allgemeinen und überabgetastete zeitkontinuierliche Wandler im Speziellen.
Zeitkontinuierliche Analog-Digital-Wandler (CT ADCs – continuous-time analog-to-digital converters) unterscheiden sich von ihren zeitdiskreten Gegenstücken (DT ADCs – discrete-time analog-to-digital converters) dadurch, dass keine Abtastung in ihren Eingangsschaltkreisen verwendet wird. Vielmehr wird bei zeitkontinuierlichen ADCs als Teil der letztendlichen Digitalisierung eine Art von Filterung oder analoger Verarbeitung vor dem Abtasten (oder Speichern) der Eingangswellenform verwendet. Dieser zeitkontinuierliche Ansatz hat einige Vorteile gegenüber der Verwendung eines zeitdiskreten Wandlers. Zum Beispiel sind eine verringerte Empfindlichkeit gegenüber eingekoppeltem Rauschen und die Möglichkeiten zur Anwendung im Niedrigenergiebereich zwei Vorteile der Anwendung von zeitkontinuierlichen Analog-Digital-Wandlern. Ein weiterer Vorteil eines zeitkontinuierlichen Analog-Digital-Wandlers ist das Entfallen der Notwendigkeit eines Anti-Aliasing-Filters. Trotz seiner Vorteile hat der zeitkontinuierliche Wandler den Nachteil einer erhöhten Empfindlichkeit gegenüber zeitlichen Ungenauigkeiten in Form von Jitter. Als Folge davon verlangt eine zeitkontinuierliche Ausführung nach einer erhöhten Leistungsfähigkeit der Taktungs-Schaltung.
Aufgrund des fortschreitenden und signifikanten Wachstums im Bereich der tragbaren Elektronik ist ein niedriger Verbrauch ein großes, wenn nicht sogar ein vorherrschendes Anliegen bei zahlreicher Unterhaltungselektronik, um auf diese Weise die Batterielebensdauer zu erhöhen und um dabei die Anwendungszeit (z. B. Sprech- oder Widergabezeit) zu erhöhen. Da die durchsatzreichen Verbrauchermärkte ein steigendes Integrationsniveau auf einem Einzelchip voran treiben haben die Möglichkeiten zur Rauschkopplung (noise coupling) zwischen unterschiedlichen Blöcken des Weiteren die Nachfrage nach besserer Rauschunempfindlichkeit von kritischen Mischsignalschaltkreisen erhöht. Beide dieser durch den Markt gesteuerten Nachfragen haben die Beliebtheit von zeitkontinuierlichen Analog-Digital-Wandlern erhöht.
Zusammenfassung
Allgemein umfasst eine Vorrichtung gemäß einem Aspekt einen zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandler, um ein analoges Eingangssignal in ein digitales Ausgangssignal zu wandeln. Der zeitkontinuierliche Sigma-Delta Analog-Digital-Wandler umfasst eine Vielzahl von Integratorstufen, wobei eine der Integratorstufen einen Strompuffer umfasst, der einen integrierenden Kondensator treibt. Der Analog-Digital-Wandler umfasst auch einen äußeren Rückkopplungs-Digital-Analog-Wandler, um ein Rückkopplungssignal zu liefern, und einen inneren stromgesteuerten Rückkopplungs-Digital-Analog-Wandler, um das digitale Ausgangssignal in ein analoges Rückkopplungsstromsignal zu wandeln, das an einen Ausgang des Strompuffers geliefert wird. Beide, das analoge Rückkopplungsstromsignal und ein dem Stromverstärker geliefertes Eingangssignal, werden durch den integrierenden Kondensator integriert.
Ausführungsformen der Vorrichtung können eines oder mehrere der folgenden Merkmale umfassen. Die Vielzahl von Integratorstufen kann drei Integratorstufen umfassen. Der äußere Rückkopplungs-Digital-Analog-Wandler kann einen nicht nullenden (non-return-to-zero) Digital-Analog-Wandler umfassen. Der stromgesteuerte Digital-Analog-Wandler kann einen nullenden (return-to-zero) Digital-Analog-Wandler umfassen. Der Strompuffer kann ein Eingangsstromsignal von einer Transkonduktanzzelle (Gm) empfangen. Der Strompuffer kann ein Eingangsstromsignal von einem Widerstand empfangen. Der stromgesteuerte Digital-Analog-Wandler kann einen Digital-Analog-Wandler mit zwei Zuständen umfassen, der eines oder mehrere Elemente umfasst, wobei jedes zwei Zustände aufweist. Der stromgesteuerte Digital-Analog-Wandler in der inneren Rückkopplungsschleife kann einen Digital-Analog-Wandler mit drei Zuständen umfassen, der eines oder mehrere Elemente umfasst, wobei jedes drei Zustände aufweist. Der äußere Rückkopplungs-Digital-Analog-Wandler kann Teil einer äußeren Rückkopplungsschleife sein und der innere Digital-Analog-Wandler Teil einer inneren Rückkopplungsschleife sein. Die Integratorstufe mit dem Strompuffer kann ein Ausgangssignal erzeugen, das an einen Eingang eines Quantisierers geliefert wird, der das digitale Ausgangssignal erzeugt. Die Integratorstufe mit dem Strompuffer kann ein Ausgangssignal erzeugen, das an eine andere Integratorstufe geliefert wird. Die Vorrichtung kann einen in Reihe mit dem äußeren Rückkopplungs-Digital-Analog-Wandler geschalteten dynamischen Element-Anpassungs-Block umfassen.
Allgemein ist gemäß einem anderen Aspekt eine Vorrichtung bereit gestellt, die einen zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandler umfasst. Der zeitkontinuierliche Sigma-Delta Analog-Digital-Wandler umfasst eine erste Integratorstufe, eine zweite Integratorstufe zum Empfangen einer Ausgabe von der ersten Integratorstufe, eine dritte Integratorstufe, zum Empfangen einer Ausgabe von der zweiten Integratorstufe, eine äußere Rückkopplungsschleife und eine innere Rückkopplungsschleife. Die äußere Rückkopplungsschleife umfasst einen Digital-Analog-Wandler, um ein quantisiertes Ausgangssignal in ein analoges Signal zu wandeln, das zurück an einen Eingang der ersten Integratorstufe geführt wird. Die innere Rückkopplungsschleife umfasst einen stromgesteuerten Digital-Analog-Wandler, um das quantisiertquantisierte Ausgangssignal in ein analoges Rückkopplungsstromsignal zu wandeln, das an einen Ausgang von einer der Integratorstufen geliefert wird, so dass beide, das analoge Rückkopplungsstromsignal und das Eingangssignal an diese Integratorstufe, durch die Integratorstufe integriert werden.
Ausführungsformen der Vorrichtung können eines oder mehrere der folgenden Merkmale umfassen. Die zweite Integratorstufe kann einen Strompuffer und einen integrierenden Kondensator umfassen und das analoge Rückkopplungsstromsignal kann an den Ausgang der zweiten Integratorstufe geliefert werden. Die dritte Integratorstufe kann einen Strompuffer und einen integrierenden Kondensator umfassen und das analoge Rückkopplungsstromsignal kann an den Ausgang der dritten Integratorstufe geliefert werden.
Allgemein ist gemäß einem anderen Aspekt eine Vorrichtung bereit gestellt, die einen zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandler umfasst. Der zeitkontinuierliche Sigma-Delta Analog-Digital-Wandler umfasst eine erste Integratorstufe, eine zweite Integratorstufe mit einen Stromverstärker, der einen integrierenden Kondensator treibt, eine äußere Rückkopplungsschleife und eine innere Rückkopplungsschleife. Die äußere Rückkopplungsschleife umfasst einen ersten Digital-Analog-Wandler, um ein digitales Ausgangssignal in ein erstes analoges Rückkopplungssignal zu wandeln, das an die erste Integratorstufe geliefert wird. Die innere Rückkopplungsschleife umfasst einen stromgesteuerten Digital-Analog-Wandler, um das quantisierte Ausgangssignal in ein analoges Rückkopplungsstromsignal zu wandeln, das an einen Ausgang der zweiten Integratorstufe geliefert wird, in der beide, das Rückkopplungsstromsignal und ein Eingangssignal des Stromverstärkers in der zweiten Integratorstufe, durch den integrierenden Kondensator in der zweiten Integratorstufe integriert werden.
Ausführungsformen der Vorrichtung können eines oder mehrere der folgenden Merkmale umfassen. Der zeitkontinuierliche Sigma-Delta Analog-Digital-Wandler kann einen zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandler dritter Ordnung umfassen, der eine zwischenliegende Integratorstufe zwischen der ersten und der zweiten Integratorstufe aufweist. Der zeitkontinuierliche Sigma-Delta Analog-Digital-Wandler kann einen zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandler vierter Ordnung umfassen, der eine erste zwischenliegende Integratorstufe und eine zweite zwischenliegende Integratorstufe zwischen der ersten und der zweiten Integratorstufe aufweist.
Allgemein ist gemäß einem anderen Aspekt ein Verfahren bereit gestellt, das das Wandeln eines analogen Eingangssignals in ein digitales Ausgangssignal durch Verwendung eines zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandlers umfasst, wobei der Analog-Digital-Wandler eine erste Integratorstufe und eine zweite Integratorstufe umfasst, wobei die zweite Integratorstufe einen Stromverstärker umfasst, der einen integrierenden Kondensator treibt. Das Wandeln des analogen Eingangssignals in das digitale Ausgangssignal beinhaltend das Wandeln des digitalen Ausgangssignals in ein erstes analoges Rückkopplungssignal, das an die erste Integratorstufe geliefert wird, das Wandeln des digitalen Ausgangssignals in ein zweites analoges Rückkopplungssignal, das an einen Ausgang der zweiten Integratorstufe geliefert wird, und das Integrieren von beiden, einem an den Stromverstärker gelieferten Eingangssignal und dem zweiten analogen Rückkopplungssignal, mittels des integrierenden Kondensators.
Ausführungsformen der Vorrichtung können eines oder mehrere der folgenden Merkmale umfassen. Der zeitkontinuierliche Sigma-Delta Analog-Digital-Wandler kann einen zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandler dritter Ordnung umfassen, der eine zwischenliegende Integratorstufe zwischen der ersten und der zweiten Integratorstufe aufweist. Der zeitkontinuierliche Sigma-Delta Analog-Digital-Wandler kann einen zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandler vierter Ordnung umfassen, der eine erste zwischenliegende Integratorstufe und eine zweite zwischenliegende Integratorstufe zwischen der ersten und der zweiten Integratorstufe aufweist. Das Wandeln des digitalen Ausgangssignals in das erste analoge Rückkopplungssignal kann ein Aufrechterhalten des analogen Rückkopplungssignalpegels während eines Taktzykluses umfassen, ohne das Signal vor einem nächsten Taktzyklus auf Null zu setzen. Das Wandeln des digitalen Ausgangssignals in das zweite analoge Rückkopplungssignal kann ein Setzen des analogen Rückkopplungssignals auf Null vor einem nächsten Taktzyklus umfassen. Das Wandeln des digitalen Ausgangssignals in das zweite analoge Rückkopplungssignal kann ein Verwenden eines Digital-Analog-Wandler mit zwei Zuständen umfassen, der eines oder mehrere Elemente umfasst, wobei jedes zwei Zustände aufweist. Das Wandeln des digitalen Ausgangssignals in das zweite analoge Rückkopplungssignal kann ein Verwenden eines Digital-Analog-Wandler mit drei Zuständen umfassen, der eines oder mehrere Elemente umfasst, wobei jedes drei Zustände aufweist. Das Verfahren kann ein Liefern der Ausgabe des Stromverstärkers der zweiten Integratorstufe an einen Quantisierer umfassen, der das digitale Ausgangssignal erzeugt. Das Verfahren kann ein Liefern der Ausgabe des Stromverstärkers der zweiten Integratorstufe an eine andere Integratorstufe umfassen.
Allgemein umfasst ein Verfahren gemäß einem anderen Aspekt ein Wandeln eines analogen Eingangssignals in ein digitales Ausgangssignal durch Verwendung eines zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandlers. Der zeitkontinuierliche Sigma-Delta Analog-Digital-Wandler umfasst eine Vielzahl von Integratorstufen, eine äußere Rückkopplungsschleife, und eine innere Rückkopplungsschleife. Das Verfahren umfasst ein Verkürzen einer Verzögerung in der inneren Rückkopplungsschleife durch Liefern eines Rückkopplungssignals der inneren Rückkopplungsschleife als ein analoges Rückkopplungsstromsignal an einen Ausgang einer der Integratorstufen, die einen Strompuffer und einen integrierenden Kondensator umfasst, und Verwenden des integrierenden Kondensators, um das analoge Rückkopplungsstromsignal zusammen mit einem Eingangssignal zu der Integratorstufe mit dem Strompuffer und dem integrierenden Kondensator zu integrieren.
Ausführungsformen des Verfahrens können eines oder mehrere der folgenden Merkmale umfassen. Das Liefern des Rückkopplungssignals der inneren Rückkopplungsschleife kann ein Wandeln des digitalen Ausgangssignals in das analoge Rückkopplungsstromsignal zu jedem Taktzyklus und ein Aufrechterhalten des analogen Rückkopplungssignalpegelss während eines Taktzykluses umfassen, ohne das Signal vor einem nächsten Taktzyklus auf Null zu setzen. Das Liefern des Rückkopplungssignals der inneren Rückkopplungsschleife kann ein Wandeln des digitalen Ausgangssignals in das analoge Rückkopplungsstromsignal zu jedem Taktzyklus und ein Setzen des analogen Rückkopplungssignals auf Null vor einem nächsten Taktzyklus umfassen. Das Verfahren kann ein Liefern der Ausgabe der Integratorstufe mit dem Strompuffer und dem integrierenden Kondensator an einen Quantisierer umfassen, der das digitale Ausgangssignal erzeugt. Das Verfahren kann ein Liefern der Ausgabe der Integratorstufe mit dem Strompuffer und dem integrierenden Kondensator an eine andere Integratorstufe umfassen.
Allgemein umfasst eine Vorrichtung gemäß einem anderen Aspekt einen zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandler, um ein analoges Eingangssignal in ein digitales Ausgangssignal zu wandeln. Der zeitkontinuierliche Sigma-Delta Analog-Digital-Wandler umfasst eine Vielzahl von Integratorstufen, wobei eine der Integratorstufen einen Strompuffer umfasst, der einen integrierenden Kondensator treibt, einen äußeren Rückkopplungs-Digital-Analog-Wandler, um ein erstes Rückkopplungssignal zu liefern und Mittel zum Wandeln des digitalen Ausgangssignals in ein analoges Rückkopplungsstromsignal, das an einen Ausgang der Integratorstufe mit dem Strompuffer und dem integrierenden Kondensator geliefert wird, und zum Integrieren von beiden, dem analogen Rückkopplungsstromsignal und einem Eingangssignal, das der Integratorstufe mit dem Strompuffer und dem integrierenden Kondensator geliefert wird.
Kurze Beschreibung der Zeichnungen
1 ist ein Schaltplan eines beispielhaften zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandlers dritter Ordnung.
2 ist ein Schaltplan eines beispielhaften zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandlers zweiter Ordnung.
3 ist ein Schaltplan eines beispielhaften zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandlers vierter Ordnung.
4 ist ein Blockschaltbild eines beispielhaften zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandlers.
5 ist ein Schaltbild eines linearen Models für den in 4 gezeigten zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandler.
6 ist ein Graph eines beispielhaften Ausgangsspektrums für den in 4 gezeigten zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandler.
7 ein Schaltbild eines linearen Models des in 4 gezeigten zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandlers.
8A zeigt Zeitablaufdiagramme, die die Auswirkungen einer großen Schleifenverzögerung (excess loop delay) für einen nullenden zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandler zeigen.
8B zeigt Zeitablaufdiagramme, die die Auswirkungen einer großen Schleifenverzögerung (excess loop delay) für einen nicht-nullenden zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandler zeigen.
9 ist einen Blockschaltbild eines beispielhaften zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandlers, der eine Kompensierung großer Schleifenverzögerungen (excess loop delay compensation) nutzt.
10A ist ein Zeitablaufdiagramm, das die Auswirkungen einer Ungenauigkeit im Zeitablauf eines nullenden zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandlers zeigt.
10B ist ein Zeitablaufdiagramm, das die Auswirkungen einer Ungenauigkeit im Zeitablauf eines nicht-nullenden zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandlers zeigt.
11A bis 11E sind Schaltpläne, die Ausführungsformen der zusätzlichen Rückkopplungspfade zeigen.
12 zeigt Zeitablaufdiagramme, die eine durch eine endliche Antwort einer Verstärkerstufe verursachte Verzögerung zeigen.
13A ist einen Schaltplan einer Integratorstufe.
13B ist ein Blockschaltbild der in 13A gezeigten Schaltung.
Ausführliche Beschreibung
Wie in 1 gezeigt, umfasst in einigen Ausführungsformen ein zeitkontinuierlicher Sigma-Delta Analog-Digital-Wandler 100 dritter Ordnung drei Integratorstufen 102, 104 und 106, einen Quantisierer 108, einen äußeren Rückkopplungs-Digital-Analog-Wandler (DAC – digital to analog converter – Digital-Analog-Wandler) 110 (DAC2) und einen inneren Rückkopplungs-Digital-Analog-Wandler (DAC – digital to analog converter – Digital-Analog-Wandler) 112 (DAC1). Die dritte Integratorstufe 106 umfasst eine Transkonduktanzstufe (G₃₂) 148 (Transkonduktanz – Gm), einen Strompuffer (IAMP2) 114 und integrierende Kondensatoren (C₃) 116. Der innere Rückkopplungs-DAC 112 ist ein stromgesteuerter DAC, der eine digitale Ausgabe 118 in ein analoges Rückkopplungsstromsignal 120 wandelt, das an einen Ausgang 122 der dritten Integratorstufe 106 geliefert wird. In diesem Beispiel ist das analoge Rückkopplungsstromsignal 120 ein differentielles Rückkopplungsstromsignal. Beide, das analoge Rückkopplungsstromsignal 120 und ein dem Strompuffer 114 geliefertes Eingangssignal 124, werden durch die integrierenden Kondensatoren 116 integriert.
Es ist ein Merkmal des Analog-Digital-Wandlers 100, dass der innere Rückkopplungspfad eine sehr geringe Verzögerung hat, da das Rückkopplungsstromsignal 120 direkt an den Ausgang des Strompuffers 114 geliefert wird. Da sich das schnelle innere Rückkopplungssignal nicht durch die aktiven Schaltkreise der dritten Integratorstufe 106 ausbreitet, kann die Geschwindigkeit des Strompuffers 114 weniger anspruchsvoll gewählt sein, wodurch der Energieverbrauch verringert wird.
Die erste Integratorstufe 102 umfasst einen Spannungsverstärker (A₁) 126 und Rückkopplungskondensatoren (C₁) 128. Die erste Integratorstufe 102 empfängt ein Eingangssignal U_I(t) 130 über einen Tiefpassfilter 132. Der Tiefpassfilter 132 umfasst einen über Eingangswiderstände 136 verbundenen Kondensator 134. Der Spannungsverstärker 126, die integrierenden Kondensatoren 128 und die Eingangswiderstände 136 bilden einen aktiven RC-Integrator. Der äußere Rückkopplungs-Digital-Analog-Wandler 110 wandelt die digitale Ausgabe 118 in ein analoges Rückkopplungsstromsignal 138, das an den Eingang 140 des Spannungsverstärkers 126 geliefert wird. In diesem Beispiel ist das analoge Rückkopplungsstromsignal 138 ein differentielles analoges Rückkopplungsstromsignal. Das analoge Rückkopplungsstromsignal 138 wird von dem analogen Eingangsstrom 290 subtrahiert und das Ergebnis wird von der ersten Integratorstufe 102 integriert. In diesem Beispiel ist das analoge Eingangssignal U_I(t) ein differentielles analoges Signal, und die erste, die zweite und die dritte Integratorstufe 102, 104, 106 sind eingerichtet, um differentielle analoge Signale zu verarbeiten.
Die Ausgabe der ersten Integratorstufe 102 wird an die zweite Integratorstufe 104 geliefert, die eine Transkonduktanzstufe 142 (Transkonduktanz – Gm), einen Strompuffer 144 und integrierende Kondensatoren 146 umfasst. Die Ausgabe der zweiten Integratorstufe 104 wird an die dritte Integratorstufe 106 geliefert.
Der Analog-Digital-Wandler 100 umfasst einige Vorwärtskopplungs- und Rückkopplungspfade. Zum Beispiel umfasst der Analog-Digital-Wandler (ADC) 100 einen Vorwärtskopplungspfad 150 von einem Eingangsknoten 292 zu dem Eingang des Strompuffers 114. Der Vorwärtskopplungspfad 150 umfasst einen Bandpassfilter 152, der Gleichstrom-Anteile (DC-Anteile) aus dem Eingangssignal U_I(t) 130 filtert, um eine Beeinflussung der Gleichtaktspannung an der dritten Integratorstufe 106 zu verhindern. Ein Vorwärtskopplungspfad 154 umfasst eine Transkonduktanzstufe 156 (G₃₁), die die Ausgabe der ersten Integratorstufe 102 in ein Stromsignal wandelt, das an den Eingang des Strompuffers 114 geliefert wird. Ein Rückkopplungspfad 158 umfasst eine Transkonduktanzstufe 160 (G₂₃), die das Ausgangssignal der dritten Integratorstufe 106 in ein Stromsignal wandelt, das an den Eingang des Strompuffers 144 geliefert wird.
Der überabgetastete zeitkontinuierliche Analog-Digital-Wandler 100 (oder 170, 210) kann zum Beispiel in Reihe mit einem digitalen Signalprozessor geschaltet sein, oder ein Teil einer gemischten Singalverarbeitungskette sein. Der ADC 100 kann Teil eines auf einem Chip integrierten Systems sein, das analoge und digitale Schaltkreise umfasst. Der ADC 100 kann von jeglichem elektronischen Gerät umfasst sein, das einen Analog-Digital-Wandler nutzt, wie z. B. ein Audio-Encoder oder Video-Encoder. Der ADC 100 ist in mobilen Geräten, wie z. B. Mobiltelefonen, Laptop-Computern und Tablet-Computern nützlich.
An dem Analog-Digital-Wandler 100 aus 1 können verschiedene Modifikationen gemacht werden. Zum Beispiel kann ein zeitkontinuierlicher Sigma-Delta Analog-Digital-Wandler lediglich zwei Integratorstufen umfassen. Wie in 2 gezeigt, umfasst ein zeitkontinuierlicher Sigma-Delta Analog-Digital-Wandler zweiter Ordnung 170 eine erste Integratorstufe 172, eine zweite Integratorstufe 174 und einen Quantisierer 176. Die erste Integratorstufe 172 umfasst einen Spannungsvertärker 184 und integrierende Kondensatoren 186. Über Eingangswiderstände 188 empfängt die erste Integratorstufe 172 ein Eingangssignal U_I(t) 196. Die zweite Integratorstufe 174 umfasst eine Gm-Stufe 190 (Transkonduktanzstufe), einen Strompuffer 192 und integrierende Kondensatoren 194.
An den Eingang 182 des Spannungsverstärkers 184 wird ein Ausgangssignal 178 eines äußeren Rückkopplungs-DAC 180 geliefert. Das Ausgangssignal 178 des äußeren Rückkopplungs-DAC 180 wird von dem Eingangsstrom 294 subtrahiert und das Ergebnis wird durch die integrierenden Kondensatoren 186 integriert. Ein Ausgangssignal 198 eines inneren Rückkopplungs-DAC 200 wird an einen Ausgang 202 des Strompuffers 192 geliefert. Ein an den Strompuffer 192 geliefertes Eingangssignal 204 und das Ausgangssignal 198 des inneren Rückkopplungs-DAC 200 werden durch die integrierenden Kondensatoren 194 integriert. Das integrierte Ergebnis wird durch den Quantisierer 176 quantisiert, der eine digitale Ausgabe 206 erzeugt. Der Analog-Digital-Wandler 170 kann zusätzliche Vorwärtskopplungs- und/oder Rückkopplungspfade umfassen, die nicht in der Figur gezeigt sind.
Ein zeitkontinuierlicher Sigma-Delta Analog-Digital-Wandler kann zum Beispiel vier Integratorstufen umfassen. Wie in 3 gezeigt, umfasst ein zeitkontinuierlicher Sigma-Delta Analog-Digital-Wandler vierter Ordnung 210 eine erste Integratorstufe 212, eine zweite Integratorstufe 214, eine dritte Integratorstufe 216, eine vierte Integratorstufe 218 und einen Quantifzierer 220. Die erste Integratorstufe 212 umfasst einen Spannungsverstärker 226 und integrierende Kondensatoren 228. Die erste Integratorstufe 212 empfängt über Eingangswiderstände 232 ein Eingangssignal U_I(t) 230. Jede der zweiten und dritten Integratorstufen 214, 216 umfasst eine Gm-Stufe, einen Strompuffer und integrierende Kondensatoren. Die vierte Integratorstufe 218 umfasst eine Gm-Stufe 236, einen Strompuffer 238 und integrierende Kondensatoren 240.
Ein Vorwärtskopplungspfad 280, der eine Gm-Stufe 282 umfasst, ist zwischen dem Ausgang der ersten Integratorstufe 212 und dem Eingang der vierten Integratorstufe 218 angeordnet. Ein Vorwärtskopplungspfad 284, der eine Gm-Stufe 286 umfasst, ist zwischen dem Ausgang der ersten Integratorstufe 212 und dem Eingang der vierten Integratorstufe 218 angeordnet.
Ein Ausgangssignal 242 eines äußeren Rückkopplungs-DAC 224 wird an den Eingang 234 des Spannungsverstärkers 226 geliefert. Das Ausgangssignal 242 des äußeren Rückkopplungs-DAC 224 wird von dem Eingangsstrom 296 subtrahiert und das Ergebnis wird durch die integrierenden Kondensatoren 228 integriert. Ein Ausgangssignal 224 eines inneren Rückkopplungs-DAC 222 wird an einen Ausgang 242 des Strompuffers 238 geliefert. Ein an den Strompuffer 238 geliefertes Eingangssignal 248 und das Ausgangssignal 244 des inneren Rückkopplungs-DAC 222 werden durch die integrierenden Kondensatoren 240 integriert. Das integrierte Ergebnis wird durch den Quantisierer 220 quantisiert, der eine digitale Ausgabe 246 erzeugt. Der Analog-Digital-Wandler 210 kann zusätzliche Vorwärtskopplungs- und/oder Rückkopplungspfade umfassen, die nicht in der Figur gezeigt sind.
Die zuvor beschriebenen Techniken können ebenfalls in sogenannten hybriden Sigma-Delta Analog-Digital-Wandlern verwendet werden. Sigma-Delta Wandler sind basierend auf ihrer spezifischen Ausführung nominell in unterschiedliche Kategorien unterteilt: zeitdiskrete oder zeitkontinuierliche Wandler. Wenn an der Eingangsseite des Wandlers Abtasttechniken verwendet werden, wird die Technik als zeitdiskret bezeichnet. Bei einer zeitdiskreten Ausführung werden analoge Daten in festen (diskreten) Zeitintervallen verarbeitet. Während jedem Taktzyklus (oder jedem halben Taktzyklus) pegeln sich die analogen Komponenten vollständig innerhalb einer definierten Fehlertoleranz ein. Diese Anforderung wiederum gibt die Anforderung an die Bandbreite (Geschwindigkeit) der kritischen analogen Komponenten innerhalb des Wandlers vor.
Wenn die Eingabe an den Wandler nicht abgetastet wird, sondern vielmehr fortlaufend durch eine oder mehrere analoge Stufen hindurch verarbeitet wird, wird der Wandler als ein zeitkontinuierlicher Wandler bezeichnet. In dieser Ausführung ist eine vollständige Einpegelung während jedes Taktzyklus (oder jedes halben Taktzyklus) nicht nötig und als Folge davon können die Geschwindigkeitsanforderungen an die analogen Blöcke in dieser Ausführung weniger anspruchsvoll ausfallen, als bei zeitdiskreten Wandlern. Damit ergibt sich die Möglichkeit für Energieeinsparungen. Einige andere Vorteile der zeitkontinuierlichen Architektur gegenüber zeitdiskreten Wandlern umfassen eine verbesserte Störfestigkeit gegenüber eingekoppeltem Rauschen und auch den Wegfall einer Notwendigkeit für einen Anti-Aliasing-Filter auf der Eingangsseite des Wandlers. Diese Vorteile zusammen mit der steigenden Nachfrage nach tragbaren Elektronikanwendungen (in denen der Energieverbrauch kritisch ist) haben zeitkontinuierliche Wandler heutzutage sehr gefragt werden lassen.
Einige Sigma-Delta Wandler vereinen zeitkontinuierliche und zeitdiskrete Stufen. Einige Sigma-Delta Wandler verwenden abgetastete und zeitkontinuierliche Ansätze innerhalb der selben Stufe, so z. B. mit einem zeitkontinuierlichen Eingangspfad und einem Rückkopplungs-DAC mit einem geschalteten Kondensator (zeitdiskret). Typischerweise wird der Wandler zeitkontinuierlich genannt, wenn der Eingangspfad kontinuierlich ist. Jedoch kann der Wandler manchmal als „hybrid” bezeichnet werden, wenn eine zeitdiskrete Rückkopplung verwendet wird und/oder spätere Stufen zeitdiskret sind. Die Technik des Verwendens eines Strompuffers und integrierender Kondensatoren in der letzten Integratorstufe, des Sendens eines analogen Rückkopplungsstromsignals von einem inneren stromgesteuerten Rückkopplungs-Digital-Analog-Wandler an den Ausgang des Strompuffers und des Integrierens von beiden, dem analoge Rückkopplungsstromsignal und einem dem Strompuffer gelieferten Eingangssignal, durch den integrierenden Kondensator, kann ebenfalls bei solchen hybriden Sigma-Delta Analog-Digital-Wandlern verwendet werden. Solange zumindest ein zeitkontinuierlicher Schaltkreis in dem Wandler verwendet wird, kann die zuvor beschriebene Technik verwendet werden.
Zu Vergleich werden im Folgenden Beispiele von Sigma-Delta Analog-Digital-Wandlern beschrieben, die größere Verzögerungen in der inneren Rückkopplungsschleife haben können, als die in den 1 bis 3 gezeigten Beispiele.
Sigma-Delta (Σ-Δ) Wandler können verwendet werden um große Signal-Rausch-Verhältnisse (SNR – signal-to-noise ratio) zu erreichen, indem analoge Komponenten mit relativ niedriger Auflösung verwendet werden, die mit höherer Geschwindigkeit arbeiten können, als das Signalband von Interesse. Dies wird durch einen Tauschhandel von Bandbreite zugunsten der Auflösung erreicht. Namentlich wird diese Technik als Überabtasten bezeichnet. Zum Beispiel kann ein 13-bit ADC (mit einem SNR von 78 dB) mit 2 MHz Bandbreite unter Verwendung eines 3-bit Quantisierers (zugrundeliegender ADC) und eines 3-bit DAC ausgeführt werden, die beide bei 250 MHz betrieben werden. Dieser Tauschhandel kann in vielen Anwendungen, wie zum Beispiel Kommunikations-, Audio- und industriellen Schaltungen, vorteilhaft sein.
4 zeigt ein Blockschaltbild eines beispielhaften zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandlers 250. Die Rückkopplung des Digital-Analog-Wandlers (DAC) wird von der skalierten Eingabe (analoge Eingabe) subtrahiert. (Eine Eingabe entspricht einem Eingangssignal.) Das Ergebnis wird dann integriert (Integrator 1) und zur weiteren Verarbeitung an eine zweite Stufe weitergeleitet. Zahlreiche Integratorstufen, Vorwärtskopplungs- und Rückkopplungspfade werden verwendet, um eine gewünschte Übertragungsfunktion für beide, die Eingabe und das aus der endlichen Auflösung des Quantisierers und des Digital-Analog-Wandlers resultierende Quantifizierungsrauschen, zu bilden. Unterschiedliche Kombinationen von Integratoren, Vorwärtskopplungen, Rückkopplungen und Skalierungen werden aufgrund verschiedener Designanforderungen verwendet. Als Ergebnis können Wandler weniger oder mehr Stufen und/oder Verbindungen aufweisen, als in der Figur gezeigt.
Das lineare Model für den in 4 gezeigten zeitkontinuierlichen Wandler wird in 5 gezeigt. Dabei ist der zur Digitalisierung des analogen Signals genutzte Quantisierer durch eine Einheitsverstärkungsstufe und eine Quantifizierungsfehlereingabe ersetzt. Das Einbringen eines Quantifizierungsfehlers bildet den Effekt einer endlichen Auflösung des Quantisierers und des DAC nach. Dieses lineare Model kann für die Übertragungsfunktion des Quantifizierungsrauschens zum Ausgang des Wandlers gelöst werden. Mit einem ordnungsgemäßen Design kann das Quantisierungsrauschen derart „geformt” werden, dass sein Frequenzinhalt großteils außerhalb des Frequenzbandes von Interesse liegt. Ein beispielhaftes Ausgangsspektrum des Wandlers ist in 6 gezeigt. Dabei liegt das Basisband bei niedrigen Frequenzen (d. h. von Gleichstrom bis zu der benötigten Bandbreite). Das Quantisierungsrauschen ist daher mit Hochpasseigenschaften derart geformt, dass es durch eine Nachverarbeitung unter Verwendung eines Tiefpasses einfach entfernt werden kann. Sigma-Delta Wandler können auch für Bandpass-Anwendungen ausgeführt werden, wenn sich das Frequenzband von Interesse nicht vollkommen bis zum Geleichstrom erstreckt.
7 ist ein detaillierteres lineares Model des vorherigen zeitkontinuierlichen Wandlers, das die Abtastung an dem Quantisierer zeigt. Zudem wurden der Schleife einige Verzögerungen hinzugefügt, deren Auswirkungen im Folgenden beschrieben werden. Wie in der Figur gezeigt, ist der Abtastpunkt in dem zeitkontinuierlichen Wandler (effektiv) am Eingang des Quantisierers. Bis zu diesem Punkt kann das Signal als analog betrachtet werden. Die Ausgabe des Rückkopplungs-Digital-Analog-Wandlers, die kontinuierlich ist, wird von der analogen (zeitkontinuierlichen) Eingabe subtrahiert und durch den Schleifenfilter verarbeitet. Der Quantisierer erzeugt seine Ausgabe basierend auf seinen Eingabewerten y(t), die an endlichen Zeitpunkten [y(nT)] abgetastet werden. In der Figur ist diese Abtastung durch den vor dem Quantisierer angeordneten Schalter modelliert. Der Digital-Analog-Wandler führt eine Wandlung von zeitdiskret zu zeitkontinuiertlich (DT-to-CT) durch, da seine Ausgabe kontinuierlich verwendet wird.
In dem in 7 gezeigten linearen Model kann die Ausgabe V(z) als eine Funktion der Eingabe U(z) und des Quantifizierungsrauschens E(z) abgeleitet werden. Eine z-Bereich Analyse wird dabei verwendet, die die Verwendung von Laplace-Transformationen darstellt. Die Ausgabe V(z) kann in zwei Komponenten aufgeteilt werden, von denen eine aus der Eingabe U(z) resultiert und eine aus dem Quantifizierungsfehler E(z) resultiert. Die Ausgabe kann folgendermaßen beschrieben werden: V(z) = STF(z)U(z) + NTF(z)E(z), wobei STF und NTF jeweils die Signalübertragungsfunktion (Signal Transfer Function – STF) und die Rauschübertragungsfunktion (Noise Transfer Function – NTF) sind. Der Vorwärtskopplungspfad von der Eingabe U(z) an die Ausgabe V(z) umfasst Integratoren, während die Rückkopplung von der Ausgabe zurück zu dem Eingang direkt ist (durch den DAC). Dadurch entsteht eine Tiefpasseigenschaft für die Signalübertragungsfunktion und eine Hochpasseigenschaft für die Rauschübertragungsfunktion. Diese Hochpasseigenschaft der Rauschübertragungsfunktion wird genutzt, um den Fehler des Quantisierers bei Frequenzen außerhalb des Frequenzbereichs von Interesse (6) anzusiedeln, damit er einfacher durch einen hinter dem Wandler angeordneten Filter vermindert werden kann.
Um eine spezielle Rauschübertragungsfunktion zur optimalen Rauschformung über die Frequenz zu erzielen, ist die Dynamik des Schleifenfilters (Zusammengesetzt aus den Integratoren, DAC, Vorwärtskopplungs- und Rückkopplungspfaden des Wandlers) derart gestaltet, die gewünschte Antwort zu spezifischen Zeitpunkten zu erzeugen. Wie in 7 gezeigt, wird die Eingabe des Quantisierers zu diskreten Zeitpunkten abgetastet, die Vielfache des Taktintervalls sind. Es sind die Werte von y(t) zu diesen Zeitpunkten [y(nT)], wobei n eine Ganzzahl ist], die die Rauschformung beeinflussen.
Die Auswirkung einer in 7 durch Verzögerungsblöcke modellierten großen Schleifenverzögerungen (excess loop delay) in dem Wandler wird durch die Art des verwendeten DAC beeinflusst, insbesondere ob es ein nullender (RZ – return-to-zero) oder ein nicht nullender (NRZ – non-return-to-zero) DAC ist. Wird ein RZ-DAC verwendet, so wird die Ausgabe nur in einem Bereich eines Taktzyklus (typischerweise die Hälfte eines Taktzyklus) ausgegeben und wird dann für den Rest des Taktzyklus zurück auf Null gesetzt. Ein NRZ-DAC springt nicht auf Null zurück, sondern seine Ausgabe bleibt über ein volles Taktzyklusintervall konstant. Da ein RZ-DAC für einen Bereich jedes Taktzyklus Null ist, wird ein großer Ausgabewert benötigt, um den gleichen Durchschnittswert wie ein NRZ DAC zu erzeugen.
Die unterschiedlichen Auswirkungen von großen Schleifenverzögerungen in Abhängigkeit der Ausführung des DAC werden in den 8A und 8B dargestellt. Bei einem RZ-DAC wird der DAC-Rückkopplungspuls durch die große Schleifenverzögerung verschoben, kann aber trotzdem noch (vollständig) innerhalb des selben Taktzyklus, in dem er begonnen wurde, verwendet werden (8A). Damit dies eintritt, muss die gesamte Verzögerung gleich oder kleiner als ein halber Taktzyklus sein, wobei davon ausgegangen wird, dass das Abtastverhältnis des RZ-DAC gleich 50% ist. Im Gegensatz dazu wird ein NRZ-DAC bei irgendeiner großen Schleifenverzögerung zumindest einen Teil seiner Ausgangswellenform während des folgenden Taktzykluses ausgeben, wie es in 8B gezeigt ist.
Wenn auf eine optimale NTF abgezielt wird, gibt es wichtige Verzweigungen eines Rückkopplungsimpulses, der so verzögert wurde, dass ein Bereich innerhalb des folgenden Taktzyklus liegt. Wie zuvor angemerkt zielt die Antwort auf ein eingegebenes Quantisierungsrauschen auf bestimmte Werte zu bestimmten Zeitpunkten ab, um eine optimale Formung des Quantifizierungsrauschens zu erreichen. Wenn ein Teil eines DAC-Rückkopplungspulses in einen anschließenden Zyklus verzögert wird, wird der Wert des DAC-Pulses vergrößert, oder der Stellfaktor eines anderen Rückkopplungspfades innerhalb des Wandlers wird derart verändert, dass der angestrebte Wert an dem Eingang des Quantisierers nach einem einzelnen Taktzyklus erreicht wird. Wenn die Schleifenverzögerungen erst einmal bestimmt sind kann dies durch eine Anpassung der Koeffizienten der Schleifenfilter (z. B. A₂₁, A₃₁, B₁₂, wie in 7 gezeigt) erreicht werden, damit die gewünschte Antwort in der NTF erzielt wird. Die gleiche Anpassungstechnik wird auch verwendet, wenn ein RZ-DAC Puls verschoben wird. Wenn jedoch ein Bereich des Rückkopplungspulses in den folgenden Zyklus verschoben wird, so muss dies kompensiert werden. Abhängig von der Position innerhalb des Wandlers kann es nötig sein, dem Wandler eine neue Rückkopplungsschleife hinzuzufügen, um diesen Effekt auszugleichen.
Ein Beispiel für einen zeitkontinuierlichen Wandler, der eine Kompensierung großer Schleifenverzögerungen nutzt, ist in 9 gezeigt. Dieser Wandler ist eine mögliche Ausführung des Wandler-Blockschaltbildes aus 7. Wie in 7 gezeigt, modelliert Delay#1 die Verzögerung des dynamischen Element-Anpassungs-Blocks (DEM – dynamic element matching) nebst der Einpegelungszeit des Quantisierers. Delay#2 modelliert die Verzögerung in der dritten Integratorstufe. 9 umfasst eine Ein-Zyklus-Verzögerung (z^–1), um die durch den Quantisierer und den DEM verursachten Verzögerungen zu modellieren. In Reihe mit dem RZ-DAC liegt lediglich eine Halb-Zyklus-Verzögerung (z^–½), da kein DEM verwendet wird.
In 9 werden zwei DACs verwendet: einer in dem äußeren Rückkopplungspfad, der zurück auf die erste Stufe des Wandlers koppelt und einer, der zurück auf den Eingang er dritten Integratorstufe koppelt. Die beiden DACs werden jeweils als äußerer FB-DAC und innerer FB-DAC bezeichnet (FB – feeback – Rückkopplung). Der äußere Rückkopplungs-DAC verwendet eine NRZ Implementierung, während der innere FB-DAC eine RZ-Technik verwendet. Die NRZ wird für den äußeren FB-DAC verwendet, um sowohl die Auswirkungen von Timing-Ungenauigkeiten (gezeigt in den 10A und 10B) zu minimieren, als auch um die Schaltaktivitäten des DAC zu verringern. Das Erstere verringert Basisbandrauschen, wodurch das SNR verbessert wird, während das Letztere die Anforderungen an die Bandbreite des ersten Verstärkers reduziert, wodurch eine Energieeinsparung ermöglicht wird. NRZ wird bei der inneren Rückkopplung nicht benötigt, da das durch Jitter verursachte verstärkte Rauschen durch die große Niederfrequenzverstärkung der vor der dritten Stufe angeordneten Integrator abgewiesen wird. Dies ermöglicht die Verwendung eines RZ DACs in der dritten Stufe, was Vorteile in Bezug auf die im Folgenden beschriebene Kompensierung einer Schleifenverzögerung hat.
9 zeigt, dass eine dynamische Element-Anpassung (DEM) in Reihe mit dem äußeren FB-DAC liegt. Dies ist notwendig, um die Auswirkungen von Fehlanpassungen in den DAC-Elementen zu mindern, aber es fügt dem Rückkopplungspfad eine Verzögerung hinzu. Wie vorher angemerkt, kann diese Verzögerung zusammen mit jeglicher anderen Verzögerung in der äußeren Rückkopplungsschleife durch eine Anpassung des Stellfaktors in den unterschiedlichen Schleifenkoeffizienten des Wandlers und des inneren FB-DAC kompensiert werden. Da die innere Rückkopplungsschleife weniger Integratoren (d. h. einen) hat, kann eine Anpassung des Stellfaktorsdurch diesen Pfad angewendet werden, um Verzögerungen in der langsameren äußeren Schleife zu kompensieren.
Eine Kompensierung der Verzögerungen in der inneren Rückkopplungsschleife kann schwieriger sein, als bei der äußeren langsameren Rückkopplungsschleife. Die in 9 durch eine gestrichelte Linie markierte innere Rückkopplungsschleife benötigt eine Einzelzyklus-Antwort. Innerhalb eines einzelnen Taktzykluses sollte an dem Eingang des Quantisierers eine Antwort auf eine Eingabe von einem Quantisierungsrauschen des vorherigen Zyklus vorliegen. Innerhalb dieser schnelleren inneren Schleife können relativ kleine Verzögerungen toleriert werden. Ein Verfahren, das zur Kompensierung von Verzögerungen in der inneren Schleife verwendet wird, ist das Hinzufügen eines Rückkopplungspfades, der direkt zurück auf den Eingang des Quantisierers koppelt. Dieser Pfad ist in der Figur als ein Stellfaktorpfad b₃₃ gezeigt. Da dieser Pfad direkt zurück auf den Quantisierer koppelt, können Diskrepanzen in der Rückkopplung innerhalb des Einzeltaktzykluses, die aus Verzögerungen in dem (hauptsächlichen) inneren Schleifenpfad resultieren, durch eine Verwendung dieses zusätzlichen Rückkopplungspfades kompensiert werden. Nachteile dieses Ansatzes sind der zusätzliche DAC, der zusammen mit weiteren Schaltkreiselementen zur Implementierung des zusätzlichen Rückkopplungspfades benötigt wird.
Zu betrachten sind weiter Verzögerungen, die sich durch Verarbeitung, Temperatur und Spannungen ändern. Solche Verzögerungen können die Leistungsfähigkeit des Wandlers sowohl durch eine Verschlechterung des SNR (Signal-Rausch-Verhältnis), Maxima in der STF vermindern, als auch durch eine verringerte Stabilität in dem System mit geschlossenem Regelkreis vermindern. Aus diesen Gründen ist es erstrebenswert jegliche Ausbreitungsverzögerung zu minimieren, die nicht durch die Uhr gesteuert wird (z. B. solche, die sich durch Verarbeitung, Temperatur und Spannungen ändern).
Die 11A bis 11E zeigen Ausführungsformen des zusätzlichen Rückkopplungspfades (b₃₃, 9), wie er mit dem beispielhaften Wandler aus 9 verwendet wird. Die in den 11A bis 11E gezeigten Schaltungen umfassen die dritte Integratorstufe, den Quantisierer und den zusätzlichen Schaltkreis, zur Ausführung des zusätzlichen Rückkopplungspfades zu dem Eingang des Modulators verwendet werden. Einige der Figuren zeigen mehrere Möglichkeiten für eine Ausführung des zusätzlichen Rückkopplungspfades. 11A verwendet einen aktiven RC-Integrator. Hier werden zwei Möglichkeiten zur Implementierung des zusätzlichen Rückkopplungspfades gezeigt: (1) ein Spannungs-DAC ist über einen Kondensator C_FB an die summierende Verbindung des Verstärkers gekoppelt und (2) ein IDAC führt über einen Widerstand zu, der an dem Ausgang des Integrators angeordnet ist.
Bei Möglichkeit (1) gemäß 11A findet auf diesem Pfad zum Quantisierer keine Integration statt, da die DAC-Spannung über einen Kondensator an die summierende Verbindung des Verstärkers geschaltet ist. Daher ist die DAC-Spannung effektiv an dem Ausgang der Stufe und dem Eingang des Quantisierers angelegt. Obwohl das Signal nicht über die Stufe integriert wird, kann es aufgrund der endlichen Antwort durch die Stufe eine Verzögerung geben. Ein Beispiel für diesen Effekt ist in 12 gezeigt. Die ideale Ausgabe des RZ-DAC wird über einen halben Taktzyklus ausgegeben. Aufgrund der endlichen Antwortzeiten der Schaltkreise und kleiner Verzögerungen in den Rückkopplungspfaden kann die aktuelle Ausgabe des DAC jedoch verschoben und etwas gefiltert sein, wenn diese schließlich den Ausgang der ersten Stufe erreicht. Dies hat die gleichen Auswirkungen wie zuvor beschrieben, wobei die NTF von ihrem angestrebten Wert abgeändert wird. Dies kann durch eine Anpassung der Schleifenkoeffizienten etwas kompensiert werden, wobei Änderungen in der Geschwindigkeit des Pfades immernoch die Leistungsfähigkeit mindern können.
Für Möglichkeit #2 aus 11A wird der Strom aus einem zweiten DAC durch einen an dem Ausgang der aktiven Integratorstufe angeordneten Widerstand geführt. Der Spannungsabfall wird dann über den Widerstand erzeugt, wobei tatsächlich das (zweite) DAC-Signal mit der Ausgabe der Integratorstufe summiert wird. Der Preis für diesen Ansatz sind die zusätzliche Energie und Chipfläche für den zweiten DAC, und möglicherweise eine zusätzliche Phasenverzögerung durch den zugefügten Widerstand. Das in 11B gezeigte Beispiel ist dem aus 11A ähnlich, außer dass eine Gm-Zelle den Eingangswiderstand des aktiven Integrators ersetzt. Entweder Möglichkeit #1 oder #2 aus 11B kann verwendet werden, um die direkte Rückkopplung zu dem Eingang des Quantisierers zu erzeugen.
Die 11C und 11D zeigen Ausführungsformen mit einem Stromverstärker, der die integrierenden Kondensatoren direkt betreibt und damit eine Transimpendanz-Verstärkerstufe (TIA – transimpedance-amplifier) bildet. Der Unterschied zwischen den beiden Ausführungsformen ist, dass das Beispiel aus 11C eine Gm-Zelle als Eingang nutzt, während das Beispiel aus 11D einen Eingangswiderstand nutzt. Der kapazitiv gekoppelte DAC (Möglichkeit #1) kann in dieser Ausführungsform noch immer als ein Mittel zur Bereitstellung eines Rückkopplungspfades an den Quantisierer genutzt werden.
11E zeigt eine Möglichkeit in der ein Abtast-Halte-Glied (S/H – sample-and-hold) am Ausgang einer Integratorstufe mit Stromverstärker angeordnet ist. Ein Strom-DAC ist an dem Ausgang des Verstärkers angeschlossen, der auch der Eingang zu dem Abtast-Halte-Glied ist. Hier wird die Ausgabe eines zweiten DAC mit der Ausgabe des Verstärkers summiert und in den S/H-Schaltkreis gekoppelt. Der Abtast/Halte-Schaltkreis erfasst die Ausgabe und speichert sie für eine Verarbeitung durch den Quantisierer. Diese Ausführungsform hat den Nachteil, dass sie einen gesonderten DAC und eine gesonderte Verstärkerstufe benötigt, wodurch der Energieverbrauch und die Chipfläche vergrößert wird. Zudem ist der Abtastvorgang über die Kondensatoren anfällig gegenüber Störeinkopplungen durch die Spannungsversorgungen und/oder das Substrat.
Vergleicht man die in den 11A bis 11E gezeigten Beispiele mit den in den 1 bis 3 gezeigten Beispielen, so haben die Beispiele aus 1 bis 3 eine kleinere Verzögerung in der inneren Rückkopplungsschleife, da die Rückkopplung in der inneren Rückkopplungsschleife durch einen stromgesteuerten DAC erzielt wird, der direkt an den Ausgang des Strompuffers in der letzten Integratorstufe gekoppelt ist. Durch eine Verminderung der Verzögerung in dem inneren Rückkopplungspfad ist keine zusätzliche Kompensierung notwendig. Da der Rückkopplungspfad direkt mit den integrierenden Kondensatoren verbunden ist, kann die Bandbreite des Strompuffers weniger anspruchsvoll gewählt sein, was zu einem verringerten Energieverbrauch führen kann. In den Beispielen gemäß den 1 bis 3 wird der Rückkopplungsstrom noch immer integriert, wobei die gegenwärtige Rückkopplungsschaltung mit der Ausgabe des Strompuffers verbunden ist.
13A zeigt einen Schaltplan von einem Bereich eines zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandlers, der eine Integratorstufe 260, einen Strom-Digital-Analog-Wandler 262 und einen Quantisierer 264 umfasst. Die Integratorstufe 260 umfasst einen Strompuffer 266, einen integrierenden Kondensator 270 und einen Eingangswiderstand 268. Die Integratorstufe 260 ist ähnlich den letzten Integratorstufen aus den Beispielen gemäß den 1 bis 3, außer dass in dem Beispiel aus 13A der Gm-Zellen-Eingang zu dem Strompuffer durch einen Eingangswiderstand 268 ersetzt ist. 13B zeigt ein Blockschaltbild der Schaltung aus 13A. Da der integrierende Kondensator 270 der Integratorstufe 260 Beides, das Eingangssignal V_X2 272 zu der Integratorstufe 260 und das analoge Rückkopplungsstromsignal 274 von dem Strom-Digital-Analog-Wandler 262, integriert, ist das Rückkopplungssignal 274 in 13B so gezeigt, dass es an den Eingang des Integrators 260 geliefert wird.
Einige Ausführungsformen wurden beschrieben. Dennoch versteht sich, dass vielerlei Änderungen gemacht werden können. Beispielsweise können Elemente einer oder mehrerer Ausführungsformen kombiniert, gelöscht, verändert oder ergänzt werden, um weitere Ausführungsformen zu schaffen. Als noch weiteres Beispiele müssen die in den Figuren gezeigten Logikabläufe nicht in der gezeigten gewählten Reihenfolge oder einer sequentiellen Reihenfolge sein, um die angestrebten Ergebnisse zu erzielen. Zudem können zu den beschriebenen Abläufen andere Schritte hinzugefügt werden, oder Schritte entfallen, und andere Komponenten können dem beschriebenen System hinzugefügt oder von diesem entfernt werden.
Zum Beispiel kann in dem Analog-Digital-Wandler 100 aus 1 der Tiefpassfilter 132 durch Widerstände ersetzt werden und der Bandpassfilter 152 kann ebenso durch Widerstände ersetzt werden. Ein zeitkontinuierlicher Sigma-Delta Analog-Digital-Wandler kann mehr als vier Integratorstufen umfassen. In jedem der Beispiele gemäß den 1 bis 3 kann ein dynamischer Element-Anpassungs-Block in Reihe mit dem äußeren Rückkopplungs-Digital-Analog-Wandler geschaltet werden.
Entsprechend sind andere Ausführungsformen vom Umfang der folgenden Ansprüche umfasst.

Claims

Vorrichtung umfassend: einen zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandler, um ein analoges Eingangssignal in ein digitales Ausgangssignal zu wandeln, wobei der zeitkontinuierliche Sigma-Delta Analog-Digital-Wandler umfasst: eine Vielzahl von Integratorstufen, wobei eine der Integratorstufen einen Strompuffer umfasst, der einen integrierenden Kondensator treibt; einen äußeren Rückkopplungs-Digital-Analog-Wandler, um ein Rückkopplungssignal zu liefern; und einen inneren stromgesteuerten Rückkopplungs-Digital-Analog-Wandler, um das digitale Ausgangssignal in ein analoges Rückkopplungsstromsignal zu wandeln, das an einen Ausgang der Integratorstufe geliefert wird, die den Strompuffer umfasst, in der beide, das analoge Rückkopplungsstromsignal und ein dem Strompuffer geliefertes Eingangssignal, durch den integrierenden Kondensator integriert werden.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Vielzahl von Integratorstufen drei Integratorstufen umfasst.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der äußere Rückkopplungs-Digital-Analog-Wandler einen nicht nullenden Digital-Analog-Wandler umfasst.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der stromgesteuerte Digital-Analog-Wandler einen nullenden Digital-Analog-Wandler umfasst.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Strompuffer ein Eingangsstromsignal von einer Transkonduktanzzelle (Gm) empfängt.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Strompuffer ein Eingangsstromsignal von einem Widerstand empfängt.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der stromgesteuerte Digital-Analog-Wandler einen Digital-Analog-Wandler mit zwei Zuständen umfasst, der eines oder mehrere Elemente umfasst, wobei jedes zwei Zustände aufweist.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der stromgesteuerte Digital-Analog-Wandler in der inneren Rückkopplungsschleife einen Digital-Analog-Wandler mit drei Zuständen umfasst, der eines oder mehrere Elemente umfasst, wobei jedes drei Zustände aufweist.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der äußere Rückkopplungs-Digital-Analog-Wandler Teil einer äußeren Rückkopplungsschleife ist und der innere Digital-Analog-Wandler Teil einer inneren Rückkopplungsschleife ist.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Integratorstufe, die den Strompuffer aufweist, ein Ausgangssignal erzeugt, das an einen Eingang eines Quantisierers geliefert wird, der das digitale Ausgangssignal erzeugt.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Integratorstufe, die den Strompuffer aufweist, ein Ausgangssignal erzeugt, das an eine andere Integratorstufe geliefert wird.
Vorrichtung nach Anspruch 1, ferner umfassend einen in Reihe mit dem äußeren Rückkopplungs-Digital-Analog-Wandler geschalteten dynamischen Element-Anpassungs-Block.
Vorrichtung umfassend: einen zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandler, umfassend: eine erste Integratorstufe; eine zweite Integratorstufe, um eine Ausgabe von der ersten Integratorstufe zu empfangen; eine dritte Integratorstufe, um eine Ausgabe von der zweiten Integratorstufe zu empfangen; eine äußere Rückkopplungsschleife, umfassend einen Digital-Analog-Wandler, um ein quantisiertes Ausgangssignal in ein analoges Signal zu wandeln, das zurück an einen Eingang der ersten Integratorstufe geführt wird; und eine innere Rückkopplungsschleife, umfassend einen stromgesteuerten Digital-Analog-Wandler, um das quantisierte Ausgangssignal in ein analoges Rückkopplungsstromsignal zu wandeln, das an einen Ausgang von einer der Integratorstufen geliefert wird, so dass beide, das analoge Rückkopplungsstromsignal und die Eingaben an diese Integratorstufe, durch die Integratorstufe integriert werden.
Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, dass die zweite Integratorstufe einen Strompuffer und einen integrierenden Kondensator umfasst, und das analoge Rückkopplungsstromsignal an den Ausgang der zweiten Integratorstufe geliefert wird.
Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, dass die dritte Integratorstufe einen Strompuffer und einen integrierenden Kondensator umfasst und das analoge Rückkopplungsstromsignal an den Ausgang der dritten Integratorstufe geliefert wird.
Vorrichtung umfassend: einen zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandler umfassend: eine erste Integratorstufe; eine zweite Integratorstufe, umfassend einen Stromverstärker, der einen integrierenden Kondensator treibt; eine äußere Rückkopplungsschleife, die einen ersten Digital-Analog-Wandler umfasst, um ein digitales Ausgangssignal in ein erstes analoges Rückkopplungssignal zu wandeln, dass an die erste Integratorstufe geliefert wird; und eine innere Rückkopplungsschleife, die einen stromgesteuerten Digital-Analog-Wandler umfasst, um das quantisierte Ausgangssignal in ein analoges Rückkopplungsstromsignal zu wandeln, das an einen Ausgang der zweiten Integratorstufe geliefert wird, in der beide, das Rückkopplungsstromsignal und ein Eingangssignal des Stromverstärkers in der zweiten Integratorstufe, durch den Integrierenden Kondensator in der zweiten Integratorstufe integriert werden.
Vorrichtung nach Anspruch 16, dadurch gekennzeichnet, dass der zeitkontinuierliche Sigma-Delta Analog-Digital-Wandler einen zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandler dritter Ordnung umfasst, der eine zwischenliegende Integratorstufe zwischen der ersten und der zweiten Integratorstufe aufweist.
Vorrichtung nach Anspruch 16, dadurch gekennzeichnet, dass der zeitkontinuierliche Sigma-Delta Analog-Digital-Wandler einen zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandler vierter Ordnung umfasst, der eine erste zwischenliegende Integratorstufe und eine zweite zwischenliegende Integratorstufe zwischen der ersten und der zweiten Integratorstufe aufweist.
Verfahren umfassend: das Wandeln eines analogen Eingangssignals in ein digitales Ausgangssignal unter Verwendung eines zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandlers, wobei der Analog-Digital-Wandler eine erste Integratorstufe und eine zweite Integratorstufe umfasst, wobei die zweite Integratorstufe einen Stromverstärker umfasst, der einen integrierenden Kondensator treibt, beinhaltend das Wandeln des digitalen Ausgangssignals in ein erstes analoges Rückkopplungssignal, das an die erste Integratorstufe geliefert wird; das Wandeln des digitalen Ausgangssignals in ein zweites analoges Rückkopplungssignal, das an einen Ausgang der zweiten Integratorstufe geliefert wird; und das Integrieren von beiden, einem an den Stromverstärker gelieferten Eingangssignal und dem zweiten analogen Rückkopplungssignal, mittels des integrierenden Kondensators.
Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass der zeitkontinuierliche Sigma-Delta Analog-Digital-Wandler einen zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandler dritter Ordnung umfasst, der eine zwischenliegende Integratorstufe zwischen der ersten und der zweiten Integratorstufe aufweist.
Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass der zeitkontinuierliche Sigma-Delta Analog-Digital-Wandler einen zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandler vierter Ordnung umfasst, der eine erste zwischenliegende Integratorstufe und eine zweite zwischenliegende Integratorstufe zwischen der ersten und der zweiten Integratorstufe aufweist.
Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass das Wandeln des digitalen Ausgangssignals in das erste analoge Rückkopplungssignal ein Aufrechterhalten des analogen Rückkopplungssignalpegels während eines Taktzykluses umfasst, ohne das Signal vor einem nächsten Taktzyklus auf Null zu setzen.
Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass das Wandeln des digitalen Ausgangssignals in das zweite analoge Rückkopplungssignal ein Setzen des analogen Rückkopplungssignals auf Null vor einem nächsten Taktzyklus umfasst.
Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass das Wandeln des digitalen Ausgangssignals in das zweite analoge Rückkopplungssignal ein Verwenden eines Digital-Analog-Wandler mit zwei Zuständen umfasst, der eines oder mehrere Elemente umfasst, wobei jedes zwei Zustände aufweist.
Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass das Wandeln des digitalen Ausgangssignals in das zweite analoge Rückkopplungssignal ein Verwenden eines Digital-Analog-Wandler mit drei Zuständen umfasst, der eines oder mehrere Elemente umfasst, wobei jedes drei Zustände aufweist.
Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass das Verfahren ein Liefern der Ausgabe des Stromverstärkers der zweiten Integratorstufe an einen Quantisierer umfasst, der das digitale Ausgangssignal erzeugt.
Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass das Verfahren ein Liefern der Ausgabe des Stromverstärkers der zweiten Integratorstufe an eine andere Integratorstufe umfasst.
Verfahren umfassend: das Wandeln eines analogen Eingangssignals in ein digitales Ausgangssignal unter Verwendung eines zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandlers, umfassend: eine Vielzahl von Integratorstufen, eine äußere Rückkopplungsschleife, und eine innere Rückkopplungsschleife; und das Verkürzen einer Verzögerung in der inneren Rückkopplungsschleife durch Liefern eines Rückkopplungssignals der inneren Rückkopplungsschleife als ein analoges Rückkopplungsstromsignal an einen Ausgang einer der Integratorstufen, die einen Strompuffer und einen integrierenden Kondensator umfasst, und Verwenden des integrierenden Kondensators, um das analoge Rückkopplungsstromsignal zusammen mit einem Eingangssignal zu der Integratorstufe, die einen Strompuffer und einen integrierenden Kondensator aufweist, zu integrieren.
Verfahren nach Anspruch 28, dadurch gekennzeichnet, dass das Liefern des Rückkopplungssignals der inneren Rückkopplungsschleife ein Wandeln des digitalen Ausgangssignals in das analoge Rückkopplungsstromsignal zu jedem Taktzyklus und ein Aufrechterhalten des analogen Rückkopplungssignals während des Taktzykluses umfasst, ohne das Signal vor einem nächsten Taktzyklus auf Null zu setzen.
Verfahren nach Anspruch 28, dadurch gekennzeichnet, dass das Liefern des Rückkopplungssignals der inneren Rückkopplungsschleife ein Wandeln des digitalen Ausgangssignals in das analoge Rückkopplungsstromsignal zu jedem Taktzyklus und ein Setzen des analogen Rückkopplungssignals auf Null vor einem nächsten Taktzyklus umfasst.
Verfahren nach Anspruch 28, dadurch gekennzeichnet, dass das Verfahren ein Liefern der Ausgabe der Integratorstufe, die den Strompuffer und den integrierenden Kondensator aufweist, an einen Quantisierer umfasst, der das digitale Ausgangssignal erzeugt.
Verfahren nach Anspruch 28, dadurch gekennzeichnet, dass das Verfahren ein Liefern der Ausgabe der Integratorstufe, die den Strompuffer und den integrierenden Kondensator aufweist, an eine andere Integratorstufe umfasst.
Vorrichtung umfassend: einen zeitkontinuierlichen Sigma-Delta Analog-Digital-Wandler, um ein analoges Eingangssignal in ein digitales Ausgangssignal zu wandeln, wobei der zeitkontinuierliche Sigma-Delta Analog-Digital-Wandler umfasst: eine Vielzahl von Integratorstufen, wobei eine der Integratorstufen einen Strompuffer umfasst, der einen integrierenden Kondensator treibt; einen äußeren Rückkopplungs-Digital-Analog-Wandler, um ein erstes Rückkopplungssignal zu liefern; und Mittel zum Wandeln des digitalen Ausgangssignals in ein analoges Rückkopplungsstromsignal, das an einen Ausgang der Integratorstufe, die den Strompuffer und den integrierenden Kondensator umfasst, geliefert wird und Integrieren von beiden, dem analogen Rückkopplungsstromsignal und einem Eingangssignal, das der Integratorstufe, die den Strompuffer und den integrierenden Kondensator umfasst, geliefert wird.