WO2009133653A1 - 積分器、共振器及びオーバーサンプリングａ／ｄ変換器 - Google Patents

積分器、共振器及びオーバーサンプリングａ／ｄ変換器 Download PDF

Info

Publication number
WO2009133653A1
WO2009133653A1 PCT/JP2009/001162 JP2009001162W WO2009133653A1 WO 2009133653 A1 WO2009133653 A1 WO 2009133653A1 JP 2009001162 W JP2009001162 W JP 2009001162W WO 2009133653 A1 WO2009133653 A1 WO 2009133653A1
Authority
WO
WIPO (PCT)
Prior art keywords
integrator
filter
converter
operational amplifier
quantizer
Prior art date
Application number
PCT/JP2009/001162
Other languages
English (en)
French (fr)
Other versions
WO2009133653A9 (ja
Inventor
道正志郎
森江隆史
松川和生
三谷陽介
高山雅夫
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2010510020A priority Critical patent/JP4875767B2/ja
Priority to CN200980113833.6A priority patent/CN102067457B/zh
Priority to EP09738590A priority patent/EP2273682A4/en
Publication of WO2009133653A1 publication Critical patent/WO2009133653A1/ja
Priority to US12/888,126 priority patent/US8258990B2/en
Publication of WO2009133653A9 publication Critical patent/WO2009133653A9/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402—Arrangements specific to bandpass modulators
    • H03M3/404—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one

Definitions

  • the present invention relates to an integrator, and more particularly to an integrator suitable for a continuous-time ⁇ modulator.
  • the oversampling A / D converter is widely used for the front end of communication equipment and audio signal conversion, and is an essential circuit technology for current communication, video and audio signal processing circuits.
  • One of the oversampling A / D converters is a continuous-time ⁇ A / D converter (CTDS-ADC) with a continuous-time filter (for example, non-patent literature). 1 and 2).
  • CTDS-ADC In a general CTDS-ADC, an input signal is quantized by a quantizer through n cascaded integrators (continuous time filters). The digital output of the quantizer is converted into an analog current signal by n D / A converters and then fed back to each of n integrators.
  • the analog circuit portion does not include a switch, the voltage can be reduced.
  • a pre-filter that is normally required when a sampling filter is used is not necessary in the CTDS-ADC. From these points, CTDS-ADC is suitable for application to communication systems, and in recent years, application development research has become active.
  • an object of the present invention is to provide an integrator that exhibits high-order integration characteristics with a single operational amplifier. It is another object of the present invention to provide a resonator using such an integrator and a time continuous oversampling A / D converter.
  • An integrator having an operational amplifier, a first filter connected to the inverting input terminal of the operational amplifier, and a second filter connected between the inverting input terminal and the output terminal of the operational amplifier;
  • the first filter has n resistance elements connected in series, and n ⁇ 1 capacitance elements having one end connected to each connection point of the resistance elements and the other end grounded.
  • the second filter includes n capacitive elements connected in series and n ⁇ 1 resistive elements having one end connected to each connection point of the capacitive elements and the other end grounded.
  • n is an integer of 2 or more.
  • the transfer function of the integrator is In the denominator and numerator, the terms from s (where s is a Laplace operator) to s n ⁇ 1 are canceled to become only 1 / s n terms. That is, an n-order integrator can be configured with one operational amplifier.
  • the integrator further includes a third filter having at least one of a resistance element and a capacitance element connected in parallel to the first filter.
  • the third filter acts as a feedforward path between the input of the integrator and the inverting input terminal of the operational amplifier.
  • An oversampling A / D converter includes the integrator, a quantizer that quantizes the output of the integrator, and a digital output of the quantizer that converts the digital output into a current signal.
  • N-1 D / A converters that feed back to each connection point of the resistive element in the filter and the digital output of the quantizer are converted into current signals and fed back to each connection point of the capacitive element in the second filter.
  • an oversampling A / D converter according to the present invention includes the integrator described above, a quantizer that quantizes the output of the integrator, and a digital output of the quantizer that is converted into a current signal.
  • an oversampling A / D converter includes an integrator including the third filter, a quantizer that quantizes the output of the integrator, and a digital output of the quantizer as a current signal. And a D / A converter that feeds back to the input side of the integrator.
  • n-order integrator and n-order resonator can be obtained. Furthermore, it is possible to reduce the size and power consumption of the oversampling A / D converter with high resolution and high S / N ratio.
  • FIG. 1 is a configuration diagram of an integrator according to the first embodiment.
  • FIG. 2 is a configuration diagram of an integrator according to the second embodiment.
  • FIG. 3 is a configuration diagram of an integrator according to the third embodiment.
  • FIG. 4 is a configuration diagram of an oversampling A / D converter according to the fourth embodiment.
  • FIG. 5 is a configuration diagram of an oversampling A / D converter according to the fifth embodiment.
  • FIG. 6 is a configuration diagram of an oversampling A / D converter according to the sixth embodiment.
  • FIG. 7 is a graph showing a simulation result of the transient response of the resonator according to the present invention shown in FIG.
  • FIG. 8 is a configuration diagram of an oversampling A / D converter according to the seventh embodiment.
  • FIG. 8 is a configuration diagram of an oversampling A / D converter according to the seventh embodiment.
  • FIG. 9 is a graph showing a simulation result of the transient response of the resonator according to the present invention shown in FIG.
  • FIG. 10 is a configuration diagram of an oversampling A / D converter according to the eighth embodiment.
  • FIG. 11 is a configuration diagram of an oversampling A / D converter according to the ninth embodiment.
  • FIG. 1 shows a configuration of an integrator according to the first embodiment.
  • the integrator 10 includes an operational amplifier 11, a filter 12 connected to the inverting input terminal of the operational amplifier 11, and a filter 13 connected between the inverting input terminal and the output terminal of the operational amplifier 11.
  • the filter 12 is a secondary low-pass filter including two resistance elements 121 connected in series, and a capacitance element 122 having one end connected to a connection point of these resistance elements and the other end grounded.
  • the filter 13 is a secondary high-pass filter including two capacitive elements 131 connected in series, and a resistive element 132 having one end connected to a connection point of these capacitive elements and the other end grounded.
  • the input voltage is V in
  • the output voltage is V out
  • the resistance value of the resistance element 121 is R 1
  • the capacitance value of the capacitance element 122 is C 1
  • the resistance value of the resistance element 132 is R 2
  • the resistance element 121 is a Laplace operator.
  • the transfer function of the integrator 10 is derived as follows.
  • a single-stage operational amplifier 11 can constitute a secondary integrator.
  • a fourth-order or higher order integrator can be configured by multiplexing the integrators 10 according to the present embodiment. For example, by multiplexing two integrators 10 according to this embodiment, a four-order integrator can be configured with two operational amplifiers 11.
  • FIG. 2 shows a configuration of an integrator according to the second embodiment.
  • the integrator 10 includes filters 12 and 13 having a configuration different from that of the integrator 10 of FIG. That is, the filter 12 includes three or more resistance elements 121 connected in series, one end connected to each connection point of these resistance elements, the other end grounded, and one capacitive element 122 less than the resistance element 121. An n-order low-pass filter provided.
  • the filter 13 includes three or more capacitive elements 131 connected in series, one end connected to each connection point of these capacitive elements, the other end grounded, and one less resistive element 132 than the capacitive element 131. It is an nth order high pass filter.
  • the transfer function of the integrator 10 is generally expressed by the following equation.
  • ⁇ , ⁇ , ⁇ , ⁇ , and ⁇ are constants determined by the element values of the resistance elements 121 and 132 and the capacitance elements 122 and 131.
  • an n-order integrator can be configured with one operational amplifier.
  • the two resistance elements 121 in the filter 12 may have different resistance values.
  • the two capacitive elements 131 in the filter 13 may also have different resistance values.
  • the second-order or higher-order integrator 10 can be configured by satisfying a predetermined relationship between the element values of the resistance elements 121 and 132 and the capacitance elements 122 and 131.
  • FIG. 3 shows a configuration of an integrator according to the third embodiment.
  • the integrator 10 is obtained by adding a filter 14 to the integrator 10 of FIG. 1 or FIG.
  • the filter 14 includes a resistance element 141 and a capacitance element 142 connected in parallel to the filter 12.
  • the filter 14 acts as a feedforward path between the input of the integrator 10 and the inverting input terminal of the operational amplifier 11.
  • zeroth-order, first-order and second-order integral components can be generated in the output of the integrator 10.
  • the integral component of each order can be adjusted by appropriately setting the element values of the resistor element 141 and the capacitor element 142.
  • either one of the resistor element 141 and the capacitor element 142 may be omitted.
  • a first-order integral component can be generated in the output of the integrator 10 in addition to the n-order integral component.
  • zero-order and first-order integral components can be generated at the output of the integrator 10.
  • FIG. 4 shows the configuration of a CSDS-ADC according to the fourth embodiment.
  • the CTDS-ADC according to the present embodiment includes an integrator 10 in FIG. 1, a quantizer 20 that quantizes the output of the integrator 10, a digital output of the quantizer 20 into a current signal, and a resistive element in the filter 12.
  • a D / A converter 30 that feeds back to a connection point 121 and a D / A converter 40 that converts the digital output of the quantizer 20 into a current signal and feeds back to the connection point of the capacitive element 131 in the filter 13 are provided.
  • the output current of the D / A converter 30 is I 1
  • the output current of the D / A converter 40 is I 2
  • the following nodal equation is derived.
  • an oversampling A / D converter having secondary filtering characteristics can be configured with one operational amplifier 11.
  • An oversampling A / D converter that exhibits fourth-order or higher filtering characteristics can be configured by multiplexing the integrator 10. For example, by multiplexing two integrators 10, an oversampling A / D converter that exhibits fourth-order filtering characteristics can be configured with two operational amplifiers 11.
  • FIG. 5 shows a configuration of a CSDS-ADC according to the fifth embodiment.
  • the CTDS-ADC according to the present embodiment includes an integrator 10 in FIG. 2, a quantizer 20 that quantizes the output of the integrator 10, a digital output of the quantizer 20 into a current signal, and a resistive element in the filter 12.
  • a plurality of D / A converters 30 that feed back to each connection point 121 and a plurality of D / A conversions that convert the digital output of the quantizer 20 into a current signal and feed back to each connection point of the capacitive element 131 in the filter 13.
  • a container 40 is provided.
  • the integrator 10 exhibits the n-th order integration characteristic by satisfying a predetermined relationship between the element values of the resistance elements 121 and 132 and the capacitance elements 122 and 131.
  • an oversampling A / D converter that exhibits n-th order filtering characteristics can be configured with one operational amplifier 11.
  • FIG. 6 shows a configuration of a CTDS-ADC according to the sixth embodiment.
  • the CTDS-ADC according to the present embodiment includes a general primary integrator 10 ′ and secondary resonators 10A and 10A ′, and exhibits a fifth-order filtering characteristic as a whole.
  • symbols shown beside each element represent each element value.
  • the resonators 10A and 10A ′ are obtained by adding a Gm element (transconductor element) 15 to the integrator 10 of FIG.
  • the Gm element 15 feeds back the output of the operational amplifier 11 to the connection point of the resistance element in the filter 12.
  • FIG. 7 shows a simulation result of the transient response of the resonator 10A when a 5 MHz sine wave near the resonance frequency is input to the resonator 10A shown in FIG.
  • the gain of the operational amplifier 11 is 70 dB
  • GBW is 200 MHz. From this simulation result, it can be seen that the resonator 10A does not oscillate.
  • FIG. 8 shows a configuration of a CTDS-ADC according to the seventh embodiment.
  • the CTDS-ADC according to this embodiment is obtained by replacing the Gm element 15 in the resonators 10A and 10A ′ with a resistance element 16 in the CTDS-ADC of FIG.
  • FIG. 9 shows a simulation result of the transient response of the resonator 10A when a 5 MHz sine wave near the resonance frequency is input to the resonator 10A shown in FIG.
  • the gain of the operational amplifier 11 is 70 dB
  • GBW is 200 MHz. From this simulation result, it can be seen that the resonator 10A does not oscillate.
  • the resonator 10A according to the present embodiment has better transient response characteristics than the resonator 10A according to the sixth embodiment.
  • FIG. 10 shows a configuration of a CTDS-ADC according to the eighth embodiment.
  • the CTDS-ADC according to the present embodiment includes a general first-order integrator 10 ′ and a third-order resonator 10A, and exhibits a fourth-order filtering characteristic as a whole.
  • the resonator 10A is obtained by adding three Gm elements 15 to the integrator 10 of FIG. Each Gm element 15 feeds back the output of the operational amplifier 11 to each connection point of the resistance element in the filter 12. Similarly to the CTDS-ADC in FIG. 5, the outputs of the three D / A converters 30 are fed back to the connection points of the resistive elements in the filter 12. On the other hand, unlike the CTDS-ADC of FIG. 5, the output of the D / A converter 40 is fed back to the inverting input terminal of the operational amplifier 11 instead of the connection points of the capacitive elements in the filter 13.
  • the total number of D / A converters can be relatively small, and the circuit scale and power consumption can be reduced.
  • the Gm element 15 may be replaced with a resistance element. Further, it is not necessary to connect the Gm element 15 or the resistance element to all connection points of the resistance element in the filter 12. That is, a resonator can be configured by feeding back the output of the operational amplifier 11 to at least one connection point of the resistive element in the filter 12 via the Gm element or the resistive element.
  • FIG. 11 shows the configuration of a CTDS-ADC according to the ninth embodiment.
  • the CTDS-ADC according to the present embodiment includes a general first-order integrator 10 ′ and a second-order resonator 10A, and exhibits a third-order filtering characteristic as a whole.
  • the resonator 10 ⁇ / b> A is obtained by adding a resistance element 16 that feeds back the output of the operational amplifier 11 to the connection point of the resistance element in the filter 12 to the integrator 10 of FIG. 3.
  • the filter 14 acts as a feedforward path between the input of the resonator 10A and the inverting input terminal of the operational amplifier 11. Therefore, the phase compensation of the CTDS-ADC can be performed without feeding back the output of the quantizer 20 to the connection point of the resistive element in the filter 12. Therefore, according to this embodiment, the number of D / A converters can be further reduced, and the circuit scale and power consumption can be further reduced.
  • the resistance element 16 may be replaced with a Gm element. Further, the resistance element 16 may be omitted. In this case, the CTDS-ADC exhibits a filtering characteristic having no zero point in the transmission characteristic of the quantization noise.
  • each resistance element may be configured with a switched capacitor circuit.
  • the integrator 10 and the resonators 10A and 10A ' can be made into discrete filters. Since the discrete filter can determine the transfer function of the circuit by the capacitance ratio, the filtering accuracy can be improved.
  • the integrator, the resonator, and the oversampling A / D converter according to the present invention exhibit high-order integration characteristics and filtering characteristics with a relatively small scale and low power consumption, and thus are useful for portable communication devices and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

　積分器（１０）は、演算増幅器（１１）と、演算増幅器の反転入力端に接続された第１のフィルタ（１２）と、演算増幅器の反転入力端と出力端との間に接続された第２のフィルタ（１３）とを備えている。第１のフィルタ（１２）は、直列接続されたｎ個の抵抗素子（１２１）と、一端が抵抗素子の各接続点に接続され、他端が接地されたｎ－１個の容量素子（１２２）とを有する。第２のフィルタ（１３）は、直列接続されたｎ個の容量素子（１３１）と、一端が容量素子の各接続点に接続され、他端が接地されたｎ－１個の抵抗素子（１３２）とを有する。

Description

積分器、共振器及びオーバーサンプリングＡ／Ｄ変換器
　本発明は、積分器に関し、特に、連続時間型ΔΣ変調器に好適な積分器に関する。
　オーバーサンプリングＡ／Ｄ変換器は通信機器のフロントエンドや音声信号の変換などに広く用いられており、現在の通信、映像、音声信号処理回路に必須の回路技術である。オーバーサンプリングＡ／Ｄ変換器の一つに、連続時間型フィルタを備えた連続時間型ΔΣＡ／Ｄ変換器（CTDS-ADC:Continuous Time Delta-Sigma A/D comverter）がある（例えば、非特許文献１，２参照）。
　一般的なＣＴＤＳ－ＡＤＣでは、入力信号は縦続接続されたｎ個の積分器（連続時間型フィルタ）を通って量子化器によって量子化される。量子化器のデジタル出力はｎ個のＤ／Ａ変換器によってアナログ電流信号に変換されてからｎ個の積分器のそれぞれにフィードバックされる。ＣＴＤＳ－ＡＤＣでは、アナログ回路部分にスイッチが含まれないため低電圧化が可能となる。また、サンプリングフィルタを用いた場合に通常必要となる前置フィルタがＣＴＤＳ－ＡＤＣでは不要である。これらの点から、ＣＴＤＳ－ＡＤＣは通信システムへの応用に適しており、近年、応用開発研究が盛んとなっている。
Richard Schreier and Bo Bang, "Delta-Sigma Modulators Employing Continuous-Time Circuitry", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS--I: FUNDAMENTAL THEORY AND APPLICATIONS, VOL. 43, NO. 4, APRIL 1996 Xuefeng Chen et al., "A 18mW CT ΔΣ Modulator with 25MHz Bandwidth for Next Generation Wireless Applications", IEEE 2007 Custom Intergrated Circuits Conference, 2007
　ＣＴＤＳ－ＡＤＣにおいて分解能とＳＮ性能を向上させるには量子化ノイズ除去のためのフィルタ次数を上げる必要があり、その次数分の演算増幅器が必要となる。すなわち、ＣＴＤＳ－ＡＤＣの性能を向上しようとすると多数の演算増幅器を使用しなければならなくなる。しかし、演算増幅器の個数増加は回路規模と消費電力の増加を招くこととなり、携帯通信機器などに応用されるシステムＬＳＩの性能向上に係るボトルネックの一因となる。
　上記問題に鑑み、本発明は、１個の演算増幅器で高次の積分特性を発揮する積分器を提供することを課題とする。さらに、そのような積分器を用いた共振器及び時間連続型オーバーサンプリングＡ／Ｄ変換器を提供することを課題とする。
　上記課題を解決するために本発明は次のような手段を講じた。積分器として、演算増幅器と、演算増幅器の反転入力端に接続された第１のフィルタと、演算増幅器の反転入力端と出力端との間に接続された第２のフィルタとを備えたものとする。ここで、第１のフィルタは、直列接続されたｎ個の抵抗素子と、一端が前記抵抗素子の各接続点に接続され、他端が接地されたｎ－１個の容量素子とを有する。また、第２のフィルタは、直列接続されたｎ個の容量素子と、一端が容量素子の各接続点に接続され、他端が接地されたｎ－１個の抵抗素子とを有する。ただし、ｎは２以上の整数である。
　これによると、第１のフィルタにおける抵抗素子及び容量素子並びに第２のフィルタにおける抵抗素子及び容量素子の各素子値について所定の関係が成り立つようにすることで、当該積分器の伝達関数は、その分母及び分子においてｓ（ｓはラプラス演算子である）からｓｎ－１までの項が打ち消されて１／ｓｎの項のみとなる。すなわち、１個の演算増幅器でｎ次積分器を構成することができる。
　上記の積分器は、第１のフィルタに並列接続された抵抗素子及び容量素子の少なくとも一つを有する第３のフィルタをさらに備えていることが好ましい。これによると、第３のフィルタは当該積分器の入力と演算増幅器の反転入力端との間でフィードフォワードパスとして作用する。これにより、当該積分器の出力に０次、１次、及び２次積分成分を生じさせることができる。
　上記の積分器に、第１のフィルタにおける抵抗素子の接続点の少なくとも一つと演算増幅器の出力端との間に接続された少なくとも一つのＧｍ素子又は抵抗素子を追加すると、共振器を構成することができる。
　また、本発明に係るオーバーサンプリングＡ／Ｄ変換器は、上記の積分器と、積分器の出力を量子化する量子化器と、量子化器のデジタル出力を電流信号に変換して第１のフィルタにおける抵抗素子の各接続点にフィードバックするｎ－１個のＤ／Ａ変換器と、量子化器のデジタル出力を電流信号に変換して第２のフィルタにおける容量素子の各接続点にフィードバックするｎ－１個のＤ／Ａ変換器とを備えている。あるいは、本発明に係るオーバーサンプリングＡ／Ｄ変換器は、上記の積分器と、積分器の出力を量子化する量子化器と、量子化器のデジタル出力を電流信号に変換して第１のフィルタにおける抵抗素子の各接続点にフィードバックするｎ－１個のＤ／Ａ変換器と、量子化器のデジタル出力を電流信号に変換して演算増幅器の反転入力端にフィードバックするＤ／Ａ変換器とを備えている。あるいは、本発明に係るオーバーサンプリングＡ／Ｄ変換器は、上記の第３のフィルタを備えた積分器と、積分器の出力を量子化する量子化器と、量子化器のデジタル出力を電流信号に変換して積分器の入力側にフィードバックするＤ／Ａ変換器とを備えている。これらオーバーサンプリングＡ／Ｄ変換器は、それが備えている演算増幅器の個数よりも高い次数のフィルタリング特性を発揮する。
　なお、上記のオーバーサンプリングＡ／Ｄ変換器に、第１のフィルタにおける抵抗素子の接続点の少なくとも一つと演算増幅器の出力端との間に接続された少なくとも一つのＧｍ素子又は抵抗素子を追加すると、量子化ノイズの伝達特性に零点を持つフィルタリング特性を発揮するようになる。
　本発明によると、小型かつ低消費電力のｎ次積分器及びｎ次共振器を得ることができる。さらに、高分解能かつ高ＳＮ比のオーバーサンプリングＡ／Ｄ変換器の小型化及び低消費電力化が可能となる。
図１は、第１の実施形態に係る積分器の構成図である。 図２は、第２の実施形態に係る積分器の構成図である。 図３は、第３の実施形態に係る積分器の構成図である。 図４は、第４の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。 図５は、第５の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。 図６は、第６の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。 図７は、図６に示した本発明に係る共振器の過渡応答のシミュレーション結果を示すグラフである。 図８は、第７の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。 図９は、図８に示した本発明に係る共振器の過渡応答のシミュレーション結果を示すグラフである。 図１０は、第８の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。 図１１は、第９の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。
符号の説明
１０　　積分器
１０Ａ、１０Ａ’　共振器
１１　　演算増幅器
１２　　フィルタ（第１のフィルタ）
１２１　抵抗素子
１２２　容量素子
１３　　フィルタ（第２のフィルタ）
１３１　容量素子
１３２　抵抗素子
１４　　フィルタ（第３のフィルタ）
１４１　抵抗素子
１４２　容量素子
１５　　Ｇｍ素子
１６　　抵抗素子
２０　　量子化器
３０　　Ｄ／Ａ変換器
４０　　Ｄ／Ａ変換器
　以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
　（第１の実施形態）
　図１は、第１の実施形態に係る積分器の構成を示す。当該積分器１０は、演算増幅器１１、演算増幅器１１の反転入力端に接続されたフィルタ１２、及び演算増幅器１１の反転入力端と出力端との間に接続されたフィルタ１３を備えている。フィルタ１２は、直列接続された２個の抵抗素子１２１、及び一端がこれら抵抗素子の接続点に接続され、他端が接地された容量素子１２２を備えた２次ローパスフィルタである。フィルタ１３は、直列接続された２個の容量素子１３１、及び一端がこれら容量素子の接続点に接続され、他端が接地された抵抗素子１３２を備えた２次ハイパスフィルタである。
　積分器１０において、入力電圧をＶｉｎ、出力電圧をＶｏｕｔ、抵抗素子１２１の抵抗値をＲ１、容量素子１２２の容量値をＣ１、抵抗素子１３２の抵抗値をＲ２、抵抗素子１２１と容量素子１２２との接続点の電圧をＶ１、及び容量素子１３１と抵抗素子１３２との接続点の電圧をＶ２とすると、次の節点方程式が導出される。ただし、ｓはラプラス演算子である。
Figure JPOXMLDOC01-appb-M000001
　この節点方程式を解くと積分器１０の伝達関数が次式のように導出される。
Figure JPOXMLDOC01-appb-M000002
　ここで、Ｃ１Ｒ１＝４Ｃ２Ｒ２が成り立つとき、次の伝達関数が導出される。
Figure JPOXMLDOC01-appb-M000003
　すなわち、抵抗素子１２１及び１３２並びに容量素子１２２及び１３１の各素子値を適宜設定することで１／ｓ２の項のみからなる伝達関数を得ることができる。このように、本実施形態によると、１個の演算増幅器１１で２次積分器を構成することができる。なお、本実施形態に係る積分器１０を多重化することで４次以上の積分器を構成することができる。例えば、本実施形態に係る積分器１０を２個多重化することで、２個の演算増幅器１１で４次積分器を構成することができる。
　（第２の実施形態）
　図２は、第２の実施形態に係る積分器の構成を示す。当該積分器１０は、図１の積分器１０とは異なる構成のフィルタ１２及び１３を備えている。すなわち、フィルタ１２は、直列接続された３個以上の抵抗素子１２１、及び一端がこれら抵抗素子の各接続点に接続され、他端が接地され、抵抗素子１２１よりも１個少ない容量素子１２２を備えたｎ次ローパスフィルタである。フィルタ１３は、直列接続された３個以上の容量素子１３１、及び一端がこれら容量素子の各接続点に接続され、他端が接地され、容量素子１３１よりも１個少ない抵抗素子１３２を備えたｎ次ハイパスフィルタである。
　抵抗素子１２１及び容量素子１３１の個数をｎとすると当該積分器１０の伝達関数は一般に次式で表される。ただし、α、β、γ、τ、κは抵抗素子１２１及び１３２並びに容量素子１２２及び１３１の各素子値によって決まる定数である。
Figure JPOXMLDOC01-appb-M000004
　ここで、抵抗素子１２１及び１３２並びに容量素子１２２及び１３１の各素子値について所定の関係が成り立つようにすることで、上記の伝達関数の分母及び分子においてｓからｓｎ－１までの項が打ち消されて１／ｓｎの項のみからなる伝達関数が得られる。このように、本実施形態によると、１個の演算増幅器でｎ次積分器を構成することができる。
　なお、上記の各実施形態において、フィルタ１２における二つの抵抗素子１２１は互いに異なる抵抗値であってもよい。また、フィルタ１３における二つの容量素子１３１もまた互いに異なる抵抗値であってもよい。いずれの場合でも、抵抗素子１２１及び１３２並びに容量素子１２２及び１３１の各素子値について所定の関係が成り立つようにすることで２次以上の積分器１０を構成することができる。
　（第３の実施形態）
　図３は、第３の実施形態に係る積分器の構成を示す。当該積分器１０は、図１又は図２の積分器１０にフィルタ１４を追加したものである。フィルタ１４は、フィルタ１２に並列接続された抵抗素子１４１及び容量素子１４２を備えている。フィルタ１４は積分器１０の入力と演算増幅器１１の反転入力端との間でフィードフォワードパスとして作用する。これにより、積分器１０の出力に、ｎ次積分成分に加えて０次、１次及び２次の積分成分を生じさせることができる。各次数の積分成分は、抵抗素子１４１及び容量素子１４２の素子値を適宜設定することで調整可能である。
　なお、抵抗素子１４１及び容量素子１４２のいずれか一方を省略してもよい。例えば、フィルタ１４を抵抗素子１４１のみで構成した場合、積分器１０の出力に、ｎ次積分成分に加えて１次の積分成分を生じさせることができる。フィルタ１４を容量素子１４２のみで構成した場合、積分器１０の出力に０次及び１次の積分成分を生じさせることができる。
　（第４の実施形態）
　図４は、第４の実施形態に係るＣＳＤＳ－ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ－ＡＤＣは、図１の積分器１０、積分器１０の出力を量子化する量子化器２０、量子化器２０のデジタル出力を電流信号に変換してフィルタ１２における抵抗素子１２１の接続点にフィードバックするＤ／Ａ変換器３０、量子化器２０のデジタル出力を電流信号に変換してフィルタ１３における容量素子１３１の接続点にフィードバックするＤ／Ａ変換器４０を備えている。ここで、Ｄ／Ａ変換器３０の出力電流をＩ１、Ｄ／Ａ変換器４０の出力電流をＩ２とすると、次の節点方程式が導出される。
Figure JPOXMLDOC01-appb-M000005
　この節点方程式を解くと積分器１０の出力電圧Ｖｏｕｔと電流Ｉ１との関係が次式のように導出される。
Figure JPOXMLDOC01-appb-M000006
　ここで、Ｃ１Ｒ１＝４Ｃ２Ｒ２が成り立つとき、次の関係式が導出される。
Figure JPOXMLDOC01-appb-M000007
　また、詳細な計算過程は省略するが、積分器１０の出力電圧Ｖｏｕｔと電流Ｉ２との関係が次式のように導出される。
Figure JPOXMLDOC01-appb-M000008
　すなわち、抵抗素子１２１及び１３２並びに容量素子１２２及び１３１の各素子値を適宜設定することで、Ｄ／Ａ変換器３０の出力をフィルタ１２における抵抗素子１２１の接続点にフィードバックして２次積分操作を行うことができる。また、Ｄ／Ａ変換器４０の出力をフィルタ１３における容量素子１３１の接続点にフィードバックして１次積分操作を行うことができる。このように、本実施形態によると、１個の演算増幅器１１で２次フィルタリング特性（量子化ノイズ除去特性）を有するオーバーサンプリングＡ／Ｄ変換器を構成することができる。なお、積分器１０を多重化することで４次以上のフィルタリング特性を発揮するオーバーサンプリングＡ／Ｄ変換器を構成することができる。例えば、積分器１０を２個多重化することで、２個の演算増幅器１１で４次フィルタリング特性を発揮するオーバーサンプリングＡ／Ｄ変換器を構成することができる。
　（第５の実施形態）
　図５は、第５の実施形態に係るＣＳＤＳ－ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ－ＡＤＣは、図２の積分器１０、積分器１０の出力を量子化する量子化器２０、量子化器２０のデジタル出力を電流信号に変換してフィルタ１２における抵抗素子１２１の各接続点にフィードバックする複数のＤ／Ａ変換器３０、量子化器２０のデジタル出力を電流信号に変換してフィルタ１３における容量素子１３１の各接続点にフィードバックする複数のＤ／Ａ変換器４０を備えている。上述したように、抵抗素子１２１及び１３２並びに容量素子１２２及び１３１の各素子値について所定の関係が成り立つようにすることで、積分器１０はｎ次積分特性を発揮するようになる。このように、本実施形態によると、１個の演算増幅器１１でｎ次フィルタリング特性を発揮するオーバーサンプリングＡ／Ｄ変換器を構成することができる。
　（第６の実施形態）
　図６は、第６の実施形態に係るＣＴＤＳ－ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ－ＡＤＣは、一般的な１次積分器１０’及び２次共振器１０Ａ及び１０Ａ’を備えており、全体として５次フィルタリング特性を発揮する。なお、図６において、各素子の傍らに示した記号は各素子値を表している。共振器１０Ａ及び１０Ａ’は、図１の積分器１０にＧｍ素子（トランスコンダクタ素子）１５を追加したものである。Ｇｍ素子１５は、演算増幅器１１の出力を、フィルタ１２における抵抗素子の接続点にフィードバックする。
　図７は、図６に示した共振器１０Ａに共振周波数近傍の５ＭＨｚの正弦波を入力したときの共振器１０Ａの過渡応答のシミュレーション結果を示す。ただし、演算増幅器１１のゲインは７０ｄＢ、ＧＢＷは２００ＭＨｚである。このシミュレーション結果から、共振器１０Ａは発振しないことがわかる。
　（第７の実施形態）
　図８は、第７の実施形態に係るＣＴＤＳ－ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ－ＡＤＣは、図６のＣＴＤＳ－ＡＤＣにおいて、共振器１０Ａ及び１０Ａ’におけるＧｍ素子１５を抵抗素子１６に置き換えたものである。
　図９は、図８に示した共振器１０Ａに共振周波数近傍の５ＭＨｚの正弦波を入力したときの共振器１０Ａの過渡応答のシミュレーション結果を示す。ただし、演算増幅器１１のゲインは７０ｄＢ、ＧＢＷは２００ＭＨｚである。このシミュレーション結果から、共振器１０Ａは発振しないことがわかる。さらに、図７のグラフと比較すると、第６の実施形態に係る共振器１０Ａよりも本実施形態に係る共振器１０Ａの方が過渡応答特性がよいことがわかる。
　（第８の実施形態）
　図１０は、第８の実施形態に係るＣＴＤＳ－ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ－ＡＤＣは、一般的な１次積分器１０’及び３次共振器１０Ａを備えており、全体として４次フィルタリング特性を発揮する。
　共振器１０Ａは、図２の積分器１０に３個のＧｍ素子１５を追加したものである。各Ｇｍ素子１５は、演算増幅器１１の出力を、フィルタ１２における抵抗素子の各接続点にフィードバックする。図５のＣＴＤＳ－ＡＤＣと同様に、フィルタ１２における抵抗素子の各接続点には３個のＤ／Ａ変換器３０のそれぞれの出力がフィードバックされる。一方、図５のＣＴＤＳ－ＡＤＣとは異なり、Ｄ／Ａ変換器４０の出力はフィルタ１３における容量素子の各接続点ではなく演算増幅器１１の反転入力端にフィードバックされる。このように、本実施形態によると、Ｄ／Ａ変換器の総数が比較的少なくて済み、回路規模及び消費電力を低減することができる。
　なお、Ｇｍ素子１５を抵抗素子に置換してもよい。また、フィルタ１２における抵抗素子のすべての接続点にＧｍ素子１５又は抵抗素子を接続する必要はない。すなわち、フィルタ１２における抵抗素子の少なくとも一つの接続点に演算増幅器１１の出力をＧｍ素子又は抵抗素子を介してフィードバックすることで共振器が構成可能である。
　（第９の実施形態）
　図１１は、第９の実施形態に係るＣＴＤＳ－ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ－ＡＤＣは、一般的な１次積分器１０’及び２次共振器１０Ａを備えており、全体として３次フィルタリング特性を発揮する。共振器１０Ａは、図３の積分器１０に、演算増幅器１１の出力をフィルタ１２における抵抗素子の接続点にフィードバックする抵抗素子１６を追加したものである。
　共振器１０Ａにおいてフィルタ１４は共振器１０Ａの入力と演算増幅器１１の反転入力端との間でフィードフォワードパスとして作用する。このため、フィルタ１２における抵抗素子の接続点に量子化器２０の出力をフィードバックしなくとも当該ＣＴＤＳ－ＡＤＣの位相補償が可能となる。したがって、本実施形態によると、Ｄ／Ａ変換器をより一層削減することができ、回路規模及び消費電力のさらなる低減が可能となる。
　なお、抵抗素子１６をＧｍ素子に置換してもよい。また、抵抗素子１６を省略してもよい。その場合のＣＴＤＳ－ＡＤＣは、量子化ノイズの伝達特性に零点を持たないフィルタリング特性を発揮することとなる。
　また、上記の各実施形態において、各抵抗素子をスイッチトキャパシタ回路で構成してもよい。これにより、積分器１０及び共振器１０Ａ、１０Ａ’を離散型フィルタにすることができる。離散型フィルタは容量比で回路の伝達関数を決定することができるため、フィルタリング精度を向上させることができる。
　本発明に係る積分器、共振器及びオーバーサンプリングＡ／Ｄ変換器は、比較的小規模かつ低消費電力で高次の積分特性及びフィルタリング特性を発揮するため、携帯通信機器などに有用である。

Claims (8)

  1. 　演算増幅器と、
    　前記演算増幅器の反転入力端に接続された第１のフィルタと、
    　前記演算増幅器の反転入力端と出力端との間に接続された第２のフィルタとを備え、
    　前記第１のフィルタは、ｎを２以上の整数として、
    　　直列接続されたｎ個の抵抗素子と、
    　　一端が前記抵抗素子の各接続点に接続され、他端が接地されたｎ－１個の容量素子とを有するものであり、
    　前記第２のフィルタは、
    　　直列接続されたｎ個の容量素子と、
    　　一端が前記容量素子の各接続点に接続され、他端が接地されたｎ－１個の抵抗素子とを有するものである
    ことを特徴とする積分器。
  2. 請求項１の積分器において、
    　前記第１のフィルタに並列接続された抵抗素子及び容量素子の少なくとも一つを有する第３のフィルタを備えている
    ことを特徴とする積分器。
  3. 請求項１及び２のいずれかの積分器において、
    　前記抵抗素子は、いずれも、スイッチトキャパシタ回路である
    ことを特徴とする積分器。
  4. 　請求項１から３のいずれか一つの積分器と、
    　前記第１のフィルタにおける前記抵抗素子の接続点の少なくとも一つと前記演算増幅器の出力端との間に接続された少なくとも一つのＧｍ素子又は抵抗素子とを備えている
    ことを特徴とする共振器。
  5. 　請求項１の積分器と、
    　前記積分器の出力を量子化する量子化器と、
    　前記量子化器のデジタル出力を電流信号に変換して前記第１のフィルタにおける前記抵抗素子の各接続点にフィードバックするｎ－１個のＤ／Ａ変換器と、
    　前記量子化器のデジタル出力を電流信号に変換して前記第２のフィルタにおける前記容量素子の各接続点にフィードバックするｎ－１個のＤ／Ａ変換器とを備えている
    ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
  6. 　請求項１の積分器と、
    　前記積分器の出力を量子化する量子化器と、
    　前記量子化器のデジタル出力を電流信号に変換して前記第１のフィルタにおける前記抵抗素子の各接続点にフィードバックするｎ－１個のＤ／Ａ変換器と、
    　前記量子化器のデジタル出力を電流信号に変換して前記演算増幅器の反転入力端にフィードバックするＤ／Ａ変換器とを備えている
    ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
  7. 　請求項２の積分器と、
    　前記積分器の出力を量子化する量子化器と、
    　前記量子化器のデジタル出力を電流信号に変換して前記積分器の入力側にフィードバックするＤ／Ａ変換器とを備えている
    ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
  8. 請求項５から７のいずれか一つのオーバーサンプリングＡ／Ｄ変換器において、
    　前記第１のフィルタにおける前記抵抗素子の接続点の少なくとも一つと前記演算増幅器の出力端との間に接続された少なくとも一つのＧｍ素子又は抵抗素子を備えている
    ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
PCT/JP2009/001162 2008-04-28 2009-03-16 積分器、共振器及びオーバーサンプリングａ／ｄ変換器 WO2009133653A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010510020A JP4875767B2 (ja) 2008-04-28 2009-03-16 積分器、共振器及びオーバーサンプリングａ／ｄ変換器
CN200980113833.6A CN102067457B (zh) 2008-04-28 2009-03-16 积分器、谐振器以及过采样a/d转换器
EP09738590A EP2273682A4 (en) 2008-04-28 2009-03-16 INTEGRATEUR, RESONATEUR AND ANALOGUE / DIGITAL OVERHEAD CONVERTER
US12/888,126 US8258990B2 (en) 2008-04-28 2010-09-22 Integrator, resonator, and oversampling A/D converter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008117349 2008-04-28
JP2008-117349 2008-04-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/888,126 Continuation US8258990B2 (en) 2008-04-28 2010-09-22 Integrator, resonator, and oversampling A/D converter

Publications (2)

Publication Number Publication Date
WO2009133653A1 true WO2009133653A1 (ja) 2009-11-05
WO2009133653A9 WO2009133653A9 (ja) 2011-02-24

Family

ID=41254881

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/001162 WO2009133653A1 (ja) 2008-04-28 2009-03-16 積分器、共振器及びオーバーサンプリングａ／ｄ変換器

Country Status (5)

Country Link
US (1) US8258990B2 (ja)
EP (1) EP2273682A4 (ja)
JP (1) JP4875767B2 (ja)
CN (1) CN102067457B (ja)
WO (1) WO2009133653A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011039915A1 (ja) * 2009-09-29 2011-04-07 パナソニック株式会社 積分器およびそれを備えたオーバーサンプリングａ／ｄ変換器
WO2011039914A1 (ja) * 2009-09-29 2011-04-07 パナソニック株式会社 複素２次積分器およびそれを備えたオーバーサンプリングａ／ｄ変換器
WO2011089661A1 (ja) * 2010-01-20 2011-07-28 パナソニック株式会社 共振器、デルタシグマ変調器、および無線通信装置
WO2013005267A1 (ja) * 2011-07-01 2013-01-10 パナソニック株式会社 デルタシグマ変調器、並びに、これを備えた受信装置および無線通信装置
US8937567B2 (en) 2010-09-07 2015-01-20 Panasonic Intellectual Property Management Co., Ltd. Delta-sigma modulator, integrator, and wireless communication device

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010021069A1 (ja) 2008-08-19 2010-02-25 パナソニック株式会社 オーバーサンプリングａ／ｄ変換器
TWI489789B (zh) 2011-01-21 2015-06-21 Mediatek Singapore Pte Ltd 類比至數位轉換器
TWI452847B (zh) 2011-01-21 2014-09-11 Mediatek Singapore Pte Ltd 類比至數位轉換器
US20130036147A1 (en) * 2011-08-02 2013-02-07 Mediatek Inc. Infinite impulse response (iir) filter and filtering method
US9184754B2 (en) * 2013-12-12 2015-11-10 Mediatek Inc. Analog-to-digital converting device and analog-to-digital converting method
KR102075448B1 (ko) 2014-01-13 2020-02-11 한국전자통신연구원 델타-시그마 변조기
KR102086607B1 (ko) 2014-02-12 2020-03-10 한국전자통신연구원 2차 루프 필터 및 그것을 포함하는 다차 델타 시그마 변조기
US9484877B2 (en) * 2014-08-25 2016-11-01 Mediatek Inc. Resonating device with single operational amplifier
KR102324333B1 (ko) 2015-03-09 2021-11-12 한국전자통신연구원 무선통신 시스템에서의 데이터 변환기를 위한 루프 필터 및 그에 따른 루프 필터 구현 방법
KR102610918B1 (ko) 2016-01-20 2023-12-06 한국전자통신연구원 3차 루프필터 및 이를 포함하는 델타-시그마 변조기
CN106546798A (zh) * 2016-11-23 2017-03-29 国家电网公司 一种模拟积分器及电子电流互感器采集电路
KR102583962B1 (ko) * 2017-01-20 2023-09-27 한국전자통신연구원 다중 모드를 지원하는 연속시간 델타 시그마 모듈레이터

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07162270A (ja) * 1993-10-04 1995-06-23 General Electric Co <Ge> 倍速度標本化信号積分器
JP2004304494A (ja) * 2003-03-31 2004-10-28 Fuji Electric Holdings Co Ltd Δς変調方式のａ／ｄ変換器及びこれを用いた制御装置
JP2005520455A (ja) * 2002-05-22 2005-07-07 松下電器産業株式会社 Ｐｌｌ用の低域ろ波回路、位相同期回路および半導体集積回路
JP2006109059A (ja) * 2004-10-05 2006-04-20 Rohm Co Ltd 電子回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB868612A (en) * 1959-01-02 1961-05-25 Tesla Np An electric analogue double integrator
JPS5040257A (ja) * 1973-08-15 1975-04-12
US4032855A (en) * 1976-10-28 1977-06-28 Advent Corporation Phonograph preamplifier network with infrasonic cutoff response
US4156853A (en) * 1978-02-09 1979-05-29 Westinghouse Electric Corp. Active filter for providing improved notch and band pass filters
JP3092360B2 (ja) * 1992-11-24 2000-09-25 松下電器産業株式会社 ノイズシェーピング回路
JP3243917B2 (ja) * 1994-02-17 2002-01-07 松下電器産業株式会社 ノイズシェーピング回路
US5471209A (en) * 1994-03-03 1995-11-28 Echelon Corporation Sigma-delta converter having a digital logic gate core
CN1150694C (zh) * 1997-11-17 2004-05-19 艾利森公司 包括窄带宽信号的过采样和直流偏移补偿的调制系统与方法
JP4347074B2 (ja) * 2004-01-27 2009-10-21 シャープ株式会社 アクティブフィルタ
US7289054B1 (en) * 2006-06-13 2007-10-30 Toyota Jidosha Kabushiki Kaisha Parallel oversampling algorithmic A/D converter and method of using the same
GB0710186D0 (en) * 2007-05-29 2007-07-04 Texas Instr Denmark PWM loop with minimum allasing error property
US7957716B2 (en) * 2008-07-28 2011-06-07 Freescale Semiconductor, Inc. Baseband filters for use in wireless communication devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07162270A (ja) * 1993-10-04 1995-06-23 General Electric Co <Ge> 倍速度標本化信号積分器
JP2005520455A (ja) * 2002-05-22 2005-07-07 松下電器産業株式会社 Ｐｌｌ用の低域ろ波回路、位相同期回路および半導体集積回路
JP2004304494A (ja) * 2003-03-31 2004-10-28 Fuji Electric Holdings Co Ltd Δς変調方式のａ／ｄ変換器及びこれを用いた制御装置
JP2006109059A (ja) * 2004-10-05 2006-04-20 Rohm Co Ltd 電子回路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
RICHARD SCHREIER; BO BANG: "Delta-Sigma Modulators Employing Continuous-Time Circuitry", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS--I: FUNDAMENTAL THEORY AND APPLICATIONS, vol. 43, no. 4, April 1996 (1996-04-01)
See also references of EP2273682A4
XUEFENG CHEN ET AL.: "A 18 mW CT A? Modulator with 25 MHz Bandwidth for Next Generation Wireless Applications", IEEE 2007 CUSTOM INTERGRATED CIRCUITS CONFERENCE, 2007

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011039915A1 (ja) * 2009-09-29 2011-04-07 パナソニック株式会社 積分器およびそれを備えたオーバーサンプリングａ／ｄ変換器
WO2011039914A1 (ja) * 2009-09-29 2011-04-07 パナソニック株式会社 複素２次積分器およびそれを備えたオーバーサンプリングａ／ｄ変換器
JP2011077689A (ja) * 2009-09-29 2011-04-14 Panasonic Corp 積分器およびそれを備えたオーバーサンプリングａ／ｄ変換器
WO2011089661A1 (ja) * 2010-01-20 2011-07-28 パナソニック株式会社 共振器、デルタシグマ変調器、および無線通信装置
CN102687397A (zh) * 2010-01-20 2012-09-19 松下电器产业株式会社 谐振器、δς调制器及无线通信装置
JP5462888B2 (ja) * 2010-01-20 2014-04-02 パナソニック株式会社 共振器、デルタシグマ変調器、および無線通信装置
US8823567B2 (en) 2010-01-20 2014-09-02 Panasonic Corporation Resonator, delta-sigma modulator, and wireless communication device
US8937567B2 (en) 2010-09-07 2015-01-20 Panasonic Intellectual Property Management Co., Ltd. Delta-sigma modulator, integrator, and wireless communication device
WO2013005267A1 (ja) * 2011-07-01 2013-01-10 パナソニック株式会社 デルタシグマ変調器、並びに、これを備えた受信装置および無線通信装置

Also Published As

Publication number Publication date
JP4875767B2 (ja) 2012-02-15
CN102067457B (zh) 2013-06-05
CN102067457A (zh) 2011-05-18
EP2273682A1 (en) 2011-01-12
JPWO2009133653A1 (ja) 2011-08-25
US8258990B2 (en) 2012-09-04
EP2273682A4 (en) 2011-10-26
WO2009133653A9 (ja) 2011-02-24
US20110050476A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
JP4875767B2 (ja) 積分器、共振器及びオーバーサンプリングａ／ｄ変換器
US7460046B2 (en) Sigma-delta modulators
EP0454407B1 (en) Multi-stage sigma-delta analog-to-digital converter
WO2012032690A1 (ja) デルタシグマ変調器、積分器、および無線通信装置
US8981978B2 (en) Resonator and oversampling A/D converter
TWI360955B (en) Sigma-delta modulator with dac resolution less tha
JP5633398B2 (ja) Δς変調器および信号処理システム
WO2013005267A1 (ja) デルタシグマ変調器、並びに、これを備えた受信装置および無線通信装置
WO2010021069A1 (ja) オーバーサンプリングａ／ｄ変換器
JP5462888B2 (ja) 共振器、デルタシグマ変調器、および無線通信装置
JP5275196B2 (ja) 積分器およびそれを備えたオーバーサンプリングａ／ｄ変換器
KR101559456B1 (ko) 지연된 피드―포워드 경로를 갖는 저전력·저면적 3차 시그마―델타 변조기
Ribner Multistage bandpass delta sigma modulators
JP5275195B2 (ja) 複素２次積分器およびそれを備えたオーバーサンプリングａ／ｄ変換器
Vijjapu RC Implementation of an Audio Frequency Band Butterworth MASH Delta-sigma Analog to Digital Data Converter
KR980006961A (ko) 16-비트 오디오 아날로그-디지탈 변환기용 4차 σδ변조기

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980113833.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09738590

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010510020

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2009738590

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE