TWI452847B - 類比至數位轉換器 - Google Patents

類比至數位轉換器 Download PDF

Info

Publication number
TWI452847B
TWI452847B TW101102609A TW101102609A TWI452847B TW I452847 B TWI452847 B TW I452847B TW 101102609 A TW101102609 A TW 101102609A TW 101102609 A TW101102609 A TW 101102609A TW I452847 B TWI452847 B TW I452847B
Authority
TW
Taiwan
Prior art keywords
input
signal
resistor
integration stage
amplifier
Prior art date
Application number
TW101102609A
Other languages
English (en)
Other versions
TW201246805A (en
Inventor
Jr Michael A Ashburn
Jeffrey Carl Gealow
Original Assignee
Mediatek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Singapore Pte Ltd filed Critical Mediatek Singapore Pte Ltd
Publication of TW201246805A publication Critical patent/TW201246805A/zh
Application granted granted Critical
Publication of TWI452847B publication Critical patent/TWI452847B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Description

類比至數位轉換器
本發明涉及電子技術，尤指類比至數位轉換器。
連續時間類比-數位轉換器(Continuous-time analog-to-digital converter，下稱CT ADC)不同於採樣不是在前端電路中進行的離散時間類比-數位轉換器(discrete-time counterparts DT ADC)。相反地，就CT ADC來說，於採樣(或存儲)輸入波形之前採用某些濾波或類比處理方式，以作為最終數位化的一部分。相比於使用離散時間轉換器，連續時間的方式具有幾個優勢，例如，使用CT ADC的兩個好處是：降低對耦合噪音的靈敏度，以及具有實現功耗降低的前景。對於CT ADC，另一個好處是無需抗混疊濾波器(anti-aliasing filter)。在這些優勢之外，該連續時間轉換器具有對抖動(jitter)形式的時鐘不確定性具有較高靈敏度的缺點。因此，該連續時間實現例需要提升對於時鐘電路的效能要求。
隨著便攜式電子產品領域的持續顯著增長，低功耗即便不是許多消費性電子產品用來延遲電池壽命的主導因素，也是一個主要考量，並以此增加使用時間(例如，通話或播放時間)。此外，由於高容量消費市場持續推動提高在單晶片上的集成水準，各個不同模組之間的噪音耦合潛在性逐步地提高了對於在臨界(critical)混合訊號電路中需要更好的抗噪音能力的需求。這些市場驅動力都加速了CT ADC的普及。
通常情況下，在一實施例中，一種類比至數位轉換器包含一第一積分級，用於對一差值進行積分，該差值為一來自一差分類比輸入訊號的第一差分訊號與一來自一量化輸出訊號的第二差分訊號之間的差值。該第一積分級具有一差分運算放大器、一第一輸入電阻、一第二輸入電阻、一第三輸入電阻、一第四輸入電阻、以及一第一積分電容對。該差分類比輸入訊號由該轉換器的第一輸入節點和第二輸入節點接收。該第一和第三輸入電阻串聯在該運算放大器的一第一輸入端以及該第一輸入節點之間。該第二和第四輸入電阻串聯在該運算放大器的一第二輸入端以及該第二輸入節點之間。該第一輸入電阻在一第三節點與該第三輸入電阻連接，該第二輸入電阻在一第四節點與該第四輸入電阻連接。該第一積分電容對連接在該差分運算放大器的輸入端與輸出端之間。該轉換器包含一量化器，用於量化一至少部分來自該第一積分級的輸出的第三訊號，以產生該量化輸出訊號。該轉換器包含一低通濾波器，用於減少提供給該運算放大器的第一和第二輸入端的差分類比輸入訊號中的高頻成分。該低通濾波器具有一截止頻率以減少在該運算放大器的第一和第二輸入端的電壓的變化。該低通濾波器包含該第一、第二、第三、第四輸入電阻以及耦接在該第三和第四節點之間的濾波電容。
該裝置的實施例包含一個或多個下述特徵。該濾波電容為該差分輸入訊號中的高頻成分提供一低阻抗路徑。
通常情況下，在另一實施例中，一種類比至數位轉換器包含一第一積分級，用於對一差值進行積分，該差值為一來自一差分類比 輸入訊號的第一差分訊號與一來自一量化輸出訊號的第二差分訊號之間的差。該第一積分級具有一差分運算放大器、一第一輸入電阻、一第二輸入電阻、以及一第一積分電容對。該差分類比輸入訊號由該轉換器的第一輸入節點和第二輸入節點接收。該第一輸入電阻連接在該運算放大器的一第一輸入端以及該第一輸入節點之間。該第二輸入電阻連接在該運算放大器的一第二輸入端以及該第二輸入節點之間。該第一積分電容對連接在該差分運算放大器的輸入端與輸出端之間。該轉換器包含一量化器，用於量化一至少部分來自該第一積分級的輸出的第三訊號，以產生該量化輸出訊號。該轉換器包含一高通濾波器，用於移除提供給該運算放大器的第一和第二輸入端的差分類比輸入訊號中的直流成分。該高通濾波器包含該第一和第二輸入電阻、一串聯在該第一輸入電阻和該第一輸入節點之間的第一濾波電容、以及一串聯在該第二輸入電阻和該第二輸入節點之間的第二濾波電容。
該裝置的實施例包含一個或多個下述特徵。該第一和第二電容阻止該第一和第二輸入訊號中的低頻成分流入該差分放大器。
通常情況下，在又一實施例中，一種類比至數位轉換器包含一第一積分級，用於對一差值進行積分，該差值為一來自一差分類比輸入訊號的第一差分訊號與一來自一量化輸出訊號的第二差分訊號之間的差值。該第一積分級具有一差分運算放大器、一第一輸入電阻、一第二輸入電阻、一第三輸入電阻、一第四輸入電阻、以及一第一積分電容對。該差分類比輸入訊號由該轉換器的第一輸入節點和第二輸入節點接收，該第一和第三輸入電阻串聯在該運算放大器 的一第一輸入端以及該第一輸入節點之間。該第二和第四輸入電阻串聯在該運算放大器的一第二輸入端以及該第二輸入節點之間。該第一輸入電阻在一第三節點與該第三輸入電阻連接，該第二輸入電阻在一第四節點與該第四輸入電阻連接。該第一積分電容對連接在該差分運算放大器的輸入端與輸出端之間。該轉換器包含一量化器，用於量化一至少部分來自該第一積分級的輸出的第三訊號，以產生該量化輸出訊號。該轉換器包含一帶通濾波器，用於減少提供給該運算放大器的第一和第二輸入端的差分類比輸入訊號中的帶外頻率成分。該帶通濾波器具有一上(upper)截止頻率以減少在該運算放大器的第一和第二輸入端的電壓的變化。該低通濾波器包含該第一、第二、第三和第四輸入電阻、一串聯在該第三和第四節點之間的第一濾波電容、一串聯耦接在該第三輸入電阻和該第一輸入節點之間的第二濾波電容、以及一串聯耦接在該第四輸入電阻和該第二輸入節點之間的第三濾波電容。
通常情況下，在又一實施例中，一種類比至數位轉換器包含一輸入端，用於接收一類比輸入訊號；一第一積分級，用於對來自該類比輸入訊號的第一訊號與來自一量化輸出訊號的第二訊號之間的差值進行積分；一第二積分級，用於對至少部分來自該第一積分級的輸出的第三訊號進行積分；一第三積分級，用於對來自一前饋訊號的第四訊號與一至少部分來自該第二積分級的輸出的第五訊號的總和進行積分，該第三積分級包含一放大器；以及一前饋路徑，用於為該前饋訊號提供一從該輸入端到該第三積分級的訊號路徑。該前饋路徑包含一濾波器，用於減少提供到該第三積分級的前饋訊號 中的高頻成分，該濾波器具有一截止頻率，用於減少在該第三積分級的放大器的輸入端上的電壓的變化。該轉換器包含一量化器，用於量化一至少部分來自該第三積分級的輸出的第六訊號，以產生該量化輸出訊號。
該裝置的實施例包含一個或多個下述特徵。在一些實施例中，該濾波器包含一低通濾波器。該輸入端包含一具有第一輸入節點和第二輸入節點的差分輸入端，該第三積分級的放大器包含一差分放大器。該低通濾波器包含一第一電阻、一第二電阻、一第三電阻、一第四電阻以及一濾波電容。該第一和第三電阻串聯在該第一輸入節點和該差分放大器的第一輸入端之間，該第二和第四電阻串聯在該第二輸入節點和該差分放大器的第二輸入端之間。該第一電阻在一第三節點與該第三電阻耦接，該第二電阻在一第四節點與該第四電阻耦接。該濾波電容耦接在該第三和第四節點之間。
在一些實施例中，該濾波器包含一帶通濾波器，該帶通濾波器減少提供到該第三積分級的前饋訊號中的低頻成分。該帶通濾波器包含一第一電阻、一第二電阻、一第三電阻、一第四電阻、一第一濾波電容、一第二濾波電容以及一第三濾波電容。該第一和第三電阻串聯在該第一輸入節點和該差分放大器的第一輸入端之間。該第二和第四電阻串聯在該第二輸入節點和該差分放大器的第二輸入端之間。該第一電阻在一第三節點與該第三電阻耦接，該第二電阻在一第四節點與該第四電阻耦接。該第一濾波電容耦接在該第三和第四節點之間，該第二濾波電容串聯在該第三電阻和該第一輸入節點之間，該第三濾波電容串聯在該第四電阻和該第二輸入節點之間。
在一些實施例中，該濾波器包含一高通濾波器，用於減少提供給該第三積分級的前饋訊號中的低頻成分。該高通濾波器包含一第一電阻、一第二電阻、一第一濾波電容以及一第二濾波電容，該第一電容和該第一濾波電容串聯在該第一輸入節點和該差分放大器的第一輸入端之間，該第二電容和該第二濾波電容串聯在該第二輸入節點和該差分放大器的第二輸入端之間。該第三積分級中的放大器包含一跨導放大器，該跨導放大器接收一電流輸入並提供一電壓輸出。
通常情況下，在另一實施例中，一種類比至數位轉換器包含一第一積分級，用於對來自一類比輸入訊號的第一訊號與來自一量化輸出訊號的第二訊號之間的差值進行積分；一第二積分級，用於對來自該第一積分級的輸出的一第三訊號與來自一反饋訊號的一第四訊號的總和進行積分，該第二積分級包含一放大器；一第三積分級，用於對來自該第二積分級的輸出的第五訊號進行積分；以及一反饋路徑，用於為該反饋訊號提供一從該輸入端到該第三積分級的訊號路徑。該反饋路徑包含一濾波器，用於減少提供到該第二積分級的反饋訊號中的特定頻率成分，該濾波器具有一截止頻率，用於減少在該第二積分級的放大器的輸入端上的電壓的變化。該轉換器包含一量化器，用於量化一至少部分來自該第三積分級的輸出的第六訊號，以產生該量化輸出訊號。
該方法的實施例包含一個或多個下述特徵。在一些實施例中，該濾波器包含一低通濾波器。該輸入訊號包含一差分輸入訊號，該第二積分級的放大器包含一差分放大器，該第三積分級的放大器包 含一差分放大器。該低通濾波器包含一第一電阻、一第二電阻、一第三電阻、一第四電阻以及一濾波電容。該第一和第三電阻串聯在該第二積分級的放大器的一第一輸入端和該第三積分級的放大器的一第一輸出端之間。該第二和第四電阻串聯在該第二積分級的放大器的一第二輸入端和該第三積分級的放大器的一第二輸出端之間。該第一電阻在一第三節點與該第三電阻耦接，該第二電阻在一第四節點與該第四電阻耦接。該濾波電容耦接在該第一和第二節點之間。該濾波器包含一帶通濾波器，該帶通濾波器用於減少提供到該第二積分級的反饋訊號中的低頻以及高頻成分。該輸入訊號包含一差分輸入訊號，該第二積分級的放大器包含一差分放大器，該第三積分級的放大器包含一差分放大器。該帶通濾波器包含一第一電阻、一第二電阻、一第三電阻、一第四電阻、一第一濾波電容、一第二濾波電容以及一第三濾波電容。該第一和第三電阻串聯在該第二積分級的放大器的一第一輸入端和該第三積分級的放大器的一第一輸出端之間。該第二和第四電阻串聯在該第二積分級的放大器的一第二輸入端和該第三積分級的放大器的一第二輸出端之間。該第一電阻在一第三節點與該第三電阻耦接，該第二電阻在一第四節點與該第四電阻耦接。該第一濾波電容耦接在該第一和第二節點之間，該第二濾波電容串聯在該第三電阻和該第二積分級的差分放大器的一第一輸入端之間，該第三濾波電容串聯在該第四電阻和該第二積分級的差分放大器的一第二輸入端之間。
在一些實施例中，該濾波器包含一高通濾波器。該輸入訊號包含一差分輸入訊號，該第二積分級的放大器包含一差分放大器，該 第三積分級的放大器包含一差分放大器。該高通濾波器包含一第一電阻、一第二電阻、一第一濾波電容以及一第二濾波電容。該第一電阻和該第一濾波電容串聯在該第三積分級的差分放大器的一第一輸出端和該第二積分級的差分放大器的一第一輸入端之間。該第二電阻和該第二濾波電容串聯在該第三積分級的差分放大器的一第二輸出端和該第二積分級的差分放大器的一第二輸入端之間。
通常情況下，在另一實施例中，一種類比至數位轉換器包含一第一積分級，用於對一差值進行積分，該差值為來自一差分類比輸入訊號的一第一差分訊號與來自一量化輸出訊號的一第二差分訊號之間的差值，該第一積分級包含一放大器；一量化器，用於量化一至少部分來自該第一積分級的輸出的第三訊號，以產生該量化輸出訊號；以及一電阻式數位至類比轉換器，用於將該量化輸出訊號轉換為該第二訊號。該電阻式數位至類比轉換器包含開關以及電阻。至少一個電容與該電阻結合組成一低通濾波器，以減少第二訊號中的高頻成分。該低通濾波器具有一截止頻率，用於減少在該第一積分級的放大器的輸入端上的電壓的變化。
請參照圖1，在某些實施例中，一三階連續時間Σ-△類比至數位轉換器(ADC)100包含三個積分級102、104和106，一量化器108，一外反饋數位至類比轉換器(DAC)110(例如：DAC2)，以及一內反饋DAC 112(例如：DAC1)。該第一積分級102包含一電壓放大器(A1)118，複數個輸入電阻114a、114b、116a、116b， 以及複數個積分電容(C1)120a、120b。該第一積分級102透過一低通濾波器126接收一差分輸入訊號(U(t))134，該低通濾波器126由該輸入電阻114a、114b、116a、116b和一個濾波電容122形成。該低通濾波器126用於減少輸入電流中的高頻成分，該輸入電流來自輸入訊號U(t)並提供到電壓放大器118的輸入端124a和124b。該低通濾波器126具有一選定的截止頻率，用以減少經過電阻114b和116b的電流變化量。移除輸入訊號U(t)的高頻成分會導致必須由ADC 100中的一些放大級處理的訊號頻率降低。
本實施例中，在輸入節點128a和128b處接收到該差分輸入訊號U(t)134。該輸入電阻114a和114b串聯在該輸入節點128a和該電壓放大器118的輸入端124a之間。該輸入電阻116a和116b串聯在該輸入節點128b和該電壓放大器118的輸入端124b之間。該輸入電阻114a在節點130a耦接到該輸入電阻114b，該輸入電阻116a在節點130b耦接到該輸入電阻116b。該濾波電容122耦接在節點130a和130b之間。
該電壓放大器118，該積分電容120a、120b，以及該輸入電阻114a、114b、116a、116b形成一有源RC積分器。該外反饋DAC110將數位輸出V(n)132(由量化器108生成)轉換成一差分類比電流反饋訊號136，用於提供到該電壓放大器118的輸入端124a、124b。從該類比輸入訊號U(t)134中減去該類比電流反饋訊號136的結果由該第一積分級102進行積分。
該第一積分級102的輸出被提供到該第二積分級104，該第二積分級104包含一跨導(Gm)級138，一電流緩衝器140，一積分 電容142a、142b。該第二積分級104的輸出提供給第三積分級106。
該第三積分級106包含一跨導級(G32)144，一電流緩衝器(IAMP2)152和積分電容(C3)154a、154b。該內反饋DAC112係用於將數位輸出V(n)132轉換成一類比電流反饋訊號146的電流式DAC，該類比電流反饋訊號146用於提供給該第三積分級106的輸出端148a、148b。提供給該電流緩衝器152的類比電流反饋訊號146和一輸入訊號150均由該積分電容154a、154b進行積分。
該類比至數位轉換器100包含幾個前饋和反饋路徑。例如，ADC100包含從輸入節點128a、128b到電流緩衝器152的輸入端168a、168b的前饋路徑156。該前饋路徑156包含一個帶通濾波器158，該帶通濾波器158在輸入訊號U(t)134中過濾出低頻成分(如直流成分)，以避免影響第三積分級106的共模電壓。該帶通濾波器158包含電阻160a、160b、162a、162b和電容164、166a、166b。該電阻160a和160b串聯在輸入節點128a和電流緩衝器152的輸入端168a之間。該電阻162a和162b串聯在輸入節點128b和電流緩衝器152的輸入端168b之間。電阻160a在節點170a耦接到電阻160b，而電阻162a在節點170b耦接到電阻162b。濾波電容164耦接在節點170a和170b之間。電容166a串聯在輸入節點128a和電阻160a之間，電容166b串聯在輸入節點128b和電阻162a之間。
該串聯電容166a和166b阻隔直流成分並限制在前饋路徑156的低頻率訊號。在電阻之間的濾波電容164限制在前饋路徑156中的高頻訊號。該電容166a和166b與電阻相結合形成一高通特性，並且所增加的橫跨在電阻之間的濾波電容164構成一低通特性。最 終的結果是一帶通濾波器將該前饋路徑156中的低頻和高頻訊號衰減。
在外部的前饋路徑156中使用帶通濾波器158的價值是降低對電流緩衝器106中的第三積分級152的性能要求。該高通行為(來自串聯電容166a、166b)將ADC100的輸入端128a、128b的共模電壓與第三積分級106的電流緩衝器152的輸入端168a、168b的共模電壓隔離。因此，沒有直流電流會從輸入端128a、128b流到電流緩衝器152，從而簡化了電流緩衝器152的設計。該帶通濾波器158的低通行為限制了電流緩衝器152接收的最大輸入頻率範圍。由於具有更低的輸入頻率範圍，可以減少對電流緩衝器152的速度要求，從而降低功耗。
例如，圖1的電流緩衝器152可以使用圖11的電流緩衝器266實現。使用轉換器100中的帶通濾波器158，可降低對電流緩衝器266中的放大器A1的帶寬要求。
一前饋路徑172包含一跨導級174(G31)，該跨導級174將第一積分級102的輸出轉換為電流訊號，以提供給第三積分級106的電流緩衝器152的輸入端。一反饋路徑176具有一跨導級178(G23)，該跨導級178將第三積分級106的輸出訊號轉換成電流訊號，以提供給第二積分級104的電流緩衝器140的輸入端。
過採樣連續時間ADC100可以，例如，與一數位訊號處理器串聯，或者是一混合訊號處理鏈的一部分。該ADC 100可以是包含類比和數位電路的一系統芯片的一部分。該ADC 100可以包含在任何使用類比至數位轉換器的電子設備中，例如音頻編碼器或視頻編碼 器。該ADC100對移動設備是非常有幫助的，例如手機、筆記本電腦和平板電腦。
請參照圖2，圖表180顯示各種類比至數位轉換器配置的訊號傳遞函數。曲線182代表具有單一前饋路徑的一類比至數位轉換器的訊號傳遞函數(STF)。曲線184代表具有包含一帶通濾波器(類似圖1的配置)的單一前饋路徑的一類比至數位轉換器的訊號傳遞函數(STF)。曲線186代表具有雙饋路徑的類比至數位轉換器的訊號傳遞函數，其中在前饋路徑中不使用帶通濾波器。曲線184和182的比較結果表明，與單反饋轉換器相比，帶通濾波器的插入會導致訊號傳遞函數的峰值被顯著推至更高的頻率。例如，在0到8MHz的頻率範圍內，曲線184低於曲線182，這表明，與在前饋路徑中不採用帶通濾波器的ADC相比，在前饋路徑中採用一帶通濾波器的ADC的STF峰值發生在更高的頻率。曲線184和186的比較結果表明，相對於基本的雙饋實施例，插入帶通濾波器會導致峰值略有增加。
在ADC100的低通濾波器126中，濾波電容122設置在電阻之間，以減少輸入訊號U(t)134中的高頻率訊號成分。其好處是，因為輸入電流的高頻成分減少，在加總節點(輸入端124a、124b)處的移動也減少。因此，可以放寬對電壓放大器118的性能要求，從而節省電力。低通濾波器126的截止頻率不能太低，因為這可能影響轉換器100的封閉環路的穩定性。添加濾波器126可能會稍微改變轉換器100的噪音整形特性，然，透過適當設置截止頻率，這對基帶性能基本沒有影響。
該外反饋DAC2 110包含電阻式DAC 190和複數個濾波電容。該電阻式DAC190中的濾波電容和電阻形成一低通濾波器，該低通濾波器具有類似於低通濾波器126的效果。該無源濾波器用來為電阻式DAC 190添加一低通特性。該低通濾波器可減少必須由該第一級放大器(電壓放大器118)處理的高頻成分，從而降低了對第一積分級102的性能要求，使得功耗減少。
圖17A係該外反饋DAC2 110的實施例示意圖。該外反饋DAC2 110包含一DAC 342和一低通濾波器332，該低通濾波器332具有類似於低通濾波器126的配置。一個由輸入到DAC 342的數位輸入(即上述的數位輸出132)所定義的控制電壓330被用於(developed across)整個串聯電阻網路，該電阻網路反饋到該第一積分級102的加總節點處。該加總節點是指用於構成該有源RC積分級(即該第一積分級102)的電壓放大器118的輸入端124a、124b。該低通濾波器332透過設置一橫跨(across)該差分訊號路徑的濾波電容340在串聯電阻相連的點而構成。本實施例中，低通濾波器332包含電阻334a、334b，電阻336a、336b，以及濾波電容340。該電阻334a、334b在節點338a處串聯，電阻336a、336b在節點338b處串聯，濾波電容340連接在節點338a和338b之間。該濾波電容340減少了來自DAC 342的輸出電流的高頻成分，從而減少了第一積分級102的高頻輸入電流，由此可降低對放大器118的性能要求，並實現能量節省。
圖17b顯示了實現電阻式DAC 350的一個實施例。在本實施例中，只使用兩個輸出位準。兩個開關352a和352b用來選擇DAC350的輸出。在一種情況下，上層(upper)電阻354a連接到Vpos，該下層 電阻354b連接到Vneg。如果將上層電阻路徑定義為正值(positive)，則會產生一個跨越Vpos-Vneg的電阻的電壓。當開關被設置在其他的可能配置中時，Vneg應用到上層電阻354a，Vpos應用到下層電阻354b。然後，所得到的輸入電壓係為Vneg-Vpos，即其他配置的負值(negative)。這是2-態DAC的例子，但該方法適用於任何數量的DAC位準以及適用於不同的DAC實現方式，以用於開發橫跨DAC電阻的數位控制電壓。
圖1的類比至數位轉換器100可包含各種變形。例如，請參照圖3，一三階連續時間Σ-△(sigma-delta)類比至數位轉換器(ADC)200與ADC 100類似，但該低通濾波器126被一高通濾波器202取代。ADC 200包含第一積分級102，該第一積分級102包含一電壓放大器118，輸入電阻204a、204b，以及積分電容120a、120b。該高通濾波器202由輸入電阻204a、204b和電容206a、206b形成。該輸入電阻204a和電容206a串聯在輸入節點128a和該電壓放大器118的輸入端124a之間。該輸入電阻204b和電容206b串聯在輸入節點128b和該電壓放大器118的輸入端124b之間。
該高通濾波器202將ADC200的輸入端128a、128b的共模電壓與第一積分級102中的電流緩衝器(電壓放大器118)的輸入端124a、124b的共模電壓隔離。
參照圖4，一三階連續時間Σ-△(sigma-delta)類比至數位轉換器(ADC)210與ADC100類似，不同的是低通濾波器126被一帶通濾波器212所取代。ADC 210包含第一積分級102，該第一積分級102包含電壓放大器118，輸入電阻114a、114b、116a、116b以及 積分電容120a、120b。該帶通濾波器212由輸入電阻114a、114b、116a、116b以及積分電容120a、120b組成。該輸入電阻114a和114b串聯在輸入節點128a和該電壓放大器118的輸入端124a之間。該輸入電阻116a和116b串聯在輸入節點128b和該電壓放大器118的輸入端124b之間。該輸入電阻114a透過節點130a耦接到該輸入電阻114b，該輸入電阻116a透過節點130b耦接到輸入電阻116b。濾波電容122耦接在節點130a和130b之間。電容214a串聯在輸入節點128a和電阻114a之間，電容214b串聯在輸入節點128b和電阻116a之間。
該帶通濾波器212將ADC210的輸入端128a、128b的共模電壓與第一積分級102中的電壓放大器118的輸入端124a、124b的共模電壓隔離。該帶通濾波器212對將要發送到電壓放大器118的輸入端124a、124b的輸入訊號U(t)134中的低頻和高頻訊號成分進行衰減。
使用該帶通濾波器212具有減少對第一積分級102中的電壓放大器118的性能要求的優勢。該高通行為(來自串聯電容214a、214b)將ADC210的輸入端128a、128b的共模電壓與第一積分級102的電壓放大器118的輸入端124a、124b的共模電壓相隔離。因此，從輸入端128a、128b到電壓放大器118沒有直流電流入，從而簡化了電壓放大器118的設計。該帶通濾波器212限制電壓放大器118接收的最大輸入頻率範圍。由於具有較低的輸入頻率範圍，電壓放大器118的速度要求可以被降低，從而降低功耗。
請參照圖5，一三階連續時間Σ-△(sigma-delta)類比至數位轉換 器220與ADC100相似，不同的是該帶通濾波器158被一個低通濾波器222取代。對於其他組件，該ADC 220包含一第三積分級106，該第三積分級106包含跨導(Gm)級(G32)144，電流緩衝器(IAMP2)152和積分電容(C3)154a、154b。該低通濾波器222包含電阻160a、160b、162a、162b和一濾波電容164。電阻160a和160b串聯在輸入節點128a和電流緩衝器152的輸入端168a之間。電阻162a和162b串聯在輸入節點128b和電流緩衝器152的輸入端168b之間。電阻160a透過節點170a耦接到電阻160b，電阻162a透過節點170b耦接到電阻162b。濾波電容164耦接在節點170a和170b之間。
低通濾波器222可降低提供到電流緩衝器152的輸入端168a和168b的輸入訊號U(t)的高頻成分。該低通濾波器222具有一截止頻率以減少在電流緩衝器152的輸入端168a、168b的電壓的變化。由於移除了輸入訊號U(t)的高頻成分，可降低必須由第三積分級106處理的訊號頻率。
參照圖6，一三階連續時間Σ-△(sigma-delta)類比至數位轉換器230與ADC100相似，不同的是該帶通濾波器158是由高通濾波器232所取代。對於其他組件，該ADC 230包含第三積分級106，該第三積分級106包含一跨導(Gm)級(G32)144，一電流緩衝器(IAMP2)152，和積分電容(C3)154a、154b。該高通濾波器232包含電阻160a、162a和電容166a、166b。電阻160a和電容166a串聯在輸入節點128a和電流緩衝器152的輸入端168a之間。電阻162a和電容166b串聯在輸入節點128b和電流緩衝器152的輸入端168b之間。
該高通濾波器232過濾輸入訊號U(t)134中的低頻成分(如直流成分)，以避免影響第三積分級106上的共模電壓。在外前饋路徑156中使用高通濾波器232的好處是減少對第三積分級106中的電流緩衝器152的性能要求。該高通行為(來自串聯電容166a、166b)將ADC100的輸入端128a、128b的共模電壓與第三積分級106中的電流緩衝器152的輸入端168a、168b上的共模電壓相隔離。因此，從輸入端128a、128b到電流緩衝器152沒有直流電流流過，從而簡化了電流緩衝器152的設計。
圖1和圖3-6顯示了複數個三階連續時間Σ-△(sigma-delta)類比至數位轉換器的實施例。其他類型的連續時間Σ-△(sigma-delta)類比至數位轉換器也可以使用如圖1和圖3-6所示的低通、高通、或帶通濾波器。
例如，一個二階連續時間Σ-△(sigma-delta)類比至數位轉換器可以使用圖1的低通濾波器122、圖3的高通濾波器202、或圖4的帶通濾波器212。該低通濾波器122、高通濾波器202、帶通濾波器212中的每一個包含第一積分級102的電壓放大器的輸入電阻。該二階連續時間Σ-△(sigma-delta)類比至數位轉換器可以具有從ADC(其接收輸入訊號U(t))的輸入到第二積分級的電流緩衝器的輸入的前饋路徑。該前饋路徑可以包含圖1的帶通濾波器158、圖5的低通濾波器222、或圖6的高通濾波器232。
例如，一個四階連續時間Σ-△(sigma-delta)類比至數位轉換器可以使用圖1的低通濾波器122、圖3的高通濾波器202、或圖4的帶通濾波器212。該低通濾波器122、高通濾波器202、帶通濾波 器212中的每一個包含第一積分級102的電壓放大器的輸入電阻。該四階連續時間Σ-△(sigma-delta)類比至數位轉換器可以具有從ADC(其接收輸入訊號U(t))的輸入到第四積分級的電流緩衝器的輸入的前饋路徑。該前饋路徑可以包含圖1的帶通濾波器158、圖5的低通濾波器222、或圖6的高通濾波器232。
在一般情況下，一個N階連續時間Σ-△(sigma-delta)類比至數位轉換器可以使用圖1的低通濾波器122、圖3的高通濾波器202、或圖4的帶通濾波器212。該低通濾波器122、高通濾波器202、帶通濾波器212中的每一個包含第一積分級102的電壓放大器的輸入電阻。該N階連續時間Σ-△(sigma-delta)類比至數位轉換器可以具有從ADC(其接收輸入訊號U(t))的輸入到第N積分級的電流緩衝器的輸入的前饋路徑。該前饋路徑可以包含圖1的帶通濾波器158、圖5的低通濾波器222、或圖6的高通濾波器232。
上面描述的技術也可以在混合型Σ-△(sigma-delta)類比至數位轉換器中使用。Σ-△(sigma-delta)轉換器根據其具體實施方式可以分成不同的類別：離散時間或連續時間。如果在轉換器的前端採用採樣技術，該結構則被稱為離散時間。在離散時間的實施例中，類比資料會在固定(離散)的時間間隔內處理。在每個時鐘週期(或半時鐘週期)，該類比組件在規定的誤差範圍內得以完全穩定。這反過來又要求在轉換器內設置臨界(critical)類比成分的帶寬(速度)規範。
如果轉換器的輸入不被採樣，而是透過一個或複數個類比級來連續處理，則被視為一連續時間轉換器。在本實施例中，不要求轉 換器在每個時鐘週期(或半時鐘週期)內都完全穩定下來，如此，對本實施例中的類比模組的速度要求相對於離散時間轉換器可以被放寬，從而提供了節省電能的可能。連續時間架構相對離散時間轉換器的其他一些好處包含增強對耦合噪音的抗擾度和免除在轉換器的前端設置一個抗混疊濾波器的需要。這些好處再加上不斷增長的便攜式消費產品(其中功耗是關鍵)的需求，使得連續時間轉換器在目前非常普及。
一些Σ-△(sigma-delta)轉換器會同時採用連續時間和離散時間級。一些Σ-△(sigma-delta)轉換器在同一級中使用採樣和連續時間的方法，例如使用一連續時間輸入路徑和一開關電容(離散時間)反饋DAC。通常情況下，如果輸入路徑是連續的，則轉換器被稱為連續時間。然，有時候如果使用離散時間反饋和/或後一級(later stage)是離散時間，則轉換器可簡稱為“混合型”。使用一個或複數個無源濾波器以阻隔輸入訊號的低頻和/或高頻成分的技術也可以應用於這種混合的Σ-△(sigma-delta)類比至數位轉換器。只要在轉換器內使用至少一個連續時間電路，就可以應用上面描述的技術。
為了便於比較，下面介紹不使用無源濾波器來阻隔輸入訊號的低頻和/或高頻成分的Σ-△(sigma-delta)類比至數位轉換器的實施例。
Σ-△(sigma-delta)轉換器可使用較低精度(resolution)的類比組件來實現高信噪比(signal-to-noise ratios，下稱SNR)，其中，該類比組件可以工作在比興趣訊號頻帶(signal band of interest)更高的速度。這是用帶寬換取精度來實現的。具體來說，這項技術被稱為過 採樣。舉例來說，一個帶寬為2MHz的13位(具有約78分貝的信噪比)ADC可以使用3位量化器(子ADC)和3位DAC來實現，該量化器以及DAC均工作在250MHz。在許多應用(如通訊、音頻和工業電路)中，這種折衷是有利的。
圖7顯示了一個連續時間Σ-△(sigma-delta)類比至數位轉換器240的實施例方塊圖。從調整過大小(scaled)的輸入(類比輸入)中減去該數位至類比轉換器(DAC)的回饋輸出，然後對其結果進行積分(積分器X1)，並傳遞到第二級作進一步處理。複數個積分級、前饋和反饋路徑用來形成一個需要的傳遞函數，以用於該輸入和源自該量化器和DAC的有限精度的量化噪音。該積分器、前饋、反饋以及縮放的各種組合用於各種設計要求。因此，不同的轉換器可能有多於或少於圖中所示的級和/或連接。
圖8顯示圖7的連續時間轉換器的線性模型。其中，用於數位化類比訊號的該量化器改為由一個單位增益級和一個量化誤差輸入替代。注入的量化誤差模型化該有限精度在該量化器和DAC中的影響。該轉換器輸出的量化噪音的傳遞函數可以實現這個線性模型。透過適當的設計，量化噪音可以被“整形”，使得其頻率成分大多放在興趣頻率範圍之外。圖9顯示了一個轉換器的輸出頻譜的例子。其中，基帶位於低頻率(即，從直流到任何需要的帶寬)。因此，該量化噪音與高通特點一起被整形，從而可以很容易地透過使用低通濾波器的後部工藝(post-processing)來去除該量化噪音。當興趣頻率範圍沒有完全擴展到直流時，也可以使用Σ-△(sigma-delta)轉換器來實現帶通應用。
連續時間轉換器的積分級可以有許多不同的具有不同折衷方法的實現方式。圖10A到10C顯示了複數個積分級的實施例。圖10A顯示了一RC積分器250。其中，一個運算放大器252上設置有積分電容(Cint)254a、254b和輸入電阻(RIN)256a、256b。橫跨輸入電阻256a、256b的電壓降設置(set)該輸入電流，該輸入電流對輸入電阻254a、254b充電。透過選擇組件RIN和Cint的數量來提供適當的增益，且設置該放大器來獲得專為滿足系統的性能要求而指定的速度和增益。
圖10B顯示積分級260使用輸入電阻262a、262b和跨導放大器(TIA)264。該跨導放大器264獲得一電流輸入並產生電壓輸出。在這種情況下，電流緩衝器(或電流放大器)266提供由VIN和RIN設定的低輸入阻抗到該輸入電流，並輸出具有較高輸出阻抗的相同電流。對於電容Cint，由負載設定的阻抗可決定在輸出端產生的電壓。該電流放大器266也可用於轉移輸入和輸出之間的共模電壓，以及延長放大器的輸出電壓範圍。
圖11顯示了電流緩衝器266的一個實施例。電流源I1為該級(電流緩衝器266)提供偏置。輸入電流IIN+和IIN-分別反饋到晶體管M2和M1的源極。放大器A1設置在具有晶體管M2和M1的有源級聯(active cascade)配置中，以減少從源極看到的阻抗以及增加在該兩個設備(晶體管M2和M1)的漏極看到的阻抗。這種好處可在放大器(A1)的帶寬內看到。晶體管M5和M6為放大器的下級部份(lower part)提供偏置電流。晶體管M3和M4與放大器A2一起使用，以執行另一個有源級聯，從而提高從輸出端看入灌電流源(sink current source)的輸出阻抗。晶體管M7和M8提供共模電壓反饋以穩定輸出電壓。
圖10C顯示了積分級270的一個實施例。跨導(標為Gm)放大器272將輸入電壓轉換成電流，該電流被輸入到電流緩衝器(或電流放大器)274，以生成該級所需的傳遞函數。該Gm-級272將其電壓輸入轉換成一個具有名義上(nominally)線性增益的電流輸出，並提供一個相對較高的輸入和輸出阻抗。
圖12顯示了Gm-級272的一個實施例。該Gm-級272包含一被偏置為增益級的晶體管M2，該增益級(M2)驅動晶體管M3的柵極。該晶體管M3的漏電流連接回到晶體管M2的源極。其結果是晶體管M2的柵極-源極電壓被嚴格控制，使得晶體管M2的漏電流等於電流I2。電壓VIN-的任何變化反映在晶體管M2的源極電壓(source voltage)上。使用此配置，流過電阻RDEG的電流的任何變化等於晶體管M3的漏電流的變化(為了使晶體管M2的漏電流保持不變)。該電路是對稱的，且晶體管M1和M5的運作方式與晶體管M2和M3分別相同。因為晶體管M1和M2的柵極-源極電壓透過反饋迴路幾乎保持恆定，VIN+和VIN-之間的電壓差的任何變化可透過橫跨電阻RDEG的相應電壓的變化來反映，從而可成比例地改變電流。橫跨電阻RDEG的電流變化是由晶體管M3和M5上的漏極電流的相等變化來反映的。該差分輸出電流由鏡像晶體管M6和M4產生。
三個積分級250(圖10A)、260(圖10B)、270(圖10C)中的每一者都具有一定的優點和缺點。決定一個特定的積分器的最佳 解決方案是一個有關於該級在轉換器內部哪裡使用以及當時的具體要求的函數。例如，圖10A的RC積分器通常用於轉換器的第一級。相比於積分級260和270，積分級250具有低噪音、低偏移、以及通常較低的失真。透過使用更多的電阻(無有源級)，能夠很容易地添加額外的輸入到該積分器。積分級250的缺點包含增加的功耗、係數誤差、以及一個可減少有效輸出幅度的右半平面(right-half-plane，RHP)零點。在加總節點處的移動(放大器的輸入端)應限制到一個特定的水平，以達到獲得ADC的特定性能的目標。
圖10B顯示的積分級260也有透過使用更多的電阻(無有源級)而容易增加額外的輸入到該積分器的好處。積分級260通常對於一個給定的功率預算具有一高帶寬，且其不會受到來自積分級250的RHP零點的不良影響。積分級260的缺點包含大的偏移以及具有由於在其輸入端的動作而導致大失真的可能。
圖10C的積分級270具有對其輸入端的移動不敏感的優勢。電流緩衝區274的輸入電流由Gm-級272控制，使得該級的增益不隨輸入電壓變化的結果而變化(也不導致失真)。這種實施方式的缺點是減少了輸入幅度和增加功耗，該幅度和功耗均由於使用該Gm-級272產生。此外，如果該Gm-級272實施閉環，則其可以限制整個積分級270的帶寬(速度)。如果積分級270需要複數個輸入，則需要額外的Gm-級，以保持這種實現方式的優勢。
參照圖13，連續時間Σ-△(sigma-delta)轉換器280的一實施例包含圖10A到10C所示的一些積分級。一RC積分器282用在輸入 端，以獲得低噪音和低失真的特點。該積分器282包含一放大器290、複數個輸入電阻292、和複數個積分電容294。第二和第三積分級284和286透過Gm-級、TIA、電阻分支的各種組合來實現。本實施例中，沒有反饋訊號進入第一積分級282的輸出。相反，整個第二積分級(G31)使用前饋，以向轉換器提供必要的動力。這樣的好處是消除或減少了在第一級放大器的輸入端處觀察到的訊號成分，從而降低了失真。從輸入到第三級積分器286的前饋透過R30電阻對實現。這樣做是為了調整從轉換器的輸入到輸出的訊號傳遞函數(STF)。沒有這種前饋路徑，則有可能在相對較低的頻率上出現峰值(正向增益大於1個單位)。
參照圖14，圖表300顯示一個使用單一前饋路徑的轉換器和一個採用雙前饋路徑的轉換器的訊號傳遞函數的比較結果。曲線302代表使用單一前饋路徑的轉換器的訊號傳遞函數，曲線304代表採用雙前饋路徑的轉換器的訊號傳遞函數。透過添加從輸入開始的第二前饋路徑，可增加STF峰值開始處的頻率。該添加的前饋路徑在更寬的頻率範圍保持一個相對平坦的STF，從而為一個更寬的頻率範圍提供一個更理想的增益特性。
為了滿足轉換器的特定性能指標，每個積分級的類比電路上需實施一定的規範。這些規範決定整體轉換器的速度和功率預算。例如，圖13的轉換器280的該第一積分級282包含電阻RIN、積分電容對C1以及放大器A1。該第一積分級282還接收來自反饋DAC 288(標記為DAC2)的輸入。第一積分級282中的一個非理想性是在放大器290的輸入電壓中的移動(movement)。
在放大器290的輸入電壓中的移動的影響如圖15所示，其中，為方便起見，以單端實施方式說明。在理想情況下，積分電容C1的充電電流由小於來自DAC的反饋電流的輸入電流(VIN/RIN)來設置。為了產生這種情況，電壓VSUM(在加總節點312處，或在放大器的輸入端)需要為0V或為其他一些固定的共模電壓。然，由於有限增益和放大器的速度，在加總節點312處的電壓(VSUM)可能會對應於進入該級的充電電流而移動。這可能在幾個方面對轉換器的性能產生負面影響。
例如，經過電阻RIN的輸入電流是一個關於VIN和VSUM的函數。這可調整積分器的增益，該積分器改變該轉換器的動力(dynamics)。因為該放大器在其輸入電壓發生移動時不會具有完美的線性特性，使得在加總節點312處的移動也可能導致失真。
在加總節點312處的移動可能會出現在該級的輸出端，從而降低了放大器的可用輸出幅度。因為輸出電壓VOUT是電容電壓VC1與放大器的輸入電壓VSUM的總和，後者的變化可能會佔用放大器的有限輸出範圍的一部分，從而給訊號留下更少的可用幅度。由於加總節點312處的移動被添加到輸出訊號，這可能會在該級的傳遞函數中產生意想不到的(和不想要的)右半平面零點(RHPZ)。
該加總節點312處的移動需要由DAC的輸出範圍來支持。將DAC的輸出電壓進行偏移可能會導致反饋訊號失真。此外，可能需要該DAC運行在一個較低的輸出電壓，這可能會消耗寶貴的電壓餘量，不然的話，就可能會用在DAC中以降低噪音和/或改善開關特性。
以下介紹對輸入該級的充電電流的特點產生影響的因素。該反饋DAC的輸出包含來自整形過的量化噪音的帶外頻率成分。這顯示在圖9中。來自DAC的高頻成分可以是加總節點312處的移動的主要來源。第二個主要來源是在轉換器的輸入端VIN處看到的較高頻率成分。在相對較低的輸入訊號頻率處，該反饋DAC取消大部分透過RIN的電流，因此將有很少的充電電流進入積分電容C1。結果，在這個頻率範圍內幾乎沒有移動產生在加總節點312處。然，隨著輸入頻率的增加，透過DAC返回的反饋路徑最終將因為太慢而無法響應該輸入訊號。由此，充電電流將增加且VSUM會相應移動。
在一些應用中，有效的帶外訊號成分(基頻以上)可能不會出現。這種應用的例子包含一個音頻轉換器或任何其他系統，其中的訊號帶寬可能會在到達轉換器之前被限制。然，並非總是如此。在連續時間轉換器用於接收鏈的基帶的情況下，很可能會有表示相鄰信道或完全處於帶外的無關訊號的比較大的高頻訊號。雖然濾波器可以設置在連續時間轉換器之前，增益設置可以是當帶外訊號到達轉換器時仍然有效的設置。
圖16顯示了一類比至數位轉換器的輸入訊號的頻譜圖。該輸入訊號包含基帶訊號320和帶外訊號322，該帶外訊號322出現在相對於基帶有大頻率偏移的地方。如圖15所示，在轉換器的輸入端看到的該較高的頻率訊號322可以是加總節點312(放大器輸入)處的增加的移動的源頭。
回到圖13，其為非理想性在透過R30電阻對實施的外部前饋路 徑對轉換器的性能產生影響的另一個實施方式。該前饋路徑用於將STF在轉換器的基帶頻率範圍內保持平坦。本實施例中，使用電阻式前饋路徑，以相比於使用有源Gm-級更節省功耗和芯片面積。然，這種方法也有一些折衷。首先，在IAMP2輸入端的電壓(第三積分級中的電流緩衝器)可能會隨著輸入電流變化而左右移動。這與第一放大器的輸入具有同樣的問題。如果該電流緩衝器的實現方式如圖11所示，在輸入端看到的阻抗可能上升為形成有源級聯的放大器的帶寬以上的頻率，使較高(帶外)頻率的影響更糟糕。在第三級前端的增益能夠降低這種非理想性對轉換器性能的影響。然，這一機制仍然對電流緩衝器有要求，以在滿足轉換器設定的要求的同時處理該輸入電流。
電阻式前饋路徑對第一和第三級的輸入之間的共模電壓的差是敏感的。在這樣的配置中，該輸入共模電壓可能會與第三級的電壓不同。該偏置電壓可能與該輸入共模電壓和該第三級的電壓不同。該偏置電壓也可能因在ADC前端的信道條件發生變化而變化。在理想情況下，該第三級放大器擁有完美的共模抑制且不會受到共模差分的影響。然，在實際執行中，該共模差分可能對性能有負面影響。首先，在電阻(R30)和放大器內的不匹配可能會導致一些共模差分訊號變形被當成差分訊號進行處理。這可能會導致噪音增加和/或產生例如在第三級的輸出看到的失真。其次，在輸入共模電流位準上的變化可能會轉移(shift)第三級放大器的輸出共模電壓。這可能會導致在該級的輸出上的可用差分電壓幅度降低。
上述非理想性的影響可以透過小心指定每個子塊的性能要求然 後再對應設計而管理。在一般情況下，與加總節點上的移動有關的問題導致對放大級的速度要求提高，從而增加了轉換器的功耗。使用額外的Gm-級或其他的緩衝也可能被用來解決放大器的輸入的移動問題。然，這也有增加功率和增加芯片面積的缺點。控制不同共模的問題可以透過Gm(或緩衝)級和/或增加在積分級內的複雜性/電流來處理。
比較轉換器100(圖1)、200(圖3)、210(圖4)、220(圖5)、230(圖6)和圖13的轉換器280，使用無源濾波器(如低通濾波器126、222和帶通濾波器158、212)可減少必須由積分級處理的輸入訊號U(t)中的高頻成分的數量。使用無源濾波器(例如，帶通濾波器158、212和高通濾波器202、232)可減少放大器或積分級的緩衝器的輸入端上的共模電壓的變化。因此，轉換器需要的功率降低，和/或轉換器所需的芯片面積減少。
上面已經描述了複數個實施例。然，可以理解是，也可提出各種變形。例如，一個或複數個實施例可能被結合、刪除、修改或補充，以形成進一步的實施例。作為另一個實施例，圖中描述的邏輯流程圖不要求特定的順序或連續的順序來獲的需要的結果。此外，可從所描述的流程中提供其他步驟或刪除一些步驟，也可添加或刪除其他組件到所描述的系統中。
例如，一低通濾波器(與低通濾波器126類似)、一帶通濾波器(與帶通濾波器158類似)、或一高通濾波器(與高通濾波器202類似)可用在該反饋路徑176中。一連續時間Σ-△(sigma-delta)類比至數位轉換器可以包含多於四個的積分級。在圖1和圖3-6的每 個例子中，動態的組件匹配方塊可以與外反饋數位至類比轉換器串聯。
對應的，其他的實施例也涵蓋在下面的申請專利範圍內。
100、200、210、220、230、240‧‧‧三階連續時間Σ-△ADC
102‧‧‧第一積分級
104‧‧‧第二積分級
106‧‧‧第三積分級
108‧‧‧量化器
110‧‧‧外反饋數位至類比轉換器
112‧‧‧內反饋數位至類比轉換器
114a、114b、116a、116b、204a、204b、256a、256b、262a、262b、292‧‧‧輸入電阻
118‧‧‧電壓放大器
120a、120b、142a、142b、154a、154b、254a、254b、294、C1‧‧‧積分電容
122、164、340‧‧‧濾波電容
124a、124b、168a、168b‧‧‧輸入端
126、332、222‧‧‧低通濾波器
128a、128b‧‧‧輸入節點
130a、130b、170a、170b、338a、338b‧‧‧節點
132‧‧‧數位輸出
134‧‧‧差分輸入訊號
136‧‧‧差分類比電流反饋訊號
138、144、174、178‧‧‧跨導級
140、152、266、274‧‧‧電流緩衝器
146‧‧‧類比電流反饋訊號
148a、148b‧‧‧輸出端
150‧‧‧輸入訊號
156、172‧‧‧前饋路徑
158、212‧‧‧帶通濾波器
160a、160b、162a、162b、334a、334b、336a、336b、RIN‧‧‧電阻
166a、166b、206a、206b、214a、214b‧‧‧電容
176‧‧‧反饋路徑
190、350‧‧‧電阻式數位至類比轉換器
202、232‧‧‧高通濾波器
250‧‧‧RC積分器
252‧‧‧運算放大器
260、270‧‧‧積分級
264、272‧‧‧跨導放大器
280‧‧‧連續時間Σ-△轉換器
282‧‧‧積分器
290、A1‧‧‧放大器
312‧‧‧加總節點
320‧‧‧基帶訊號
322‧‧‧帶外訊號
330‧‧‧控制電壓
342‧‧‧數位至類比轉換器
352a、352b‧‧‧開關
354a‧‧‧上層電阻
354b‧‧‧下層電阻
I1‧‧‧電流源
IIN+和IIN-‧‧‧輸入電流
M1、M2、M3、M4、M5、M6、M7、M8‧‧‧晶體管
RDEG‧‧‧橫跨電阻
圖1係三階連續時間Σ-△(sigma-delta)ADC的實施例示意圖。
圖2係各種轉換器的訊號傳遞函數圖。
圖3-6係複數個三階連續時間Σ-△ADC的實施例示意圖。
圖7係連續時間Σ-△ADC的實施例模組圖。
圖8係圖7的連續時間Σ-△ADC的一線性模型的實施例示意圖。
圖9係圖7的連續時間Σ-△ADC的輸出頻譜圖。
圖10A-10C係積分級的實施例示意圖。
圖11係電流緩衝器的實施例示意圖。
圖12係跨導(Gm)級的實施例示意圖。
圖13係另一三階連續時間Σ-△ADC的實施例示意圖。
圖14係複數個轉換器的訊號傳遞函數圖。
圖15係顯示在積分級的加總節點處的電壓變化的影響的示意圖。
圖16係ADC的輸入訊號的實施例頻譜圖。
圖17A與圖17B係具有低通特性的電阻式DAC的實施例示意圖。
100‧‧‧三階連續時間Σ-△ADC
102‧‧‧第一積分級
104‧‧‧第二積分級
106‧‧‧第三積分級
108‧‧‧量化器
110‧‧‧外反饋DAC
112‧‧‧內反饋DAC
114a、114b、116a、116b‧‧‧輸入電阻
118‧‧‧電壓放大器
120a、120b、142a、142b、154a、154b‧‧‧積分電容
122、164‧‧‧濾波電容
124a、124b、168a、168b‧‧‧輸入端
126‧‧‧低通濾波器
128a、128b‧‧‧輸入節點
130a、130b、170a、170b‧‧‧節點
132‧‧‧數位輸出
134‧‧‧差分輸入訊號
136‧‧‧差分類比電流反饋訊號
138、144、174、178‧‧‧跨導級
140‧‧‧電流緩衝器
146‧‧‧類比電流反饋訊號
148a、148b‧‧‧輸出端
150‧‧‧輸入訊號
152‧‧‧電流緩衝器
156、172‧‧‧前饋路徑
158‧‧‧帶通濾波器
160a、160b、162a、162b‧‧‧電阻
166a、166b‧‧‧電容
176‧‧‧反饋路徑
190‧‧‧電阻式數位至類比轉換器

Claims (19)

  1. 一種類比至數位轉換器包含：一第一積分級，用於對一差值進行積分，該差值為來自一差分類比輸入訊號的一第一差分訊號與來自一量化輸出訊號的一第二差分訊號之間的差值，該第一積分級包含一差分運算放大器、一第一輸入電阻、一第二輸入電阻、一第三輸入電阻、一第四輸入電阻、以及一第一積分電容對；其中，該差分類比輸入訊號由該轉換器的第一輸入節點和第二輸入節點接收，該第一和第三輸入電阻串聯在該差分運算放大器的一第一輸入端以及該第一輸入節點之間，該第二和第四輸入電阻串聯在該差分運算放大器的一第二輸入端以及該第二輸入節點之間，該第一輸入電阻在一第三節點與該第三輸入電阻連接，該第二輸入電阻在一第四節點與該第四輸入電阻連接，該第一積分電容對連接在該差分運算放大器的輸入端與輸出端之間；一量化器，用於量化至少部分來自該第一積分級的輸出的一第三訊號，以產生該量化輸出訊號；以及一低通濾波器，用於減少提供給該差分運算放大器的第一和第二輸入端的差分類比輸入訊號中的高頻成分，該低通濾波器具有一截止頻率以減少在該差分運算放大器的第一和第二輸入端的電壓的變化，該低通濾波器包含該第一、第二、第三、第四輸入電阻以及耦接在該第三和第四節點之間的濾波電容。
  2. 如申請專利範圍第1項所述的類比至數位轉換器，其中，該濾波電容用於為該差分輸入訊號中的高頻成分提供一低阻抗路徑。
  3. 一種類比至數位轉換器包含：一第一積分級，用於對一差值進行積分，該差值為一來自一差分類比輸入訊號的第一差分訊號與一來自一量化輸出訊號的第二差分訊號之間的差，該第一積分級具有一差分運算放大器、一第一輸入電阻、一第二輸入電阻、以及一第一積分電容對； 其中，該差分類比輸入訊號由該轉換器的第一輸入節點和第二輸入節點接收，該第一輸入電阻連接在該差分運算放大器的一第一輸入端以及該第一輸入節點之間，該第二輸入電阻連接在該差分運算放大器的一第二輸入端以及該第二輸入節點之間，該第一積分電容對連接在該差分運算放大器的輸入端與輸出端之間；一量化器，用於量化一至少部分來自該第一積分級的輸出的第三訊號，以產生該量化輸出訊號；以及一高通濾波器，用於移除提供給該差分運算放大器的第一和第二輸入端的差分類比輸入訊號中的直流成分，該高通濾波器包含該第一和第二輸入電阻、一串聯在該第一輸入電阻和該第一輸入節點之間的第一濾波電容、以及一串聯在該第二輸入電阻和該第二輸入節點之間的第二濾波電容。
  4. 如申請專利範圍第3項所述的類比至數位轉換器，其中，該第一和第二電容用於阻止該第一和第二輸入訊號中的低頻成分流入該差分放大器。
  5. 一種類比至數位轉換器包含：一第一積分級，用於對一差值進行積分，該差值為一來自一差分類比輸入訊號的第一差分訊號與一來自一量化輸出訊號的第二差分訊號之間的差值，該第一積分級具有一差分運算放大器、一第一輸入電阻、一第二輸入電阻、一第三輸入電阻、一第四輸入電阻、以及一第一積分電容對； 其中，該差分類比輸入訊號由該轉換器的第一輸入節點和第二輸入節點接收，該第一和第三輸入電阻串聯在該運算放大器的一第一輸入端以及該第一輸入節點之間，該第二和第四輸入電阻串聯在該運算放大器的一第二輸入端以及該第二輸入節點之間，該第一輸入電阻在一第三節點與該第三輸入電阻連接，該第二輸入電阻在一第四節點與該第四輸入電阻連接，該第一積分電容對連接在該差分運算放大器的輸入端與輸出端之間；一量化器，用於量化一至少部分來自該第一積分級的輸出的第三訊號，以產生該量化輸出訊號；以及一帶通濾波器，用於減少提供給該運算放大器的第一和第二輸入端的差分類比輸入訊號中的帶外頻率成分，該帶通濾波器具有一上(upper)截止頻率以減少在該運算放大器的第一和第二輸入端的電壓的變化，該帶通濾波器包含該第一、第二、第三和第四輸入電阻、一耦接在該第三和第四節點之間的第一濾波電容、一串聯在該第三輸入電阻和該第一輸入節點之間的第二濾波電容、以及一串聯在該第四輸入電阻和該第二輸入節點之間的第三濾波電容。
  6. 一種類比至數位轉換器包含：一輸入端，用於接收一類比輸入訊號；一第一積分級，用於對來自該類比輸入訊號的一第一訊號與來自一量化輸出訊號的一第二訊號之間的差值進行積分；一第二積分級，用於對至少部分來自該第一積分級的輸出的一第三訊號進行積分； 一第三積分級，用於對來自一前饋訊號的第四訊號與至少部分來自該第二積分級的輸出的一第五訊號的總和進行積分，該第三積分級包含一放大器；一前饋路徑，用於為該前饋訊號提供一從該輸入端到該第三積分級的訊號路徑，該前饋路徑包含一濾波器，用於減少提供到該第三積分級的前饋訊號中的高頻成分，該濾波器具有一截止頻率，用於減少在該第三積分級的放大器的輸入端上的電壓的變化；以及一量化器，用於量化至少部分來自該第三積分級的輸出的一第六訊號，以產生該量化輸出訊號。
  7. 如申請專利範圍第6項所述的類比至數位轉換器，其中，該濾波器包含一低通濾波器。
  8. 如申請專利範圍第7項所述的類比至數位轉換器，其中，該輸入端包含一具有第一輸入節點和第二輸入節點的差分輸入端，該第三積分級的放大器包含一差分放大器，該低通濾波器包含一第一電阻、一第二電阻、一第三電阻、一第四電阻以及一濾波電容，該第一和第三電阻串聯在該第一輸入節點和該差分放大器的第一輸入端之間，該第二和第四電阻串聯在該第二輸入節點和該差分放大器的第二輸入端之間，該第一電阻在一第三節點與該第三電阻耦接，該第二電阻在一第四節點與該第四電阻耦接，以及該濾波電容耦接在該第三和第四節點之間。
  9. 如申請專利範圍第6項所述的類比至數位轉換器，其中，該濾波器包含一帶通濾波器，該帶通濾波器也減少提供到該第三積分級的前饋訊號中的低頻成分。
  10. 如申請專利範圍第9項所述的類比至數位轉換器，其中，該輸入端包含一具有第一輸入節點和第二輸入節點的差分輸入端，該第三積分級的放大器包含一差分放大器，該帶通濾波器包含一第一電阻、一第二電阻、一第三電阻、一第四電阻、一第一濾波電容、一第二濾波電容以及一第三濾波電容，該第一和第三電阻串聯在該第一輸入節點和該差分放大器的第一輸入端之間，該第二和第四電阻串聯在該第二輸入節點和該差分放大器的第二輸入端之間，該第一電阻在一第三節點與該第三電阻耦接，該第二電阻在一第四節點與該第四電阻耦接，以及該第一濾波電容耦接在該第三和第四節點之間，該第二濾波電容串聯在該第三電阻和該第一輸入節點之間，該第三濾波電容串聯在該第四電阻和該第二輸入節點之間。
  11. 如申請專利範圍第9項所述的類比至數位轉換器，其中，該濾波器包含一高通濾波器，用於減少提供給該第三積分級的前饋訊號中的低頻成分。
  12. 如申請專利範圍第11項所述的類比至數位轉換器，其中，該輸 入端包含一具有第一輸入節點和第二輸入節點的差分輸入端，該第三積分級的放大器包含一差分放大器，該高通濾波器包含一第一電阻、一第二電阻、一第一濾波電容以及一第二濾波電容，該第一電阻和該第一濾波電容串聯在該第一輸入節點和該差分放大器的第一輸入端之間，該第二電阻和該第二濾波電容串聯在該第二輸入節點和該差分放大器的第二輸入端之間。
  13. 如申請專利範圍第6項所述的類比至數位轉換器，其中，該第三積分級中的放大器包含一跨導放大器，該跨導放大器接收一電流輸入並提供一電壓輸出。
  14. 一種類比至數位轉換器，該轉換器包含：一第一積分級，用於對來自類比輸入訊號的一第一訊號與來自量化輸出訊號的一第二訊號之間的差值進行積分；一第二積分級，用於對來自該第一積分級的輸出的一第三訊號與來自反饋訊號的一第四訊號的總和進行積分，該第二積分級包含一放大器；一第三積分級，用於對來自該第二積分級的輸出的一第五訊號進行積分；一反饋路徑，用於為該反饋訊號提供一從該第三積分級的輸出端到該第二積分級的輸入端的訊號路徑，該反饋路徑包含一濾波器，用於減少提供到該第二積分級的反饋訊號中的特定頻率成分， 該濾波器具有一截止頻率，用於減少在該第二積分級的放大器的輸入端上的電壓的變化；以及一量化器，用於量化至少部分來自該第三積分級的輸出的一第六訊號，以產生該量化輸出訊號；其中，該濾波器包含一低通濾波器。
  15. 如申請專利範圍第14項所述的類比至數位轉換器，其中，該輸入訊號包含一差分輸入訊號，該第二積分級的放大器包含一差分放大器，該第三積分級的放大器包含一差分放大器，該低通濾波器包含一第一電阻、一第二電阻、一第三電阻、一第四電阻以及一濾波電容，該第一和第三電阻串聯在該第二積分級的放大器的一第一輸入端和該第三積分級的放大器的一第一輸出端之間，該第二和第四電阻串聯在該第二積分級的放大器的一第二輸入端和該第三積分級的放大器的一第二輸出端之間，該第一電阻在一第三節點與該第三電阻耦接，該第二電阻在一第四節點與該第四電阻耦接，以及該濾波電容耦接在該第一和第二節點之間。
  16. 一種類比至數位轉換器，該轉換器包含：一第一積分級，用於對來自類比輸入訊號的一第一訊號與來自量化輸出訊號的一第二訊號之間的差值進行積分；一第二積分級，用於對來自該第一積分級的輸出的一第三訊號 與來自反饋訊號的一第四訊號的總和進行積分，該第二積分級包含一放大器；一第三積分級，用於對來自該第二積分級的輸出的一第五訊號進行積分；一反饋路徑，用於為該反饋訊號提供一從該第三積分級的輸出端到該第二積分級的輸入端的訊號路徑，該反饋路徑包含一濾波器，用於減少提供到該第二積分級的反饋訊號中的特定頻率成分，該濾波器具有一截止頻率，用於減少在該第二積分級的放大器的輸入端上的電壓的變化；以及一量化器，用於量化至少部分來自該第三積分級的輸出的一第六訊號，以產生該量化輸出訊號；其中，該濾波器包含一帶通濾波器，該帶通濾波器用於減少提供到該第二積分級的反饋訊號中的低頻以及高頻成分；其中，該輸入訊號包含一差分輸入訊號，該第二積分級的放大器包含一差分放大器，該第三積分級的放大器包含一差分放大器，該帶通濾波器包含一第一電阻、一第二電阻、一第三電阻、一第四電阻、一第一濾波電容、一第二濾波電容以及一第三濾波電容，該第一和第三電阻串聯在該第二積分級的放大器的一第一輸入端和該第三積分級的放大器的一第一輸出端之間，該第二和第四電阻串聯在該第二積分級的放大器的一第二輸入端和該第三積分級的放大器的一第二輸出端之間，該第一電阻在一第三節點與該第三電阻耦接，該第二電阻在一第四節點與該第四電阻耦接，以及該第一濾波電容耦接在該第一和第二節點之間，該第二濾波電 容串聯在該第三電阻和該第二積分級的差分放大器的一第一輸入端之間，該第三濾波電容串聯在該第四電阻和該第二積分級的差分放大器的一第二輸入端之間。
  17. 一種類比至數位轉換器，該轉換器包含：一第一積分級，用於對來自類比輸入訊號的一第一訊號與來自量化輸出訊號的一第二訊號之間的差值進行積分；一第二積分級，用於對來自該第一積分級的輸出的一第三訊號與來自反饋訊號的一第四訊號的總和進行積分，該第二積分級包含一放大器；一第三積分級，用於對來自該第二積分級的輸出的一第五訊號進行積分；一反饋路徑，用於為該反饋訊號提供一從該第三積分級的輸出端到該第二積分級的輸入端的訊號路徑，該反饋路徑包含一濾波器，用於減少提供到該第二積分級的反饋訊號中的特定頻率成分，該濾波器具有一截止頻率，用於減少在該第二積分級的放大器的輸入端上的電壓的變化；以及一量化器，用於量化至少部分來自該第三積分級的輸出的一第六訊號，以產生該量化輸出訊號；其中，該濾波器包含一高通濾波器。
  18. 如申請專利範圍第17項所述的類比至數位轉換器，其中，該輸入訊號包含一差分輸入訊號，該第二積分級的放大器包含一差分放 大器，該第三積分級的放大器包含一差分放大器，該高通濾波器包含一第一電阻、一第二電阻、一第一濾波電容以及一第二濾波電容，該第一電阻和該第一濾波電容串聯在該第三積分級的差分放大器的一第一輸出端和該第二積分級的差分放大器的一第一輸入端之間，該第二電阻和該第二濾波電容串聯在該第三積分級的差分放大器的一第二輸出端和該第二積分級的差分放大器的一第二輸入端之間。
  19. 一種類比至數位轉換器包含：一第一積分級，用於對一差值進行積分，該差值為來自一差分類比輸入訊號的一第一差分訊號與來自一量化輸出訊號的一第二差分訊號之間的差值，該第一積分級包含一放大器；一量化器，用於量化至少部分來自該第一積分級的輸出的一第三訊號，以產生該量化輸出訊號；以及一電阻式數位至類比轉換器，用於將該量化輸出訊號轉換為該第二差分訊號，該電阻式數位至類比轉換器包含開關以及電阻；以及至少一個電容，該電容與該電阻結合組成一低通濾波器，以減少第二差分訊號中的高頻成分，該低通濾波器具有一截止頻率，用於減少在該第一積分級的放大器的輸入端上的電壓的變化。
TW101102609A 2011-01-21 2012-01-20 類比至數位轉換器 TWI452847B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161435012P 2011-01-21 2011-01-21

Publications (2)

Publication Number Publication Date
TW201246805A TW201246805A (en) 2012-11-16
TWI452847B true TWI452847B (zh) 2014-09-11

Family

ID=46516095

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101102609A TWI452847B (zh) 2011-01-21 2012-01-20 類比至數位轉換器

Country Status (5)

Country Link
US (1) US8502719B2 (zh)
CN (1) CN103329442B (zh)
DE (1) DE112012000519B4 (zh)
TW (1) TWI452847B (zh)
WO (1) WO2012100105A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201102562D0 (en) * 2011-02-14 2011-03-30 Nordic Semiconductor Asa Analogue-to-digital converter
US9007098B1 (en) 2013-03-01 2015-04-14 Iml International Current mode DVR or PVCOM with integrated resistors
DE102013103273A1 (de) * 2013-04-02 2014-10-02 eesy-ic GmbH Winkelbestimmer
DE102014105880B4 (de) 2013-04-26 2022-02-03 Technische Universität Dresden Wandlungsanordnung zur Analog-Digital-Wandlung von Strömen
US9054733B2 (en) 2013-06-12 2015-06-09 Microchip Technology Incorporated Quantization noise coupling delta sigma ADC with a delay in the main DAC feedback
CN103346748B (zh) * 2013-07-29 2016-08-10 南京大学 一种高通滤波电路模块的构建方法
US9054731B2 (en) * 2013-11-06 2015-06-09 Analog Devices Global Integrator output swing reduction
EP2882106A1 (en) 2013-12-06 2015-06-10 Nxp B.V. Sigma-delta modulator
US9263993B2 (en) * 2014-04-22 2016-02-16 Mediatek Inc. Low pass filter with common-mode noise reduction
EP3170029A2 (en) * 2014-07-16 2017-05-24 Cirrus Logic, Inc. Low-power analog-to-digital converter for sensing geophone signals
US9411987B2 (en) * 2014-08-18 2016-08-09 Qualcomm Incorporated Low noise and low power passive sampling network for a switched-capacitor ADC with a slow reference generator
US9912295B1 (en) * 2015-09-10 2018-03-06 Marvell International Ltd. Power-efficient programmable broadband high-pass preamplifier systems
US9608681B1 (en) * 2015-09-29 2017-03-28 Silicon Laboratories Inc. Output driver architecture with low spur noise
US10212006B2 (en) * 2016-03-01 2019-02-19 Mediatek Inc. Feed-forward filtering device and associated method
EP3422569B1 (en) * 2017-06-30 2021-11-10 Nxp B.V. An amplifier circuit
US10715161B1 (en) * 2019-08-26 2020-07-14 Globalfoundries Inc. Analog-to-digital converters with resistor digital-to-analog converters for reference voltage tuning
DE102019218462A1 (de) * 2019-11-28 2021-06-02 Robert Bosch Gmbh Schaltungsanordnung zur Reduzierung von Leitungsreflexionen im Bereich einer Spannungsversorgungsleitung eines Fortbewegungsmittels und Ultraschallsensor umfassend eine solche Schaltungsanordnung
CN112910466A (zh) * 2021-01-27 2021-06-04 东南大学 一种磁性隧道结与电阻结合替代纯电阻的调制器电路
US11545996B1 (en) * 2021-08-24 2023-01-03 Analog Devices International Unlimited Company Low-noise, high-accuracy single-ended input stage for continuous-time sigma delta (CTSD) analog-to-digital converter (ADC)
US11990870B2 (en) * 2022-03-07 2024-05-21 Nuvoton Technology Corporation Switched resistor for switched driver stage feedback loop
CN117713824B (zh) * 2024-02-05 2024-05-07 苏州领慧立芯科技有限公司 一种高压输入连续时间模数转换器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065157A (en) * 1990-04-06 1991-11-12 General Electric Company High order sigma delta oversampled analog-to-digital converter integrated circuit network with minimal power dissipation and chip area requirements
US5986598A (en) * 1997-12-19 1999-11-16 Motorola, Inc. Sigma delta data converter with feed-forward path to stabilize integrator signal swing
US20060158247A1 (en) * 2004-03-26 2006-07-20 Lee Wai L Pwm digital amplifier with high-order loop filter
TW200705830A (en) * 2005-07-20 2007-02-01 Ind Tech Res Inst Third order sigma-delta modulator
US7298308B1 (en) * 2006-09-11 2007-11-20 Cirrus Logic, Inc. Delta-sigma modulator having predictive-controlled power consumption
US7663522B2 (en) * 2007-04-30 2010-02-16 Nokia Corporation Performance of A/D converter and receiver

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19651382A1 (de) 1996-12-11 1998-06-18 Bosch Gmbh Robert Fernsprechendgerät
US6121910A (en) 1998-07-17 2000-09-19 The Trustees Of Columbia University In The City Of New York Frequency translating sigma-delta modulator
US6583662B1 (en) 1999-06-23 2003-06-24 Globespanvirata, Inc. Circuit and method for implementing an integrated continuous-time smoothing filter
US6566949B1 (en) 2000-08-31 2003-05-20 International Business Machines Corporation Highly linear high-speed transconductance amplifier for Gm-C filters
US7551024B2 (en) * 2001-03-13 2009-06-23 Marvell World Trade Ltd. Nested transimpedance amplifier
US6781533B2 (en) 2001-11-15 2004-08-24 Hrl Laboratories, Llc. Optically sampled delta-sigma modulator
CN100442668C (zh) * 2002-01-30 2008-12-10 Nxp股份有限公司 带有σδ模拟-数字转换器的电路
US6967606B2 (en) * 2003-11-18 2005-11-22 Infineon Technologies Ag Loop filter for a continuous time sigma delta analog to digital converter
JP4897825B2 (ja) 2005-12-05 2012-03-14 エヌエックスピー ビー ヴィ 最適内蔵フィルタ関数を有するフィードフォワードシグマ−デルタａｄ変換器
EP1980021B1 (en) 2006-01-25 2009-12-02 Nxp B.V. Continuous-time sigma-delta analog-to-digital converter with capacitor and/or resistance digital self-calibration means for rc spread compensation
US7375666B2 (en) 2006-09-12 2008-05-20 Cirrus Logic, Inc. Feedback topology delta-sigma modulator having an AC-coupled feedback path
JP4789211B2 (ja) 2007-01-16 2011-10-12 ルネサスエレクトロニクス株式会社 バンドパスδς変調器により構成されたａ／ｄ変換器を含む半導体集積回路
US7791520B2 (en) * 2007-04-23 2010-09-07 Qualcomm Incorporated Low power, low noise digital-to-analog converter reference circuit
US7688236B2 (en) * 2007-10-01 2010-03-30 Infineon Technologies Ag Integrated circuit comprising a plurality of digital-to-analog converters, sigma-delta modulator circuit, and method of calibrating a plurality of multibit digital-to-analog converters
WO2009133653A1 (ja) 2008-04-28 2009-11-05 パナソニック株式会社 積分器、共振器及びオーバーサンプリングａ／ｄ変換器
US7671774B2 (en) * 2008-05-08 2010-03-02 Freescale Semiconductor, Inc. Analog-to-digital converter with integrator circuit for overload recovery
WO2010021069A1 (ja) 2008-08-19 2010-02-25 パナソニック株式会社 オーバーサンプリングａ／ｄ変換器
US7893855B2 (en) * 2008-09-16 2011-02-22 Mediatek Inc. Delta-sigma analog-to-digital converter
US8255449B2 (en) * 2009-04-10 2012-08-28 Realtek Semiconductor Corp. High-speed continuous-time fir filter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065157A (en) * 1990-04-06 1991-11-12 General Electric Company High order sigma delta oversampled analog-to-digital converter integrated circuit network with minimal power dissipation and chip area requirements
US5986598A (en) * 1997-12-19 1999-11-16 Motorola, Inc. Sigma delta data converter with feed-forward path to stabilize integrator signal swing
US20060158247A1 (en) * 2004-03-26 2006-07-20 Lee Wai L Pwm digital amplifier with high-order loop filter
TW200705830A (en) * 2005-07-20 2007-02-01 Ind Tech Res Inst Third order sigma-delta modulator
US7298308B1 (en) * 2006-09-11 2007-11-20 Cirrus Logic, Inc. Delta-sigma modulator having predictive-controlled power consumption
US7663522B2 (en) * 2007-04-30 2010-02-16 Nokia Corporation Performance of A/D converter and receiver

Also Published As

Publication number Publication date
DE112012000519B4 (de) 2021-12-02
CN103329442A (zh) 2013-09-25
TW201246805A (en) 2012-11-16
US20130021183A1 (en) 2013-01-24
US8502719B2 (en) 2013-08-06
WO2012100105A1 (en) 2012-07-26
DE112012000519T5 (de) 2013-10-31
CN103329442B (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
TWI452847B (zh) 類比至數位轉換器
TWI489789B (zh) 類比至數位轉換器
Straayer et al. A 12-Bit, 10-MHz Bandwidth, Continuous-Time $\Sigma\Delta $ ADC With a 5-Bit, 950-MS/s VCO-Based Quantizer
Wang et al. A 0.022 mm $^{{2}} $98.5 dB SNDR Hybrid Audio $\Delta\Sigma $ Modulator With Digital ELD Compensation in 28 nm CMOS
Huang et al. A 1.2 V 2MHz BW 0.084 mm 2 CT ΔΣ ADC with− 97.7 dBc THD and 80dB DR using low-latency DEM
JP2010239372A (ja) デルタシグマａ／ｄコンバータ
Hershberg et al. A 4-GS/s 10-ENOB 75-mW ringamp ADC in 16-nm CMOS with background monitoring of distortion
Liu et al. A continuous-time MASH 1-1-1 Delta–Sigma modulator with FIR DAC and encoder-embedded loop-unrolling quantizer in 40-nm CMOS
Liu et al. A 0-dB STF-peaking 85-MHz bw 74.4-dB SNDR CT ΔΣ ADC with unary-approximating DAC calibration in 28-nm CMOS
Van Veldhoven et al. An inverter-based hybrid ΔΣ modulator
Zhang et al. A highly linear multi-level SC DAC in a power-efficient Gm-C continuous-time delta-sigma modulator
Fukazawa et al. A CT 2–2 MASH ΔΣ ADC with multi-rate LMS-based background calibration and input-insensitive quantization-error extraction
Gaoding et al. A 4th-order 4-bit continuous-time ΔΣ ADC based on active–passive integrators with a resistance feedback DAC
CN113206671B (zh) 基于VCO实现的Sigma-Delta调制器及音频设备
Dellosa et al. Design of sigma-delta analog-to-digital converters implemented in 65nm digital CMOS process for LoRa
WO2019057990A1 (en) DELTA-SIGMA CONTINUOUS TIME MODULATOR FOR INVERSION-AMPLIFICATION CHAINS
Kauffman et al. A DAC cell with improved ISI and noise performance using native switching for multi-bit CT Delta Sigma modulators
CN220629323U (zh) 一种高阶连续时间混合架构Sigma-Delta调制器
Fan et al. A high performance sigma-delta ADC for audio decoder chip
Sung et al. A third-order switched-current delta-sigma modulator with analog error cancellation logic and digital comb filter
Dhanasekaran Baseband analog circuits in deep-submicron CMOS technologies targeted for mobile multimedia
Balagopal High-speed delta-sigma data converters for next-generation wireless communication
Tian et al. A high-ELD tolerant continuous-time sigma-delta modulator for bluetooth with DWA calibration
Sreenivasan 200MHz Bandwidth 74DB SNR Continuous Time Delta Sigma ADC for Wireless Application in 40nm CMOS Process
Meng et al. A Partially Feedback NSSAR Embedded Third-Order Delta–Sigma Modulator With Gain-Boosted Two-Stage FIAs