CN113206671B - 基于VCO实现的Sigma-Delta调制器及音频设备 - Google Patents

基于VCO实现的Sigma-Delta调制器及音频设备 Download PDF

Info

Publication number
CN113206671B
CN113206671B CN202110008108.5A CN202110008108A CN113206671B CN 113206671 B CN113206671 B CN 113206671B CN 202110008108 A CN202110008108 A CN 202110008108A CN 113206671 B CN113206671 B CN 113206671B
Authority
CN
China
Prior art keywords
digital
vco
output
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110008108.5A
Other languages
English (en)
Other versions
CN113206671A (zh
Inventor
孔维铭
桑耀
许飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Jieli Technology Co Ltd
Original Assignee
Zhuhai Jieli Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Jieli Technology Co Ltd filed Critical Zhuhai Jieli Technology Co Ltd
Priority to CN202110008108.5A priority Critical patent/CN113206671B/zh
Publication of CN113206671A publication Critical patent/CN113206671A/zh
Application granted granted Critical
Publication of CN113206671B publication Critical patent/CN113206671B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明公开了一种基于VCO实现的Sigma‑Delta调制器及音频设备，调制器，包括：VCO振荡器，用于接收输入信号，并根据输入信号来产生累计输出数字信号；数字相位量化器，连接至VCO振荡器的输出端，数字相位量化器用于在相位量化采样周期内累计输出数字信号，得到相位量化数值；第一数字积分器，连接至数字相位量化器的输出端，第一数字积分器用于将相位量化数值转化为数字比特，并输出数字比特，数字比特为输入信号各个频率的二进制数值；第二数字积分器，其输入端连接至第一数字积分器的输出端，输出端负反馈至第一数字积分器的输入端。使得Sigma‑Delta调制器在低电压及纳米或超纳米工艺下能够继续工作，稳定调制器的性能。

Description

基于VCO实现的Sigma-Delta调制器及音频设备
技术领域
本发明涉及模数转换集成电路技术领域，具体涉及一种基于VCO实现的Sigma-Delta调制器及音频设备。
背景技术
随着半导体工艺的迅速增长，Sigma-Delta调制器应用于音频信号，音频信号通过麦克风得到模拟信号，模拟信号通过量化、积分，进一步将处理后的模拟信号转化为数字信号输出。
Sigma-Delta调制器是用于进行模拟-数字转换，数字-模拟转换或数字-数字转换的电子电路，并且Sigma-Delta数据转换技术已经被广泛应用在低到中频带宽、高精度、低压低功耗的有线和无线通信系统中。在各种Sigma-Delta调制器(SDM)的结构中，多位拓扑因其更低的量化噪声水平和更高的稳定性，相比单位拓扑具有明显的优势。然而，多位结构中反馈数模转换器(DAC)内部组件的失配引起的非线性问题，严重制约了其性能。
Sigma-Delta调制器主要基于模拟信号的处理量化，而模拟信号的处理在低压(1V)时无法工作，在芯片测试设计和验证过程以及低功耗无法有效进行。
请参考图1，为一个单端输入二阶(Second order)Sigma-Delta ADC的传统行为级(Behavioral level)时间域架构图。其中，Vin(t)是模拟电压输入，可以是一个正弦波(Sine wave)或是音频讯号或是无线电讯号，t是时间参数，CLK是采样时钟，按设计不同可以是几兆赫兹，几十兆赫兹，甚至是几百兆赫兹等。积分器1A和1B构成两级积分器，其中，1A是第一级积分器，a1是第一级积分器1A参数配置；1B是第二级积分器，a2是第二级积分器1B的参数配置，传统架构中积分器都是以运放电路搭载C电容来实现积分功能,辅以电阻R为输入从电压转换成电流，把电荷积分存到电容C；
模数转换器1C和模数转换器1D中，1C是第一级反馈回路DAC跟Vin(t)输入讯号做相减，误差讯号送到积分器1A做第一级积分计算，b1是DAC的参数配置；1D是第二级反馈回路DAC跟第一级积分器输出讯号做相减，误差结果送到第二级积分器计算，b2是DAC的参数配置，结果送到模数量化器1E把讯号数字量化后输出，量化比特输出再回送到模数转换器1C、模数转换器1D进行数模转换。整个闭环过程通过a1、a2、b1、b2参数配置及采样时钟频率fs产生二阶Delta Sigma噪声整形调制(Noise Shaping Modulation)。
请参考图2，为单端输入二阶Sigma-Delta ADC的s域架构图，其由在图1的基础上，将时间域的积分器通过拉普拉斯变换转换成s域的积分器。
请参考图3，为单端输入二阶Sigma-Delta ADC的另一种结构示意图，相对于图2，图3中，进一步把参数a1、a2、b1、b2转换成输入电阻R1，DAC输出电流Idac1，第一级积分器以C1寄存电荷，第二级输入电阻R2，DAC输出电流Idac2及第二级积分器以C2寄存电荷。
请参考图4，为传统的两路差分运放电路搭载RC的差分电路架构图，相对于图3，单端输入信号的架构图进一步转换成以传统两路差分运放电路搭载RC的差分电路架构图，其中模拟差分讯号输入为正端Vinp(t)及负端Vinn(t)，原来的图1的积分器1A转变为图4的2A，图1的积分器1B转变为图4的2B，图4的2C是差分输出DAC，输出正负端电流Idac1p、Idac1n，实践电路可以是一位比特数模转换器(Single-bit DAC)或者多位比特数模转换器电路(Multi-bit DAC)，图4的2D也是差分输出DAC，输出正负端电流Idac2p、Idac2n，可以是一位比特数模转换器(Single-bit DAC)或者多位比特数模转换器(Multi-bit DAC)，图4的2E是差分输入ADC，可以是一位比特模数转换器(Single-bit ADC)或者多位比特模数转换器(Multi-bit ADC)输出。
图1中的参数可以利用图4中的电气参数计算得到，具体地，参数b1值可以利用DAC2C的最终参考电流值Idac1p/Idac1n，按DAC 2C是否一位比特或多位比特来计算取得，参数b2值可以利用DAC 2D的最终参考电流值Idac2p/Idac2n，按DAC 2D是否一位比特或多位比特来计算取得。参数a1可以利用R1,Idac1p/Idac1n及C1值来计算取得，参数a2可以利用R2、Idac2p/Idac2n及C2值来计算取得。
请参考图5，为一个传统的运放电路实践示例，具体而言，图5是图4中积分器2A的一个详细运放电路实践例子，图4的积分器2A与积分器2B实践电路上可以基本相同，只是管子的尺寸及所需要的偏置电流有所不同，一般来说，积分器2A的运放所需求的开环增益及带宽都会比积分器2B高。
从图5例子来看，积分器2A是一个二级运放电路、一个共模反馈电路所构成，举个例子，16nm工艺中运放电路的阈值电压Vth大概是0.4V，上管和下管饱和电压Vdsat在保证PVT变化下至少取值为0.20V,那这个二级运放所需要的电压裕度(Voltage headroom，电压裕度就是指电压合理的波动范围)至少为Vgs+2*Vdsat＝Vth+3*Vdsat＝0.4+3*0.2＝1.0V，(Vgs是栅极相对于源极的电压)。可见，如果同时需要满足高带宽，高增益及低功耗的情况下，整个运放设计在电压1.0V下就会变得很困难了。
另外，工艺器件匹配对性能指标如SNDR(信噪失真比)，SFDR(无杂散动态范围)有极大影响，特别是在图5所示的运放电路中的MN1及MN2，还有所谓正负链路中的管子之间都需要在版图及生产过程中预先匹配好，然而纳米或超纳米的工艺制造在过程中出现器件不匹配的情况越来越常见，导致模拟运放电路在管子尺寸上需要放弃面积的考量而加大尺寸来防止器件不匹配的情况出现。
请参考图6，为一个传统的DAC电路实现例子，具体而言，图6是图4中的数模转换器2C实现例子，当中图6是一个从0号到7号总共8个3-bit DAC子电路实现，如果是一比特位DAC，那只需要0号DAC子电路就可以完成DAC。刚才提到的Idacp/Idacn可以通过式子Idacp＝N*(VRP-VRN)/Rfb计算得到；(Idacp、Idacn互为差分电流，幅值相同，相位相反)其中系数N是DAC子电路个数，这里是8个，Rfb是子电路中的电阻，VRP是正参考电压，VRN是负参考电压。
对于传统的技术方案：在低电压且纳米或超纳米工艺下，MOSFET管子的内在增益变得越来越小，运放电路需要通过多级(Multi-stage)或多层共基(Multi-cascode)设计方法来满足开环增益(Open loop gain)及高带宽(High bandwidth)等设计要求，考虑市场需求设计，同时需要低功耗面积小的前提下，设计难度越来越大，影响芯片交付时间。
传统模拟电路不管是单端或差分设计，对工艺器件之间匹配要求非常严格，在低电压且纳米或超纳米工艺下，器件之间的工艺不匹配(Process mismatch)情况越来越常见，一旦出现运放中的管子间尺寸工艺不匹配，DAC电路中电阻或者电流境之间尺寸工艺不匹配，都会导致芯片性能下降，其中一个明显情况就是在频率域中出现二阶，三阶或者更高阶谐波，测试指标中的两个常用的关键指标包括信号噪声及失真比(Signal-to-Noise+Distortion)或无杂散动态范围(Spurious Free Dynamic Range)因此明显下降。
高带宽设计同时要满足低功耗的需求在市场上变得越来越普遍，在低电压及纳米或超纳米工艺下，模拟电路需要同时满足这两个要求让设计越来越困难，在高速采样时钟的情况下，运放电路、ADC电路、DAC电路的建立时间(Settling time，建立时间就是对于一个振荡的信号稳定到指定的最终值所需要的时间)越来越小，为了满足建立时间设计需要，往往需要减小器件尺寸(即减少寄生电容)或者增大偏置电流或电压来满足建立时间设计需要。这样，工艺不匹配情况因尺寸减小变得更严重，同时功耗也有可能会增大，产生设计上的功耗与芯片面积的矛盾。如果建立时间不能满足，都会导致芯片性能下降，在频率域中出现二阶，三阶或者更高阶谐波，导致信号噪声及失真比(Signal-to-Noise+Distortion)或无杂散动态范围(Spurious Free Dynamic Range)一样明显下降，影响芯片最终交付时间质量。
因此，提供一种新的Sigma-Delta调制器，使得调制器在低电压及纳米或超纳米工艺下能够继续工作，稳定调制器的性能成为亟待解决的技术问题。
发明内容
基于上述现状，本发明的主要目的在于提供一种新的Sigma-Delta调制器，使得调制器在低电压及纳米或超纳米工艺下能够继续工作，稳定调制器的性能。
为实现上述目的，本发明采用的技术方案如下：
第一方面，本发明实施例公开了一种基于VCO实现的Sigma-Delta调制器，包括：
VCO振荡器，用于接收输入信号，并根据输入信号来产生累计输出数字信号，其中，累计输出数字信号为输出相位或输出频率；
数字相位量化器，连接至VCO振荡器的输出端，数字相位量化器用于在相位量化采样周期内累计输出数字信号，得到相位量化数值；
第一数字积分器，连接至数字相位量化器的输出端，第一数字积分器用于将相位量化数值转化为数字比特，并输出数字比特，数字比特为输入信号各个频率的二进制数值；
第二数字积分器，其输入端连接至第一数字积分器的输出端，以接收数字比特；第二数字积分器的输出端负反馈至第一数字积分器的输入端，以使数字相位量化器输出的累计输出数字信号与第二数字积分器的反馈信号进行比特位相减，相减后的比特位信号作为第一数字积分器的输入信号。
可选地，VCO振荡器包括多个级联的反相器，其中：
当前级反相器的输入端连接至上一级反相器的输出端，当前级反相器的输出端连接至下一级反相器的输入端；
尾级反相器的输出端连接至首级反相器的输入端；
输入信号为差分信号，首级反相器的输入端分别接收差分信号；
累计输出数字信号为各级反相器的输出数字信号，以使数字比特的位数与级联的反相器的数量相同。
可选地，多个级联的反相器共用同一个VCO控制信号，VCO控制信号用于调节VCO振荡器的自由运行频率。
可选地，还包括：
VCO控制模块，连接至VCO振荡器，VCO控制模块用于向VCO振荡器提供VCO控制信号，VCO控制信号用于调节VCO振荡器的自由运行频率。
可选地，VCO控制模块包括：电阻R1和电阻R2，其中：
电阻R1的一端接收VCO振荡器的控制电压，控制电压为正弦波信号；
电阻R1的另一端连接至电阻R2的一端，其中，电阻R1与电阻R2的连接端连接至VCO振荡器，以向VCO振荡器提供VCO控制信号；
电阻R2的另一端接地。
可选地，VCO控制模块包括：NMOS管，其中：
NMOS管的控制极接收VCO振荡器的控制电压，控制电压为正弦波信号；
NMOS管的第一极接地，第二极连接至VCO振荡器，以向VCO振荡器提供VCO控制信号。
可选地，第一数字积分器包括：
第一缓冲器，其输入端连接至数字相位量化器的输出端；
第二缓冲器，其输入端连接至数字相位量化器的输出端；
触发器，其输入端连接至第二缓冲器的输出端；
触发器的输出端与第一缓冲器的输出端连接，输出数字比特。
可选地，触发器的输出端负反馈至触发器的输入端。
可选地，还包括：
可编程增益放大器，连接在输入信号和VCO振荡器之间，可编程增益放大器用于对输入信号进行均一化处理；
VCO振荡器用于接收均一化处理后的输入信号。
可选地，还包括：
比特位截取器，连接至第一数字积分器的输出端，比特位截取器用于对第一数字积分器输出的数字比特截取高位，得到截取后的数字比特。
第二方面，本发明实施例还公开了一种音频设备，包括：
上述第一方面公开的基于VCO实现的Sigma-Delta调制器。
【有益效果】
根据本发明实施例公开的一种基于VCO实现的Sigma-Delta调制器及音频设备，通过VCO振荡器来接收输入信号，可以通过输出相位或输出频率来表征输入信号，而后通过数字相位量化器得到相位量化数值，第一数字积分器将相位量化值转化为数字比特输出。在VCO振荡器接收输入信号后，可以输出与输入信号幅值相关的数字信号，而VCO振荡器本身是与频率相关的调制器，因此，实现了通过数字电路来实现模数转换，并且，数字相位量化器、第一数字积分器均为数字电路，由此，实现了Sigma-Delta调制器的全数字化设计。相对于模拟电路，数字电路主要以时钟采样点数字比特位运行，不特别受限于电压值，不需要再关注运放电路中的开环增益问题，没有模拟电路中以电压点或电流点运行，避免了电压不同的情况下，导致模拟电路产生性能下降或芯片之间性能不稳定。也就是，由于数字电路不依赖于电压值，从而使得Sigma-Delta调制器在低电压及纳米或超纳米工艺下能够继续工作，稳定调制器的性能。
此外，第二数字计分器负反馈至第一数字积分器的输入端，使得数字相位量化器输出的数据比特可以与负反馈信号直接进行减法处理得到误差值，从而，可以闭环产生整体二阶或者更高阶的Sigma-Delta调制器。
本发明的其他有益效果，将在具体实施方式中通过具体技术特征和技术方案的介绍来阐述，本领域技术人员通过这些技术特征和技术方案的介绍，应能理解所述技术特征和技术方案带来的有益技术效果。
附图说明
以下将参照附图对根据本发明实施例进行描述。图中：
图1为一个单端输入二阶Sigma-Delta ADC的传统行为级时间域架构图；
图2为单端输入二阶Sigma-Delta ADC的s域架构图；
图3为单端输入二阶Sigma-Delta ADC的另一种结构示意图；
图4为传统的两路差分运放电路搭载RC的差分电路架构图；
图5为一个传统的运放电路实践示例；
图6为一个传统的DAC电路实现例子；
图7为本实施例公开的一种基于VCO实现的Sigma-Delta调制器结构示意图；
图8为VCO振荡器的输出特性曲线图；
图9为本实施例公开的一种VCO振荡器结构示意图；
图10为本实施例公开的另一种VCO振荡器结构示意图；
图11为本实施例公开的一种VCO控制模块结构示意图；
图12为本实施例公开的一种基于VCO实现的Sigma-Delta调制器具体结构示意图；
图13为本实施例公开的一种相位采样、解码过程示例示意图。
具体实施方式
为了使得调制器在低电压及纳米或超纳米工艺下能够继续工作，稳定调制器的性能，本实施例公开了一种基于VCO(voltage-controlled oscillator即压控振荡器)实现的Sigma-Delta调制器，请参考图7，为本实施例公开的一种基于VCO实现的Sigma-Delta调制器结构示意图，该Sigma-Delta调制器包括：VCO振荡器1、数字相位量化器2、第一数字积分器3和第二数字积分器5，其中：
请参考图7，VCO振荡器1用于接收输入信号，并根据输入信号来产生累计输出数字信号，其中，累计输出数字信号为输出相位或输出频率。请参考图8，为VCO振荡器的输出特性曲线图，图中，电压Uc为0时的角频率ωFR称为自由运行角频率；KVCO为电压与频率之间的增益值，从图8可知，VCO振荡器的输出频率与电压Uc相关。本实施例中，利用了VCO振荡器的工作原理来实现根据输入信号产生累计输出数字信号。具体而言，VCO振荡器其通过不同输入电压来产生累计输出相位或不同输出频率，输出波形的相位变化越快，波形的频率越高(也就是，波形越紧密)。在具体实施例中，请参见图8，VCO振荡器对应方程式关系为：ωOSC＝KVCOVCTRL+ωFR，其中，ωOSC是输出频率(rad/s)，ωFR是自由运行频率，VCTRL为控制电压，可见，VCO是一个频率调制器。
关于输出相位，在s域中，相位值是频率值的积分，也就是对频率值积分得到相位值，具体地，ΦOSC(s)＝ωOSC/s，即，ΦOSC(s)＝KVCOVCTRL(s)/s，可见，VCO本身是一个相位积分器，通过计算不同电压输入下的VCO相位值来表达的一个相位积分器。
本实施例中，以累计输出数字信号为输出相位为例进行说明。
请参考图7，数字相位量化器2连接至VCO振荡器1的输出端，数字相位量化器2用于在相位量化采样周期内累计输出数字信号，得到相位量化数值。具体地，相位量化采样周期CLK＝fs，数字相位量化器(Quantizer/Counter)用来计算在一个CLK＝fs采样周期内VCO所产生的相位量化数值。
请参考图7，第一数字积分器3连接至数字相位量化器2的输出端，第一数字积分器3用于将相位量化数值转化为数字比特，并输出数字比特，数字比特为输入信号各个频率的二进制数值。在具体实施例中，第一数字积分器3可以是数字积分器，也可以是数字滤波器。本实施例中，第一数字积分器3(数字积分器或数字滤波器)取代了传统架构中的第二级以模拟运放电路及RC为基础的电荷积分器，因第一数字积分器3的输入已经是数字量化数值，数字信号量化的为相位数值，得到输入信号各个频率的二进制数值。需要说明的是，图7中，第一数字积分器3内的公式只是示例性的描述，公式本身不能视为对本申请方案的限定，其中，m为整数。
在可选的实施例中，VCO振荡器1包括多个级联的反相器，请参考图9，为本实施例公开的一种VCO振荡器结构示意图，其中，图9示例性地示意出了4个级联的反相器(Delay)，编号为“0”、“1”、“2”、“3”，也就是，图9示例了以差分反相器为基础单元的4级差分VCO结构，非常合适在低电压(VDD<1.0V)中运行。其中：当前级反相器(Delay)的输入端连接至上一级反相器(Delay)的输出端，当前级反相器(Delay)的输出端连接至下一级反相器(Delay)的输入端；尾级反相器(Delay)的输出端连接至首级反相器(Delay)的输入端；输入信号为差分信号，首级反相器的输入端分别接收差分信号。本实施例中，累计输出数字信号为各级反相器的输出数字信号，以使数字比特的位数与级联的反相器的数量相同。具体地，请参考图9，当中有第一级(编号为0)至第四级(编号为3)反相器以正负端交叉形式连线在一起，其他是上一级正端输出连接至当前级正端输入，负端输出连接当前级负端输入，产生总共8个相位输出(PH0-PH7)，8个相位输出(PH0-PH7)给数字相位量化器2以CLK＝fs采样后产生8个1或0的数值，具体地，通过或不通过相位解码器得到二进制数值。
请参考图10，为本实施例公开的另一种VCO振荡器结构示意图，其中，图10示例性地示意出了16个级联的反相器(Delay)，编号为“0”、“1”、“2”、“3”……“12”、“13”、“14”、“15”也就是，图10示例了以差分反相器为基础单元的16级差分VCO结构，产生总共32个相位输出(PH0-PH7)，32个相位输出(PH0-PH31)给数字相位量化器2以CLK＝fs采样后产生32个1或0的数值。
在具体实施过程中，相位数量越多，相位精度越准确，Sigma-Delta ADC性能越好。
本实施中，以VCO振荡器电路结构取代传统模拟运放电路、RC电路作为积分器，通过VCO结构，可以以数字反相器为基础单元建立多级VCO电路产生多相位输出，通过对每级反相器相位采样得到对应VCO输入电压的相位比特值。
需要说明的是，虽然说VCO电路可以被认为是模拟电路的一种，但本实施例中，VCO振荡器电路设计只是以数字反相器为基础单元，通过差分串联得出每个反相器输出的相位，对电压要求与一个普通的反相器基本相同，有别于其他模拟电路在低电压或在纳米级或超纳米级工艺中的性能设计限制，所以VCO振荡器特别适合在低电压环境下工作。
请参考图9和图10，多个级联的反相器共用同一个VCO控制信号，VCO控制信号用于调节VCO振荡器的自由运行频率，在具体实施过程中，各个反相器可以连接至同一路VCO控制信号来实现各个反相器共用同一个VCO控制信号。本实施例中，多个级联的反相器共用同一个VCO控制信号，可以实现各个反相器的同步控制。
请参考图9和图10，基于VCO实现的Sigma-Delta调制器还包括：VCO控制模块4，VCO控制模块4连接至VCO振荡器。具体地，VCO控制模块4用于向VCO振荡器1提供VCO控制信号，VCO控制信号用于调节VCO振荡器的自由运行频率。
在一种实施例中，请参考图9和图10，VCO控制模块4包括：电阻R1和电阻R2，其中：电阻R1的一端接收VCO振荡器的控制电压VCTRL，本实施例中，控制电压VCTRL为正弦波信号；电阻R1的另一端连接至电阻R2的一端，其中，电阻R1与电阻R2的连接端连接至VCO振荡器，以向VCO振荡器提供VCO控制信号；电阻R2的另一端接地。本实施例中，VCO控制信号为控制电压VCTRL产生的输入电流与偏置电流之和或差，具体地，通过R2电阻来产生偏置电流值IB＝VB/R2，控制电压VCTRL在通过R1后产生输入电流正ICTRL+或负电流ICTRL-，然后与IB相加或者相减来最终控制VB端的电流总量来控制VCO振荡器的自由运行频率。
需要说明的是，虽然有电阻R1、R2，但电阻R1、R2在版图中可以放在隔壁，电阻值一般可以是10K欧姆为基础，对工艺匹配度可以做的很好，而且没有了电容匹配的影响，所以工艺匹配的影响非常小。
在另一种实施例中，为了避免电阻在工艺上带来的匹配影响，可以通过NMOS管来对VCO的偏置电流做出控制。请参考图11，为本实施例公开的一种VCO控制模块结构示意图，VCO控制模块包括：NMOS管，其中：NMOS管的控制极(例如栅极)接收VCO振荡器的控制电压，控制电压VCTRL为正弦波信号；NMOS管的第一极接地，第二极连接至VCO振荡器，以向VCO振荡器提供VCO控制信号。本实施例中，NMOS管的第一极可以是源极，此时，第二极为漏极；当然，NMOS管的第一极可以是漏极，此时，第二极为源极。
在具体实施例中，请参考图12，为本实施例公开的一种基于VCO实现的Sigma-Delta调制器具体结构示意图，第一数字积分器3包括：第一缓冲器K1、第二缓冲器K2和触发器DFF，其中，第一缓冲器K1的输入端连接至数字相位量化器的输出端；第二缓冲器K2的输入端连接至数字相位量化器的输出端；触发器DFF输入端连接至第二缓冲器K2的输出端；触发器DFF的输出端与第一缓冲器K1的输出端连接，输出数字比特。在具体实施例中，触发器DFF的采样时钟CLK＝fs；触发器DFF可以是例如SR触发器、D类触发器等，本实施例中，触发器DFF优选为D类触发器，D类触发器是最简单的一种触发器，选择输出一个信号，使得在时钟上下沿触发阶段输出一个信号，从而实现了简单的触发输出。
在可选的实施例中，请参考图12，触发器DFF的输出端负反馈至触发器DFF的输入端，也就是，第一缓冲器K1、第二缓冲器K2输出的信号与反馈信号相减后输入至触发器DFF。
请参考图9和图12，第二数字积分器5的输入端连接至第一数字积分器3的输出端，以接收数字比特；第二数字积分器5的输出端负反馈至第一数字积分器3的输入端，以使数字相位量化器2输出的累计输出数字信号与第二数字积分器5的反馈信号进行比特位相减，相减后的比特位信号作为第一数字积分器3的输入信号。在具体实施例中，第二数字积分器5可以是数字积分器，也可以是数字滤波器。本实施例中，第二数字积分器5(数字积分器或数字滤波器)取代了传统架构中的反馈模拟DAC，以往因为需要以模拟信号作出相减，所以以往的模拟DAC输出口必须连接到模拟运放电路输入口作信号相减产生误差。本实施例中，第二数字积分器5是一个数字积分器输出，在连线方式上，第二数字积分器5直接接到相位量化器2数字输出端，从而，可以确保双方都是以积分器输出为相减基础，也是因为这连线方式的改变，以往的模拟DAC电路已经不需要了。需要说明的是，图12中，第二数字积分器5内的公式只是示例性的描述，公式本身不能视为对本申请方案的限定，其中，gf1为增益系数。
本实施公开的基于VCO实现的Sigma-Delta调制器中，VCO振荡器1作为第一级积分器对模拟输入信号进行积分计算，然后经过数字相位量化器2进行相位数字采样，得出第一个比特结果表达相位数量，这个比特值与第二数字积分器5反馈的比特值做减法得出误差值，然后误差比特结果输出到第一数字积分器3作为第二级积分器对误差比特进行第二级积分计算，得出第二个数位比特结果。
在采用数字滤波器来实现第一数字积分器3时，数字滤波器可以是一阶滤波器，或者二阶滤波器，甚至更高阶滤波器。数字滤波器的比特结果通过上文提到的第二数字积分器5电路连接至数字相位量化器2的输出端进行减法处理得出误差值，最终闭环产生整体二阶或者更高阶的Sigma-Delta调制器。
为了使得VCO振荡器1更稳定地工作在线性区域，请参考图9和图12，在可选的实施例中，该基于VCO实现的Sigma-Delta调制器还包括：可编程增益放大器(ProgrammableGain Amplifier，PGA)11，可编程增益放大器11连接在输入信号和VCO振荡器1之间，可编程增益放大器11用于对输入信号进行均一化处理；VCO振荡器1用于接收均一化处理后的输入信号。
本实施例中，通过可编程增益放大器11来均一化处理输入信号，可以使得VCO振荡器1更稳定地工作在线性区域，提高测量精度。传统方案中，通常会采用模拟DAC电路来压制VCO振荡器1的输入范围，由于模拟DAC电路本身对电压也有一定要求，因此，通过用模拟DAC电路的方式会浪费VCO本身可以输入较大范围的可能性，可见，相对于采用模拟DAC电路来压制输入范围的方式，本实施例通过可编程增益放大器11，可以在尽可能保证VCO振荡器1的输入范围的前提下，使得VCO振荡器1稳定地工作在线性区域。
为了减少数字逻辑设计的面积，在可选的实施例中，请参考图12，该基于VCO实现的Sigma-Delta调制器还包括：比特位截取器6，比特位截取器6连接至第一数字积分器3的输出端，本实施例中，比特位截取器6用于对第一数字积分器输出的数字比特截取高位，得到截取后的数字比特。本实施例中，比特位截取器6可以将第一数字积分器3输出的m位比特截取高位n位，从而减少数字面积，具体地，n＜m，或者保持比特位m＝n。
需要说明的是，通过比特位截取器6，可减少数字逻辑设计的面积，减少运算量，从而降低功耗；但根据设计需求调节截取的位数量，精度要求高时，可以截取多一些数据位数量，即性能最高时m＝n，全部位截取，精度要求较低时，截取部分数据位。
需要说明的是，对于有比特位截取器6的实施例，第二数字积分器5的输入端应该是比特位截取器6输出的信号，也就是，第二数字积分器5的输入端连接至比特位截取器6的输出端。
为便于本领域技术人员理解，相位采样、解码过程，以图9示意的4个反相器为例进行说明，请参考图13，为本实施例公开的一种相位采样、解码过程示例示意图，图9示意了4个反向器，8个相位值输入端，时钟采样的方式为上下沿同时采样，增加采样个数，信号PH1--PH4通过第一个下降沿信号触发输入，当时钟CLK信号翻转，则记录下一个反相器的触发输入，信号PH5--PH8通过第一个上升沿信号触发输入，当时钟信号翻转，则记录下一个反相器的触发输入，4个反相器产生8个不同相位的波形(PH0--PH7)，如图13所示。请参考图9、图12，VCO产生的频率小于时钟CLK＝fs采样频率，例如，可以是fs＝24MHz,而当时VCO频率是24/4＝6MHz(不同VCO电压输入会产生不同输出频率)，通过D类触发器等方式作为采样器件可以得出图9的8位数字输出(即8相位)，然后经过相位量化器2可以把8相位转换成3位二进制的比特输出，把结果送到第二数字积分器5。
同原理下，如果VCO从4个反相器转成16个反相器串联连接(如图10示例)，图10示例的VCO便会转换成32个相位波形得出32位数字输出，然后经过相位量化器2可以将32相位转换成5位二进制的比特输出，然后把结果送到第二数字积分器，其中，采样器件相同，只是从8个采样器件转换成32个。
另外，为了便于相位量化器2与第二数字积分器5相减，在可选的实施例中，可以通过一个上下行计算器(Up-Down Counter)来实现相位量化器2与后续的相减，也就是，相位量化器2加上后面的相减可以在设计上处理成一个上下行计算器(Up-Down Counter)。
需要说明的是，本实施例中，数字相位量化器2、第一数字积分器3、第二数字积分器5，分别取代了传统架构中经常使用的模拟运放电路，量化器中的模拟ADC，反馈电路中的数模转换器及一些工艺中经常使用的原器件如电阻及电容。最终把整体模拟链路转变为数字链路，实现了数字化设计的优势。
整个架构中基于时间域运行及电路设计中以数字电路为基础，而不是传统架构中基于电压/电流模式运行及电路设计中以模拟电路为基础。这两点可以让整个架构特别适合在低电压(<1.0V)及纳米级或超纳米级工艺上应用。不再受制限于传统架构中因电压过低影响模拟电路性能，解决了模拟电路当中存在的上述传统技术缺陷所带来的的问题。具体而言：
第一，解决了传统架构中基于电压模式或电流模式运行时因工作电压下降导致性能下降，设计困难的问题，因为基于时间域/频率域中运行的数字电路以相位或时钟采样点为基准，不特别受限于电压值，不需要再关注运放电路中的开环增益问题，只要工作电压可以让数字电路正常工作便可以，对工艺上的要求相对较低。
第二，整个实践电路全数字化设计，解决了模拟电路在工艺中需要关注的工艺不匹配导致SNDR或者SFDR性能下降，因为数字电路主要以时钟采样点数字比特位运行，没有模拟电路中以电压点或电流点运行，避免了因为工艺不匹配或电压不同的情况下，导致模拟电路中的工作点不似预期而产生性能下降或芯片之间性能不稳定。
第三，数字化电路速度一般比模拟电路快，在纳米级或超纳米级工艺中特别明显，而且功耗低，在高带宽及低功耗设计要求下相对模拟电路设计难度低，特别适合使用高速时钟采样，没有了之前模拟电路中需要考量的内在增益要求、建立时间要求等，整个数字设计的安全性，稳定性相对模拟电路更高，同时性能可以在高速采样下得到提升。
第四，数字电路整体功耗一般比模拟电路低，低电压工作环境下功耗更低，更合适在低电压及纳米级工艺中使用，而且可以通过使用更小尺寸而不失性能的情况下让芯片设计面积更小，在不影响性能下缩短最终交付时间，提高芯片之间的稳定性与质量，满足时下快速反应的市场需要。
本实施例还公开了一种音频设备，音频设备可以是耳机、音箱等，也可以是麦克风，还可以是带有麦克风的耳机、音箱等，本实施例公开的音频设备包括：上述实施例公开的基于VCO实现的Sigma-Delta调制器。
根据本发明实施例公开的一种基于VCO实现的Sigma-Delta调制器及音频设备，通过VCO振荡器来接收输入信号，可以通过输出相位或输出频率来表征输入信号，而后通过数字相位量化器得到相位量化数值，第一数字积分器将相位量化值转化为数字比特输出。在VCO振荡器接收输入信号后，可以输出与输入信号幅值相关的数字信号，而VCO振荡器本身是与频率相关的调制器，因此，实现了通过数字电路来实现模数转换，并且，数字相位量化器、第一数字积分器均为数字电路，由此，实现了Sigma-Delta调制器的全数字化设计。相对于模拟电路，数字电路主要以时钟采样点数字比特位运行，不特别受限于电压值，不需要再关注运放电路中的开环增益问题，没有模拟电路中以电压点或电流点运行，避免了电压不同的情况下，导致模拟电路产生性能下降或芯片之间性能不稳定。也就是，由于数字电路不依赖于电压值，从而使得Sigma-Delta调制器在低电压及纳米或超纳米工艺下能够继续工作，稳定调制器的性能。
此外，第二数字计分器负反馈至第一数字积分器的输入端，使得数字相位量化器输出的数据比特可以与负反馈信号直接进行减法处理得到误差值，从而，可以闭环产生整体二阶或者更高阶的Sigma-Delta调制器。
总结来说，本实施例公开的方案具有如下优势：
1.整体架构全数字化，实现了链路数字化的优势，更适合在低电压工作环境中运行；
2.整体架构从电压/电流模式转化成时间域运行，解决了以往电路在低电压工作环境下模拟电路不能工作的情况，本实施例的架构更适合在低电压工作环境中运行；
3.整体架构没有了太多的模拟电路，例如运放电路，模数转换器，数模转换器后，更适合在纳米级或超纳米级工艺中工作；
4.整体架构全数字化，解决了以往模拟电路在纳米级或超纳米级工艺中因为经常出现的器件之间不匹配而导致芯片之间的差异化及性能不稳定性的情况；本实施例的方案中，芯片之间的性能差异化可以得到收敛，从而基本不需要考虑器件匹配，更适合大量生产，质量可以得到有效提升；
5.整体架构没有了太多的模拟电路如运放电路，模数转换器，数模转换器后，更适合在在不同工艺之间作出设计转换，设计来回时间可以大大缩短。
本领域的技术人员能够理解的是，在不冲突的前提下，上述各优选方案可以自由地组合、叠加。
应当理解，上述的实施方式仅是示例性的，而非限制性的，在不偏离本发明的基本原理的情况下，本领域的技术人员可以针对上述细节做出的各种明显的或等同的修改或替换，都将包含于本发明的权利要求范围内。

Claims (10)

1.一种基于VCO实现的Sigma-Delta调制器，其特征在于，包括：
VCO振荡器(1)，用于接收输入信号，并根据所述输入信号来产生累计输出数字信号，其中，所述累计输出数字信号为输出相位或输出频率；所述VCO振荡器(1)包括多个级联的反相器，所述累计输出数字信号为各级反相器的输出数字信号；
数字相位量化器(2)，连接至所述VCO振荡器(1)的输出端，所述数字相位量化器(2)用于在相位量化采样周期内累计输出数字信号，得到相位量化数值；
第一数字积分器(3)，连接至所述数字相位量化器(2)的输出端，所述第一数字积分器(3)用于将所述相位量化数值转化为数字比特，并输出所述数字比特，所述数字比特为所述输入信号各个频率的二进制数值；其中，所述数字比特的位数与所述级联的反相器的数量相同；其中：当前级反相器的输入端连接至上一级反相器的输出端，当前级反相器的输出端连接至下一级反相器的输入端；尾级反相器的输出端连接至首级反相器的输入端；所述输入信号为差分信号，首级反相器的输入端分别接收所述差分信号；
第二数字积分器(5)，其输入端连接至所述第一数字积分器(3)的输出端，以接收所述数字比特；所述第二数字积分器(5)的输出端负反馈至所述第一数字积分器(3)的输入端，以使所述数字相位量化器(2)输出的所述累计输出数字信号与所述第二数字积分器(5)的反馈信号进行比特位相减，相减后的比特位信号作为所述第一数字积分器(3)的输入信号。
2.如权利要求1所述的基于VCO实现的Sigma-Delta调制器，其特征在于，所述多个级联的反相器共用同一个VCO控制信号，所述VCO控制信号用于调节所述VCO振荡器(1)的自由运行频率。
3.如权利要求1-2任意一项所述的基于VCO实现的Sigma-Delta调制器，其特征在于，还包括：
VCO控制模块(4)，连接至所述VCO振荡器(1)，所述VCO控制模块(4)用于向所述VCO振荡器(1)提供VCO控制信号，所述VCO控制信号用于调节所述VCO振荡器(1)的自由运行频率。
4.如权利要求3所述的基于VCO实现的Sigma-Delta调制器，其特征在于，所述VCO控制模块(4)包括：电阻R1和电阻R2，其中：
电阻R1的一端接收所述VCO振荡器(1)的控制电压，所述控制电压为正弦波信号；
电阻R1的另一端连接至电阻R2的一端，其中，电阻R1与电阻R2的连接端连接至所述VCO振荡器(1)，以向所述VCO振荡器(1)提供所述VCO控制信号；
电阻R2的另一端接地。
5.如权利要求3所述的基于VCO实现的Sigma-Delta调制器，其特征在于，所述VCO控制模块(4)包括：NMOS管，其中：
NMOS管的控制极接收所述VCO振荡器(1)的控制电压，所述控制电压为正弦波信号；
NMOS管的第一极接地，第二极连接至所述VCO振荡器(1)，以向所述VCO振荡器(1)提供所述VCO控制信号。
6.如权利要求1-2任意一项所述的基于VCO实现的Sigma-Delta调制器，其特征在于，所述第一数字积分器(3)包括：
第一缓冲器(K1)，其输入端连接至所述数字相位量化器(2)的输出端；
第二缓冲器(K2)，其输入端连接至所述数字相位量化器(2)的输出端；
触发器，其输入端连接至所述第二缓冲器(K2)的输出端；
所述触发器的输出端与所述第一缓冲器(K1)的输出端连接，输出所述数字比特。
7.如权利要求6所述的基于VCO实现的Sigma-Delta调制器，其特征在于，所述触发器的输出端负反馈至所述触发器的输入端。
8.如权利要求1-2任意一项所述的基于VCO实现的Sigma-Delta调制器，其特征在于，还包括：
可编程增益放大器(11)，连接在所述输入信号和所述VCO振荡器(1)之间，所述可编程增益放大器(11)用于对所述输入信号进行均一化处理；
所述VCO振荡器(1)用于接收均一化处理后的输入信号。
9.如权利要求1-2任意一项所述的基于VCO实现的Sigma-Delta调制器，其特征在于，还包括：
比特位截取器(6)，连接至所述第一数字积分器(3)的输出端，所述比特位截取器(6)用于对所述第一数字积分器(3)输出的数字比特截取高位，得到截取后的数字比特。
10.一种音频设备，其特征在于，包括：
如权利要求1-9任意一项所述的基于VCO实现的Sigma-Delta调制器。
CN202110008108.5A 2021-01-05 2021-01-05 基于VCO实现的Sigma-Delta调制器及音频设备 Active CN113206671B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110008108.5A CN113206671B (zh) 2021-01-05 2021-01-05 基于VCO实现的Sigma-Delta调制器及音频设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110008108.5A CN113206671B (zh) 2021-01-05 2021-01-05 基于VCO实现的Sigma-Delta调制器及音频设备

Publications (2)

Publication Number Publication Date
CN113206671A CN113206671A (zh) 2021-08-03
CN113206671B true CN113206671B (zh) 2023-11-28

Family

ID=77025175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110008108.5A Active CN113206671B (zh) 2021-01-05 2021-01-05 基于VCO实现的Sigma-Delta调制器及音频设备

Country Status (1)

Country Link
CN (1) CN113206671B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05130041A (ja) * 1991-11-01 1993-05-25 Taiyo Yuden Co Ltd 音声信号伝送装置
JPH06104750A (ja) * 1992-09-21 1994-04-15 Hitachi Ltd ビット数低減回路及びそれを用いた周波数シンセサイザー
US6404368B1 (en) * 1999-09-17 2002-06-11 Nec Corporation Analog and digital ΔΣ modulator
US7176821B1 (en) * 2005-10-03 2007-02-13 Texas Instruments Incorported Reduced area digital sigma-delta modulator
CN101919163A (zh) * 2008-01-14 2010-12-15 Nxp股份有限公司 在反馈路径中比特数减少的多比特西格玛-德尔塔调制器
CN102377436A (zh) * 2010-08-16 2012-03-14 Nxp股份有限公司 低功率高动态范围西格玛-德尔塔调制器
CN102801425A (zh) * 2012-09-07 2012-11-28 电子科技大学 一种基于双压控振荡器环路的Sigma-Delta模数转换器
EP3595178A1 (en) * 2018-07-09 2020-01-15 INTEL Corporation Continuous time sigma delta modulator
CN111327313A (zh) * 2018-12-14 2020-06-23 硅实验室公司 用于数控振荡器的装置及相关方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006085605A1 (ja) * 2005-02-10 2006-08-17 National University Corporation Nagoya University Δς型モジュレータ及びδς型アナログ－デジタル変換回路
JP4890503B2 (ja) * 2008-06-17 2012-03-07 旭化成エレクトロニクス株式会社 デルタシグマ変調器
US8618967B2 (en) * 2012-03-30 2013-12-31 Broadcom Corporation Systems, circuits, and methods for a sigma-delta based time to digital converter
SG11201810578UA (en) * 2016-06-01 2018-12-28 Agency Science Tech & Res Delta sigma modulator for and method of generating a digital output voltage

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05130041A (ja) * 1991-11-01 1993-05-25 Taiyo Yuden Co Ltd 音声信号伝送装置
JPH06104750A (ja) * 1992-09-21 1994-04-15 Hitachi Ltd ビット数低減回路及びそれを用いた周波数シンセサイザー
US6404368B1 (en) * 1999-09-17 2002-06-11 Nec Corporation Analog and digital ΔΣ modulator
US7176821B1 (en) * 2005-10-03 2007-02-13 Texas Instruments Incorported Reduced area digital sigma-delta modulator
CN101919163A (zh) * 2008-01-14 2010-12-15 Nxp股份有限公司 在反馈路径中比特数减少的多比特西格玛-德尔塔调制器
CN102377436A (zh) * 2010-08-16 2012-03-14 Nxp股份有限公司 低功率高动态范围西格玛-德尔塔调制器
CN102801425A (zh) * 2012-09-07 2012-11-28 电子科技大学 一种基于双压控振荡器环路的Sigma-Delta模数转换器
EP3595178A1 (en) * 2018-07-09 2020-01-15 INTEL Corporation Continuous time sigma delta modulator
CN111327313A (zh) * 2018-12-14 2020-06-23 硅实验室公司 用于数控振荡器的装置及相关方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种基于反相器的音频应用低功耗Sigma-Delta模数转换器;柯强等;微电子学与计算机;第33卷(第8期);24-28 *

Also Published As

Publication number Publication date
CN113206671A (zh) 2021-08-03

Similar Documents

Publication Publication Date Title
TWI452847B (zh) 類比至數位轉換器
Dhanasekaran et al. A Continuous Time Multi-Bit $\Delta\Sigma $ ADC Using Time Domain Quantizer and Feedback Element
Lu et al. A 25 MHz bandwidth 5th-order continuous-time low-pass sigma-delta modulator with 67.7 dB SNDR using time-domain quantization and feedback
US10439633B2 (en) Sigma delta modulator, integrated circuit and method therefor
Rajaee et al. Design of a 79 dB 80 MHz 8X-OSR hybrid delta-sigma/pipelined ADC
TW202139606A (zh) 類比數位轉換器及其操作方法
US20070194855A1 (en) Continuous-time delta-sigma analog digital converter having operational amplifiers
US20220368292A1 (en) Ampilfier with vco-based adc
US8941520B2 (en) Resistor-based Σ-ΔDAC
JP2010239372A (ja) デルタシグマａ／ｄコンバータ
Van Veldhoven et al. An inverter-based hybrid ΔΣ modulator
CN113206671B (zh) 基于VCO实现的Sigma-Delta调制器及音频设备
US6628217B1 (en) Signal scaling scheme for a delta sigma modulator
Dellosa et al. Design of sigma-delta analog-to-digital converters implemented in 65nm digital CMOS process for LoRa
Aparna et al. A three-stage operational transconductance amplifier for delta sigma modulator
Kanazawa et al. A 100-MS/s 4-MHz bandwidth 77.3-dB SNDR ΔΣ ADC with a triple sampling technique
Sung et al. A comparison of second-order sigma-delta modulator between switched-capacitor and switched-current techniques
Farooq Modeling and Implementation of a 6-Bit, 50MHz Pipelined ADC in CMOS
Sreenivasan 200MHz Bandwidth 74DB SNR Continuous Time Delta Sigma ADC for Wireless Application in 40nm CMOS Process
Dong et al. An 11.36-Bit 405 μW SAR-VCO ADC with single-path differential VCO-based quantizer in 65 nm CMOS
Zhang A design of a 100 MS/s, 8-bit Pipelined ADC in CMOS
Balagopal High-speed delta-sigma data converters for next-generation wireless communication
Wu et al. A 4.95 mW 114dB SNDR delta-sigma modulator based on SC circuits for audio chip
Park A Design of 12-Bit 125ms/s 3-Bit/Cycle Sar-Based Pipeline Adc Employing a Novel Amplifier
Mirzaie Digital Solutions for Analog Shortcomings in Delta-Sigma Analog-to-Digital Converters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 519075 No. 333, Kexing Road, Xiangzhou District, Zhuhai City, Guangdong Province

Applicant after: ZHUHAI JIELI TECHNOLOGY Co.,Ltd.

Address before: 519085 Complex Building 9 (1-4 floors), No. 107, Shihua West Road, Jida, Zhuhai, Guangdong

Applicant before: ZHUHAI JIELI TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant