CN101919163A - 在反馈路径中比特数减少的多比特西格玛-德尔塔调制器 - Google Patents

Abstract

一种用于ADC的∑Δ调制器(200)，将输入信号送至环路滤波器(20)，然后送至调制器(200)的多比特量化器(30)。量化器(30)的输出被送至数字滤波器(50)，反馈信号回送至环路滤波器(20)，反馈信号的比特少于多比特量化器(30)所产生的比特。针对数字滤波器(50)不使用另外的反馈环路，以减少为稳定工作而调节环路滤波器的需要。数字滤波器(50)在∑Δ调制器(200)的通带中可以具有高于1的阶数。

Description

在反馈路径中比特数减少的多比特西格玛-德尔塔调制器

技术领域

本发明涉及西格玛-德尔塔调制器，具有西格玛-德尔塔调制器的数模转换器，以及转换信号的方法。

背景技术

西格玛-德尔塔(∑Δ)调制器用于模数转换器(ADC)中。US6404368在附图3及其相应文本中公开了一种在过采样型ADC中使用的∑Δ调制器，该ADC包括与数字∑Δ调制器耦合的模拟∑Δ调制器。模拟∑Δ调制器包括：数模转换器(DAC)，将一比特反馈信号转换为模拟信号；模拟加法器或减法器，计算从DAC发送的输出信号与模拟输入信号之间的差。模拟∑Δ调制器还具有：模拟积分器，对从模拟加法器或减法器发送的输出信号进行积分；以及第一量化器，将从模拟积分器发送的输出信号转换为数字信号。数字∑Δ调制器包括：数字加法器或减法器，计算从第一量化器发送的输出信号与一比特反馈信号之间的差；数字积分器，对从数字加法器或减法器发送的输出信号进行积分；第二量化器，将从数字积分器发送的输出信号转换为一比特数字信号；以及延迟元件，将从第二量化器发送的一比特数字信号延迟，并将如此延迟的信号反馈作为一比特反馈信号。由于发送至模拟调制器的反馈信号为一比特信号，可以减小由DAC的非线性误差导致的失真。

发明内容

根据本发明的第一方面，提供了一种∑Δ调制器，包括：

-求和级，用于根据输入信号与反馈信号之差，生成误差信号；

-环路滤波器，耦合至求和级的输出，用于对误差信号进行滤波；

-多比特量化器，耦合至环路滤波器的输出，用于对滤波后的误差信号进行量化；

-数字滤波器，耦合至多比特量化器的输出；以及

-反馈路径，将数字滤波器的输出耦合至求和级，用于向求和级提供反馈信号，其中反馈信号具有比多比特量化器所产生的比特数少的比特，并且没有其他反馈路径将数字滤波器的输出耦合至数字滤波器的输入。

多比特量化器的使用有助于减小量化噪声，并且具有较少比特的反馈有助于减小反馈路径中能够出现的非线性误差。

上述现有技术的∑Δ调制器针对模拟∑Δ调制器和数字∑Δ调制器具有分别的反馈环路。相反，除了将数字滤波器的输出耦合至求和级的反馈路径之外，本发明并不具有将数字滤波器的输出耦合至数字滤波器的输入的反馈路径。换言之，本发明的∑Δ调制器可以仅具有单独的反馈路径，该反馈路径数将数字滤波器的输出耦合至求和级的反馈路径。这意味着对于多环路稳定性分析的需要较少或不存在。因此，可以更加容易地设计或调节环路滤波器以实现∑Δ调制器的稳定工作，无论环路滤波器是设置为1阶滤波器还是高阶滤波器。

可以添加任何特征，以建立本发明的不同实施例，下面将描述一些实施例。

根据本发明的第二方面，提供了一种∑Δ调制器，包括：

-求和级，用于根据输入信号与反馈信号之差，生成误差信号；

-环路滤波器，耦合至求和级的输出，用于对误差信号进行滤波；

-多比特量化器，耦合至环路滤波器的输出，用于对滤波后的误差信号进行量化；

-数字滤波器，耦合至多比特量化器的输出；

-反馈路径，将数字滤波器的输出耦合至求和级，用于向求和级提供反馈信号，其中反馈信号具有比多比特量化器所产生的比特数少的比特，以及

其中，数字滤波器在∑Δ调制器(200)的通带中具有高于1的阶数。

通过在多比特量化器之后设置阶数大于1的数字滤波器，数字滤波器在∑Δ调制器的通带内外所具有的增益差可以足以提供反馈信号中的改进量化噪声抑制。此外，剩余的量化噪声与输入信号相关度可以较小。这意味着剩余噪声倾向于较少地集中在输入信号中占主导的频率处，这意味着感兴趣频率处输出的失真较小。这可以应用于∑Δ调制器，或者应用于任何反馈型调制器，其中存在大噪声源，该噪声源可以通过在其之前设置的增益而被抑制。

如同第一方面中一样，多比特量化器的使用有助于减小量化噪声。具有较少比特的反馈有助于减小非线性误差。

一些实施例的附加特征是数字滤波器的频率响应在∑Δ调制器(200)的通带外具有实质上平坦的增益特性。平坦增益的一个显著效果是对于环路滤波器的特性影响小或者没有影响。这意味着改变常规环路滤波器以适应数字滤波器和具有较少比特的反馈信号的需要较少或者不存在。这可以在重新设计和优化环路滤波器的负担较小或不存在的情况下，实现性能提升。不然这是相当大的负担，例如在存在多个调节如滤波器系数，并且在不增大不稳定性的前提下进行调节耗时的情况下，或者由于其他原因。

另外，在一些情况下，通过设置平坦增益轮廓，可以节省重新设计、制造和重新测试的成本，或者可以更简单或更有效地进行环路滤波器的设计。

一些实施例的附加特征是数字滤波器在∑Δ调制器的通带内外的增益差大于或等于20log₁₀((2^y-1)/(2^z-1))dB，其中y是反馈信号的比特数，z是多比特量化器的比特数。这可以提供改进的量化噪声抑制。

一些实施例的附加特征是环路滤波器和数字滤波器的组合的频率响应在∑Δ调制器的通带外具有增益的1阶滚降(roll-off)。这可以提供∑Δ调制器环路的稳定性。

根据本发明的第三方面，提供了一种转换信号的方法，包括：

-根据输入信号与反馈信号之差，生成误差信号；

-对误差信号进行滤波；

-使用多比特量化器，对滤波后的误差信号进行量化；

-使用数字滤波器，对量化且滤波后的误差信号进行滤波；以及

-根据数字滤波器的输出信号生成反馈信号，

其中，反馈信号具有比多比特量化器所产生的比特数少的比特，并且没有数字滤波器的输出信号至数字滤波器的输入的其他反馈。

根据本发明的第四方面，提供了一种转换信号的方法，包括：

-根据输入信号与反馈信号之差，生成误差信号；

-对误差信号进行滤波；

-使用多比特量化器，对滤波后的误差信号进行量化；

-使用数字滤波器，对量化且滤波后的误差信号进行滤波；以及

-根据数字滤波器的输出信号生成反馈信号，

其中，反馈信号具有比多比特量化器所产生的比特数少的比特，以及其中数字滤波器在∑Δ调制器的通带中具有高于1的阶数。

任何附加特征可以组合在一起，并且可以与任一方面组合。其他优点对于本领域技术人员而言是清楚的，特别是相对于其他现有技术的优点。在不脱离本发明权利要求的前提下，可以做出各种改变和修改。应当指出，并非要从根据本发明第二方面的∑Δ调制器以及根据本发明第四方面的转换信号的方法中排除反馈至数字滤波器的可能性。

附图说明

现在将参照附图，仅以示例的方式，描述如何实施本发明，附图中：

图1是连续时间∑Δ调制器的方框图，

图2是其中对量化器进行线性建模的连续时间∑Δ调制器的方框图，

图3是用在图1的调制器中或者用在本发明实施例中的示例模拟环路滤波器的方框图，

图4示出了针对图1的调制器的环路滤波器传递函数(H)、噪声传递函数(NTF)和信号传递函数(STF)，

图5示出了使用图3的滤波器的4阶∑Δ调制器在全幅(full scale)输入信号的情况下的仿真频率响应，

图6示出了1比特和5比特调制器输出信号，作为用于对比的可选项，

图7示出了4阶1比特和4阶5比特∑Δ调制器的输出谱作为用于对比的可选项，

图8示出了根据本发明实施例的∑Δ调制器架构，

图9示出了图8的∑Δ调制器架构的线性化模型，

图10示出了用于实施例中的示例滤波器频率响应特性的曲线图，

图11示出了另一实施例，该实施例示出了具有调制器和额外的数字滤波器的转换器，

图12示出了常规调制器以及本发明具有5阶5比特∑Δ调制器的实施例的输出谱。

具体实施方式

作为对实施例的引言，将讨论已知∑Δ调制器例如可以用于ADC的∑Δ调制器的操作。使用∑Δ调制器的ADC(将称作∑ΔADC)能够在功耗量小的情况下实现接收信号的高动态范围方面，提供性能优势。只有在能够有效实施跟随∑Δ调制器的数字滤波器的情况下，才能最大化使用这种∑ΔADC的功率优势。∑Δ调制器的高度过采样输出在数字域中加上了过多的处理负担，导致功耗增加。ADC的模拟侧(1比特ADC/DAC和滤波器)可以相对简单。数字侧执行滤波和抽取(decimation)，并使得ADC在实际中制造并不昂贵。

∑Δ调制器的工作原理是公知的。概而言之，输入模拟信息信号被馈送至反馈环路，反馈环路包括连续时间模拟滤波器例如积分器用于噪声整形，后面跟随有对信号采样的量化器以及使用DAC的反馈路径。∑Δ调制器的输出信号是高度过采样速率下的比特流。过采样比特流被可选地馈送至随后的数字处理，该数字处理通过抽取和数字滤波，将比特流转换为信息信号的较低速率表示，以提供更多比特、且采样频率较低的数值流。过采样频率被设置为kf_s，其中f_s是Nyquist采样频率，k是过采样率。过采样使得噪声本底在相同带宽中跌落。频率范围0～f_s中的信噪比(SNR)保持不变，但是噪声能量扩散到更宽的频率范围上。∑ΔADC通过在1比特ADC之后接有后接数字滤波器，来利用这种效应。具有这种后接数字滤波器SF的本发明实施例示例在下述的图11中示出。RMS噪声减小，因为大多数噪声被该后接数字滤波器去除。该动作使得∑ΔADC能够利用低分辨率量化器实现宽动态范围。通过对误差电压(输入信号与反馈信号之差)求和，积分器功能形式的环路滤波器充当对其输入信号的低通滤波器。大多数量化噪声被推到较高频率，从而通过数字滤波而被去除。过采样和积分并没有改变总的噪声功率，而是改变了噪声的分布。

后接数字滤波器能够平均1比特数据流，改进ADC分辨率，并去除感兴趣频带之外的量化噪声。后接数字滤波器确定信号带宽、稳定(settling)时间和阻带抑制。后接数字滤波器在∑Δ调制器之后，并且不应与下面描述的∑Δ调制器中的数字滤波器相混淆。在图1中为参考目的示出了对比示例，该对比示例说明了∑Δ调制器100的一些特征。∑Δ调制器100包括：模拟输入15，用于接收输入信号X；模拟环路滤波器20；多比特量化器30，采样频率为f_s；数字输出17，用于提供输出信号Y；反馈DAC 40，用于计算量化信号的模拟表示；以及求和级10，用于按照输入信号X与量化信号之差，来计算误差信号。向∑Δ调制器100施加f_s＝k×2×f_BW的采样频率，其中f_BW是信号带宽。过采样率k指示采样频率是Nyquist定义的采样频率的多少倍。为了具有高信噪比，量化器30应具有高分辨率。

为了计算量化信号的模拟表示，DAC 40应具有与量化器30相同的分辨率。不幸的是，在实践中，由于反馈的非线性，难以提供具有足够线性度的这种DAC 40。DAC 40量化噪声能够被折回(fold back)到信号带宽中，这降低了最大信号对噪声失真比(SDNR)。另外，DAC40中的非线性还会引起输入信号的谐波失真。

图1的∑Δ调制器100可以利用图2所示的方案来建模，其中量化器30被具有噪声N和增益C的量化噪声源所替代，其中增益C表示量化器的增益。根据该模型，传递函数可以计算为：

$Y=\frac{C.H}{1+C.H}X+\frac{C}{1+C.H}N---\left(1\right)$

其中H是环路滤波器20的传递函数。对于环路滤波器20，采用以积分器实现的低通滤波器，其对于低频具有极高的增益而对于较高频率具有一定阶数(order)的滚降(roll-off)。在低频处，输入15处的信号由于环路滤波器20中的高增益而以因子1被放大到达输出17，量化噪声以该增益而被抑制。在高频处，环路滤波器20具有低增益，且噪声随着环路滤波器阶数(order)而上升。这是任意选择的∑Δ转换器。其可以具有任何阶数以及任意比特数目。

在图3中，示出了4阶环路滤波器的方框图作为示例。这可以用在本发明的实施例中，例如图8的实施例。其可以使用模拟电路或数字电路来实现。第一积分器70之后跟随有第一箝位(clipping)电路80。第一箝位电路80的输出由增益为a₁的第一放大器90放大。第一箝位电路80的输出还沿着串连耦合的其他积分器72、74、76以及箝位电路82、84、86的链路来馈送。在每一级，每一箝位电路82、84、86的输出被馈送至增益分别为a₁、a₂、a₃、a₄的相应放大器92、94、96。放大器90、92、94、96的输出通过求和级98被求和，以提供环路滤波器20的总输出。通过改变链路中积分器的数目，可以提供其他阶数的滤波器。

对于高频，环路传递函数通过前馈增益系数a₂、a₃和a₄而被缩减为1阶，以确保环路稳定性。箝位电平被实现为确保大幅度输入信号时的稳定性。

在图4中，示出了4阶环路滤波器20的传递函数H(三条线中上面一条)以及闭合回路信号传递函数(STF，三条线中中间一条)和噪声传递函数(NTF，三条线中下面一条)。STF和NTF如下定义：

$\mathrm{STF}=\frac{Y}{X}=\frac{C.H}{1+C.H}---\left(2a\right)$

$\mathrm{NTF}=\frac{Y}{N}=\frac{C}{1+C.H}---\left(2b\right)$

环路滤波器的阶数可以根据该曲线图来得到，并且实际上为4阶。噪声传递函数随着频率上升4阶。

在STF中，存在突起，这是由环路滤波器H的有限相位裕度导致的。在高频处，为了环路稳定性，环路应返回1阶，但是降低返回1阶频率将会减小信号带宽中对量化噪声的抑制，这是不希望看到的。因此，必须在相位裕度与量化噪声抑制之间做出折中。

图5中示出了图1的∑Δ调制器100的仿真频率响应。根据该曲线图计算的信噪比在153.6MHz的采样速率处在2MHz带宽中为68dB。在频谱中可以识别出4阶噪声整形。

∑Δ调制器100中的量化器30和DAC 40通常具有相同分辨率，并且可以是1比特或多比特。图6中示出了1比特的输出比特流和5比特∑Δ调制器，以及理想的输入正弦波，其中n是量化级数，分别为2和32。1比特流在1和-1之间改变，而5比特流接近理想情况，即，量化之前的模拟正弦波。

当将这两个比特流进行比较时，可以容易地发现在使用多比特量化器和DAC组合时量化噪声较小。针对w比特量化器，从2级到更高级数2^w，量化噪声的改进可以按如下公式来计算：

$\frac{N_{1-\mathrm{bit}}}{N_{x-\mathrm{bit}}}=2{0\log }_{10}(2^w-1)---\left(3\right)$

该公式表明了针对多比特量化器的每一比特，改进约为6dB。当将图6中的正弦波(指示最大输入信号)进行比较时，根据比特流可以发现的另一事实在于与1比特调制器相比多比特调制器中的输入幅度可以更大。最大信号量化噪声比(SQNR)由如下公式给出：

其中V_in，max，w是w比特量化器(具有2^w个量化级)的输入信号的最大幅度，且V_{in， max，2}是1比特量化器(具有2级)的输入信号的最大幅度。

图7中示出了针对10kHz的分辨率带宽(RBW)1比特和5比特调制器的仿真噪声幅度，两条线中较低的一条针对5比特调制器，较高的一条针对1比特调制器。根据仿真，对1比特调制器得到67.7dB的SQNR，对5比特调制器得到101.1dB的SQNR。

当从1比特变到5比特时，改进为约33dB。根据公式3，理论估计得到29.8dB的改进，而根据公式4，得到2.9dB的改进。

多比特∑Δ调制器的问题在于DAC 40的线性度。由于反馈DAC40中的非线性，量化噪声能折回信号带宽中，这降低了可获得的最大SNDR。另外，DAC 40中的非线性还会引起输入信号的谐波失真。

在反馈DAC 40中能出现静态和动态非线性。静态非线性源自反馈DAC 40单位单元中的失配。这些以电阻器、电容器或电流源实现的单位单元用来建立DAC 40的不同输出级，当在这些单位单元中存在失配时，DAC 40的传递曲线将不再是直线。根据经验，取决于单位单元的实施方式，可获得约60～70dB的静态DAC线性度。为了减小DAC 40中的静态非线性，可以使用动态元件匹配(DEM)和数据加权平均(DWA)技术，它们的拓扑是公知的，在此不再描述。根据其实施方式，经常需要额外的芯片面积和较高的采样频率，以有助于改进方案。另外，SNDR的改进很小。

多比特调制器中出现的第二种非线性是动态类型的。当每一DAC输出级上切换电荷不同(例如，由于寄生效应)时，出现动态非线性。在高速情况下这变得更为严重，并且必须在电路设计和布局中极为仔细地考虑。

一种特定的1比特调制器是1.5比特调制器。在该调制器中，量化器30和反馈DAC 40具有三级(+1，0，-1)。在中间级，反馈电流为零，这在电路设计中易于实现。在1.5比特调制器中，非常容易实现反馈DAC 40的良好静态线性度。

在现有的多比特∑Δ调制器解决方案中，反馈DAC 40也是多比特的，并且动态线性度问题能够以不同方式来予以解决：

动态元件匹配/数据加强平均。使DAC 40线性化的这类技术受限于环路滤波器20的阶数，并且经常需要比∑Δ调制器100用的采样频率fs高的时钟频率。

单位元件的桶形移位(barrel shifting)。在这种技术中，DAC 40的单位单元在使用中旋转，这只能给出线性度的少量改进。

电流源校准。电流源校准改进DAC 40的线性度，并且在出版物中公开了直至14比特的线性度，但是这种线性化技术设计复杂。

本发明的实施例采用了不同的方法，但是这种已知方法或其特征也可以与所描述的实施例的不同方法相结合。

所描述的本发明的实施例涉及用于向多比特调制器提供更加线性的反馈的装置或方法。在一些实施例中，提供了∑Δ调制器，包括信号处理链路，该信号处理链路具有连续的环路滤波器、n比特量化器、数字滤波器和1比特量化器。下面描述的本发明的一些实施例在除了标准的噪声整形环路滤波器20和多比特量化器30之外，还可以包括用于对多比特量化器30的输出进行滤波的数字滤波器以及用于对该数字滤波器的输出进行量化并提供输出信号Y和反馈信号的1比特量化器。一方面，1比特量化器本质上是线性的。另一方面，多比特量化器30的存在使得部分的环路滤波由数字滤波器来处理。备选地，可以使用另一多比特量化器代替1比特量化器。数字滤波器所具有的频率特性能够更灵活地被整形，以便在感兴趣的频率区域中提供好得多的噪声抑制，而不会遭受到处理缺陷。在数字滤波器提供增益的情况下，不必是单个滤波器提供增益特性；而是数字滤波器可以实现为两个或多个串连的滤波器，例如一个滤波器在感兴趣的第一频带中提供增益，另一滤波器在较高频率处提供平坦增益。

另外的特征可以如下。这些特征并非对于所有实施例都是必要的；它们可以省略或替换。

数字滤波器在∑Δ调制器通带中可以具有高于1的阶数。数字滤波器在∑Δ通带之外的增益特性可以具有平坦增益轮廓。反馈信号可以包括1比特信号。反馈信号可以包括数字滤波器的输出的最高有效位。环路滤波器20可以包括连续时间滤波器、开关电容滤波器、或数字滤波器中任一种。在数字滤波器的情况下，使用转换器来将模拟输入转换为数字信号以便输入到数字环路滤波器20。环路滤波器20可以包括1阶或高阶滤波器。环路滤波器20可以包括积分器。数字滤波器在∑Δ调制器的通带中所具有的增益可以超过∑Δ调制器通带外的增益至少20log₁₀((2^y-1)/2^z-1))dB，其中y是反馈信号的比特数，z是多比特量化器30的比特数。环路滤波器和数字滤波器的组合的频率响应在∑Δ调制器的通带外可以具有增益的1阶滚降。模拟环路滤波器20和数字滤波器可以实现为带通滤波器，得到带通∑Δ调制器。

上述US6404368文献需要多个环路的稳定性分析，而本发明的实施例只有一个环路。为了与US6404368相比，下面也描述根据本发明的∑ΔADC的仿真。

参照图8所示的∑Δ调制器200的实施例，与图1中元件相同的元件具有相同的附图标记。反馈环路包括上述环路滤波器20、多比特量化器30、数字滤波器50和1比特量化器60。如果省略数字滤波器50和1比特量化器60，该环路将成为常规的∑Δ环路(如图1中一样)，其中环路滤波器20提供噪声整形功能，多比特量化器30将量化噪声降低6xdB，其中x是多比特量化器的比特数，如上所述。DAC 40应该是线性的，以避免高频量化噪声折回到信号频带中。

∑Δ调制器200的通带中大于0dB的增益可以通过数字滤波器50而引入到多比特量化器30和1比特量化器60之间。

数字滤波器50可以抑制1比特量化器60引入的量化噪声。输出117可以从1比特量化器60之后引出。1比特量化器60的备选是使用多比特，只要引出的比特少于多比特量化器30提供给数字滤波器50的比特数。可以向环路中增加其他元件，以适合具体应用。图8所示的∑Δ调制器可以被线性化，这导致图9所示的模型。

在图9中，Q₁表示多比特量化器30的量化噪声，Q₂表示1比特量化器60的量化噪声。输出117处的输出信号Y可以根据输入15处的输入信号X如下计算：

$Y=\frac{\mathrm{HF}}{1+\mathrm{HF}}X+\frac{F}{1+\mathrm{HF}}{Q}_1+\frac{1}{1+\mathrm{HF}}{Q}_2$

其中，H是环路滤波器20的传递函数，F是数字滤波器50的传递函数，Q₁是由于多比特量化器130的量化噪声，以及Q₂是由于1比特量化器60的量化噪声。从上述公式可以看出，当环路滤波器20和数字滤波器50在∑Δ调制器200的通带中具有高增益时，输入信号X在通带中被放大1至输出信号Y。Q₁被环路滤波器20的增益抑制，如常规∑Δ调制器中那样。Q₂被H和F的乘积抑制，并且如果数字滤波器50在∑Δ调制器200的通带中具有高增益，则与Q₁相比被抑制得更多。备选地，数字滤波器50无需具有高增益，只要它在∑Δ调制器的通带内外具有至少20log₁₀((2^y-1)/(2^z-1))dB的高增益差。为了充分利用多比特量化器30的优点，在被计算到输出17时，Q₂应当低于Q₁。如上所述，在多比特量化器30中增益一比特，将使得多比特量化器30引入的量化噪声降低约6dB。

因此，与1比特量化器60相比，∑Δ调制器200的性能将高出约6.zdB。如果以5比特量化器为例，这意味着5比特量化器在用于多比特量化器30时的量化噪声比1比特量化器60的量化噪声低约30dB。这意味着数字滤波器50在通带中需要大于约30dB的增益，以使得Q₂低于Q₁，以便充分利用多比特量化器30以及1比特量化器60的优点，其中1比特量化器60本质上提供了线性反馈路径。备选地，数字滤波器50在∑Δ调制器的通带以及通带外部之间需要至少约30dB的增益差。确切的数字可以计算为20log₁₀((2^y-1)/(2^z-1))dB。

图10示出了频率响应的三条幅度曲线图。左侧的曲线图是环路滤波器20的响应|H|的示例；中间的曲线图示出了数字滤波器50的响应|F|的示例；以及右侧的曲线图示出了环路滤波器20和数字滤波器50的组合响应|HF|。如上所述，数字滤波器50在第一频带，例如在输入信号X的带宽中，或者等价地在∑Δ调制器的通带中，应具有高增益，或者高增益差，以将量化噪声Q₂的水平抑制在Q₁的水平之下。较高频率处的增益应较低，优选地低至少20log₁₀((2^y-1)/(2^z-1))dB。

另一限制在于，数字滤波器50不应危及环路的稳定性。因此，在一些实施例中，为了减少或避免环路的不稳定，数字滤波器50在∑Δ调制器的通带外应具有平坦的增益，以便避免高频处的过度相移，这种过度相移可能使环路不稳定。

如果由数字滤波器50引入的高频处群延时保持为低，则环路将保持稳定，与用于常规∑Δ调制器100的环路滤波器20所需的增益系数相比，环路滤波器20中增益系数设置改变较小或者没有改变。因此，环路滤波器和数字滤波器组合的频率响应可以在∑Δ调制器的通带外提供增益的1阶滚降。

根据图10中的右侧曲线图可知，在信号带宽中，增益大于左侧曲线图(差异为|F|)。Q₂的量化噪声不仅被环路滤波器20抑制，而且被数字滤波器50抑制。根据这些曲线图可以看到，∑Δ调制器200的稳定性与常规∑Δ调制器100相比保持不变，因为数字滤波器50的频率响应是平坦的，且在高频处没有过度的相移。因为环路滤波器20的稳定性由模拟环路滤波器20的前馈(feedforward)增益系数a₁、a₂、a₃、a₄确定，不需要附加的反馈路径。这有助于使这种∑Δ调制器的设计简单得多。

在图10的曲线图中，环路滤波器20的频率响应H在1阶响应与高阶响应之间的过渡出现在与数字滤波器50的带宽相同的频率处。然而，这不是必须的要求，该过渡可以出现在较高或较低频率处。

有利地，数字滤波器50的增益特性应当是平坦的，并且在数字滤波器50的通带之外不应超出1。为了确保反馈环路的稳定性，典型地，环路中滤波(在此为环路滤波器20和数字滤波器50的组合)的增益特性的1阶倾斜应当通过0dB。

常规∑Δ调制器100的环路滤波器200具有该1阶倾斜，因此如果环路中加入了特性的其他倾斜，将趋于变得不稳定。因此，通过设置增益特性为平坦且在数字滤波器50通带之外不超过1的数字滤波器50，典型地无需改变常规∑Δ调制器100的系数。显然，增益特性可以是带通特性，在信号频带之上以及之下的频率处具有较低增益。

图11示出了采用图8所示∑Δ调制器200的模数转换器300的实施例。∑Δ调制器200的输出信号Y被馈送至后接的数字滤波器70的输入，数字滤波器70的传递函数为SF。

在图12中，示出了包括5比特量化器的常规5阶∑Δ调制器100在100Hz至300MHz(对数比例)范围上的输出谱(下部图线)。还图还示出了根据本发明的新架构的输出谱(上部图线)，在该情况下也是采用5阶环路滤波器20和5比特量化器30来实现。该情况下的∑Δ调制器200使用在500kHz的通带中增益为30dB且在较高频率处增益为0dB的数字滤波器50。

新∑Δ调制器200的信噪比(SNR)为134.3dB，与SNR为138.4dB的常规∑Δ调制器100相比差约4dB。这是由于数字滤波器50的增益造成的。如上所述，数字滤波器50在∑Δ调制器200通带中的增益，或者带内和带外的增益差，应当至少为20log₁₀((2^y-1)/(2^z-1))dB。这不是该示例中的情况；增益为30dB，刚足以将Q₂衰减至与Q₁相同的水平，这意味着与常规∑Δ调制器100相比总噪声上升3dB。这可以通过增加数字滤波器50中的增益或者带内和带外增益差来改进。在高频处，与常规架构相比新架构的量化噪声较高。这是1比特量化器的量化噪声，因为数字滤波器50在高频处增益为0dB。

本发明的实施例可以受益于环路中存在多比特量化器30的事实，可以受益于1比特内在线性反馈DAC 40的优点，并且可以具有较高的数字化程度，因为必须非常线性化(因此需要精确的模拟部件)的多比特DAC被数字滤波器所替代。

在射频(RF)接收机或其他系统中的示例应用可以具有包括∑Δ调制器200的ADC，跟随有自适应数字滤波器用于信道选择或噪声去除或其他目的。检测器确定来自所需信号频带外的干扰水平，并且该信息前馈至自适应滤波器。其他模拟电路级可以在ADC之前，并且其他数字处理其可以跟随自适应数字滤波器。在自适应滤波器之前也可以有其他数字处理级，例如自动增益控制(AGC)。该设置可以形成无线接收机的一部分，或者可以应用于易受改变的干扰信号影响的其他系统。干扰信息可选地可以前馈至其他后接电路级，如量化器或解调制器。这些后接级的处理量可以根据该信息来调节，以适合不同的条件。例如，所使用的最低有效位的数目可以改变，或者滤波级数可以改变，以节省功耗。

此外，可选地可以将来自ADC之前的模拟信号馈入检测器。在该情况下，可以在检测器中通过模拟部件实现相对简单的滤波器，或者信号可以被转换为数字格式且以相对低的系数数目以及相对低的更新速率来实现简单的数字滤波器。

在具有自适应数字滤波器和∑ΔADC的接收机中，自适应数字滤波器可以组合ADC的抽取功能以及信道滤波器功能。这可以按需在ASIC(专用集成电路)或FPGA(现场可编程门阵列)型电路中实现，或者可以通过DSP(数字信号处理器)来执行。DSP可以用于后继的数字处理如解调制、均衡等。

接收机可以具有天线以及常规模拟电路如RF滤波器，跟随有用于混频本地振荡器信号LO的混频器。模拟低通滤波器后跟随∑ΔADC。这将数字信号馈送至自适应数字滤波器，自适应数字滤波器根据多余信号信息而进行适应，以适配信道滤波器功能以便针对功率效率来对其进行优化。检测器可以比自适应数字滤波器简单得多，以节省功率或减小复杂度。显著地，数字滤波器处理的自适应可以是相对自主的，换言之独立于对系统或者使用该电路的应用进行控制的较高级软件，并且因此无需增加与这种软件的接口的复杂度。检测信息可以包括功率水平、平均水平、频率、频率范围、与阈值的比较、与信号所需部分的比较、及其组合等。

作为ADC备选的另一应用是数字-数字噪声整形器。在该实施例中，可以使用图8的设置或者图11的设置，其中环路滤波器20是数字滤波器，输入信号X是数字信号而非模拟信号。在该情况下量化器30用作预采样器，在低量化级取一定数目的采样，并在较高量化级输出单个采样。此外，DAC 40可以从反馈环路中省略，且求和级10可以数字地实现。在权利要求的范围内可以设想到其他改变和添加。

已经参照具体实施例以及特定附图描述了本发明，但是本发明不限于此，而是仅由所附权利要求限定。所述附图仅仅是示意性和非限制性的。

在本说明书和权利要求中使用术语“包括”时，并不排除其他元件或步骤。在引用单数名词时使用不定冠词或定冠词时，这包括该名词的多数形式，除非另外特别指明。术语“包括”在权利要求中使用时不应解释为局限于此后所列的手段；不排除其他元件或步骤。对数值或范围的引用是近似的。

Claims (16)

1.一种∑Δ调制器(200)，包括：

-求和级(10)，用于生成误差信号，该误差信号是输入信号(X)与反馈信号之差；

-环路滤波器(20)，耦合至求和级(10)的输出，用于对误差信号进行滤波；

-多比特量化器(30)，耦合至环路滤波器(20)的输出，用于对滤波后的误差信号进行量化；

-数字滤波器(50)，耦合至多比特量化器(30)的输出；以及

-反馈路径，将数字滤波器(50)的输出耦合至求和级(10)，用于向求和级(10)提供反馈信号，其中反馈信号具有比多比特量化器(30)所产生的比特数少的比特，并且没有其他反馈路径将数字滤波器(50)的输出耦合至数字滤波器(50)的输入。

2.根据权利要求1所述的∑Δ调制器(200)，其中，数字滤波器(50)在∑Δ调制器(200)的通带中具有高于1的阶数。

3.一种∑Δ调制器(200)，包括：

-求和级(10)，用于生成误差信号，该误差信号是输入信号(X)与反馈信号之差；

-环路滤波器(20)，耦合至求和级(10)的输出，用于对误差信号进行滤波；

-多比特量化器(30)，耦合至环路滤波器(20)的输出，用于对滤波后的误差信号进行量化；

-数字滤波器(50)，耦合至多比特量化器(30)的输出；

-反馈路径，将数字滤波器(50)的输出耦合至求和级(10)，用于向求和级(10)提供反馈信号，其中反馈信号具有比多比特量化器(30)所产生的比特数少的比特，以及

其中，数字滤波器(50)在∑Δ调制器(200)的通带中具有高于1的阶数。

4.根据权利要求2或3所述的∑Δ调制器(200)，其中，数字滤波器(50)的频率响应在∑Δ调制器(200)的通带外具有实质上平坦的增益。

5.根据权利要求4所述的∑Δ调制器(200)，其中，数字滤波器(50)在∑Δ调制器(200)的通带内外的增益差大于或等于20log₁₀((2^y-1)/(2^z-1))dB，其中y是反馈信号的比特数，z是多比特量化器(30)的比特数。

6.根据前述任一项权利要求所述的∑Δ调制器(200)，其中，环路滤波器(20)和数字滤波器(50)的组合的频率响应在∑Δ调制器(200)的通带外具有增益的1阶滚降。

7.根据前述任一项权利要求所述的∑Δ调制器(200)，包括1比特量化器(60)，耦合至数字滤波器(50)的输出，用于生成反馈信号作为1比特反馈信号。

8.根据权利要求7所述的∑Δ调制器(200)，其中，1比特量化器(60)被设置为反馈数字滤波器(50)的输出的最高有效位。

9.根据前述任一项权利要求所述的∑Δ调制器(200)，其中，反馈路径包括数模转换器(40)。

10.根据前述任一项权利要求所述的∑Δ调制器(200)，其中，环路滤波器(20)包括连续时间滤波器、开关电容滤波器、或数字滤波器中任一种。

11.根据前述任一项权利要求所述的∑Δ调制器(200)，其中，环路滤波器(20)包括阶数高于1的滤波器。

12.根据前述任一项权利要求所述的∑Δ调制器(200)，其中，环路滤波器(20)包括积分器(70，72，74，76)。

13.根据前述任一项权利要求所述的∑Δ调制器(200)，其中，环路滤波器(20)和数字滤波器(50)具有带通幅度响应。

14.一种数模转换器(300)，具有根据前述任一项权利要求所述的调制器(200)以及与数字滤波器(50)的输出相耦合的另一数字滤波器(70)。

15.一种转换信号的方法，包括：

-生成误差信号，该误差信号是输入信号(X)与反馈信号之差；

-对误差信号进行滤波；

-使用多比特量化器(30)，对滤波后的误差信号进行量化；

-使用数字滤波器(50)，对量化且滤波后的误差信号进行滤波；以及

-根据数字滤波器(50)的输出生成反馈信号，

其中，反馈信号具有比多比特量化器(30)所产生的比特数少的比特，并且没有数字滤波器(50)的输出至数字滤波器(50)的输入的其他反馈。

16.一种转换信号的方法，包括：

-生成误差信号，该误差信号是输入信号(X)与反馈信号之差；

-对误差信号进行滤波；

-使用多比特量化器(30)，对滤波后的误差信号进行量化；

-使用数字滤波器(50)，对量化且滤波后的误差信号进行滤波；以及

-根据数字滤波器(50)的输出信号生成反馈信号，

其中，反馈信号具有比多比特量化器(30)所产生的比特数少的比特，以及

其中，数字滤波器(50)在∑Δ调制器(200)的通带中具有高于1的阶数。

Images