CN102723953B - 一种可变类型的Sigma-Delta调制器 - Google Patents

Abstract

一种可变类型的Sigma-Delta调制器，包括双向开关、开关电容积分器、有源RC积分器、量化器和反馈数模转换器，具有连续时间型和离散时间型两种类型的Sigma-Delta调制器工作模式。其中双向开关由用户根据实际需要进行选择，在高频领域可令双向开关选择连续时间型Sigma-Delta调制器完成调制器功能，避免由于离散时间型Sigma-Delta调制器中运算放大器带宽无法满足要求而导致调制器系统性能的下降；在低频领域可令双向开关选择离散时间型Sigma-Delta调制器完成调制器功能，避免由于连续时间型Sigma-Delta调制器中RC时间常数偏差噪声导致调制器系统性能的下降。

Description

一种可变类型的Sigma-Delta调制器

技术领域

本发明属于CMOS模数转换器技术领域，特别涉及一种可变类型的Sigma-Delta调制器。

背景技术

模数转换器(Analog-to-Digitalconvertor，ADC)是连接现实模拟世界和虚拟数字世界的桥梁，在现代信号处理中具有非常重要的作用，广泛用于数字音频、数字电子、图像编码及频率合成等领域。近年来，随着对高精度ADC需求的不断增加，加上传统奈奎斯特ADC难以实现高分辨率的模数转换，使得Sigma-DeltaADC成为模数转换器领域的研究热点。自二十世纪六十年代诞生以来，Sigma-Delta调制技术经过长期发展，已成为超大规模集成电路系统中实现高性能模数转换接口电路的一个主流技术。基于Sigma-Delta调制技术的Sigma-Delta调制器应用过采样技术和噪声整形技术，把量化噪声推向高频，从而显著提高ADC的信噪比。

Sigma-Delta调制器主要由一个A/D转换器、一个D/A转换器和一系列积分器组成，如附图1所示。其中，积分器的个数决定了Sigma-Delta调制器的阶数。例如，单环调制器中有两个积分器串联，则此单环Sigma-Delta调制器就是一个单环二阶Sigma-Delta调制器。Sigma-Delta调制器的主要性能指标有动态范围(DynamicRange，DR)、信噪比(Signal-to-NoiseRatio，SNR)和有效位数(EffectiveNumberofBits，ENOB)等。其中DR是指转换器最大输入信号和能检测到的最小输入信号能量的比值；SNR是指在一定的输入幅度时，转换器输出信号能量与噪声能量的比值；ENOB根据转换器的实际SNR值来计算，与SNR密切相关。

Sigma-Delta调制器可分为连续时间型和离散时间型两种类型。附图2展示了简单的一阶离散时间型Sigma-Delta调制器，其采用的积分器结构是开关电容电路。离散时间型Sigma-Delta调制器具有良好的线性度，能容忍较大的时钟抖动，且积分器的增益系数比较稳定；但为了满足精度和速度的要求，调制器中第一级积分器需要高单位增益带宽的运算放大器，一般需要5-10倍的时钟频率，以完成电荷在一个周期内从采样电容到积分电容的转移。因此，离散时间型Sigma-Delta调制器多应用于音频等低频领域，不适合应用于高频领域。附图3展示了简单的一阶连续时间型Sigma-Delta调制器，其采用的积分器结构是有源RC电路。连续时间型Sigma-Delta调制器采用固定电阻代替开关电容，利用RC电路方式完成积分功能，故对运算放大器的单位增益带宽要求不高，一般为系统的时钟频率即可。因此，连续时间型Sigma-Delta调制器特别适合应用于高频领域。连续时间型Sigma-Delta调制器的缺点是由于有源RC积分器中电阻和电容的值容易受CMOS加工工艺影响，RC时间常数偏差往往可达到40％，因此会导致噪声传递函数发生偏差，对调制器性能的影响较大。

为了解决现有技术中的优化折衷，本发明根据连续时间型和离散时间型Sigma-Delta调制器各自适用的领域，提供一种可变类型的Sigma-Delta调制器：在低频领域，选择离散时间型Sigma-Delta调制器完成调制器功能；在高频领域，选择连续时间型Sigma-Delta调制器完成调制器功能。

发明内容

鉴于现有技术存在的不足，本发明目的旨在提供一种可变类型的Sigma-Delta调制器，该调制器应用在高频领域时，可选择连续时间型Sigma-Delta调制器完成调制器功能，避免由于离散时间型Sigma-Delta调制器中运算放大器带宽无法满足要求而导致调制器系统性能的下降；应用在低频领域时，可选择离散时间型Sigma-Delta调制器完成调制器功能，避免由于连续时间型Sigma-Delta调制器中RC时间常数偏差噪声导致调制器系统性能的下降。

本发明通过如下技术方案实现：

一种可变类型的Sigma-Delta调制器，其具有连续时间型和离散时间型两种类型的Sigma-Delta调制器工作模式，其特征在于：包括第一积分器、第二积分器、量化器、反馈数模转换器、第一个S1开关、第二个S1开关、第三个S1开关、第四个S1开关、第五个S1开关、第六个S1开关、第七个S1开关、第八个S1开关和第九个S1开关；所述第一积分器与所述第二积分器连接；所述第二积分器与所述量化器连接；所述量化器用于对所述第二积分器的输出进行量化；所述反馈数模转换器连接于所述量化器与所述第一积分器、所述第二积分器之间，用于对第一积分器、第二积分器进行反馈；

所述第一积分器包括第一开关电容积分器和第一有源RC积分器，所述第二积分器包括第二开关电容积分器和第二有源RC积分器；所述第一积分器和第二积分器均分别具有开关电容积分器和有源RC积分器两种类型的工作模式；

所述第一开关电容积分器包括第一个Ca采样电容、第二个Ca采样电容，、第一个C1积分电容、第二个C1积分电容、第一个ck1开关、第二个ck1开关、第一个ck2开关、第二个ck2开关、第一个ck1_d开关、第二个ck1_d开关和运算放大器amp1；所述第一有源RC积分器包括第一个Ra1电阻、第二个Ra1电阻、第一个C1积分电容、第二个C1积分电容和运算放大器amp1；所述第二开关电容积分器包括第一个Cb采样电容、第二个Cb采样电容、第一个C2积分电容、第二个C2积分电容、第三个ck1开关、第四个ck1开关、第三个ck2开关、第四个ck2开关、第三个ck1_d开关、第四个ck1_d开关和运算放大器amp2；所述第二有源RC积分器包括第一个Ra2电阻、第二个Ra2电阻、第一个C2积分电容、第二个C2积分电容和运算放大器amp2；

所述第一个ck1开关、第二个ck1开关、第三个ck1开关、第四个ck1开关、第一个ck2开关、第二个ck2开关、第三个ck2开关、第四个ck2开关、第一个ck1_d开关、第二个ck1_d开关、第三个ck1_d开关、第四个ck1_d开关均为CMOS互补开关，均由两相非交叠时钟控制；

所述第一个S1开关、第二个S1开关、第三个S1开关、第四个S1开关、第五个S1开关、第六个S1开关、第七个S1开关、第八个S1开关、第九个S1开关为双向开关，用于选择所述第一积分器和第二积分器工作模式的类型，所述选择是在所述开关电容积分器和有源RC积分器两种类型的工作模式中选择一种；

所述第一个S1开关、第二个S1开关、第三个S1开关、第四个S1开关、第五个S1开关、第六个S1开关、第七个S1开关、第八个S1开关、第九个S1开关由芯片外部输入信号控制，由用户根据实际应用场合选择控制。

本发明还提供了：

由所述第一个S1开关、第二个S1开关、第三个S1开关、第四个S1开关、第五个S1开关、第六个S1开关、第七个S1开关、第八个S1开关、第九个S1开关选择离散时间型Sigma-Delta调制器或连续时间型Sigma-Delta调制器完成调制器功能。

所述第一开关电容积分器和第一有源RC积分器共用所述运算放大器amp1、第一个C1积分电容和第二个C1积分电容；所述第二开关电容积分器和第二有源RC积分器共用所述运算放大器amp2、第一个C2积分电容和第二个C2积分电容。

所述量化器的时钟频率由所述第九个S1开关进行选择。

在高频领域选择连续时间型Sigma-Delta调制器工作模式完成调制器功能，在低频领域选择离散时间型Sigma-Delta调制器工作模式完成调制器功能。

附图说明

图1是Sigma-Delta调制器的结构框图。

图2是一阶离散时间型Sigma-Delta调制器结构框图。

图3是一阶连续时间型Sigma-Delta调制器结构框图。

图4是本发明设计的可变类型的Sigma-Delta调制器的电路原理图。

图5是开关S1选择连续时间型Sigma-Delta调制器结构框图。

图6是二阶离散时间型Sigma-Delta调制器输出的功率谱密度。

图7是RC时间常数偏差对二阶离散时间型Sigma-Delta调制器SNR的影响。

图8是开关S1选择离散时间型Sigma-Delta调制器结构框图。

图9是二阶连续时间型Sigma-Delta调制器输出的功率谱密度。

具体实施方式

下面结合附图和实施案例对本发明作进一步的说明。

本发明设计的一种可变类型的Sigma-Delta调制器，是用户可根据调制器的具体应用场合，选择连续时间型或者离散时间型Sigma-Delta调制器完成调制器功能。当输入信号频率较高时，为保证一定的过采样率，系统的时钟频率也较高，因此离散时间型Sigma-Delta调制器中的运算放大器带宽不能满足5-10倍的时钟频率，此时选择连续时间型Sigma-Delta调制器完成调制功能。当输入信号频率较低时，为保证一定的过采样率，系统的时钟频率也较低，为避免连续时间型Sigma-Delta调制器中RC时间常数偏差的影响，选择离散时间型Sigma-Delta调制器完成调制功能，此时调制器中运算放大器的带宽已大于5-10倍的采样频率。本发明的优点在于用户可根据实际应用场合对调制器的类型进行选择，即高频领域使用连续时间型Sigma-Delta调制器，低频领域使用离散时间型Sigma-Delta调制器。

本发明设计的可变类型的Sigma-Delta调制器的电路原理如附图4所示，包含第一积分器、第二积分器、量化器和反馈数模转换器。

所述第一积分器包括第一个S1开关、第二个S1开关、第三个S1开关、第四个S1开关、第一个ck1_d开关、第二个ck1_d开关、第一个ck1开关、第二个ck1开关、第一个ck2开关、第二个ck2开关、运算放大器amp1、第一个Ca采样电容、第二个Ca采样电容、第一个C1积分电容、第二个C1积分电容、第一个Ra1电阻和第二个Ra1电阻。

所述第二积分器包括第五个S1开关、第六个S1开关、第七个S1开关、第八个S1开关、第三个ck1_d开关、第四个ck1_d开关、第三个ck1开关、第四个ck1开关、第三个ck2开关、第四个ck2开关、运算放大器amp2、第一个Cb采样电容、第二个Cb采样电容、第一个C2积分电容、第二个C2积分电容、第一个Ra2电阻和第二个Ra2电阻

所述量化器包括动态比较器和RS触发器，并使用可供选择的时钟频率CLK_C和CLK_D对所述第二积分器的输出进行量化。

所述反馈数模转换器包括第一个Q_N开关、第二个Q_N开关、第三个Q_N开关、第四个Q_N开关、、第一个Q_P开关、第二个Q_P开关、第三个Q_P开关、第四个Q_P开关、、第一个Rb1电阻、第二个Rb1电阻、第一个Rb2电阻、第二个Rb2电阻、第一个ck2_d开关、第二个ck2_d开关、第三个ck2_d开关、第四个ck2_d开关，并使用第一个正反馈电平VREF+、第二个正反馈电平VREF+、第三个正反馈电平VREF+、第四个正反馈电平VREF+、第一个负反馈电平VREF-、第二个负反馈电平VREF-、第三个负反馈电平VREF-、第个负反馈电平VREF-、第一个正反馈电平Q_N、第二个正反馈电平Q_N、第一个负反馈电平Q_P和第二个负反馈电平Q_P对所述第一积分器、第二积分器进行反馈

电路的具体连接方式为：输入信号V_IN+连接到第一个S1开关，输入信号V_IN-连接第二个S1开关，第一个S1开关的另两个选择端分别连接第一个ck1_d开关的一端和第一个Ra1电阻的一端，第一个Ra1电阻的另一端连接到第三个S1开关的一个选择端，第一个ck1_d开关的另一端连接到第一个Ca采样电容，第一个Ca采样电容的另一端连接第一个ck2开关和第一个ck1开关，第一个ck2开关的另一端连接到第三个S1开关的另一个选择端；第二个S1开关的另两个选择端分别连接第二个ck1_d开关的一端和第二个Ra1电阻的一端，第二个ck1_d开关的一端连接第二个Ca采样电容的一端，第二个Ca采样电容的另一端连接到第二个ck2开关和第二个ck1开关，第二个ck2开关连接到第四个S1开关的一个选择端，第二个Ra1电阻连接到第四个开关S1的另一个选择端；第一个ck1开关的另一端与第二个ck1开关的另一端相连，第三个S1开关的一端连接到运算放大器amp1的正输入端，第四个S1开关的一端连接到运算放大器amp1的负输入端，第一个C1积分电容连接运算放大器的正输入端和负输出端，第二个C1积分电容连接到运算放大器的负输入端和正输出端；运算放大器amp1的负输出端连接到第五个S1开关，运算放大器amp1的正输出端连接到第六个S1开关，第五个S1开关的另两个选择端分别连接第三个ck1_d开关的一端和第一个Ra2电阻的一端，第一个Ra2电阻的另一端连接到第七个S1开关的一个选择端，第三个ck1_d开关的另一端连接到第一个Cb采样电容，第一个Cb采样电容的另一端连接第三个ck2开关和第三个ck1开关，第三个ck2开关的另一端连接到第七个S1开关的另一个选择端；第六个S1开关的另两个选择端分别连接第四个ck1_d开关的一端和第二个Ra2电阻的一端，第四个ck1_d开关的一端连接第二个Cb采样电容的一端，第二个Cb采样电容的另一端连接到第四个ck2开关和第四个ck1开关，第四个ck2开关连接到第八个S1开关的一个选择端，第二个Ra2电阻连接到第八个开关S1的另一个选择端；第三个ck1开关的另一端与第四个ck1开关的另一端相连，第七个S1开关的一端连接到运算放大器amp2的正输入端，第八个S1开关的一端连接到运算放大器amp2的负输入端，第一个C2积分电容连接运算放大器的正输入端和负输出端，第二个C2积分电容连接到运算放大器的负输入端和正输出端；第二个运算放大器amp2的负输出端连接量化器的一个输入端，第二个运算放大器amp2的正输入端连接量化器的另一个输入端，量化器的时钟控制端由第九个S1开关控制，第九个S1开关的另外两个选择端分别连接时钟CLK_D和CLK_C，量化器的输出分别为互补高低电平Q_N和Q_P；第一个正反馈电平VREF+连接到第一个Q_N开关的一端，第一个负反馈电平VREF-连接到第一个Q_P开关一端，第一个Q_N开关的另一端和第一个Q_P开关一端一起连接到第一个ck2_d开关的一端，第一个ck2_d开关的另一端连接到第一个Ca采样电容和第一个ck1_d开关之间；第一个Rb1反馈电阻连接于Q_N和第一个Ra1电阻的一端；第二个正反馈电平VREF+连接到第二个Q_P开关的一端，第二个负反馈电平VREF-连接到第二个Q_N开关一端，第二个Q_N开关的另一端和第二个Q_P开关一端一起连接到第二个ck2_d开关的一端，第二个ck2_d开关的另一端连接到第二个Ca采样电容和第二个ck1_d开关之间；第二个Rb1反馈电阻连接于Q_P和第二个Ra1电阻的一端；第三个正反馈电平VREF+连接到第三个Q_N开关的一端，第三个负反馈电平VREF-连接到第三个Q_P开关一端，第三个Q_N开关的另一端和第三个Q_P开关一端一起连接到第三个ck2_d开关的一端，第三个ck2_d开关的另一端连接到第一个Cb采样电容和第三个ck1_d开关之间；第一个Rb2反馈电阻连接于Q_P和第一个Ra2电阻的一端；第四个正反馈电平VREF+连接到第四个Q_P开关的一端，第四个负反馈电平VREF-连接到第四个Q_N开关一端，第四个Q_N开关的另一端和第四个Q_P开关一端一起连接到第四个ck2_d开关的一端，第四个ck2_d开关的另一端连接到第二个Cb采样电容和第四个ck1_d开关之间；第二个Rb2反馈电阻连接于Q_N和第二个Ra2电阻的一端。

具体工作机制如下：

所有双向开关S1通过芯片外部接口进行输入。当S1开关为‘1’时，第一个S1开关选择第一个Ra1一端，第二个S1开关选择第二个Ra1一端，第三个S1开关选择第一个Ra1的另一端，第四个S1开关选择第二个Ra1另一端，第五个S1开关选择第一个Ra2一端，第六个S1开关选择第二个Ra2一端，第七个S1开关选择第一个Ra2的另一端，第八个S1开关选择第二个Ra2另一端，第九个S1开关选择CLK_C一端，此时系统结构框图可简化为附图5所示，为一个二阶连续时间型Sigma-Delta调制器。输入信号经过第一积分器、第二积分器后，由量化器进行A/D转换，量化器由动态比较器和RS锁存器实现，输出为Q_P和Q_N各级积分器的增益系数k₁和k₂由式(1)、(2)确定：

$\frac{1}{R_{a1}{C}_1}=k_1{f}_s---\left(1\right)$

$\frac{1}{R_{a2}{C}_2}=k_2{f}_s---\left(2\right)$

其中R_a1、R_a2为电阻值，C₁、C₂为积分电容值，f_s为系统的时钟频率。反馈数模转换器直接由量化器输出信号Q_N、Q_P及反馈电阻Rb1、Rb2组成，反馈信号直接加在运算放大器的输入端，各级调制器的反馈系数a₁、a₂分别由式(3)、(4)确定：

$a_1=\frac{R_{a1}}{R_{b1}}---\left(3\right)$

$a_2=\frac{R_{a1}}{R_{b1}}---\left(4\right)$

由此完成连续时间型Sigma-Delta调制功能。利用Matlab/Simulink进行仿真，当输入信号为1MHz时，时钟频率为128MHz，即过采样率为64，此时运算放大器的单位增益带宽为系统的时钟频率，不考虑RC时间常数偏差的影响，此时调制器输出的功率谱密度如附图6所示，信噪比达到60dB。

由于连续时间型Sigma-Delta调制器中电阻和电容的值容易受CMOS加工工艺的影响，有时RC时间常数偏差会高达40％，由此导致系统的传递函数发生很大的偏差，严重影响调制器的信噪比。RC时间常数偏差是连续时间型Sigma-Delta调制器最大的非理想因素。附图7给出了当RC时间常数偏差在正负40％内变化时调制器的信噪比，信噪比甚至会降至50dB。因此，若连续时间型Sigma-Delta调制器应用于音频等低频领域，由于RC时间常数偏差的存在，可选择离散时间型Sigma-Delta调制器作为调制器类型，避免信噪比的下降。同时，在音频等低频领域，在一定的过采样率下，系统的时钟频率也下降，此时离散时间型Sigma-Delta调制器中运算放大器的带宽足以满足5-10倍的时钟频率。

当S1开关为‘2’时，第一个S1开关选择第一个ck1_d一端，第二个S1开关选择第二个ck1_d一端，第三个S1开关选择第一个ck2的一端，第四个S1开关选择第二个ck2的一端，第五个S1开关选择第三个ck1_d一端，第六个S1开关选择第四个ck1_d的一端，第七个S1开关选择第三个ck2的一端，第八个S1开关选择第四个ck2的一端，第九个S1开关选择CLK_D一端，此时系统结构框图可简化为图8所示，为一个二阶离散时间型Sigma-Delta调制器。输入信号在时钟ck1使能时，通过采样电容Ca对其进行采样，在时钟ck2使能时，利用积分电容C1和运算放大器amp1进行积分。第一个积分器的输出同样在时钟ck1使能时，由Cb对其进行采样，在时钟ck2使能时利用积分电容C2和amp2进行积分。第二个积分器的输出由量化器进行A/D转换，量化器可由动态比较器和RS锁存器实现，输出为Q_P和Q_N。反馈数模转换器由VREF+、VREF-、时钟ck2_d、量化器输出信号Q_N、Q_P组成。Q_N，Q_P为互补高低电平，若量化器输出Q_P＝1，Q_N＝0，即反馈的开关Q_P导通，Q_N关断，则在时钟ck2_d使能时，在第一个积分器的正输入端反馈VREF-，负输入端反馈VREF+；同样的，在第二个积分器的正输入端反馈VREF-，负输入端处反馈VREF+。其中开关ck1、ck2、ck1_d、ck2_d、Q_N，Q_P由CMOS互补开关实现，由此完成离散时间型Sigma-Delta调制功能。此时各级积分器的增益系数由式(5)、(6)确定：

$k_1=\frac{C_a}{C_1}---\left(5\right)$

$k_2=\frac{C_b}{C_2}---\left(6\right)$

利用Matlab/Simulink进行仿真，在输入信号频率达到100KHz时，调制器时钟频率为12.8MHz，即过采样率为64，此时运算放大器的单位增益带宽满足5-10倍的时钟频率，调制器输出的功率谱密度如附图9所示，信噪比达到68dB，此时调制器不存在RC时间常数偏差的影响。

相比于现有技术，本发明具有如下有益效果：

1、实现了芯片中集成连续时间型和离散时间型Sigma-Delta调制器；

2、用户可根据实际应用场合进行连续时间型和离散时间型Sigma-Delta调制器的选择。

最后说明的是，以上实施案例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施案例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (5)

1.一种可变类型的Sigma-Delta调制器，其具有连续时间型和离散时间型两种类型的Sigma-Delta调制器工作模式，其特征在于：包括第一积分器、第二积分器、量化器、反馈数模转换器、第一个S1开关、第二个S1开关、第三个S1开关、第四个S1开关、第五个S1开关、第六个S1开关、第七个S1开关、第八个S1开关和第九个S1开关；所述第一积分器与所述第二积分器连接；所述第二积分器与所述量化器连接；所述量化器用于对所述第二积分器的输出进行量化；所述反馈数模转换器连接于所述量化器与所述第一积分器、所述第二积分器之间，用于对第一积分器、第二积分器进行反馈；

所述第一积分器包括第一开关电容积分器和第一有源RC积分器，所述第二积分器包括第二开关电容积分器和第二有源RC积分器；所述第一积分器和第二积分器均分别具有开关电容积分器和有源RC积分器两种类型的工作模式；

所述第一开关电容积分器包括第一个Ca采样电容、第二个Ca采样电容、第一个C1积分电容、第二个C1积分电容、第一个ck1开关、第二个ck1开关、第一个ck2开关、第二个ck2开关、第一个ck1_d开关、第二个ck1_d开关和运算放大器amp1；所述第一有源RC积分器包括第一个Ra1电阻、第二个Ra1电阻、第一个C1积分电容、第二个C1积分电容和运算放大器amp1；所述第二开关电容积分器包括第一个Cb采样电容、第二个Cb采样电容、第一个C2积分电容、第二个C2积分电容、第三个ck1开关、第四个ck1开关、第三个ck2开关、第四个ck2开关、第三个ck1_d开关、第四个ck1_d开关和运算放大器amp2；所述第二有源RC积分器包括第一个Ra2电阻、第二个Ra2电阻、第一个C2积分电容、第二个C2积分电容和运算放大器amp2；

所述第一个ck1开关、第二个ck1开关、第三个ck1开关、第四个ck1开关、第一个ck2开关、第二个ck2开关、第三个ck2开关、第四个ck2开关、第一个ck1_d开关、第二个ck1_d开关、第三个ck1_d开关、第四个ck1_d开关均为CMOS互补开关，均由两相非交叠时钟控制；

所述第一个S1开关、第二个S1开关、第三个S1开关、第四个S1开关、第五个S1开关、第六个S1开关、第七个S1开关、第八个S1开关、第九个S1开关为双向开关，用于选择所述第一积分器和第二积分器工作模式的类型，所述选择是在所述开关电容积分器和有源RC积分器两种类型的工作模式中选择一种；

所述量化器包括动态比较器和RS触发器，并使用可供选择的时钟频率CLK_C和CLK_D对所述第二积分器的输出进行量化；

所述反馈数模转换器包括第一个Q_N开关、第二个Q_N开关、第三个Q_N开关、第四个Q_N开关、第一个Q_P开关、第二个Q_P开关、第三个Q_P开关、第四个Q_P开关、第一个Rb1电阻、第二个Rb1电阻、第一个Rb2电阻、第二个Rb2电阻、第一个ck2_d开关、第二个ck2_d开关、第三个ck2_d开关、第四个ck2_d开关，并使用第一个正反馈电平VREF+、第二个正反馈电平VREF+、第三个正反馈电平VREF+、第四个正反馈电平VREF+、第一个负反馈电平VREF-、第二个负反馈电平VREF-、第三个负反馈电平VREF-、第个负反馈电平VREF-、第一个正反馈电平Q_N、第二个正反馈电平Q_N、第一个负反馈电平Q_P和第二个负反馈电平Q_P对所述第一积分器、第二积分器进行反馈；

其中，输入信号V_IN+连接到第一个S1开关，输入信号V_IN-连接第二个S1开关，第一个S1开关的另两个选择端分别连接第一个ck1_d开关的一端和第一个Ra1电阻的一端，第一个Ra1电阻的另一端连接到第三个S1开关的一个选择端，第一个ck1_d开关的另一端连接到第一个Ca采样电容，第一个Ca采样电容的另一端连接第一个ck2开关和第一个ck1开关，第一个ck2开关的另一端连接到第三个S1开关的另一个选择端；第二个S1开关的另两个选择端分别连接第二个ck1_d开关的一端和第二个Ra1电阻的一端，第二个ck1_d开关的一端连接第二个Ca采样电容的一端，第二个Ca采样电容的另一端连接到第二个ck2开关和第二个ck1开关，第二个ck2开关连接到第四个S1开关的一个选择端，第二个Ra1电阻连接到第四个开关S1的另一个选择端；第一个ck1开关的另一端与第二个ck1开关的另一端相连，第三个S1开关的一端连接到运算放大器amp1的正输入端，第四个S1开关的一端连接到运算放大器amp1的负输入端，第一个C1积分电容连接运算放大器的正输入端和负输出端，第二个C1积分电容连接到运算放大器的负输入端和正输出端；运算放大器amp1的负输出端连接到第五个S1开关，运算放大器amp1的正输出端连接到第六个S1开关，第五个S1开关的另两个选择端分别连接第三个ck1_d开关的一端和第一个Ra2电阻的一端，第一个Ra2电阻的另一端连接到第七个S1开关的一个选择端，第三个ck1_d开关的另一端连接到第一个Cb采样电容，第一个Cb采样电容的另一端连接第三个ck2开关和第三个ck1开关，第三个ck2开关的另一端连接到第七个S1开关的另一个选择端；第六个S1开关的另两个选择端分别连接第四个ck1_d开关的一端和第二个Ra2电阻的一端，第四个ck1_d开关的一端连接第二个Cb采样电容的一端，第二个Cb采样电容的另一端连接到第四个ck2开关和第四个ck1开关，第四个ck2开关连接到第八个S1开关的一个选择端，第二个Ra2电阻连接到第八个开关S1的另一个选择端；第三个ck1开关的另一端与第四个ck1开关的另一端相连，第七个S1开关的一端连接到运算放大器amp2的正输入端，第八个S1开关的一端连接到运算放大器amp2的负输入端，第一个C2积分电容连接运算放大器的正输入端和负输出端，第二个C2积分电容连接到运算放大器的负输入端和正输出端；第二个运算放大器amp2的负输出端连接量化器的一个输入端，第二个运算放大器amp2的正输入端连接量化器的另一个输入端，量化器的时钟控制端由第九个S1开关控制，第九个S1开关的另外两个选择端分别连接时钟CLK_D和CLK_C，量化器的输出分别为互补高低电平Q_N和Q_P；第一个正反馈电平VREF+连接到第一个Q_N开关的一端，第一个负反馈电平VREF-连接到第一个Q_P开关一端，第一个Q_N开关的另一端和第一个Q_P开关一端一起连接到第一个ck2_d开关的一端，第一个ck2_d开关的另一端连接到第一个Ca采样电容和第一个ck1_d开关之间；第一个Rb1反馈电阻连接于Q_N和第一个Ra1电阻的一端；第二个正反馈电平VREF+连接到第二个Q_P开关的一端，第二个负反馈电平VREF-连接到第二个Q_N开关一端，第二个Q_N开关的另一端和第二个Q_P开关一端一起连接到第二个ck2_d开关的一端，第二个ck2_d开关的另一端连接到第二个Ca采样电容和第二个ck1_d开关之间；第二个Rb1反馈电阻连接于Q_P和第二个Ra1电阻的一端；第三个正反馈电平VREF+连接到第三个Q_N开关的一端，第三个负反馈电平VREF-连接到第三个Q_P开关一端，第三个Q_N开关的另一端和第三个Q_P开关一端一起连接到第三个ck2_d开关的一端，第三个ck2_d开关的另一端连接到第一个Cb采样电容和第三个ck1_d开关之间；第一个Rb2反馈电阻连接于Q_P和第一个Ra2电阻的一端；第四个正反馈电平VREF+连接到第四个Q_P开关的一端，第四个负反馈电平VREF-连接到第四个Q_N开关一端，第四个Q_N开关的另一端和第四个Q_P开关一端一起连接到第四个ck2_d开关的一端，第四个ck2_d开关的另一端连接到第二个Cb采样电容和第四个ck1_d开关之间；第二个Rb2反馈电阻连接于Q_N和第二个Ra2电阻的一端；

所述第一个S1开关、第二个S1开关、第三个S1开关、第四个S1开关、第五个S1开关、第六个S1开关、第七个S1开关、第八个S1开关、第九个S1开关由芯片外部输入信号控制，由用户根据实际应用场合选择控制。

2.根据权利要求1所述的可变类型的Sigma-Delta调制器，其特征在于：由所述第一个S1开关、第二个S1开关、第三个S1开关、第四个S1开关、第五个S1开关、第六个S1开关、第七个S1开关、第八个S1开关、第九个S1开关选择离散时间型Sigma-Delta调制器或连续时间型Sigma-Delta调制器工作模式完成调制器功能。

3.根据权利要求1所述的可变类型的Sigma-Delta调制器，其特征在于：所述第一开关电容积分器和第一有源RC积分器共用所述运算放大器amp1、第一个C1积分电容和第二个C1积分电容；所述第二开关电容积分器和第二有源RC积分器共用所述运算放大器amp2、第一个C2积分电容和第二个C2积分电容。

4.根据权利要求1所述的可变类型的Sigma-Delta调制器，其特征在于：所述量化器的时钟频率由所述第九个S1开关进行选择。

5.根据权利要求1所述的可变类型的Sigma-Delta调制器，其特征在于：在高频领域选择连续时间型Sigma-Delta调制器工作模式完成调制器功能，在低频领域选择离散时间型Sigma-Delta调制器工作模式完成调制器功能。