CN107852164B - 抑制前馈δς转换器中的信号传递函数峰化 - Google Patents

抑制前馈δς转换器中的信号传递函数峰化 Download PDF

Info

Publication number
CN107852164B
CN107852164B CN201680040665.2A CN201680040665A CN107852164B CN 107852164 B CN107852164 B CN 107852164B CN 201680040665 A CN201680040665 A CN 201680040665A CN 107852164 B CN107852164 B CN 107852164B
Authority
CN
China
Prior art keywords
integrators
converter
input
integrator
feed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680040665.2A
Other languages
English (en)
Other versions
CN107852164A (zh
Inventor
A·班德约帕得哈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN107852164A publication Critical patent/CN107852164A/zh
Application granted granted Critical
Publication of CN107852164B publication Critical patent/CN107852164B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/45—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedforward inputs, i.e. with forward paths from the modulator input to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Abstract

用于CT DSM的修改的拓扑(本文称为“SCFF”)可以有效地处理信号传递函数(STF)峰化，这是连续时间前馈ΔΣ转换器的固定性能。SCFF方法包括向第二积分器的输入提供另外的数模(DAC)反馈路径(在电路中产生另外的DAC，把量化器的输出转换成模拟信号并把模拟信号反馈到第二积分器的输入)。而且，SCFF方法包括提供两个馈入：第一馈入到第二积分器的输入以及第二馈入到第三积分器的输入。第一馈入可以是负的。有利地，修改的连续时间ΔΣ调制器实现这种方法缓解了信号传递函数中的一些峰化问题，同时仍享有低功耗。

Description

抑制前馈ΔΣ转换器中的信号传递函数峰化
优先权数据
本申请要求于2015年6月3日提交的标题为“抑制连续时间前馈ΔΣ转换器中的信号传递函数峰化”的美国临时专利申请序列号62/170,135和于2016年3月11日提交的标题为“抑制前馈ΔΣ转换器中的信号传递函数峰化”的美国专利申请No.15/067,847的权益和优先权，其全部内容通过引用合并于此。
技术领域
本发明涉及集成电路领域，特别涉及在前馈ΔΣ转换器(例如连续时间前馈ΔΣ转换器或离散时间前馈ΔΣ转换器)中抑制信号传递函数峰化。
背景技术
数据转换器在电子学中无处不在。一些数据转换器，例如模数转换器(ADC)和数模转换器(DAC)，在数字域和模拟域之间转换信号。数据转换器被用于各种应用，例如高速应用、精密应用、任务关键型系统、消费电子、娱乐、媒体系统、电信、医疗设备等等。数据转换器可根据应用设计或选择，以适应包括精度、分辨率、采样率、带宽、功耗/效率、尺寸、噪声量、抗锯齿能力等规格。
发明内容
根据本公开的一个方面，提供了一种具有信号传递函数峰化抑制的修改的前馈ΔΣ模数转换器，包括：接收所述转换器的模拟输入的积分器级联；量化器，用于量化所述积分器的输出的和并产生所述转换器的数字输出，以及向所述积分器的第一个的输入提供反馈；从所述量化器的数字输出到所述积分器的第二个的输入的反馈路径；和从所述转换器的模拟输入到所述积分器的第一个的之后的一个或多个积分器的输入的一个或多个馈入路径。
根据本公开的另一个方面，提供了一种连续时间前馈ΔΣ模数转换器，包括：接收转换器的模拟输入的积分器级联；和量化器，用于量化所述积分器的输出的和并产生所述转换器的数字输出，以及向所述积分器的第一个的输入提供反馈；其中所述积分器级联形成椭圆环路滤波器。
根据本公开的另一个方面，提供了一种用于具有信号传递函数峰化抑制的ΔΣ调制的方法，包括：通过具有N个积分器级联的N阶环路滤波器将模拟输入信号滤波至前馈ΔΣ模数转换器；量化所述环路滤波器的输出；从所述量化器的输出向所述积分器的第一个和第二个提供反馈信号；和将模拟输入信号提供给所述积分器的第一个的之后的N个积分器的一个或多个的输入。
附图说明
为了提供对本公开及其特征和优点的更完整的理解，参考以下结合附图的描述，其中相同的附图标记表示相同的部件，其中：
图1是ΔΣ模数转换器(DS ADC)的示意性系统图；
图2是反馈构造的3阶ΔΣ模数转换器的示意性系统图；
图3是前馈构造的3阶ΔΣ模数转换器的示意性系统图；
图4描述具有前馈构造的连续时间ΔΣ调制器的信号传递函数峰化；
图5是根据本公开的一些实施方案具有STF峰化抑制的修改的3阶连续时间前馈ΔΣ模数转换器的示意性系统图；
图6是根据本公开的一些实施方案具有STF峰化抑制的修改的3阶连续时间前馈ΔΣ模数转换器的示意性系统图；
图7示出根据本公开的一些实施方案连续时间前馈ΔΣ模数转换器的信号传递函数和修改的连续时间前馈ΔΣ模数转换器的信号传递函数；
图8描述根据本公开的一些实施方案通过修改的连续时间前馈ΔΣ模数转换器抑制信号传递函数峰化；
图9描述根据本公开的一些实施方案修改的连续时间前馈ΔΣ模数转换器的更好别名排斥；
图10示出具有相反Chebyshev环路滤波器的连续时间前馈ΔΣ模数转换器的信号传递函数和具有椭圆环路滤波器的连续时间前馈ΔΣ模数转换器的信号传递函数；
图11示出根据本公开的一些实施方案具有相反Chebyshev环路滤波器的修改的连续时间前馈ΔΣ模数转换器的信号传递函数和具有对相邻信道的附加抑制的椭圆环路滤波器的修改的连续时间前馈ΔΣ模数转换器的信号传递函数；和
图12是根据本公开的一些实施方案描述ΔΣ调制方法的流程图。
具体实施方式
用于CT DSM的修改的拓扑(本文称为“SCFF”)可以有效地处理信号传递函数(STF)峰化，这是连续时间前馈ΔΣ转换器的固定性能。SCFF方法包括向第二积分器的输入提供另外的数模(DAC)反馈路径(在电路中产生另外的DAC，把量化器的输出转换成模拟信号并把模拟信号反馈到第二积分器的输入)。而且，SCFF方法包括提供两个馈入：第一馈入到第二积分器的输入以及第二馈入到第三积分器的输入。第一馈入可以是负的。有利地，修改的连续时间ΔΣ调制器实现这种方法缓解了信号传递函数中的一些峰化问题，同时仍享有低功耗。
另外DAC反馈路径和一个或多个另外馈入可用于离散时间前馈ΔΣ调制器。而且，另外DAC反馈路径和一个或多个另外馈入一般可用于N阶前馈ΔΣ调制器，具有任何合适的N。
本发明还介绍了一种改进的连续时间前馈ΔΣ转换器设计，设计中采用椭圆环滤波器代替Butterworth和相反Chebyshev滤波器，椭圆环滤波器对相邻信道有额外的抑制作用，增强带内噪声性能。为第二积分器的输入和两个馈入入口提供另外反馈路径的方法可以与椭圆环路滤波器设计相结合，以进一步提高性能，例如，相邻的频道。
除了提供STF峰化抑制之外，与其他FF结构相比，SCFF提供了更好的别名排斥。与纯FF结构相比，SCFF使用了更多的DAC。在SCFF中，第一积分器有一些信号内容。使用椭圆环路滤波器的SCFF可以具有增强的邻道抑制和更好的噪声性能。
模数转换器(ADC)的基础
模数转换器(ADC)是将模拟输入或信号携带的连续物理量转换为数字数字或表示数量幅度的输出(或携带该数字数字的数字信号)的电子设备。转换涉及到模拟输入信号的量化，所以会引入少量的误差。典型地，量化通过对模拟输入信号的周期性采样而发生。结果是已经将连续时间和连续幅度模拟输入信号转换为离散时间和离散幅度数字信号的一系列数字值(即数字信号)。
ADC通常由以下应用要求来定义：其带宽(模拟信号的频率范围可以正确地转换为数字信号)，其分辨率(最大模拟信号可以分成的离散电平的数量和数字信号)以及信噪比“SNR”(ADC可以如何精确测量ADC引入的噪声信号)。模数转换器(ADC)有许多不同的设计，可根据应用需求进行选择。
ΔΣ模数转换器(DS ADC)
基于ΔΣ(DS)调制(本文称为“DS ADC”)的模数转换器(ADC)已广泛应用于数字音频和高精度仪器系统。图1是ΔΣ模数转换器(DS ADC)的示意性系统图，或者有时本文称为ΔΣ调制器(“DSM”)。DS ADC包括环路滤波器102、量化器104和反馈数模转换器(DAC)106(即DS ADC的反馈路径中的DAC)。DS ADC通常具有能够以低成本将模拟输入信号转换为高分辨率的数字信号的优点。典型地，DS ADC使用DS调制器对模拟信号进行编码。量化器104可以用于此目的，例如使用低分辨率ADC作为1位ADC、闪存ADC、闪存量化器等。然后，如果适用的话，DS ADC可以应用数字滤波器(未示出)连接到DS调制器(即量化器104)的输出以形成更高分辨率的数字输出。可以包括具有一个或多个积分器的环路滤波器102，以提供对DSADC的误差反馈，并有助于将量化器104的噪声从基带形成为更高的频率。通常通过取原始模拟输入信号u与使用反馈DAC106(其中数字化信号v被转换回模拟信号)产生的原始模拟输入信号的重构版本之间的差异来产生误差。DS ADC的一个关键特性是能够将量化器104的量化噪声q推到更高的频率，也被称为噪声整形。噪声整形的量取决于环路滤波器102的顺序。结果是，DS ADC通常能够实现高分辨率的模数转换。
由于其流行性，已经使用并提出了DS ADC和采用DS ADC的结构的许多变化。根据应用，可以实现环路滤波器的不同顺序。在某些情况下，DS ADC可以使用连续时间电路(而不是离散时间电路)来实现。例如，积分器级联可以包括离散时间积分器。在某些情况下，DSADC可以实现混合结构的混合连续时间电路和离散时间电路。例如，一些积分器(例如积分器级联中的第一积分器)可以使用连续时间电路来实现，而其他一些积分器(例如积分器级联中的后积分器)可以使用离散时间电路来实现。通常说，连续时间(CT)DS ADC或连续时间电路可以以较低的功率工作，并获得比其离散时间对应的更好的宽带性能。CT DS ADC和离散时间DS ADC(以下简称DT DS ADC)也可以有不同的风格，例如反馈(FB)结构和前馈(FF)结构。不同的设计会影响DS ADC的结果信号传递函数和/或噪声传递函数。
通信中不断增加的数据速率使工程师们设计出具有更高优值(FOM)的模数转换器(ADC)，例如对带宽和精度的更高要求，同时对于具有这种ADC的设备的延长电池寿命的功率效率。在过去的几十年里，连续时间(CT)ΔΣ(DS)转换器由于速度与功率的优势，已经被广泛应用于高速架构中，这是因为它的离散时间对应(DT DS转换器，具有开关电容器电路)以及其固有的抗锯齿功能。
CT DS ADC：反馈对前馈
为了说明CT FB DS ADC和CT FF DS ADC之间的区别，具有两种配置的3阶CT DSADC分别如图2和图3所示。该图可以应用于CT DS ADC的其他更高或更低的订单。CT DS ADC具有模拟输入(“IN”)和数字输出(“OUT”)。在图2和图3的两个例子中，3阶CT DS ADC都有一个三积分器(“INT 1”、“INT 2”和“INT 3”)级联、遵循积分器级联的量化器以及一个或多个反馈DAC(或一个或多个反馈(DAC)路径)。积分器INT 2跟随积分器INT 1，积分器INT 3跟随INT 2形成三积分器的级联。量化器然后量化积分器级联的输出(即，量化器处理积分器INT3的输出)。
参考图2显示了反馈构造中的三阶CT DS ADC，CT DS ADC具有从量化器输出到所有积分器输入的反馈路径。对于这个例子，可以实现三个反馈DAC，以从量化器(“OUT”)的数字输出提供三个反馈路径到积分器INT 1、INT 2和INT 3的输入。CT FB DS ADC可以相对稳定，但需要多个DAC的分布式反馈路径会使CT FB DS ADC耗电。许多通信和雷达应用都受益于CT FB DS ADC。
参考图3显示了在前馈构造(本文称为CT FF DS ADC)中的三阶CT DS ADC，CD DSADC仅具有从量化器的输出到第一积分的输入的主反馈路径INT 1，积分器INT 1、INT 2和INT 3的所有输出都被前馈到量化器的输入端(即通过三个前馈路径从积分器的各个输出端到达前面的加法器量化器)。量化器将接收到具有积分器的所有输出(例如，使用量化器前面的加法器求和)的求和信号。前馈路径确保在第一积分器之后的积分器处(例如INT 2和INT 3)几乎没有信号内容，因此后续的积分器可以在考虑到较低的功耗的情况下实现和确定大小。结果，CT FF DS ADC的功耗比CT FB DS ADC高得多。此外，与CT FB DS ADC相比，CT FF DS ADC转换器具有宽松的动态范围要求。
虽然上述示例显示为连续时间ΔΣ模数转换器，但是DT DS ADC也可以具有反馈和前馈架构。对于反馈DT DS ADC(DT FB DS ADC)，ADC可以从量化器的输出到所有积分器的输入具有反馈路径。对于前馈DT DS ADC(DT FF DS ADC)，ADC可以从量化器的输出到第一积分器INT 1的输入具有单个主反馈路径，并且积分器的所有输出INT 1、INT 2和INT3被前馈到量化器的输入端。反馈和前馈构造适用于连续时间和离散时间电路都用于DS ADC的混合架构。
涉及前馈设计的信号传递函数峰化问题
CT FF ADC的缺点之一是信号传递函数(STF)在更高的频率上表现出峰化。在CTFF DS转换器中，在高频时，第一积分器和相关的前馈路径否决了其他贡献者并确保了稳定性。参考图3，更高频率的信号将通过INT 1和从INT 1的输出到量化器的输入的前馈路径穿过更快的路径。当发生这种情况时，其他积分器(例如，INT 2和INT 3)不再起作用，并且DS调制器成为一阶调制器。结果表明，信号传递函数峰化是由开环增益引起的，从一个N阶行为到一阶行为的快速过渡。图4说明了具有前馈构造的连续时间△Σ调制器的信号传递函数峰化。由于这种所谓的信号传递函数(STF)峰值，CT FF DS ADC可以放大干扰信号或带外阻塞信号。这在无线应用中特别重要，因为无线频段阻塞信号的存在会导致调制器过载。出于这个原因，在这些应用中工作的设计人员通常会使用功耗较低的CT FB DS ADC，而不是使用CT FF DS ADC。一些设计人员通过在转换器前加一个低通滤波器或类似的滤波器来消除不希望有的信号分量，用强力方法来解决干扰和带外阻塞信号，但是这种强制方法并不总是理想的。使用低通滤波器不是处理不良信号分量的高效方案。这些上述问题也适用于DT FF DS ADC，或甚至具有连续时间和离散时间电路的混合CT-DT FF DS ADCS。
修改的连续时间前馈ΔΣ转换器(“SCFF”)
为了解决峰化(和峰化的原因)的问题，修改的CT FF DS转换器(本文称为“SCFF”)涉及将一个另外的反馈DAC路径添加到第二积分器的输入(在电路中引起另一个DAC)和两个馈入到第二和第三积分器。第二积分器馈入可以是负的或负增益。CT FF DS转换器被修改为解决峰化的问题，但是本发明预期可以对具有连续时间和离散时间电路的DT FF DS转换器和混合CT-DT FF DS转换器进行相同、等同或类似的修改。
图5是根据本公开的一些实施方案的具有STF峰化抑制的修改的3阶连续时间前馈ΔΣ模数转换器的示意性系统图，图6根据本公开的一些实施方案的具有STF峰化抑制的修改的3阶连续时间前馈ΔΣ模数转换器的示意性系统图。图5-6所示的例子是三阶CT FF DS转换器(具有三个积分器，第一积分器INT 1、第二积分器INT 2、第三积分器INT 3)，但是通过本公开设想，低阶和高阶CT FF DS ADC(例如N阶，其中N可以是1、2、3、4、5或更高)也可以受益于体系结构中的改进/修改。具有离散时间和连续时间电路的DT FF DS ADC和混合CT-DT FF DS ADC(例如，CT积分器和DT积分器的混合)也可以在架构中实现并受益于改进/修改。SCFF可以提供(理想的)低通信号传递函数(STF)、一些相邻信道抑制，并且不损害信噪比(SNR)，如下面进一步详细解释的。
参考图5，可以看出，拓扑开始于图4所示的(常规的)CT FF DS ADC，但拓扑中增加了三条另外的路径，这些另外的信号路径并不是微不足道的。首先，将反馈路径502加到第二积分器INT 2的输入端。其次，将第一馈入路径504从整个转换器的模拟输入端IN加到第二积分器INT 2的输入端。第三，将第二馈入路径506从整个转换器的模拟输入端IN加到第二积分器INT 3的输入端。可以实现相应的求和节点以对信号进行求和并将求和信号提供给相应积分器。这些拓扑的添加也显示在图6中。回想一下，STF峰化是由较高频率的N阶调制器到一阶调制器的快速转换引起的。当这些另外的信号路径被提供给拓扑时，积分器级联中的第二积分器INT 2即使在较高的频率也可以被迫对调制器作出贡献结果，快速转换可以被消除或不再发生。修改的拓扑SCFF的结果是利用了CT FF DS ADC的低功耗优点和CTFB DS ADC的STF峰化。当不是所有的积分器都有反馈路径(即产生一个另外的反馈DAC)时，高阶环路DS ADC的功率节省可能是相当大的，而具有SCFF拓扑的DS ADC仍然可以抑制STF峰化。
在一些实施方案中，修改的(连续时间)信号传递函数峰化抑制(“SCFF”)包括接收转换器的模拟输入“IN”的积分器级联(例如积分器INT 1中的第一个、积分器INT 2中的第二个和积分器INT 3中的第三个)。积分器级联形成一个环路滤波器(例如，如图1的基本DSADC中所示的环路滤波器102)。SCFF转换器还包括用于量化积分器(具有CT FF DS ADC的前馈路径特性)的输出之和的量化器。换言之，加法器可将积分器的所有输出(例如，INT 1、INT 2和INT 3)相加，并将该和作为量化器提供给粗模数转换器。量化器进一步配置为产生转换器“OUT”的数字输出(例如，通过数字化积分器的输出之和)。为了提供一个主反馈路径，量化器还可以提供反馈给第一个积分器(例如INT 1)的输入。换言之，可以从量化器的输出端向INT 1的输入端提供反馈路径。可以实现反馈数模转换器，用于基于量化器的数字输出产生用于反馈路径的反馈信号。在一些例子中，SCFF转换器包括从量化器的输出到第一积分器的输入的主反馈路径。为了提供抑制STF峰化的另外的信号路径，SCFF转换器进一步包括：从量化器的数字输出反馈路径(例如，图5和图6的502)到积分器中的第二个的输入(例如INT 2)(可以使用另一个反馈DAC来实现)，以及一个或多个馈入路径从转换器的模拟输入(例如IN)输入到积分器中的第一个之后的一个或多个积分器的输入。
在一些实施方案中，一个或多个馈入路径包括从转换器的模拟输入端到积分器的第二个输入端(例如INT 2)的第一馈入路径(例如图5和图6的504)。第一馈入路径可以被提供给产生输入到第二积分器的输入的加法器。在一些实施方案中，一个或多个馈入路径包括从转换器的模拟输入端到积分器的第三个输入端(例如，INT 3)的第二馈入路径(例如，图5和图6的506)。第二馈入路径可以被提供给产生输入到第三积分器的输入的加法器。通常来说，馈入路径可以提供给求和器，以将来自馈入路径(即，模拟输入IN)的信号和先前积分器的输出相加。
馈入路径可以使用电阻器和/或电容器来实现。在一些实施方案中，第一馈入路径具有负增益。在将馈入信号加到积分器的第二个输入端(例如INT 2)之前，可以将负增益应用于模拟输入信号到SCFF转换器(IN)。在一些实施方案中，第二馈入路径具有正增益。在一些实施方案中，到所述积分器的第一个的之后的一个或多个积分器的输入的一个或多个馈入路径(例如图5和图6的504和506)用电阻器和/或电容器来实现。反馈路径可以包括以下中的一个或多个：开关电流电路(例如，电流模式电路)、开关电容器电路和开关电阻器电路。
在一些实施方案中，馈入仅被提供给积分器(INT 1)中的第一个(默认)、第二个积分器(INT 2)和第三个积分器(INT 3)。其他积分器(如有)没有馈入。换句话说，在第三个积分器不接收所述转换器的模拟输入之后，输入一个或多个积分器。
在一些实施方案中，SCFF拓扑不是完整的CT FB DS ADC，其中反馈路径被提供给所有积分器。例如，一个或多个积分器在积分器级中的第一个和第二个之后(例如积分器级联中的INT 3或后续积分器)不接收量化器输出的反馈。
本领域的技术人员应该理解，对于第二积分器的输入端(或者如果DS ADC是第一阶的话量化器的输入端)的一个或多个另外馈入入路和反馈路径DS ADC)可以用于任何合适的顺序的前馈ΔΣ模数转换器。而此处所描述的另外馈入路径和另外的反馈路径可以被添加到具有连续时间积分器(s)、离散时间积分器(s)、或同时具有连续时间积分器和离散时间积分器的FF DS ADC中。
图7显示了SCFF的STF和传统CT FF DS ADC的STF。对于SCFF，从STF图可以看出，实现了低通STF，抑制了STF峰化。这意味着可以使用低功耗架构，而不会产生与纯FF DS ADC相关的STF峰化损失。与传统的CT FF DS ADC结构相比，这种SCFF结构也具有更好的别名排斥。图8显示了与传统的CT FF结构相比，SCFF抑制STF峰化。图9显示，与传统的CT FF DSADC结构相比，SCFF可以具有(很多)更高的名称排斥。典型地，为了实现更好的别名排斥，DSADC必须消耗更多的功率。随着SCFF在别名排斥方面的改进，SCFF可以在不增加功耗的情况下达到同名排斥的同样性能。
椭圆环路滤波器
CT FF DS转换器经常使用Butterworth和相反的Chebyshev环路滤波器。CT FF DS转换器不使用Butterworth和相反Chebyshev环路滤波器，而是使用椭圆环路滤波器设计来提高性能。具有连续时间和离散时间积分器的DT FF DS ADC或FF DS ADC也可以使用椭圆环路滤波器设计来提高性能。图10示出具有相反Chebyshev环路滤波器的CT FF DS ADC的STF和具有椭圆环路滤波器的CT FF DS ADC的STF。与相应的Chebyshev环路滤波器相比，具有椭圆环路滤波器的CT FS DS转换器的STF具有稍高的峰化，但达到更好的别名排斥。与Butterworth和相反的Chebyshevfilters相比，椭圆环路滤波器可以提供更好的整体性能(例如，实现3dB改善，而不必增加功率的两倍)。换句话说，使用椭圆环路滤波器设计可以在使用较少的功率的情况下实现相同的性能，因为通常需要加倍的功率才能在总体性能上达到3dB的提高，而且椭圆环路滤波器的系数灵敏度可以通过R和C调整(电阻和电容值的调整)来减轻。
在一些实施方案中，连续时间前馈馈ΔΣ模数转换器可以包括接收转换器的模拟输入的积分器级联和量化积分器的输出之和的量化器、生成转换器的数字输出，并提供反馈给第一个积分器(例如INT 1)的输入。图3、图5和图6说明了这种结构。积分器级联(如图3,5,6的INT 1，INT 2，INT 3)可以实现更好的别名排斥。
类似地，离散时间前馈ΔΣ模数转换器或具有连续时间积分器(s)和离散时间积分器(s)的(混合CT-DT)前馈ΔΣ可以包括接收转换器的模拟输入的积分器级联以及用于量化积分器的输出之和的量化器，生成转换器的数字输出，并且向所述积分器中的第一积分器的输入提供反馈(例如INT 1)。积分器级联(例如，图3、5、6中的INT 1、INT 2和INT 3)可以使椭圆环路滤波器实现更好的别名排斥。虽然椭圆环路滤波器可用于DT FF DS ADC或混合CT-DT FF DS ADC，但对于DS ADC，使用连续时间积分器可以在离散时间或混合CT-DT对应器上进一步节省功耗。
在一些实施方案中，椭圆环路滤波器可以利用修改的拓扑SCFF DS ADC(或具有本文描述的修改的其他DT FF DS ADC或混合CT-DT FF DS ADC)来实现。有趣的是，SCFF拓扑与椭圆滤波器设计的组合导致进一步抑制相邻信道的意想不到的好处。为了提供SCFF拓扑，这样的转换器可以进一步包括从所述量化器的输出到所述积分器的第一个输入的主反馈路径和来自数字电路的另一反馈路径(例如，图5和图6的502)量化器输出到积分器第二个输入端(例如图5和图6的INT 2)。转换器可以进一步包括一个或多个馈入路径(例如图5和图6的504和506)从所述转换器的模拟输入端连接到所述积分器中的所述第一个之后的一个或多个积分器的输入端。一个馈入路径(例如图5和图6的504)从转换器的模拟输入到积分器的第二个输入(例如图5和图6的INT 2)入路径(例如图5和图6的504)从转换器的模拟输入到积分器的第三个输入(例如图5和图6的INT 3)。在一些实施方案中，第一馈入路径具有负增益。为了达到令人惊讶的效果，积分器级联是环路滤波器的一部分，环路滤波器是椭圆环路滤波器。
图11示出具有相反Chebyshev环路滤波器的SCFF CT DS ADC的STF和具有椭圆环路滤波器的SCFF CT DS ADC的STF。可以看出，椭圆环路滤波器对SCFF的STF峰化仍然受到抑制，而且别名排斥性能仍然很好。还可以看出，当椭圆环路滤波器与SCFF CT DS ADC一起使用时，椭圆环路滤波器对相邻信道(如STF曲线中的下降所示)给出了不希望的附加抑制/拒绝效应。DT FF DS ADC或混合CT-DT FF DS ADC(具有连续时间和离散时间积分器)都可以获得同样的好处。
ΔΣ调制的方法
图12是说明用于ΔΣ调制的方法的流程图，根据本公开的一些实施方案。信号传递函数峰化抑制的ΔΣ调制方法包括几个任务。在任务1202中，前馈ΔΣ模数转换器的模拟输入信号(例如IN)被具有N个积分器级联的N阶环路滤波器滤波。前馈ΔΣ模数转换器可以有连续时间积分器、离散时间积分器或两者。具有连续时间积分器可以实现比离散时间积分器更多的功率节省。在任务1204中，量化器对环路滤波器的输出进行数字化或量化。在任务1206中，从量化器的输出端向积分器中的第一个和第二个提供反馈信号。而在任务1206中，将模拟输入信号作为“馈入”提供给积分器中的第一个之后的N个积分器中的一个或多个积分器的输入。有利地，当以较高频率滤波模拟输入时，任务1206防止环路滤波器从作为N阶环路滤波器操作切换到操作一阶环路滤波器，这最终导致STF峰化抑制。
在一些实施方案中，提供模拟输入信号包括将转换器的模拟输入提供给积分器中的第二积分器的输入和积分器中的第三积分器的输入(例如图5和图6的504和506)。在一些实施方案中，N阶环路滤波器是一种椭圆环路滤波器，以实现更好的相邻信道抑制。在一些实施方案中，N等于或大于3(但是本公开内容设想N的其他更高或更低的值)。
变化和实施
注意，上面参考图讨论的活动适用于任何集成电路，其涉及提供用于将模拟信号转换为数字信号的模数转换器(通常是可以使用CT FF DS ADC的集成电路、CT FB DS ADC、DT FF DS ADC、DF FB DS ADC、混合CT-DT FF DS ADC、混合CT-DT FB DS ADC或DS ADC的任何风格)。如前所述，对FF DS ADC的修改(即，一个或多个另外的馈送入口和另一反馈路径)可以应用于任何顺序的FF DS ADC。而且，这些修改适用于CT FF DS ADC、DT FF DS ADC、混合CT-DT FF DS ADC、低通ΔΣ转换器、带通ΔΣ转换器。可以使用单端实现或差分实现来实现这里描述的修改的FF DS ADC的电路。
一个示例性的应用是用于高级驾驶员辅助系统(ADAS)的雷达的宽带模拟前端，其中修改的FF DS ADC可以被用于数字化雷达系统的接收信号。修改的CT FF DS转换器(SCFF)及其变体的其他示例性应用包括：汽车、建筑技术、通信(有线和/或无线)、消费电子、数字成像、雷达、家庭娱乐、便携式电子产品、能源、医疗保健、工业自动化/控制、可穿戴设备、物联网等。通常说、SCFF转换器对于在存在干扰信号的情况下需要相邻信道抑制的低功率应用是有用的。SCFF拓扑允许使用更高功效的CT FF DS ADC，同时不受阻塞和其他干扰。这些干扰通常会通过切入动态范围或驱动ADC进入饱和状态来影响正常的实现。SCFF转换器解决了这个问题，而不会招致权力的损失。
在通信和雷达等应用中，“视场”之外有很多干扰信号，如果这些干扰信号混叠到通带中，或者由于STF峰化而被放大，则会使ADC过载。使用修改的CT FF DS拓扑，可以解决这些问题，而不必在转换器的输入端提供另一个滤波器，或者不得不恢复到功耗更高的CTFB DS ADC设计。
例如，用于77GHZ和24GHz系统的汽车雷达可以使用SCFF转换器或本文所述的变型。在这个应用中，功耗是非常重要的，并且需要尽可能低，因为反射是一个大问题。在另一个例子中，通信基础设施可以受益于SCFF转换器。其他应用包括医疗生命体征监测(SpO2监测、心率监测等)。通常说，SCFF转换器可以用作超低功耗转换器，其中阻塞器可能是一个问题。
在一个示例实施例中，图的任何数量的电路(例如图5-6)可以在相关联的电子设备的板上实现。电路板可以是通用电路板，可以容纳电子设备的内部电子系统的各种部件，并且进一步为其他外围设备提供连接器。更具体地说，电路板可以提供电连接，系统的其他部件可以通过电连接电连接。基于特定的配置需求、处理需求、计算机设计等、任何合适的处理器(包括数字信号处理器、微处理器、支持芯片组等等)、计算机可读非临时性存储器元件等可以适当地耦合到板。诸如外部存储器、另外的传感器、用于音频/视频显示器的控制器以及外围设备的其他组件可以作为插入卡，经由电缆附接到板或者集成到板本身中。在各种实施例中，本文描述的功能可以以仿真形式实现为运行在支持这些功能的结构中布置的一个或多个可配置(例如，可编程)元件内的软件或固件。提供仿真的软件或固件可以被提供在包括允许处理器执行那些功能的指令的非瞬态计算机可读存储介质上。
在另一个示例实施例中，图的电路可以被实现为独立模块(例如，具有相关联的组件和电路以执行特定应用或功能的设备)或者作为插入式模块被实现为电子设备的专用硬件。注意，本公开的特定实施例可以部分地或全部地容易地包括在片上系统(SOC)封装中。SOC代表将计算机或其他电子系统的组件集成到单个芯片中的IC。它可能包含数字、模拟、混合信号和通常射频功能：所有这些功能都可以在单个芯片基板上提供。其他实施例可以包括多芯片模块(MCM)，多芯片模块(MCM)具有位于单个电子封装内的多个分离的IC，并且能够通过电子封装彼此紧密地相互作用。
还必须指出的是，仅仅为了示例和教导的目的而提供了在此概述的所有规格、尺寸和关系(例如，处理器的数量、逻辑操作等)。在不脱离本公开的精神的情况下，这些信息可以有相当大的变化。这些说明仅适用于一个非限制性的例子，因此应该这样理解。在前面的描述中，已经参考特定处理器和/或组件布置描述了示例实施例。在不脱离本公开的范围的情况下，可以对这样的实施例进行各种修改和改变。因此，描述和附图被认为是说明性的而不是限制性的。
注意，利用这里提供的许多示例，可以用两个、三个、四个或更多个电气部件来描述交互。但是，这仅仅是为了清楚和示例的目的而完成的。应该认识到，系统可以以任何合适的方式被合并。沿着类似的设计替代方案，图中所示出的任何组件，模块和元件可以以各种可能的配置进行组合，所有这些都清楚地在本说明书的宽泛范围内。在某些情况下，通过仅参考有限数量的电气元件来描述给定流程的一个或多个功能可能更容易。应该理解的是，图及其教导的电路易于扩展并且可以容纳大量的组件以及更复杂/复杂的布置和配置。因此，所提供的示例不应该限制电路的范围或者抑制可能应用于无数其他体系结构的电路的广泛教导。
注意，在本说明书中，包括在“一个实施例”、“示例实施例”、“实施例”、“另一实施例”、“一些实施例”、“各种实施例”、“其他实施例”、“替代实施例”等中的各种特征(例如元件、结构、模块、组件、步骤、操作、特性等)旨在表示任何这样的特征被包括在本公开的一个或多个实施例中，但是可以或不必须在相同的实施例中组合。
同样重要的是要注意，例如图12所示的与修改的CT FF DS转换器(SCFF)相关的功能仅示出了可以由图5-6中所示的电路实现的一些可能的功能。在适当的情况下，这些操作中的一些可以被删除或移除，或者这些操作可以被修改或显着改变而不背离本公开的范围。另外，这些操作的时间可能会有相当大的改变。为了举例和讨论，已经提供了前面的操作流程。本文描述的实施例提供了实质的灵活性，因为在不脱离本公开的教导的情况下可以提供任何合适的布置、年表、配置和时序机制。
本领域技术人员可以确定许多其他的改变、替代、变化和修改，并且所有这些改变、替换、变化和修改都落入本公开的范围内。注意，上述装置的所有可选特征也可以关于本文描述的方法或过程来实现，并且实例中的细节可以在一个或多个实施例中的任何地方使用。
例子
例子101是具有信号传递函数峰化抑制的修改的前馈ΔΣ模数转换器，包括：接收所述转换器的模拟输入的积分器级联；量化器，用于量化所述积分器的输出的和并产生所述转换器的数字输出，以及向所述积分器的第一个的输入提供反馈；从所述量化器的数字输出到所述积分器的第二个的输入的反馈路径；和从所述转换器的模拟输入到所述积分器的第一个的之后的一个或多个积分器的输入的一个或多个馈入路径。
在例子102中，本文例子中任一个还可包括：积分器级联包括一个或多个连续时间积分器。在一些例子中，积分器级联包括一个或多个离散时间积分器。
在例子103中，本文例子中任一个还可包括：一个或多个馈入路径包括：从所述转换器的模拟输入到所述积分器中的第二个输入的第一馈入路径。
在例子104中，本文例子中任一个还可包括：一个或多个馈入路径包括：从所述转换器的模拟输入到所述积分器中的第三个输入的第二馈入路径。
在例子105中，本文例子中任一个还可包括：第一馈入路径具有负增益。
在例子106中，本文例子中任一个还可包括：第二馈入路径具有正增益。
在例子107中，本文例子中任一个还可包括：到所述积分器的第一个的之后的一个或多个积分器的输入的一个或多个馈入路径用电阻器和/或电容器来实现。
在例子108中，本文例子中任一个还可包括：从所述量化器的数字输出到所述积分器的第二个的输入的反馈路径包括以下一项或多项：开关电流电路、开关电容电路和开关电阻电路。
在例子109中，本文例子中任一个还可包括：所述积分器的第二个的之后的一个或多个积分器的输入不接收所述转换器的模拟输入。
在例子110中，本文例子中任一个还可包括：从所述量化器的输出到第一积分器的输入的主反馈路径。
在例子111中，本文例子中任一个还可包括：所述积分器的第一个和第二个之后的一个或多个积分器不接收来自所述量化器的输出的反馈。
在例子112中，本文例子中任一个还可包括：所述积分器级联是环路滤波器的一部分，并且所述环路滤波器是椭圆环路滤波器。
例子201是连续时间前馈ΔΣ模数转换器，包括：接收转换器的模拟输入的积分器级联；和量化器，用于量化所述积分器的输出的和并产生所述转换器的数字输出，以及向所述积分器的第一个的输入提供反馈；其中所述积分器级联形成椭圆环路滤波器。
在例子202中，本文例子中任一个还可包括：从所述量化器的输出到所述积分器的第一个的输入的主反馈路径；和从所述量化器的数字输出到所述积分器的第二个的输入的另外反馈路径。
在例子203中，本文例子中任一个还可包括：从所述转换器的模拟输入到所述积分器的第一个的之后的一个或多个积分器的输入的一个或多个馈入路径。
在例子204中，本文例子中任一个还可包括：一个或多个馈入路径包括：从所述转换器的模拟输入到所述积分器中的第二个输入的第一馈入路径；和从所述转换器的模拟输入到所述积分器中的第三个输入的第二馈入路径。
在例子205中，本文例子中任一个还可包括：第一馈入路径具有负增益。
例子301是用于具有信号传递函数峰化抑制的ΔΣ调制的方法，包括：通过具有N个积分器级联的N阶环路滤波器将模拟输入信号滤波至前馈ΔΣ模数转换器；量化所述环路滤波器的输出；从所述量化器的输出向所述积分器的第一个和第二个提供反馈信号；和将模拟输入信号提供给所述积分器的第一个的之后的N个积分器的一个或多个的输入。
在例子302中，本文例子中任一个还可包括：将所述反馈信号和所述模拟输入信号提供给N个积分器中的第二个防止在以更高频率滤波所述模拟输入时所述环路滤波器从作为N阶环路滤波器的操作切换到操作一阶环路滤波器。
在例子303中，本文例子中任一个还可包括：提供模拟输入信号包括：将所述转换器的模拟输入提供给所述积分器的第二个的输入和所述积分器的第三个的输入。
在例子304中，本文例子中任一个还可包括：N阶环路滤波器是椭圆环路滤波器。
在例子305中，本文例子中任一个还可包括：通过所述椭圆环路滤波器对前馈ΔΣ模数转换器的相邻信道进行抑制。
在例子306中，本文例子中任一个可包括：N是1或更大。
在例子307中，本文例子中任一个可包括：N是2或更大。
在例子308中，本文例子中任一个可包括：N是3或更大。
在例子309中，本文例子中任一个可包括：前馈ΔΣ模数转换器是低通ΔΣ转换器。
在例子310中，本文例子中任一个可包括：前馈ΔΣ模数转换器是带通ΔΣ转换器。
在例子311中，本文例子中任一个可包括：前馈ΔΣ模数转换器是单端ΔΣ转换器。
在例子312中，本文例子中任一个可包括：前馈ΔΣ模数转换器是差分ΔΣ转换器。

Claims (20)

1.修改的前馈ΔΣ模数转换器，包括：
接收所述转换器的模拟输入的积分器级联；
量化器，用于量化所述积分器的输出的和并产生所述转换器的数字输出，以及向所述积分器中的第一积分器的输入提供反馈；
从所述量化器的数字输出到所述积分器的第二积分器的输入的反馈路径；和
从所述转换器的所述模拟输入到所述积分器中的第一积分器之后的一个或多个积分器的输入的一个或多个馈入路径，所述一个或多个馈入路径包括：从所述转换器的所述模拟输入到所述积分器中的第二积分器的所述输入的第一馈入路径，以及从所述转换器的所述模拟输入到所述积分器中的第三个积分器的输入的第二馈入路径。
2.权利要求1所述的转换器，其中所述积分器级联包括一个或多个连续时间积分器。
3.权利要求1所述的转换器，其中所述第一馈入路径具有负增益。
4.权利要求1所述的转换器，其中所述第二馈入路径具有正增益。
5.权利要求1所述的转换器，其中到所述积分器的第一积分器之后的一个或多个积分器的输入的一个或多个馈入路径用电阻器和/或电容器来实现。
6.权利要求1所述的转换器，其中从所述量化器的数字输出到所述积分器的第二积分器的输入的反馈路径包括以下一项或多项：开关电流电路、开关电容电路和开关电阻电路。
7.权利要求1所述的转换器，其中所述积分器中的第二积分器之后的一个或多个积分器的输入不接收所述转换器的所述模拟输入。
8.权利要求1所述的转换器，还包括：
从所述量化器的输出到所述第一积分器的输入的主反馈路径。
9.权利要求1所述的转换器，其中所述积分器中的第一积分器和第二积分器之后的一个或多个积分器不接收来自所述量化器的所述输出的反馈。
10.权利要求1所述的转换器，其中所述积分器级联是环路滤波器的一部分，并且所述环路滤波器是椭圆环路滤波器。
11.连续时间前馈ΔΣ模数转换器，包括：
积分器级联，其接收所述转换器的模拟输入；和
量化器，用于量化所述积分器的输出的和，并产生所述转换器的数字输出，以及向所述积分器的第一积分器的输入提供反馈；
其中所述积分器级联形成椭圆环路滤波器。
12.权利要求11所述的转换器，还包括：
从所述量化器的输出到所述积分器的第一积分器的输入的主反馈路径；和
从所述量化器的数字输出到所述积分器的第二积分器的输入的另外反馈路径。
13.权利要求11所述的转换器，还包括:
从所述转换器的模拟输入到所述积分器中的第一积分器之后的一个或多个积分器的输入的一个或多个馈入路径。
14.权利要求13所述的转换器，其中所述一个或多个馈入路径包括：从所述转换器的所述模拟输入到所述积分器中的第二积分器的所述输入的负增益馈入路径。
15.权利要求13所述的转换器，其中到所述积分器的第一积分器之后的一个或多个积分器的输入的所述一个或多个馈入路径用电阻器和/或电容器来实现。
16.权利要求12所述的转换器，其中从所述量化器的数字输出到所述积分器的第二积分器的输入的反馈路径包括以下一项或多项：开关电流电路、开关电容电路和开关电阻电路。
17.一种用于ΔΣ调制的方法，包括：
通过环路滤波器对模拟输入信号进行滤波，其中对所述模拟输入信号进行滤波包括：
在所述环路滤波器的第一积分器和第二积分器的输入处接收反馈信号，以及
在所述环路滤波器的第二积分器和第三积分器的输入处接收所述模拟输入信号；以及
对具有所述环路滤波器的积分器的全部输出的求和信号进行量化。
18.权利要求17所述的方法，其中将所述反馈信号和所述模拟输入信号提供给所述N个积分器中的第二积分器防止在对较高频率的所述模拟输入进入滤波时所述环路滤波器从作为N阶环路滤波器的操作切换到作为一阶环路滤波器操作。
19.一种用于ΔΣ调制的方法，包括：
通过椭圆环路滤波器对模拟输入信号进行滤波，其中对所述模拟输入信号进行滤波包括：
在所述椭圆环路滤波器中的第一积分器和第二积分器的输入处接收反馈信号，以及
在所述椭圆环路滤波器中的一个或多个积分器的一个或多个输入处接收所述模拟输入信号；以及
对具有所述椭圆环路滤波器的积分器的全部输出的求和信号进行量化。
20.权利要求19所述的方法，还包括：
通过所述椭圆环路滤波器对前馈ΔΣ模数转换器的相邻信道进行抑制。
CN201680040665.2A 2015-06-03 2016-06-02 抑制前馈δς转换器中的信号传递函数峰化 Active CN107852164B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562170135P 2015-06-03 2015-06-03
US62/170,135 2015-06-03
US15/067,847 US9564916B2 (en) 2015-06-03 2016-03-11 Suppressing signal transfer function peaking in a feedforward delta sigma converter
US15/067,847 2016-03-11
PCT/US2016/035483 WO2016196772A1 (en) 2015-06-03 2016-06-02 Suppressing signal transfer function peaking in a feedforward delta sigma converter

Publications (2)

Publication Number Publication Date
CN107852164A CN107852164A (zh) 2018-03-27
CN107852164B true CN107852164B (zh) 2021-04-06

Family

ID=57442214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680040665.2A Active CN107852164B (zh) 2015-06-03 2016-06-02 抑制前馈δς转换器中的信号传递函数峰化

Country Status (4)

Country Link
US (1) US9564916B2 (zh)
CN (1) CN107852164B (zh)
DE (1) DE112016002487B4 (zh)
WO (1) WO2016196772A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10530372B1 (en) 2016-03-25 2020-01-07 MY Tech, LLC Systems and methods for digital synthesis of output signals using resonators
US10020818B1 (en) 2016-03-25 2018-07-10 MY Tech, LLC Systems and methods for fast delta sigma modulation using parallel path feedback loops
CN110168930B (zh) 2016-11-21 2023-09-08 混合信号设备股份有限公司 用于rf应用的高效率功率放大器架构
WO2018163679A1 (ja) * 2017-03-08 2018-09-13 ソニーセミコンダクタソリューションズ株式会社 アナログ－デジタル変換器、固体撮像素子、及び、電子機器
US10461770B2 (en) 2017-07-13 2019-10-29 Analog Devices Global Unlimited Company Techniques for configurable ADC front-end RC filter
US10181862B1 (en) * 2018-01-24 2019-01-15 Raytheon Company Parameterizable bandpass delta-sigma modulator
US10784891B2 (en) * 2018-05-09 2020-09-22 Microchip Technology Incorporated Delta-sigma loop filters with input feedforward
US10511323B1 (en) 2018-09-26 2019-12-17 Apple Inc. Loop filter initialization technique
US10361711B1 (en) * 2018-12-13 2019-07-23 Analog Devices Global Unlimited Company Stub filters to improve blocker tolerance in continuous-time residue generation analog-to-digital converters
CN112491417A (zh) * 2019-09-12 2021-03-12 瑞昱半导体股份有限公司 模拟数字转换器
US11251807B1 (en) 2020-11-10 2022-02-15 Analog Devices International Unlimited Company Wide bandwidth ADC with inherent anti-aliasing and high DC precision
US11933919B2 (en) 2022-02-24 2024-03-19 Mixed-Signal Devices Inc. Systems and methods for synthesis of modulated RF signals

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1369139A (zh) * 1999-08-09 2002-09-11 爱特梅尔股份有限公司 混合带通与基带δ－σ调制器
US6556158B2 (en) * 1999-01-19 2003-04-29 Esion, Llc Residue-compensating A/D converter
CN102882528A (zh) * 2012-07-05 2013-01-16 深圳大学 sigma-delta调制器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050068213A1 (en) 2003-09-25 2005-03-31 Paul-Aymeric Fontaine Digital compensation of excess delay in continuous time sigma delta modulators
CN101069352A (zh) 2004-11-16 2007-11-07 皇家飞利浦电子股份有限公司 具有抗干扰保护的非浸入性滤波器的连续时间∑△模拟数字转换器
US7253758B2 (en) 2005-07-20 2007-08-07 Industrial Technology Research Institute Third order sigma-delta modulator
CN101322315B (zh) * 2005-12-05 2012-03-28 Nxp股份有限公司 具有最优内置滤波功能的前馈∑-△模/数转换器
US7375666B2 (en) 2006-09-12 2008-05-20 Cirrus Logic, Inc. Feedback topology delta-sigma modulator having an AC-coupled feedback path
US7928878B1 (en) 2009-09-30 2011-04-19 Silicon Laboratories Inc. Analog to digital converter with low out of band peaking
US8120518B2 (en) * 2010-06-14 2012-02-21 Koren Advanced Institute of Science and Technology Digital feedforward sigma-delta modulator in analog-to-digital converter and modulation method thereof
US8643524B1 (en) 2012-09-27 2014-02-04 Cirrus Logic, Inc. Feed-forward analog-to-digital converter (ADC) with a reduced number of amplifiers and feed-forward signal paths
TWI517596B (zh) * 2013-07-18 2016-01-11 瑞昱半導體股份有限公司 前饋式三角積分調變器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6556158B2 (en) * 1999-01-19 2003-04-29 Esion, Llc Residue-compensating A/D converter
CN1369139A (zh) * 1999-08-09 2002-09-11 爱特梅尔股份有限公司 混合带通与基带δ－σ调制器
CN102882528A (zh) * 2012-07-05 2013-01-16 深圳大学 sigma-delta调制器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Double-sampled wideband delta-sigma ADCs with shifted loop delays";Xin Meng等;《2014 IEEE 57th International Midwest Symposium on Circuits and Systems (MWSCAS)》;20140925;第1045-1048页 *
"一种14位、1.4MS/s、多位量化的级联型Σ△调制器";方杰等;《固体电子学研究与进展》;20050330;第25卷(第1期);第65-71页 *
"采用DWA技术的多位Σ-Δ调制器的设计";徐思龙等;《微电子学与计算机》;20150105;第32卷(第1期);第140-145页 *

Also Published As

Publication number Publication date
US20160359499A1 (en) 2016-12-08
CN107852164A (zh) 2018-03-27
DE112016002487B4 (de) 2022-07-07
US9564916B2 (en) 2017-02-07
WO2016196772A1 (en) 2016-12-08
DE112016002487T5 (de) 2018-02-22

Similar Documents

Publication Publication Date Title
CN107852164B (zh) 抑制前馈δς转换器中的信号传递函数峰化
CN106899302B (zh) Mash adc的自适应数字量化噪声消除滤波器
EP3104530B1 (en) Ultra low power dual quantizer architecture for oversampling delta-sigma modulator
TWI489789B (zh) 類比至數位轉換器
US20150109158A1 (en) Multi-stage noise shaping analog-to-digital converter
US10171102B1 (en) Oversampled continuous-time pipeline ADC with voltage-mode summation
US9118342B2 (en) Low power excess loop delay compensation technique for delta-sigma modulators
US20170288693A1 (en) Continuous time delta-sigma modulator with a time interleaved quantization function
US9054731B2 (en) Integrator output swing reduction
KR101742131B1 (ko) 델타-시그마 변조기
CN106027059A (zh) Δς 调制器
CN107769790B (zh) Δ-σ调制器
CN103762980B (zh) 一种高稳定性噪声抑制增强σδ调制器结构
US9602118B2 (en) Amplifier sharing technique for power reduction in analog-to-digital converter
CN114900189A (zh) 低噪声泄露的mashδς调制器
US20130181856A1 (en) Digital-to-analog converter
WO2017084067A1 (zh) X-0级联式噪声整形结构的连续时间δ-∑调制器
CN106888023B (zh) 在多级δ-σ模数转换器中的信号传递函数均衡
CN102244517B (zh) 共享的交换电容式积分器及三角积分调变器及运作方法
CN104883189B (zh) 包含级间路径的级联结构Sigma-Delta调制器
CN204559548U (zh) 包含级间路径的级联结构Sigma-Delta调制器
KR101531921B1 (ko) 간소화된 멀티 비트 다단 노이즈 쉐이핑 델타 시그마 변조기
KR102629080B1 (ko) 내부 피드-포워드 경로를 제거한 광대역 고차 델타-시그마 변조기
Shen et al. Double-sampled ΔΣ modulator with relaxed feedback timing
Sung et al. A third-order switched-current delta-sigma modulator with analog error cancellation logic and digital comb filter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant