WO2018163679A1 - アナログ－デジタル変換器、固体撮像素子、及び、電子機器 - Google Patents

アナログ－デジタル変換器、固体撮像素子、及び、電子機器 Download PDF

Info

Publication number
WO2018163679A1
WO2018163679A1 PCT/JP2018/003612 JP2018003612W WO2018163679A1 WO 2018163679 A1 WO2018163679 A1 WO 2018163679A1 JP 2018003612 W JP2018003612 W JP 2018003612W WO 2018163679 A1 WO2018163679 A1 WO 2018163679A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
analog
loop filter
input signal
digital
Prior art date
Application number
PCT/JP2018/003612
Other languages
English (en)
French (fr)
Inventor
崇 馬上
陽史 松本
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US16/486,244 priority Critical patent/US10965301B2/en
Priority to JP2019504394A priority patent/JP7125384B2/ja
Priority to CN201880015128.1A priority patent/CN110383694B/zh
Priority to KR1020197024337A priority patent/KR102481552B1/ko
Publication of WO2018163679A1 publication Critical patent/WO2018163679A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0643—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
    • H03M1/0648—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain by arranging the quantisation value generators in a non-sequential pattern layout, e.g. symmetrical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1047—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using an auxiliary digital/analogue converter for adding the correction values to the analogue signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/466—Multiplexed conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
    • H03M3/48—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting
    • H03M3/482—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting by adapting the quantisation step size
    • H03M3/484—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting by adapting the quantisation step size by adapting the gain of the feedback signal, e.g. by adapting the reference values of the digital/analogue converter in the feedback path
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45356—Indexing scheme relating to differential amplifiers the AAC comprising one or more op-amps, e.g. IC-blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals

Definitions

  • the present disclosure relates to an analog-digital converter, a solid-state imaging device, and an electronic device.
  • a ⁇ analog-digital converter is known as one of analog-digital converters (AD converters) (see, for example, Patent Document 1).
  • AD converters analog-digital converters
  • DA converters digital-to-analog converters
  • the stability of the feedback loop can be achieved.
  • the power consumption in the digital-analog conversion units in the feedback loop increases.
  • an object of the present disclosure is to provide an analog-digital converter capable of reducing power consumption, a solid-state imaging device using the analog-digital converter, and an electronic apparatus having the solid-state imaging device. To do.
  • an analog-to-digital converter of the present disclosure includes: A loop filter having at least two integrators connected in cascade; A quantization circuit unit for converting the output of the loop filter into a digital value; and A current steering type digital-analog conversion unit provided in a feedback loop for feeding back the output of the quantization circuit unit to a loop filter is provided.
  • a first input signal current path for passing the first input signal current to the input terminal of the first-stage integrator of the loop filter;
  • a first feedback current path for connecting one feedback output terminal of the current steering type digital-analog converter to an input terminal of the first-stage integrator of the loop filter; and
  • a second feedback current path is included that connects the other feedback output terminal of the current steering type digital-analog converter to the input terminal of the second-stage integrator of the loop filter.
  • a solid-state imaging device of the present disclosure is provided.
  • a pixel array unit in which unit pixels including a photoelectric conversion unit are arranged in a matrix, and
  • a loop filter having at least two integrators connected in cascade; A quantization circuit unit for converting the output of the loop filter into a digital value; and A current steering type digital-analog conversion section provided in a feedback loop for feeding back the output of the quantization circuit section to a loop filter; A first input signal current path for passing the first input signal current to the input terminal of the first-stage integrator of the loop filter; A second input signal current path for passing a second input signal current having a sign opposite to that of the first input signal current to the input terminal of the second-stage integrator of the loop filter; A first feedback current path for connecting one feedback output terminal of the current steering type digital-analog converter to an input terminal of the first-stage integrator of the loop filter; and A second feedback current path is included that connects the other feedback output terminal of the current steering type digital-analog converter to the input terminal of the second-stage integrator of the loop filter.
  • an electronic apparatus for achieving the above object includes the solid-state imaging
  • the second input signal current path and the second feedback current path are both connected to the input terminal of the second-stage integrator.
  • the output current on one side of the current steering type digital-analog converter and the second input signal current cancel each other.
  • the power consumption can be reduced and the dependency of the current consumption on the input level can be reduced.
  • the effects described here are not necessarily limited, and any of the effects described in the present specification may be used. Moreover, the effect described in this specification is an illustration to the last, Comprising: It is not limited to this, There may be an additional effect.
  • FIG. 1 is a circuit diagram showing a circuit configuration of a continuous-time ⁇ analog-digital converter according to Conventional Example 1.
  • FIG. 2 is a circuit diagram showing a circuit configuration of a continuous-time ⁇ analog-digital converter according to Conventional Example 2.
  • FIG. 3 is a circuit diagram illustrating a circuit configuration of the continuous-time ⁇ analog-digital converter according to the first embodiment.
  • FIG. 4 is a circuit diagram illustrating a circuit configuration of a continuous-time ⁇ analog-digital converter according to the second embodiment.
  • FIG. 5 is a circuit diagram illustrating a circuit configuration of a continuous-time ⁇ analog-digital converter according to the third embodiment.
  • FIG. 1 is a circuit diagram showing a circuit configuration of a continuous-time ⁇ analog-digital converter according to Conventional Example 1.
  • FIG. 2 is a circuit diagram showing a circuit configuration of a continuous-time ⁇ analog-digital converter according to Conventional Example 2.
  • FIG. 3 is a circuit diagram illustrating a circuit configuration
  • FIG. 6 is a circuit diagram illustrating a circuit configuration of a continuous-time ⁇ analog-digital converter according to the fourth embodiment.
  • FIG. 7 is a circuit diagram illustrating a circuit configuration of a continuous-time ⁇ analog-digital converter according to the fifth embodiment.
  • FIG. 8 is a schematic configuration diagram illustrating a basic system configuration of the solid-state imaging device of the present disclosure.
  • FIG. 9 is an exploded perspective view showing an outline of the configuration of a stacked CMOS image sensor.
  • FIG. 10 is a block diagram illustrating a configuration of an imaging apparatus that is an example of the electronic apparatus of the present disclosure.
  • Example 2 (example when there is one digital-analog converter in the feedback loop) 2-3.
  • Example 1 (basic form of ⁇ analog-to-digital converter according to this embodiment: example of second-order ⁇ analog-to-digital converter) 2-4.
  • Example 2 (Modification of Example 1: Example of having a voltage-current conversion circuit section in the input stage) 2-5.
  • Example 3 (Modification of Example 2: Example of using differential transconductance amplifier as voltage-current conversion circuit section) 2-6.
  • Example 4 (Modification of Example 1: Example in which loop filter is configured using active RC integrator) 2-7.
  • Example 5 (Example of third-order ⁇ analog-digital converter) 2-8.
  • Solid-state imaging device of the present disclosure (example of CMOS image sensor) 3-1.
  • Electronic device of the present disclosure (example of imaging device) 5). Configurations that can be taken by the present disclosure
  • the second-stage integrator can be inverted in the loop filter.
  • the voltage for supplying the first input signal current and the second input signal current to the input stage ⁇ It can be set as the structure which has a current conversion circuit part.
  • the voltage-current conversion circuit unit is composed of a current source for supplying a bias current and a circuit unit for distributing the bias current to the first input signal current and the second input signal current, or differentially. It can be configured by a transconductance amplifier.
  • the loop filter can be configured using an active RC integrator.
  • the voltage-current conversion circuit unit can be configured to take a difference between the reset level and the signal level.
  • the analog-to-digital converter (AD converter) of the present disclosure uses a ⁇ modulator that uses a ⁇ modulator that converts a DC signal or a low-frequency input signal into a digital signal with a low resolution (1 bit to several bits) and a high sampling rate. It is a digital converter.
  • the analog-digital converter according to the embodiment of the present disclosure is a continuous-time ⁇ analog-digital converter having a current steering type digital-analog conversion unit (DA conversion unit) in a feedback loop. By providing the digital-analog converter in the feedback loop, the stability of the feedback loop can be achieved.
  • DA conversion unit current steering type digital-analog conversion unit
  • the continuous-time ⁇ analog-to-digital converter uses a first input signal and a second input signal having an opposite sign (reverse polarity) to the first input signal as a current input. For example, when the first input signal is input as the current I sig , the second input signal is input as a current of I bias ⁇ I sig with respect to the predetermined bias current I bias .
  • Conventional example 1 is an example in which there are two digital-analog converters in the feedback loop.
  • FIG. 1 shows a circuit configuration of a continuous-time ⁇ analog-digital converter according to Conventional Example 1.
  • the continuous-time ⁇ analog-digital converter 1 includes a loop filter 10, a quantization circuit unit 20, a decimation filter 30 as an example of a digital filter, a first digital-analog conversion unit 40, and a second digital-analog conversion.
  • the configuration includes a unit 50 and a control circuit unit 60.
  • the loop filter 10, the quantization circuit unit 20, the first digital-analog conversion unit 40, the second digital-analog conversion unit 50, and the control circuit unit 60 constitute a ⁇ modulator.
  • the loop filter 10 is a single-ended loop filter.
  • the loop filter 10 includes, for example, two integrators connected in cascade, that is, an integration circuit unit including a first-stage integrator 11 and a second-stage integrator 12, and is a first analog input signal. The difference between the input signal current I sig and the feedback value is integrated.
  • the first-stage integrator 11 is configured by a capacitive element C 1 connected between the current input terminal N 1 of the integrator 11 and a reference potential point (for example, GND).
  • the second-stage integrator 12 includes a g m amplifier 121 that converts a voltage into a current.
  • the resistor element R 2 and the capacitor element C 2 are connected in series.
  • the quantization circuit unit 20 is composed of, for example, a comparator 21 and quantizes the output of the loop filter 10 by comparing the output of the loop filter 10 with the reference voltage V ref in synchronization with the clock signal CLK. Output as a 1-bit digital signal. This digital signal is supplied to the decimation filter 30 and the control circuit unit 60.
  • the decimation filter 30 includes a quantum filter generated by a ⁇ modulator including the loop filter 10, the quantization circuit unit 20, the first digital-analog conversion unit 40, the second digital-analog conversion unit 50, and the control circuit unit 60.
  • the sampling frequency is reduced by decimation and output as a digital signal OUT.
  • the first digital-analog converter 40 and the second digital-analog converter 50 are current steering type digital-analog converters and are provided in the feedback loop of the ⁇ analog-digital converter 1.
  • the first digital-analog converter 40 is configured by a differential switch circuit including a current source 41 and two switch elements 42 and 43. One end of each of the switch elements 42 and 43 is commonly connected to the other end of the current source 41 whose one end is grounded. The other end of the switch element 42 is electrically connected to the current input terminal N 1 of the first-stage integrator 11. The other end of the switch element 43 is connected to the node of the power supply voltage Vdd via the transistor 44.
  • the transistor 44 functions as a load element when a predetermined bias voltage is applied to the gate electrode.
  • the second digital-analog conversion unit 50 includes a differential switch circuit including a current source 51 and two switch elements 52 and 53. One end of each of the switch elements 52 and 53 is commonly connected to the other end of the current source 51 whose one end is grounded. The other end of the switch element 52 is electrically connected to the current input terminal N 2 of the second-stage integrator 12. The other end of the switch element 53 is connected to the node of the power supply voltage Vdd via the transistor 54.
  • the transistor 54 functions as a load element when a predetermined bias voltage is applied to the gate electrode.
  • the first digital-analog conversion unit 40 configured as described above generates a feedback value according to the output of the quantization circuit unit 20 under the control of the control unit 60, and supplies the feedback value to the first-stage integrator 11.
  • the second digital-analog conversion unit 50 configured as described above generates a feedback value according to the output of the quantization circuit unit 20 under the control of the control unit 60 and supplies the feedback value to the second-stage integrator 12. Supply.
  • the control unit 60 includes, for example, a D-FF (flip-flop) 61 that uses the output of the quantization circuit unit 20 as a D input.
  • the D-FF 61 performs on / off control of the switch element 42 of the first digital-analog converter 40 and the switch element 52 of the second digital-analog converter 50 according to the Q output. Further, the D-FF 61 performs on / off control of the switch element 43 of the first digital-analog converter 40 and the switch element 53 of the second digital-analog converter 50 by the inverted output of the Q output.
  • the ⁇ analog-digital converter 1 includes a current generation unit 70.
  • the current generator 70 includes a current source 71 and two P-channel MOS transistors 72 and 73.
  • the current source 71 is connected between the drain electrode of the MOS transistor 72 and a reference potential point (for example, GND).
  • MOS transistors 72 and 73 have a current mirror circuit in which each source electrode is connected to a node of power supply voltage V dd , each gate electrode is connected in common, and the common connection node is connected to the drain electrode of MOS transistor 72. It has become.
  • the drain electrode of the MOS transistor 73 is electrically connected to the current input terminal N 2 of the second-stage integrator 12.
  • the continuous-time ⁇ analog-digital converter 1 includes a plurality of digital-analog conversion units, for example, two digital-analog conversion units 40 and 50 in the feedback loop.
  • the feedback loop is stabilized.
  • the ⁇ analog-to-digital converter 1 according to the conventional example 1 employs a configuration in which the copy current I sig_copy of the first input signal current I sig is also supplied to the second-stage integrator 12.
  • Conventional example 2 is an example in the case where there is one digital-analog converter in the feedback loop.
  • FIG. 2 shows a circuit configuration of a continuous-time ⁇ analog-digital converter according to Conventional Example 2.
  • the delta-sigma analog-digital converter 1 connects the resistance element R 1 in series with the capacitive element C 1 constituting the first-stage integrator 11, thereby enabling digital-analog in the feedback loop. Even in a configuration in which one conversion unit 40 is arranged, a design with a stable loop is possible. As a result, the current consumption corresponding to the reduced digital-analog converter 50 (see FIG. 1) can be reduced.
  • the digital-to-analog conversion unit corresponding to the second-stage integrator 12 is not arranged in the feedback loop. Since no current is drawn, there is no need to supply current from the current generator 70 to the second-stage integrator 12. However, as will be described later, for example, when used as an analog-to-digital converter in a column processing unit of a CMOS image sensor, if the consumption current of the analog-to-digital converter is dependent on the input level, the IR drop of the power supply wiring may Interference with other analog-to-digital converters occurs, leading to image quality deterioration called streaking.
  • the current generator 70 cannot be completely eliminated, and the current generator 70 includes a current source 71, a gate electrode, and a drain electrode. And a P-channel MOS transistor 72 commonly connected to each other.
  • a feedback current path that connects one feedback output terminal of the digital-analog converter 40 and the input terminal N 1 of the first-stage integrator 11.
  • L feedback_1 a rectangular wave feedback current whose pulse width and density change according to the input level flows.
  • the average current of the feedback current is approximately equal to the first input signal current I sig .
  • the current is discarded from the other feedback output terminal of the digital-analog converter 40 to the node of the power supply voltage Vdd .
  • the average current of the discarded current is approximately (I dac -I sig ) when the current of the current source 41 is I dac .
  • the current consumption in the portion of the discarded current has the input level dependency of the ⁇ analog-digital converter 1, and thus the above streaking problem occurs.
  • the second input signal current I bias -I sig having the opposite sign to the first input signal current I sig is turned back by the current generation unit 70 and the power supply voltage V dd is changed. It is conceivable to draw extra from the node. However, this method has a problem that extra power is consumed.
  • Example 1 is a basic form of a continuous-time ⁇ analog-digital converter according to this embodiment.
  • the first embodiment will be described by taking a secondary ⁇ analog-digital converter as an example.
  • FIG. 3 shows a circuit configuration of the continuous-time ⁇ analog-digital converter according to the first embodiment.
  • the ⁇ analog-digital converter 1 includes a loop filter 10 and a quantization circuit unit 20 that constitute a ⁇ modulator, and a decimation filter 30 that is an example of a digital filter.
  • the ⁇ analog-digital converter 1 includes one digital-analog conversion unit in the feedback loop that feeds back the output of the quantization circuit unit 20 to the loop filter 10, specifically, a current steering type digital-analog.
  • the conversion unit 40 is arranged.
  • the loop filter 10 includes two integrators, a first-stage integrator 11 and a second-stage integrator 12.
  • the g m amplifier 121 constituting the second-stage integrator 12 uses the output of the first-stage integrator 11 as an inverting ( ⁇ ) input and the reference voltage V ref as a non-inverting (+) input.
  • the comparator 21 constituting the quantization circuit unit 20 uses the output of the loop filter 10 as an inverting input and the reference voltage Vref as a non-inverting input.
  • the first input signal current I sig is supplied to the integrator 11 of the first stage of the loop filter 10 through the first input signal current path L input_1 . It is supplied to the input terminal N 1 .
  • the second input signal current I bias -I sig which is opposite in sign to the first input signal current I sig , passes through the second input signal current path L input_2 and is the current input terminal of the second-stage integrator 12 of the loop filter 10. Supplied to N 2 .
  • one feedback output terminal of the current steering type digital-analog converter 40 that is, the other end of the switch element 42 is input to the first-stage integrator 11 of the loop filter 10 through the first feedback current path L feedback_1.
  • the other feedback output end of the current steering type digital-analog converter 40 that is, the other end of the switch element 43 is connected to the current input end of the second-stage integrator 12 of the loop filter 10 through the second feedback current path L feedback_2.
  • N 2 Connected to N 2 .
  • the second input signal current path L input — 2 through which the second input signal current flows, and one side of the digital-to-analog converter 40 (the other feedback) A configuration is employed in which the second feedback current path L feedback — 2 through which the output current on the output end side) flows is connected to the current input end N 2 of the second-stage integrator 12.
  • the second-stage integrator 12 to which the second input signal current path L input_2 and the second feedback current path L feedback_2 are connected receives a signal having an opposite sign to those in the conventional examples 1 and 2. Will be. Therefore, as described above, while the output of the first stage integrator 11 and the inverting input of the g m amplifier 121, and the output of the loop filter 10 and the inverting input of comparator 21. Then, by operating only the second-stage integrator 12 with the reverse polarity, that is, the inverting operation, ⁇ loop characteristics such as stability can be maintained.
  • the method of the first embodiment in which the second input signal current path L input_2 and the second feedback current path L feedback_2 are connected in common and connected to the loop filter 10 is preferable.
  • the common connection point of the second input signal current path L input_2 and the second feedback current path L feedback_2 in the loop filter 10 the above-described mismatch and instantaneous current difference are caused by the action of feedback. Since it is absorbed, the voltage at the common connection point can be kept within a certain range.
  • the second input signal current path L input_2 and the second feedback current path L feedback_2 are both included in the integrator 12 in the second stage. It is connected to the input terminal N 2.
  • the output current on one side (the other feedback output end side) of the digital-analog converter 40 and the second input signal current cancel each other, so that power consumption can be reduced.
  • the dependency of the consumption current on the input level is greatly reduced, and the current uniformity is increased.
  • the second embodiment is a modification of the first embodiment, and is an example in which a voltage-current conversion circuit unit is provided in the input stage of the ⁇ analog-digital converter.
  • FIG. 4 shows a circuit configuration of a continuous-time ⁇ analog-digital converter according to the second embodiment.
  • the continuous-time ⁇ analog-digital converter 1 has a voltage-current conversion circuit unit 80 at its input stage.
  • the voltage-current conversion circuit unit 80 includes a current source 81, two buffer amplifiers 82 and 83, two P-channel MOS transistors 84 and 85, and a resistance element 86, and has a circuit configuration in which a bias current I bias is distributed. It has become.
  • one end of the current source 81 is connected to the node of the power supply voltage Vdd , and a bias current Ibias flows.
  • the buffer amplifier 82 has the first input voltage V in + as an input, and its output terminal is connected to the gate electrode of the P-channel MOS transistor 84.
  • the buffer amplifier 83 has the second input voltage V in ⁇ as an input, and its output terminal is connected to the gate electrode of the P-channel MOS transistor 85.
  • the P-channel MOS transistor 84 has a source electrode connected to the other end of the current source 81, and supplies a second input signal current I bias ⁇ I sig to the second input signal current path L input —2 .
  • the P-channel MOS transistor 85 has a source electrode connected to the other end of the current source 81 via a resistance element 86, and supplies the first input signal current I sig to the first input signal current path L input_1 .
  • the configurations other than the voltage-current conversion circuit unit 80 provided in the input stage that is, the configurations of the loop filter 10, the quantization circuit unit 20, the decimation filter 30, the digital-analog conversion unit 40, and the control circuit unit 60 are as follows. This is basically the same as in the first embodiment. Therefore, also in the ⁇ analog-digital converter 1 according to the second embodiment, the power consumption can be reduced and the dependency of the current consumption on the input level can be greatly reduced as in the case of the first embodiment. Increased consistency.
  • the third embodiment is a modification of the second embodiment and is an example in which a differential transconductance amplifier is used as the voltage-current conversion circuit unit.
  • FIG. 5 shows a circuit configuration of a continuous-time ⁇ analog-digital converter according to the third embodiment.
  • the continuous time type ⁇ analog-digital converter 1 uses a differential transconductance amplifier 87 as the voltage-current conversion circuit unit 80 instead of the voltage-current conversion circuit unit 80 of the second embodiment. It has a configuration.
  • the differential transconductance amplifier 87 receives the first input voltage V in + and the second input voltage V in ⁇ as inputs, and supplies the first input signal current I sig to the first input signal current path L input_1 .
  • the second input signal current I bias -I sig is supplied to the second input signal current path L input_2 .
  • the configuration of the control circuit unit 60 is basically the same as that in the first embodiment. Therefore, also in the ⁇ analog-digital converter 1 according to the third embodiment, the power consumption can be reduced and the dependency of the current consumption on the input level can be greatly reduced, as in the case of the first embodiment. Increased consistency.
  • the fourth embodiment is a modification of the first embodiment, and is an example in which the loop filter is configured using an active RC integrator.
  • FIG. 6 shows a circuit configuration of a continuous-time ⁇ analog-digital converter according to the fourth embodiment.
  • the loop filter 10 is configured using an active RC integrator.
  • the first input voltage V in + is input to the loop filter 10 through the resistance element R 1p
  • the second input voltage V in ⁇ is input through the resistance element R 1m .
  • the first input voltage V in + is supplied to the current input terminal N 1 of the first-stage integrator 11 through the resistance element R 1p as the first input signal current I sig by the first input signal current path L input_1 . Is done.
  • the second input voltage V in ⁇ is passed through the resistance element R 1m as the second input signal current I bias ⁇ I sig , and the second input signal current path L input_2 causes the current input terminal of the integrator 12 at the second stage. Supplied to N 2 .
  • the integrator 11 in the first stage has a circuit configuration using the operational amplifier OP 1 .
  • a first input signal current I sig is input to the inverting ( ⁇ ) input terminal of the operational amplifier OP 1 through the resistance element R 1p , and a feedback current is input through the first feedback current path L feedback — 1.
  • the reference voltage V ref is input to the non-inverting (+) input terminal of the operational amplifier OP 1 .
  • a capacitive element C 1 is connected between the inverting input terminal and the output terminal of the operational amplifier OP 1m .
  • 2-stage integrator 12 has a circuit configuration using an operational amplifier OP 2.
  • the output of the first-stage integrator 11 is input to the inverting input terminal of the operational amplifier OP 2 through the resistance element R 2, and the second input signal current I bias ⁇ I sig is input through the resistance element R 1m .
  • a feedback current is input through the second input signal current path L input_2 .
  • the non-inverting input of the operational amplifier OP 2 the reference voltage V ref is inputted.
  • a capacitive element C 2 and a resistance element R c are connected in series between the inverting input terminal and the output terminal of the operational amplifier OP 2 .
  • the configuration of the loop filter 10 other than the active RC integrator that is, the configuration of the quantization circuit unit 20, the decimation filter 30, the digital-analog conversion unit 40, and the control circuit unit 60 is the same as that of the first embodiment. Basically the same. Therefore, also in the ⁇ analog-digital converter 1 according to the fifth embodiment, the power consumption can be reduced and the dependency of the current consumption on the input level can be greatly reduced as in the case of the first embodiment. Increased consistency.
  • the technique of the fourth embodiment can also be applied to the continuous-time ⁇ analog-digital converter 1 according to the first to third embodiments.
  • Example 5 is an example of a third-order ⁇ analog-digital converter.
  • FIG. 7 shows a circuit configuration of a continuous-time ⁇ analog-digital converter according to the fifth embodiment.
  • the first-stage integrator 11 and the second-stage integrator 12 have the same circuit configuration as in the first embodiment.
  • the circuit configuration is not limited to this, and for example, a circuit using the operational amplifier OP 1 and the operational amplifier OP 2 as in the fourth embodiment for the first-stage integrator 11 and the second-stage integrator 12. It may be a configuration.
  • g m has an amplifier 131, the g m output end N 3 and a reference potential point of the amplifier 131 (e.g., GND) between the resistance elements R 3 and a capacitor C 3 Are connected in series.
  • GND reference potential point of the amplifier 131
  • the configurations other than the loop filter 10 including the three-stage integrators 11, 12, and 13, that is, the configurations of the quantization circuit unit 20, the decimation filter 30, the digital-analog conversion unit 40, and the control circuit unit 60 are implemented. This is basically the same as in Example 1. Therefore, also in the ⁇ analog-digital converter 1 according to the fifth embodiment, the power consumption can be reduced and the dependency of the current consumption on the input level can be greatly reduced as in the case of the first embodiment. Increased consistency.
  • the ⁇ analog-digital converter 1 According to the ⁇ analog-digital converter 1 according to the first to fifth embodiments described above, the number of digital-analog conversion units provided in the feedback loop, an extra current source, and the like are reduced compared to the conventional example 1. Therefore, the circuit area can be reduced and the cost can be reduced. In addition, since the current flowing through the second input signal current path L input_2 and the current flowing through the second feedback current path L feedback_2 are balanced on average, the current balance in the loop filter 10 is good. Thus, an extra increase in internal amplitude can be avoided. As a result, compatibility with low power supply voltage is improved, and loss of dynamic range can be minimized. These effects can be realized without consuming extra power.
  • FIG. 8 is a schematic configuration diagram illustrating a basic system configuration of the solid-state imaging device of the present disclosure.
  • a CMOS image sensor which is a kind of XY address type solid-state image sensor will be described as an example of the solid-state image sensor.
  • a CMOS image sensor is an image sensor created by applying or partially using a CMOS process.
  • the CMOS image sensor 90 includes a pixel array unit 91 formed on a semiconductor substrate (chip) (not shown), and a peripheral circuit unit integrated on the same semiconductor substrate as the pixel array unit 91. It has become.
  • the peripheral circuit unit includes, for example, a vertical drive unit 92, a column processing unit 93, a horizontal drive unit 94, and a system control unit 95.
  • the CMOS image sensor 90 further includes a signal processing unit 98 and a data storage unit 99.
  • the signal processing unit 98 and the data storage unit 99 may be mounted on the same substrate as the CMOS image sensor 90 or may be disposed on a different substrate from the CMOS image sensor 90.
  • Each processing of the signal processing unit 98 and the data storage unit 99 may be processing by an external signal processing unit provided on a substrate different from the CMOS image sensor 90, for example, a DSP (Digital Signal Processor) circuit or software. .
  • DSP Digital Signal Processor
  • the pixel array unit 91 performs photoelectric conversion to generate a photoelectric charge corresponding to the received light amount, and also includes a unit pixel including a photoelectric conversion unit that accumulates (hereinafter, may be simply referred to as “pixel”). 2 is two-dimensionally arranged in the row direction and the column direction, that is, in a matrix.
  • the row direction refers to the arrangement direction of pixels in a pixel row (so-called horizontal direction)
  • the column direction refers to the arrangement direction of pixels in a pixel column (so-called vertical direction).
  • pixel drive lines 96 (96 1 to 96 m ) are wired along the row direction for each pixel row, and vertical signal lines 97 (97 1 to 97 1 for each pixel column). 97 n ) are wired along the column direction.
  • the pixel drive line 96 transmits a drive signal, which will be described later, for performing drive when reading a signal from the pixel.
  • the pixel drive line 96 is shown as one wiring, but is not limited to one.
  • One end of the pixel drive line 96 is connected to an output end corresponding to each row of the vertical drive unit 92.
  • the vertical drive unit 92 is configured by a shift register, an address decoder, or the like, and drives each pixel 2 of the pixel array unit 91 at the same time or in units of rows. That is, the vertical drive unit 92 constitutes a drive unit that drives each pixel 2 of the pixel array unit 91 together with the system control unit 95 that controls the vertical drive unit 92.
  • the vertical drive unit 92 is not shown in the figure for its specific configuration, but generally has a configuration having two scanning systems, a reading scanning system and a sweeping scanning system.
  • the readout scanning system In order to read out a signal from the unit pixel 2, the readout scanning system selectively scans the unit pixels 2 of the pixel array section 91 in units of rows. A signal read from the unit pixel 2 is an analog signal.
  • the sweep-out scanning system performs sweep-out scanning on the readout line on which readout scanning is performed by the readout scanning system prior to the readout scanning by the time corresponding to the shutter speed.
  • a so-called electronic shutter operation is performed by sweeping (resetting) unnecessary charges by the sweep scanning system.
  • the electronic shutter operation refers to an operation in which the photoelectric charge of the photoelectric conversion unit is discarded and exposure is newly started (photocharge accumulation is started).
  • the signal read out by the readout operation by the readout scanning system corresponds to the amount of light received after the immediately preceding readout operation or electronic shutter operation.
  • the period from the read timing by the immediately preceding read operation or the sweep timing by the electronic shutter operation to the read timing by the current read operation is the photo charge exposure period in the unit pixel 2.
  • a signal output from each pixel 2 of the pixel row selectively scanned by the vertical driving unit 92 is input to the column processing unit 93 through each of the vertical signal lines 97 for each pixel column.
  • the column processing unit 93 converts an analog pixel signal output from each pixel 2 of the selected row through the vertical signal line 97 into a digital signal for each pixel column of the pixel array unit 91 or in units of a plurality of pixel columns.
  • An analog-digital converter (AD converter) 931 is included.
  • the horizontal drive unit 94 is configured by a shift register, an address decoder, and the like, and selectively scans unit circuits corresponding to one pixel column or a plurality of pixel columns in the column processing unit 93 in order. By the selective scanning by the horizontal driving unit 94, pixel signals subjected to signal processing such as AD conversion for each unit circuit in the column processing unit 93 are sequentially output.
  • the system control unit 95 includes a timing generator that generates various timing signals, and the vertical driving unit 92, the column processing unit 93, and the horizontal driving unit 94 are based on various timings generated by the timing generator. Drive control is performed.
  • the signal processing unit 98 has at least an arithmetic processing function, and performs various signal processing such as arithmetic processing on the pixel signal output from the column processing unit 93.
  • the data storage unit 99 temporarily stores data necessary for the signal processing in the signal processing unit 98.
  • the above-described first to third embodiments are used as the analog-digital converter 931 provided in the column processing unit 93 for each pixel column of the pixel array unit 91 or in units of a plurality of pixel columns.
  • the ⁇ analog-digital converter 1 according to the fifth embodiment can be used.
  • the ⁇ analog-digital converter 1 according to the first to fifth embodiments it is possible to reduce power consumption. Therefore, by using the ⁇ analog-digital converter 1 according to the first to fifth embodiments as the analog-digital converter 931, the power consumption of the analog-digital converter 931, and thus the CMOS image sensor 90, is reduced. be able to.
  • the ⁇ analog-digital converter 1 according to the first to fifth embodiments the dependency of the consumption current on the input level is greatly reduced, and the current uniformity is increased. Therefore, by using the ⁇ analog-to-digital converter 1 according to the first to fifth embodiments as the analog-to-digital converter 931, interference with other analog-to-digital converters via the IR drop of the power supply wiring ( Streaking) can be suppressed.
  • noise removal processing by correlated double sampling (CDS) is performed in order to remove noise during the reset operation of the unit pixel 2.
  • CDS correlated double sampling
  • the reset level (P phase) and the signal level (D phase) are read from the unit pixel 2 in this order.
  • the reset level corresponds to the potential of the charge storage unit when the charge storage unit (floating diffusion) of the unit pixel 2 is reset.
  • the signal level corresponds to a potential obtained by photoelectric conversion in the photoelectric conversion element, that is, a potential of the charge accumulation unit when the charge accumulated in the photoelectric conversion element is transferred to the charge accumulation unit.
  • the random noise generated at the time of resetting is held in the charge storage unit, so the signal level read by adding signal charge has the same amount of noise as the reset level. Is held. Therefore, it is possible to obtain a signal from which these noises are removed by performing a correlated double sampling operation in which the reset level is subtracted from the signal level.
  • the analog-digital converter 931 uses the analog-digital converter.
  • a correlated double sampling operation can be performed.
  • the reset level (P phase) is input as the first input voltage V in +
  • the signal level (D phase) is input as the second input voltage V in ⁇ .
  • a correlated double sampling operation can be realized.
  • a signal level (D phase) is input as the first input voltage V in +
  • a reset level (P phase) is input as the second input voltage V in ⁇ .
  • the above-described system configuration of the CMOS image sensor 90 is an example and is not limited to this.
  • the data storage unit 99 is arranged at the subsequent stage of the column processing unit 93 and the pixel signal output from the column processing unit 93 is supplied to the signal processing unit 98 via the data storage unit 99. Good.
  • a system configuration in which the data storage unit 99 and the signal processing unit 98 are provided in parallel to the column processing unit 93 may be employed.
  • CMOS image sensor 90 In the CMOS image sensor 90 described above, a so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so-called so
  • a laminated structure in which a semiconductor substrate 202 on which a peripheral circuit part such as the storage part 99 is formed is laminated can be exemplified.
  • the first layer semiconductor substrate 201 needs only to have a size (area) sufficient to form the pixel array unit 91, and thus the size (area) of the first layer semiconductor substrate 201 is sufficient. ) As a result, the size of the entire chip can be reduced. Further, since a process suitable for pixel creation can be applied to the first layer semiconductor substrate 201 and a process suitable for circuit creation can be applied to the second layer semiconductor substrate 202, the CMOS image sensor 90 can be manufactured. There is also an advantage that the process can be optimized.
  • the laminated structure is not limited to two layers, and may be a laminated structure of three or more layers.
  • the solid-state imaging device of the present disclosure described above is an electronic device such as an imaging device such as a digital still camera or a video camera, a portable terminal device having an imaging function such as a mobile phone, or a copying machine using a solid-state imaging device for an image reading unit. In general, it can be used as the imaging unit (image capturing unit).
  • the solid-state imaging device may be formed as a single chip, or may be in a modular form having an imaging function in which an imaging unit and a signal processing unit or an optical system are packaged together. Good.
  • a camera module is used as an imaging device.
  • FIG. 10 is a block diagram illustrating a configuration of an imaging apparatus that is an example of the electronic apparatus of the present disclosure.
  • an imaging apparatus 100 includes an imaging optical system 101 including a lens group and the like, an imaging unit 102, a DSP circuit 103, a frame memory 104, a display device 105, a recording device 106, an operation system 107, And a power supply system 108 and the like.
  • the DSP circuit 103, the frame memory 104, the display device 105, the recording device 106, the operation system 107, and the power supply system 108 are connected to each other via a bus line 109.
  • the imaging optical system 101 captures incident light (image light) from a subject and forms an image on the imaging surface of the imaging unit 102.
  • the imaging unit 102 converts the amount of incident light imaged on the imaging surface by the optical system 101 into an electrical signal for each pixel and outputs the electrical signal as a pixel signal.
  • the DSP circuit 103 performs general camera signal processing, such as white balance processing, demosaic processing, and gamma correction processing.
  • the frame memory 104 is used for storing data as appropriate during the signal processing in the DSP circuit 103.
  • the display device 105 includes a panel type display device such as a liquid crystal display device or an organic EL (electroluminescence) display device, and displays a moving image or a still image captured by the imaging unit 102.
  • the recording device 106 records the moving image or still image captured by the imaging unit 102 on a recording medium such as a portable semiconductor memory, an optical disk, or an HDD (Hard Disk Disk Drive).
  • the operation system 107 issues operation commands for various functions of the imaging apparatus 100 under the operation of the user.
  • the power supply system 108 appropriately supplies various power supplies serving as operation power for the DSP circuit 103, the frame memory 104, the display device 105, the recording device 106, and the operation system 107 to these supply targets.
  • the above-described CMOS image sensor 90 according to the present disclosure can be used as the imaging unit 102.
  • the CMOS image sensor 90 according to the present disclosure power consumption can be reduced in the ⁇ analog-digital converter 1. Therefore, by using the CMOS image sensor 90 according to the present disclosure as the imaging unit 102, the power consumption of the imaging device 100 can be reduced.
  • the CMOS image sensor 90 according to the present disclosure can reduce the streaking because the dependency of the consumption current on the input level is greatly reduced and the current uniformity is increased. Therefore, by using the CMOS image sensor 90 according to the present disclosure as the imaging unit 102, it is possible to provide a display image without image quality deterioration called streaking.
  • Analog-to-digital converter >> [A-1] a loop filter having at least two integrators connected in cascade; A quantization circuit unit for converting the output of the loop filter into a digital value; and A current steering type digital-analog conversion section provided in a feedback loop for feeding back the output of the quantization circuit section to a loop filter; A first input signal current path for passing the first input signal current to the input terminal of the first-stage integrator of the loop filter; A second input signal current path for passing a second input signal current having a sign opposite to that of the first input signal current to the input terminal of the second-stage integrator of the loop filter; A first feedback current path for connecting one feedback output terminal of the current steering type digital-analog converter to an input terminal of the first-stage integrator of the loop filter; and Including a second feedback current path connecting the other feedback output terminal of the current steering type digital-analog converter to the input terminal of the second-
  • the loop filter inverts the second-stage integrator.
  • the input stage has a voltage-current conversion circuit section for supplying the first input signal current and the second input signal current.
  • the voltage-current conversion circuit unit includes a current source for supplying a bias current and a circuit unit for distributing the bias current to the first input signal current and the second input signal current.
  • the voltage-current conversion circuit unit is composed of a differential transconductance amplifier. The analog-digital converter according to [A-3] above.
  • the loop filter is configured using an active RC integrator.
  • the analog-digital converter according to any one of [A-1] to [A-5] above.
  • ⁇ B. Solid-state image sensor >> [B-1] A pixel array unit in which unit pixels including a photoelectric conversion unit are arranged in a matrix, and A column processing unit including an analog-digital converter that converts an analog pixel signal output from a unit pixel into a digital pixel signal; Analog-to-digital converter A loop filter having at least two integrators connected in cascade; A quantization circuit unit for converting the output of the loop filter into a digital value; and A current steering type digital-analog conversion section provided in a feedback loop for feeding back the output of the quantization circuit section to a loop filter; A first input signal current path for passing the first input signal current to the input terminal of the first-stage integrator of the loop filter; A second input signal current path for passing a second input signal current having a sign opposite to that of the first input signal current to the input terminal of the second-
  • the loop filter inverts the second-stage integrator.
  • the input stage includes a voltage-current conversion circuit unit that supplies the first input signal current and the second input signal current.
  • the voltage-current conversion circuit unit includes a current source for supplying a bias current and a circuit unit for distributing the bias current to the first input signal current and the second input signal current.
  • the voltage-current conversion circuit unit is composed of a differential transconductance amplifier.
  • the unit pixel outputs, as an analog pixel signal, a reset level when the charge storage unit is reset and a signal level when photoelectric conversion is performed by the photoelectric conversion element,
  • the voltage-current conversion circuit unit takes the difference between the reset level and the signal level.
  • the loop filter is configured using an active RC integrator.
  • a pixel array unit in which unit pixels including a photoelectric conversion unit are arranged in a matrix, and A column processing unit including an analog-digital converter that converts an analog pixel signal output from a unit pixel into a digital pixel signal;
  • Analog-to-digital converter A loop filter having at least two integrators connected in cascade;
  • a quantization circuit unit for converting the output of the loop filter into a digital value;
  • a current steering type digital-analog conversion section provided in a feedback loop for feeding back the output of the quantization circuit section to a loop filter;
  • a first input signal current path for passing the first input signal current to the input terminal of the first-stage integrator of the loop filter;
  • a second input signal current path for passing a second input signal current having a sign opposite to that of the first input signal current to the input terminal of the second-stage integrator of the loop filter;
  • a first feedback current path for connecting one feedback output terminal of the current steering type digital-analog converter to an input terminal of the first-stage integrator
  • the loop filter inverts the second-stage integrator.
  • the input stage has a voltage-current conversion circuit section for supplying the first input signal current and the second input signal current.
  • the voltage-current conversion circuit unit includes a current source for supplying a bias current, and a circuit unit for distributing the bias current to the first input signal current and the second input signal current.
  • [C-5] The voltage-current conversion circuit unit is composed of a differential transconductance amplifier. The electronic device according to [C-3] above.
  • [C-6] The unit pixel outputs, as an analog pixel signal, a reset level when the charge storage unit is reset and a signal level when photoelectric conversion is performed by the photoelectric conversion element,
  • the voltage-current conversion circuit unit takes the difference between the reset level and the signal level.
  • [C-7] The loop filter is configured using an active RC integrator.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

ループフィルタ、ループフィルタの出力をデジタル値に変換する量子化回路部、及び、量子化回路部の出力をループフィルタにフィードバックするループ中に設けられたカレントステアリング型デジタル－アナログ変換部を備える。そして、第１の入力信号電流をループフィルタの１段目の積分器の入力端に流す第１の入力信号電流パス、第１の入力信号電流と逆符号の第２の入力信号電流をループフィルタの２段目の積分器の入力端に流す第２の入力信号電流パス、デジタル－アナログ変換部の一方のフィードバック出力端を、ループフィルタの１段目の積分器の入力端に接続する第１のフィードバック電流パス、及び、デジタル－アナログ変換部の他方のフィードバック出力端を、ループフィルタの２段目の積分器の入力端に接続する第２のフィードバック電流パスを含む。

Description

アナログ－デジタル変換器、固体撮像素子、及び、電子機器
　本開示は、アナログ－デジタル変換器、固体撮像素子、及び、電子機器に関する。
　アナログ－デジタル変換器（ＡＤ変換器）の一つとして、例えば、ΔΣアナログ－デジタル変換器が知られている（例えば、特許文献１参照）。ΔΣアナログ－デジタル変換器のうち、連続時間型のΔΣアナログ－デジタル変換器では、通常、フィードバックループの安定性のために、フィードバックループ中にデジタル－アナログ変換部（ＤＡ変換部）を複数設けることが多い。
特開２０１２－１６５０８８号公報
　上述したように、フィードバックループ中にデジタル－アナログ変換部（変換器）を複数設けることで、フィードバックループの安定性を図ることができる。しかしながら、デジタル－アナログ変換部の数が増える分だけ、フィードバックループ中におけるデジタル－アナログ変換部での消費電力が増えることになる。
　そこで、本開示は、消費電力の低減を図ることができるアナログ－デジタル変換器、当該アナログ－デジタル変換器を用いる固体撮像素子、及び、当該固体撮像素子を有する電子機器を提供することを目的とする。
　上記の目的を達成するための本開示のアナログ－デジタル変換器は、
　縦続接続された少なくとも２つの積分器を有するループフィルタ、
　ループフィルタの出力をデジタル値に変換する量子化回路部、及び、
　量子化回路部の出力をループフィルタにフィードバックするフィードバックループ中に設けられたカレントステアリング型デジタル－アナログ変換部を備える。そして、
　第１の入力信号電流をループフィルタの１段目の積分器の入力端に流す第１の入力信号電流パス、
　第１の入力信号電流と逆符号の第２の入力信号電流をループフィルタの２段目の積分器の入力端に流す第２の入力信号電流パス、
　カレントステアリング型デジタル－アナログ変換部の一方のフィードバック出力端を、ループフィルタの１段目の積分器の入力端に接続する第１のフィードバック電流パス、及び、
　カレントステアリング型デジタル－アナログ変換部の他方のフィードバック出力端を、ループフィルタの２段目の積分器の入力端に接続する第２のフィードバック電流パスを含む。
　上記の目的を達成するための本開示の固体撮像素子は、
　光電変換部を含む単位画素が行列状に配置されて成る画素アレイ部、及び、
　単位画素から出力されるアナログ画素信号をデジタル画素信号に変換するアナログ－デジタル変換器を含むカラム処理部を備える。そして、
　アナログ－デジタル変換器は、
　縦続接続された少なくとも２つの積分器を有するループフィルタ、
　ループフィルタの出力をデジタル値に変換する量子化回路部、及び、
　量子化回路部の出力をループフィルタにフィードバックするフィードバックループ中に設けられたカレントステアリング型デジタル－アナログ変換部を備え、
　第１の入力信号電流をループフィルタの１段目の積分器の入力端に流す第１の入力信号電流パス、
　第１の入力信号電流と逆符号の第２の入力信号電流をループフィルタの２段目の積分器の入力端に流す第２の入力信号電流パス、
　カレントステアリング型デジタル－アナログ変換部の一方のフィードバック出力端を、ループフィルタの１段目の積分器の入力端に接続する第１のフィードバック電流パス、及び、
　カレントステアリング型デジタル－アナログ変換部の他方のフィードバック出力端を、ループフィルタの２段目の積分器の入力端に接続する第２のフィードバック電流パスを含む。また、上記の目的を達成するための本開示の電子機器は、上記の構成の固体撮像素子を有する。
　上記の構成のアナログ－デジタル変換器、固体撮像素子、又は、電子機器において、第２の入力信号電流パスと第２のフィードバック電流パスとが共に２段目の積分器の入力端に接続されていることで、カレントステアリング型デジタル－アナログ変換部の片側の出力電流と第２の入力信号電流とが相殺される。
　本開示によれば、デジタル－アナログ変換部の片側の出力電流と第２の入力信号電流とが相殺されるため、消費電力の低減を図りつつ、消費電流の入力レベル依存性を低減できる。尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。
図１は、従来例１に係る連続時間型のΔΣアナログ－デジタル変換器の回路構成を示す回路図である。 図２は、従来例２に係る連続時間型のΔΣアナログ－デジタル変換器の回路構成を示す回路図である。 図３は、実施例１に係る連続時間型のΔΣアナログ－デジタル変換器の回路構成を示す回路図である。 図４は、実施例２に係る連続時間型のΔΣアナログ－デジタル変換器の回路構成を示す回路図である。 図５は、実施例３に係る連続時間型のΔΣアナログ－デジタル変換器の回路構成を示す回路図である。 図６は、実施例４に係る連続時間型のΔΣアナログ－デジタル変換器の回路構成を示す回路図である。 図７は、実施例５に係る連続時間型のΔΣアナログ－デジタル変換器の回路構成を示す回路図である。 図８は、本開示の固体撮像素子の基本的なシステム構成を示す概略構成図である。 図９は、積層構造のＣＭＯＳイメージセンサの構成の概略を示す分解斜視図である。 図１０は、本開示の電子機器の一例である撮像装置の構成を示すブロック図である。
　以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
　１．本開示のアナログ－デジタル変換器、固体撮像素子、及び、電子機器、全般に関する説明
　２．本開示のアナログ－デジタル変換器
　　２－１．従来例１（フィードバックループ中のデジタル－アナログ変換部が２つの場合の例）
　　２－２．従来例２（フィードバックループ中のデジタル－アナログ変換部が１つの場合の例）
　　２－３．実施例１（本実施形態に係るΔΣアナログ－デジタル変換器の基本形：２次のΔΣアナログ－デジタル変換器の例）
　　２－４．実施例２（実施例１の変形例：入力段に電圧－電流変換回路部を有する例）
　　２－５．実施例３（実施例２の変形例：電圧－電流変換回路部として差動トランスコンダクタンスアンプを用いる例）
　　２－６．実施例４（実施例１の変形例：ループフィルタがアクティブＲＣ型積分器を用いて構成される例）
　　２－７．実施例５（３次のΔΣアナログ－デジタル変換器の例）
　　２－８．変形例
　３．本開示の固体撮像素子（ＣＭＯＳイメージセンサの例）
　　３－１．基本的なシステム構成
　　３－２．積層構造
　４．本開示の電子機器（撮像装置の例）
　５．本開示がとることができる構成
＜本開示のアナログ－デジタル変換器、固体撮像素子、及び、電子機器、全般に関する説明＞
　本開示のアナログ－デジタル変換器、固体撮像素子、及び、電子機器にあっては、ループフィルタについて、２段目の積分器を反転動作させる構成とすることができる。
　上述した好ましい構成を含む本開示のアナログ－デジタル変換器、固体撮像素子、及び、電子機器にあっては、入力段に、第１の入力信号電流及び第２の入力信号電流を供給する電圧－電流変換回路部を有する構成とすることができる。そして、電圧－電流変換回路部について、バイアス電流を流す電流源、及び、バイアス電流を第１の入力信号電流と第２の入力信号電流とに振り分ける回路部とから成る構成、あるいは又、差動トランスコンダクタンスアンプから成る構成とすることができる。
　更に、上述した好ましい構成を含む本開示のアナログ－デジタル変換器、固体撮像素子、及び、電子機器にあっては、ループフィルタについて、アクティブＲＣ型積分器を用いて構成することができる。
　また、上述した好ましい構成を含む本開示の固体撮像素子、及び、電子機器にあっては、単位画素からはアナログ画素信号として、電荷蓄積部をリセットしたときのリセットレベル、及び、光電変換素子で光電変換したときの信号レベルが出力される。このとき、電圧－電流変換回路部について、リセットレベルと信号レベルとの差分をとる構成することができる。
＜本開示のアナログ－デジタル変換器＞
　本開示のアナログ－デジタル変換器（ＡＤ変換器）は、直流信号や低周波の入力信号を低分解能（１ｂｉｔ～数ｂｉｔ）で高サンプリンレートのデジタル信号に変換するΔΣ変調器を用いるΔΣアナログ－デジタル変換器である。また、本開示の実施形態に係るアナログ－デジタル変換器は、フィードバックループ中にカレントステアリング型デジタル－アナログ変換部（ＤＡ変換部）を有する連続時間型のΔΣアナログ－デジタル変換器である。フィードバックループ中にデジタル－アナログ変換部を有することで、フィードバックループの安定性を図ることができる。
　本実施形態に係る連続時間型のΔΣアナログ－デジタル変換器は、第１の入力信号と当該第１の入力信号と逆符号（逆極性）の第２の入力信号とを電流入力とする。例えば、第１の入力信号が電流Ｉsigとして入力されるとき、第２の入力信号は、所定のバイアス電流Ｉbiasに対して、Ｉbias－Ｉsigの電流として入力される。
　本実施形態に係る連続時間型のΔΣアナログ－デジタル変換器の具体的な実施例について説明する前に、フィードバックループ中にデジタル－アナログ変換部を有する連続時間型のΔΣアナログ－デジタル変換器の従来例について、従来例１及び従来例２として以下に説明する。
［従来例１］
　従来例１は、フィードバックループ中のデジタル－アナログ変換部が２つの場合の例である。従来例１に係る連続時間型のΔΣアナログ－デジタル変換器の回路構成を図１に示す。
　連続時間型のΔΣアナログ－デジタル変換器１は、ループフィルタ１０、量子化回路部２０、デジタルフィルタの一例であるデシメーションフィルタ３０、第１のデジタル－アナログ変換部４０、第２のデジタル－アナログ変換部５０、及び、制御回路部６０を備える構成となっている。ループフィルタ１０、量子化回路部２０、第１のデジタル－アナログ変換部４０、第２のデジタル－アナログ変換部５０、及び、制御回路部６０は、ΔΣ変調器を構成している。
　ループフィルタ１０は、シングルエンド型のループフィルタである。ループフィルタ１０は、例えば、縦続接続された２つの積分器、即ち、１段目の積分器１１及び２段目の積分器１２を有する積分回路部によって構成され、アナログ入力信号である第１の入力信号電流Ｉsigとフィードバック値との差分を積分する。
　ループフィルタ１０において、１段目の積分器１１は、当該積分器１１の電流入力端Ｎ1と基準電位点（例えば、ＧＮＤ）との間に接続された容量素子Ｃ1によって構成されている。２段目の積分器１２は、電圧を電流に変換するｇmアンプ１２１を有し、当該ｇmアンプ１２１の出力端（積分器１２の電流入力端）Ｎ2と基準電位点（例えば、ＧＮＤ）との間に、抵抗素子Ｒ2及び容量素子Ｃ2が直列に接続された構成となっている。
　量子化回路部２０は、例えば比較器２１から構成されており、クロック信号ＣＬＫに同期して、ループフィルタ１０の出力を基準電圧Ｖrefと比較することによってループフィルタ１０の出力を量子化し、例えば１ｂｉｔのデジタル信号として出力する。このデジタル信号は、デシメーションフィルタ３０及び制御回路部６０に供給される。
　デシメーションフィルタ３０は、ループフィルタ１０、量子化回路部２０、第１のデジタル－アナログ変換部４０、第２のデジタル－アナログ変換部５０、及び、制御回路部６０から成るΔΣ変調器で発生した量子化ノイズを取り除くとともに、間引き（デシメーション）によってサンプリング周波数を低くする処理を行い、デジタル信号ＯＵＴとして出力する。
　第１のデジタル－アナログ変換部４０及び第２のデジタル－アナログ変換部５０は、カレントステアリング型のデジタル－アナログ変換部であり、ΔΣアナログ－デジタル変換器１のフィードバックループ中に設けられている。
　第１のデジタル－アナログ変換部４０は、電流源４１及び２つのスイッチ素子４２，４３から成る差動スイッチ回路によって構成されている。スイッチ素子４２，４３の各一端は、一端が接地された電流源４１の他端に共通に接続されている。スイッチ素子４２の他端は、１段目の積分器１１の電流入力端Ｎ1に電気的に接続されている。スイッチ素子４３の他端は、トランジスタ４４を介して電源電圧Ｖddのノードに接続されている。トランジスタ４４は、所定のバイアス電圧がゲート電極に印加されることによって負荷素子として機能する。
　第２のデジタル－アナログ変換部５０は、第１のデジタル－アナログ変換部４０と同様に、電流源５１及び２つのスイッチ素子５２，５３から成る差動スイッチ回路によって構成されている。スイッチ素子５２，５３の各一端は、一端が接地された電流源５１の他端に共通に接続されている。スイッチ素子５２の他端は、２段目の積分器１２の電流入力端Ｎ2に電気的に接続されている。スイッチ素子５３の他端は、トランジスタ５４を介して電源電圧Ｖddのノードに接続されている。トランジスタ５４は、所定のバイアス電圧がゲート電極に印加されることによって負荷素子として機能する。
　上記の構成の第１のデジタル－アナログ変換部４０は、制御部６０による制御の下に、量子化回路部２０の出力に応じたフィードバック値を生成し、１段目の積分器１１に供給する。また、上記の構成の第２のデジタル－アナログ変換部５０は、制御部６０による制御の下に、量子化回路部２０の出力に応じたフィードバック値を生成し、２段目の積分器１２に供給する。
　制御部６０は、例えば、量子化回路部２０の出力をＤ入力とするＤ－ＦＦ（フリップフロップ）６１によって構成されている。Ｄ－ＦＦ６１は、Ｑ出力によって第１のデジタル－アナログ変換部４０のスイッチ素子４２、及び、第２のデジタル－アナログ変換部５０のスイッチ素子５２のオン／オフ制御を行う。また、Ｄ－ＦＦ６１は、Ｑ出力の反転出力によって第１のデジタル－アナログ変換部４０のスイッチ素子４３、及び、第２のデジタル－アナログ変換部５０のスイッチ素子５３のオン／オフ制御を行う。
　従来例１に係るΔΣアナログ－デジタル変換器１は、電流生成部７０を備えている。電流生成部７０は、電流源７１及び２つのＰチャネルＭＯＳトランジスタ７２，７３によって構成されている。電流源７１は、ＭＯＳトランジスタ７２のドレイン電極と、基準電位点（例えば、ＧＮＤ）との間に接続されている。ＭＯＳトランジスタ７２，７３は、各ソース電極が電源電圧Ｖddのノードに接続され、各ゲート電極が共通に接続され、その共通接続ノードがＭＯＳトランジスタ７２のドレイン電極に接続されたカレントミラー回路の構成となっている。ＭＯＳトランジスタ７３のドレイン電極は、２段目の積分器１２の電流入力端Ｎ2に電気的に接続されている。
　上記の構成の電流生成部７０は、第２の入力信号電流Ｉbias－Ｉsigが電流源７１に供給されることで、その電流を折り返して第１の入力信号電流Ｉsigと同じ電流Ｉsig_copyを生成し、２段目の積分器１２の電流入力端Ｎ2に供給する。これにより、１段目の積分器１１及び２段目の積分器１２には、同じ電流Ｉsig（＝Ｉsig_copy）が入力されることになる。
　上述したように、従来例１に係る連続時間型のΔΣアナログ－デジタル変換器１は、フィードバックループ中に複数のデジタル－アナログ変換部、例えば２つのデジタル－アナログ変換部４０，５０を有することで、フィードバックループの安定化を図った構成となっている。そして、従来例１に係るΔΣアナログ－デジタル変換器１では、２段目の積分器１２にも、第１の入力信号電流Ｉsigのコピー電流Ｉsig_copyを供給する構成を採っている。
　２段目の積分器１２にコピー電流Ｉsig_copyを供給することによって、後段に接続された第２のデジタル－アナログ変換部５０によって２段目の積分器１２から引かれる平均電流とバランスをとることができる。これにより、ループフィルタ１０の内部信号振幅を抑えることができるため、低電源電圧設計の容易性やダイナミックレンジの損失低減に効果がある。
　しかしながら、上記の構成の従来例１に係るΔΣアナログ－デジタル変換器１にあっては、フィードバックループの安定化のために、フィードバックループ中にデジタル－アナログ変換部を複数設けることになるため、デジタル－アナログ変換部での消費電力が増えるという問題がある。しかも、２段目の積分器１２にコピー電流Ｉsig_copyを供給することで、デジタル－アナログ変換部での消費電力が更に増えるという問題がある。
［従来例２］
　従来例２は、フィードバックループ中のデジタル－アナログ変換部が１つの場合の例である。従来例２に係る連続時間型のΔΣアナログ－デジタル変換器の回路構成を図２に示す。
　従来例２に係るΔΣアナログ－デジタル変換器１は、１段目の積分器１１を構成する容量素子Ｃ1に対して抵抗素子Ｒ1を直列に接続することで、フィードバックループ中にデジタル－アナログ変換部４０が１つ配された構成であっても、ループの安定性がとれた設計を可能にしている。これにより、減らしたデジタル－アナログ変換部５０（図１参照）の分の消費電流を低減できる。
　従来例２に係るΔΣアナログ－デジタル変換器１では、フィードバックループ中に、２段目の積分器１２に対応するデジタル－アナログ変換部が配されていないことで、２段目の積分器１２から電流が引かれないため、電流生成部７０から２段目の積分器１２に電流を供給する必要がない。但し、後述するように、例えばＣＭＯＳイメージセンサのカラム処理部のアナログ－デジタル変換器として用いる場合、アナログ－デジタル変換器の消費電流に入力レベル依存性があると、電源配線のＩＲドロップを介して他のアナログ－デジタル変換器への干渉が発生し、ストリーキングと呼ばれる画質劣化につながる。
　このストリーキングと呼ばれ画質劣化を防ぐためには、アナログ－デジタル変換器の消費電流を入力レベルによらず一定に保つことが求められる。このような観点から、従来例２に係るΔΣアナログ－デジタル変換器１では、電流生成部７０を完全に排除することはできず、電流生成部７０は、電流源７１と、ゲート電極とドレイン電極とが共通接続されたＰチャネルＭＯＳトランジスタ７２とを有する回路構成となっている。
　上記の構成の従来例２に係るΔΣアナログ－デジタル変換器１において、デジタル－アナログ変換部４０の一方のフィードバック出力端と、１段目の積分器１１の入力端Ｎ1とを繋ぐフィードバック電流パスＬfeedback_1には、パルス幅・密度が入力レベルに応じて変化する矩形波状のフィードバック電流が流れる。このフィードバック電流の平均電流は、第１の入力信号電流Ｉsigにほぼ等しくなる。
　一方、デジタル－アナログ変換部４０の他方のフィードバック出力端から電源電圧Ｖddのノードに電流を捨てることになる。この捨て電流の平均電流は、電流源４１の電流をＩdacとするとき、ほぼ（Ｉdac－Ｉsig）となる。そして、捨て電流の部分の消費電流がΔΣアナログ－デジタル変換器１の入力レベル依存性を持ってしまうため、上記のストリーキングの問題が発生することになる。
　この消費電流の入力レベル依存性を打ち消すためには、第１の入力信号電流Ｉsigと逆符号の第２の入力信号電流Ｉbias－Ｉsigを電流生成部７０で折り返して電源電圧Ｖddのノードから余分に引くことが考えられる。しかし、この方法では、余分な電力を消費してしまうという問題がある。
［実施例１］
　実施例１は、本実施形態に係る連続時間型のΔΣアナログ－デジタル変換器の基本形である。ここでは、実施例１について、２次のΔΣアナログ－デジタル変換器を例に挙げて説明する。実施例１に係る連続時間型のΔΣアナログ－デジタル変換器の回路構成を図３に示す。
　実施例１に係るΔΣアナログ－デジタル変換器１は、ΔΣ変調器を構成するループフィルタ１０及び量子化回路部２０と、デジタルフィルタの一例であるデシメーションフィルタ３０を備えている。そして、ΔΣアナログ－デジタル変換器１は、量子化回路部２０の出力をループフィルタ１０にフィードバックするフィードバックループ中に、デジタル－アナログ変換部が１つ、具体的には、カレントステアリング型デジタル－アナログ変換部４０が配された構成となっている。
　ループフィルタ１０は、１段目の積分器１１及び２段目の積分器１２の２つの積分器を有する構成となっている。ループフィルタ１０において、２段目の積分器１２を構成するｇmアンプ１２１は、１段目の積分器１１の出力を反転（－）入力とし、基準電圧Ｖrefを非反転（＋）入力としている。量子化回路部２０を構成する比較器２１は、ループフィルタ１０の出力を反転入力とし、基準電圧Ｖrefを非反転入力としている。
　上記の構成の実施例１に係るΔΣアナログ－デジタル変換器１において、第１の入力信号電流Ｉsigは、第１の入力信号電流パスＬinput_1を通してループフィルタ１０の１段目の積分器１１の入力端Ｎ1に供給される。第１の入力信号電流Ｉsigと逆符号の第２の入力信号電流Ｉbias－Ｉsigは、第２の入力信号電流パスＬinput_2を通してループフィルタ１０の２段目の積分器１２の電流入力端Ｎ2に供給される。
　また、カレントステアリング型デジタル－アナログ変換部４０の一方のフィードバック出力端、即ち、スイッチ素子４２の他端は、第１のフィードバック電流パスＬfeedback_1を通してループフィルタ１０の１段目の積分器１１の入力端Ｎ1に接続されている。カレントステアリング型デジタル－アナログ変換部４０の他方のフィードバック出力端、即ち、スイッチ素子４３の他端は、第２のフィードバック電流パスＬfeedback_2を通してループフィルタ１０の２段目の積分器１２の電流入力端Ｎ2に接続されている。
　上述したように、実施例１に係るΔΣアナログ－デジタル変換器１では、第２の入力信号電流を流す第２の入力信号電流パスＬinput_2と、デジタル－アナログ変換部４０の片側（他方のフィードバック出力端側）の出力電流を流す第２のフィードバック電流パスＬfeedback_2とを共に、２段目の積分器１２の電流入力端Ｎ2に接続する構成を採っている。
　ここで、第２の入力信号電流のバイアス成分ＩbiasをＩbias＝Ｉdacとすると、第２の入力信号電流パスＬinput_2に流れる電流と、第２のフィードバック電流パスＬfeedback_2に流れる電流の平均値はいずれも、第１の入力信号電流Ｉsigの逆符号であり、ほぼ同じとなる。従って、電流バランスをとることができる。
　このとき、第２の入力信号電流パスＬinput_2及び第２のフィードバック電流パスＬfeedback_2が接続された２段目の積分器１２は、従来例１及び従来例２の場合と逆符号の信号が入力されることになる。そこで、上述したように、１段目の積分器１１の出力をｇmアンプ１２１の反転入力とするとともに、ループフィルタ１０の出力を比較器２１の反転入力としている。そして、２段目の積分器１２だけを丸ごと逆極性で動作、即ち、反転動作させることにより、安定性等のΔΣループ特性を維持することができる。
　因みに、第２の入力信号電流パスＬinput_2と第２のフィードバック電流パスＬfeedback_2とを共通接続しつつも、それらをループフィルタ１０には接続しないという手法も考えられるが、当該手法には次の２つの問題がある。その１つは、第２の入力信号電流パスＬinput_2に流れる電流と、第２のフィードバック電流パスＬfeedback_2に流れる電流とが平均的には釣り合っていても、瞬間的には異なるためバランスがとり切れない点である。２つ目は、これらの電流を設計上は一致させても実際にはミスマッチが生じ、それによって接続点の電圧が接地電位又は電源電位に張り付いて回路が正常動作しなくなってしまう点である。
　このような観点から、第２の入力信号電流パスＬinput_2と第２のフィードバック電流パスＬfeedback_2とを共通接続するとともに、ループフィルタ１０に接続する実施例１の手法が好ましい。このように、第２の入力信号電流パスＬinput_2と第２のフィードバック電流パスＬfeedback_2との共通接続点をループフィルタ１０に組み込むことにより、フィードバックの働きによって上述のミスマッチ及び瞬間的な電流差分が吸収されるため、共通接続点の電圧をある範囲内に抑えることができる。
　以上説明したように、実施例１に係るΔΣアナログ－デジタル変換器１では、第２の入力信号電流パスＬinput_2と第２のフィードバック電流パスＬfeedback_2とを共に、２段目の積分器１２の入力端Ｎ2に接続している。これにより、デジタル－アナログ変換部４０の片側（他方のフィードバック出力端側）の出力電流と第２の入力信号電流とが相殺されるため、消費電力の低減を図ることができる。また、消費電流の入力レベル依存性が大きく低減され、電流一定性が高まる。
［実施例２］
　実施例２は、実施例１の変形例であり、ΔΣアナログ－デジタル変換器の入力段に電圧－電流変換回路部を有する例である。実施例２に係る連続時間型のΔΣアナログ－デジタル変換器の回路構成を図４に示す。
　実施例２に係る連続時間型のΔΣアナログ－デジタル変換器１は、その入力段に電圧－電流変換回路部８０を有している。電圧－電流変換回路部８０は、電流源８１、２つのバッファアンプ８２，８３、２つのＰチャネルＭＯＳトランジスタ８４，８５、及び、抵抗素子８６から成り、バイアス電流Ｉbiasを振り分ける形式の回路構成となっている。
　電圧－電流変換回路部８０において、電流源８１はその一端が電源電圧Ｖddのノードに接続され、バイアス電流Ｉbiasを流す。バッファアンプ８２は、第１の入力電圧Ｖin+を入力とし、その出力端がＰチャネルＭＯＳトランジスタ８４のゲート電極に接続されている。バッファアンプ８３は、第２の入力電圧Ｖin-を入力とし、その出力端がＰチャネルＭＯＳトランジスタ８５のゲート電極に接続されている。
　ＰチャネルＭＯＳトランジスタ８４は、ソース電極が電流源８１の他端に接続されており、第２の入力信号電流パスＬinput_2に第２の入力信号電流Ｉbias－Ｉsigを供給する。ＰチャネルＭＯＳトランジスタ８５は、ソース電極が電流源８１の他端に抵抗素子８６を介して接続されており、第１の入力信号電流パスＬinput_1に第１の入力信号電流Ｉsigを供給する。
　入力段に電圧－電流変換回路部８０を設けた以外の構成、即ち、ループフィルタ１０、量子化回路部２０、デシメーションフィルタ３０、デジタル－アナログ変換部４０、及び、制御回路部６０の構成は、実施例１の場合と基本的に同じである。従って、実施例２に係るΔΣアナログ－デジタル変換器１においても、実施例１の場合と同様に、消費電力の低減を図ることができるとともに、消費電流の入力レベル依存性が大きく低減され、電流一定性が高まる。
［実施例３］
　実施例３は、実施例２の変形例であり、電圧－電流変換回路部として差動トランスコンダクタンスアンプを用いる例である。実施例３に係る連続時間型のΔΣアナログ－デジタル変換器の回路構成を図５に示す。
　実施例３に係る連続時間型のΔΣアナログ－デジタル変換器１は、実施例２の電圧－電流変換回路部８０に代えて、電圧－電流変換回路部８０として差動トランスコンダクタンスアンプ８７を用いた構成となっている。差動トランスコンダクタンスアンプ８７は、第１の入力電圧Ｖin+及び第２の入力電圧Ｖin-を入力とし、第１の入力信号電流パスＬinput_1に第１の入力信号電流Ｉsigを供給し、第２の入力信号電流パスＬinput_2に第２の入力信号電流Ｉbias－Ｉsigを供給する。
　差動トランスコンダクタンスアンプ８７を用いた電圧－電流変換回路部８０を入力段に設けた以外の構成、即ち、ループフィルタ１０、量子化回路部２０、デシメーションフィルタ３０、デジタル－アナログ変換部４０、及び、制御回路部６０の構成は、実施例１の場合と基本的に同じである。従って、実施例３に係るΔΣアナログ－デジタル変換器１においても、実施例１の場合と同様に、消費電力の低減を図ることができるとともに、消費電流の入力レベル依存性が大きく低減され、電流一定性が高まる。
［実施例４］
　実施例４は、実施例１の変形例であり、ループフィルタがアクティブＲＣ型積分器を用いて構成される例である。実施例４に係る連続時間型のΔΣアナログ－デジタル変換器の回路構成を図６に示す。
　実施例４に係る連続時間型のΔΣアナログ－デジタル変換器１において、ループフィルタ１０は、アクティブＲＣ型積分器を用いて構成されている。ループフィルタ１０には、第１の入力電圧Ｖin+が抵抗素子Ｒ1pを通して入力され、第２の入力電圧Ｖin-が抵抗素子Ｒ1mを通して入力される。
　第１の入力電圧Ｖin+は、抵抗素子Ｒ1pを経て第１の入力信号電流Ｉsigとして、第１の入力信号電流パスＬinput_1によって１段目の積分器１１の電流入力端Ｎ1に供給される。第２の入力電圧Ｖin-は、抵抗素子Ｒ1mを経て第２の入力信号電流Ｉbias－Ｉsigとして、第２の入力信号電流パスＬinput_2によって２段目の積分器１２の電流入力端Ｎ2に供給される。
　１段目の積分器１１は、演算増幅器ＯＰ1を用いた回路構成となっている。演算増幅器ＯＰ1の反転（－）入力端には、抵抗素子Ｒ1pを通して第１の入力信号電流Ｉsigが入力されるとともに、第１のフィードバック電流パスＬfeedback_1を通してフィードバック電流が入力される。演算増幅器ＯＰ1の非反転（＋）入力端には、基準電圧Ｖrefが入力される。また、演算増幅器ＯＰ1mの反転入力端と出力端との間には容量素子Ｃ1が接続されている。
　２段目の積分器１２は、演算増幅器ＯＰ2を用いた回路構成となっている。演算増幅器ＯＰ2の反転入力端には、抵抗素子Ｒ2を介して１段目の積分器１１の出力が入力され、抵抗素子Ｒ1mを通して第２の入力信号電流Ｉbias－Ｉsigが入力されるとともに、第２の入力信号電流パスＬinput_2を通してフィードバック電流が入力される。演算増幅器ＯＰ2の非反転入力端には、基準電圧Ｖrefが入力される。また、演算増幅器ＯＰ2の反転入力端と出力端との間には、容量素子Ｃ2及び抵抗素子Ｒcが直列に接続されている。
　ループフィルタ１０がアクティブＲＣ型積分器から成る以外の構成、即ち、量子化回路部２０、デシメーションフィルタ３０、デジタル－アナログ変換部４０、及び、制御回路部６０の構成は、実施例１の場合と基本的に同じである。従って、実施例５に係るΔΣアナログ－デジタル変換器１においても、実施例１の場合と同様に、消費電力の低減を図ることができるとともに、消費電流の入力レベル依存性が大きく低減され、電流一定性が高まる。
　実施例４の技術は、実施例１乃至実施例３に係る連続時間型のΔΣアナログ－デジタル変換器１に対しても適用することができる。
［実施例５］
　実施例５は、３次のΔΣアナログ－デジタル変換器の例である。実施例５に係る連続時間型のΔΣアナログ－デジタル変換器の回路構成を図７に示す。
　実施例５に係るΔΣアナログ－デジタル変換器１において、１段目の積分器１１及び２段目の積分器１２は、実施例１の場合と同じ回路構成となっている。但し、この回路構成に限られるものではなく、例えば１段目の積分器１１及び２段目の積分器１２について、実施例４のように、演算増幅器ＯＰ1及び演算増幅器ＯＰ2を用いた回路構成であってもよい。
　３段目の積分器１３は、ｇmアンプ１３１を有し、当該ｇmアンプ１３１の出力端Ｎ3と基準電位点（例えば、ＧＮＤ）との間に、抵抗素子Ｒ3及び容量素子Ｃ3が直列に接続された回路構成となっている。
　ループフィルタ１０が３段の積分器１１，１２，１３から成る以外の構成、即ち、量子化回路部２０、デシメーションフィルタ３０、デジタル－アナログ変換部４０、及び、制御回路部６０の構成は、実施例１の場合と基本的に同じである。従って、実施例５に係るΔΣアナログ－デジタル変換器１においても、実施例１の場合と同様に、消費電力の低減を図ることができるとともに、消費電流の入力レベル依存性が大きく低減され、電流一定性が高まる。
　以上説明した実施例１乃至実施例５に係るΔΣアナログ－デジタル変換器１によれば、フィードバックループ中に設けるデジタル－アナログ変換部の数や余分な電流源等を、従来例１に比べて減らすことができるため、回路面積の低減及びコストの削減を図ることができる。また、第２の入力信号電流パスＬinput_2に流れる電流と、第２のフィードバック電流パスＬfeedback_2に流れる電流とが、平均的には釣り合う状態となるために、ループフィルタ１０内の電流バランスが良好となり、余計な内部振幅の増加を避けることができる。これにより、低電源電圧への対応性が向上し、ダイナミックレンジの損失を最小限に抑えることができる。そして、これらの効果について、余分な電力を消費することなく実現できる。
［変形例］
　上記の実施例１乃至実施例５では、１ｂｉｔのΔΣアナログ－デジタル変換器に適用した場合について説明したが、１ｂｉｔのΔΣアナログ－デジタル変換器への適用に限られるものではない。すなわち、本開示の技術は、マルチｂｉｔのΔΣアナログ－デジタル変換器に対しても同様に適用することができる。
＜本開示の固体撮像素子＞
［基本的なシステム構成］
　図８は、本開示の固体撮像素子の基本的なシステム構成を示す概略構成図である。ここでは、固体撮像素子として、Ｘ－Ｙアドレス方式の固体撮像素子の一種であるＣＭＯＳイメージセンサを例に挙げて説明する。ＣＭＯＳイメージセンサとは、ＣＭＯＳプロセスを応用して、または、部分的に使用して作成されたイメージセンサである。
　本例に係るＣＭＯＳイメージセンサ９０は、図示せぬ半導体基板（チップ）上に形成された画素アレイ部９１、及び、当該画素アレイ部９１と同じ半導体基板上に集積された周辺回路部を有する構成となっている。周辺回路部は、例えば、垂直駆動部９２、カラム処理部９３、水平駆動部９４、及び、システム制御部９５によって構成されている。
　ＣＭＯＳイメージセンサ９０は更に、信号処理部９８及びデータ格納部９９を備えている。信号処理部９８及びデータ格納部９９については、ＣＭＯＳイメージセンサ９０と同じ基板上に搭載しても構わないし、ＣＭＯＳイメージセンサ９０とは別の基板上に配置するようにしても構わない。また、信号処理部９８及びデータ格納部９９の各処理については、ＣＭＯＳイメージセンサ９０とは別の基板に設けられる外部信号処理部、例えば、ＤＳＰ(Digital Signal Processor)回路やソフトウェアによる処理でも構わない。
　画素アレイ部９１は、光電変換を行うことで、受光した光量に応じた光電荷を生成し、かつ、蓄積する光電変換部を含む単位画素（以下、単に「画素」と記述する場合がある）２が行方向及び列方向に、即ち、行列状に２次元配置された構成となっている。ここで、行方向とは画素行の画素の配列方向（所謂、水平方向）を言い、列方向とは画素列の画素の配列方向（所謂、垂直方向）を言う。
　画素アレイ部９１において、行列状の画素配列に対し、画素行毎に画素駆動線９６（９６1～９６m）が行方向に沿って配線され、画素列毎に垂直信号線９７（９７1～９７n）が列方向に沿って配線されている。画素駆動線９６は、画素から信号を読み出す際の駆動を行うための、後述する駆動信号を伝送する。図８では、画素駆動線９６について１本の配線として示しているが、１本に限られるものではない。画素駆動線９６の一端は、垂直駆動部９２の各行に対応した出力端に接続されている。
　垂直駆動部９２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部９１の各画素２を全画素同時あるいは行単位等で駆動する。すなわち、垂直駆動部９２は、当該垂直駆動部９２を制御するシステム制御部９５と共に、画素アレイ部９１の各画素２を駆動する駆動部を構成している。この垂直駆動部９２はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。
　読出し走査系は、単位画素２から信号を読み出すために、画素アレイ部９１の単位画素２を行単位で順に選択走査する。単位画素２から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対し、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。
　この掃出し走査系による掃出し走査により、読出し行の単位画素２の光電変換部から不要な電荷が掃き出されることによって当該光電変換部がリセットされる。そして、この掃出し走査系による不要電荷の掃き出す（リセットする）ことにより、所謂電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
　読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素２における光電荷の露光期間となる。
　垂直駆動部９２によって選択走査された画素行の各画素２から出力される信号は、画素列毎に垂直信号線９７の各々を通してカラム処理部９３に入力される。
　カラム処理部９３は、画素アレイ部９１の画素列毎に、あるいは複数の画素列を単位として、選択行の各画素２から垂直信号線９７を通して出力されるアナログの画素信号をデジタル信号に変換するアナログ－デジタル変換器（ＡＤ変換器）９３１を有している。
　水平駆動部９４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部９３の１つの画素列、あるいは複数の画素列に対応する単位回路を順番に選択走査する。この水平駆動部９４による選択走査により、カラム処理部９３において単位回路毎にＡＤ変換等の信号処理が施された画素信号が順番に出力される。
　システム制御部９５は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、当該タイミングジェネレータで生成された各種のタイミングを基に、垂直駆動部９２、カラム処理部９３、及び、水平駆動部９４などの駆動制御を行う。
　信号処理部９８は、少なくとも演算処理機能を有し、カラム処理部９３から出力される画素信号に対して演算処理等の種々の信号処理を行う。データ格納部９９は、信号処理部９８での信号処理に当たって、その処理に必要なデータを一時的に格納する。
　上記の構成のＣＭＯＳイメージセンサ９０において、カラム処理部９３に、画素アレイ部９１の画素列毎に、あるいは複数の画素列を単位として設けられるアナログ－デジタル変換器９３１として、先述した実施例１乃至実施例５に係るΔΣアナログ－デジタル変換器１を用いることができる。
　実施例１乃至実施例５に係るΔΣアナログ－デジタル変換器１によれば、消費電力の低減を図ることができる。従って、アナログ－デジタル変換器９３１として、実施例１乃至実施例５に係るΔΣアナログ－デジタル変換器１を用いることにより、アナログ－デジタル変換器９３１、ひいてはＣＭＯＳイメージセンサ９０の消費電力の低減を図ることができる。
　また、実施例１乃至実施例５に係るΔΣアナログ－デジタル変換器１によれば、消費電流の入力レベル依存性が大きく低減され、電流一定性が高まる。従って、アナログ－デジタル変換器９３１として、実施例１乃至実施例５に係るΔΣアナログ－デジタル変換器１を用いることで、電源配線のＩＲドロップを介して他のアナログ－デジタル変換器への干渉（ストリーキング）を抑えることができる。
　ところで、ＣＭＯＳイメージセンサ９０では、一般的に、単位画素２のリセット動作時のノイズを除去するために、相関二重サンプリング（Correlated Double Sampling：ＣＤＳ）によるノイズ除去処理が行わる。単位画素２からは、例えば、リセットレベル（Ｐ相）及び信号レベル（Ｄ相）の順に読み出される。リセットレベルは、単位画素２の電荷蓄積部（フローティング・ディフュージョン）をリセットしたときの当該電荷蓄積部の電位に相当する。信号レベルは、光電変換素子での光電変換によって得られる電位、即ち、光電変換素子に蓄積された電荷を電荷蓄積部へ転送したときの当該電荷蓄積部の電位に相当する。
　リセットレベルを先に読み出す読み出し方式においては、リセットしたときに発生するランダムノイズは電荷蓄積部で保持されているため、信号電荷を加えて読み出された信号レベルには、リセットレベルと同じノイズ量が保持されている。このため、信号レベルからリセットレベルを減算する相関二重サンプリング動作を行うことにより、これらのノイズを除去した信号を得ることが可能となる。
　上記の構成のＣＭＯＳイメージセンサ９０において、アナログ－デジタル変換器９３１として、実施例２又は実施例３に係るΔΣアナログ－デジタル変換器１を用いることにより、アナログ－デジタル変換器９３１において、アナログ－デジタル変換動作に加えて、相関二重サンプリング動作を行うことができる。具体的には、図４（実施例２）の場合には、第１の入力電圧Ｖin+としてリセットレベル（Ｐ相）を入力し、第２の入力電圧Ｖin-として信号レベル（Ｄ相）を入力することで、相関二重サンプリング動作を実現できる。また、図５（実施例３）の場合には、第１の入力電圧Ｖin+として信号レベル（Ｄ相）を入力し、第２の入力電圧Ｖin-としてリセットレベル（Ｐ相）を入力することで、相関二重サンプリング動作を実現できる。
　尚、上述したＣＭＯＳイメージセンサ９０のシステム構成は、一例であって、これに限られるものではない。例えば、データ格納部９９をカラム処理部９３の後段に配置し、カラム処理部９３から出力される画素信号を、データ格納部９９を経由して信号処理部９８に供給するシステム構成であってもよい。あるいは又、カラム処理部９３に対してデータ格納部９９及び信号処理部９８を並列的に設けるシステム構成であってもよい。
［積層構造］
　また、上記のＣＭＯＳイメージセンサ９０では、画素アレイ部９１と同じ半導体基板上に、アナログ－デジタル変換器９３１を含むカラム処理部９３や、信号処理部９８などの周辺回路部を形成した、所謂、平置構造のＣＭＯＳイメージセンサを例に挙げて説明したが、平置構造のＣＭＯＳイメージセンサへの適用に限られるものではない。すなわち、複数の半導体基板が互いに積層されて成る、所謂、積層構造のＣＭＯＳイメージセンサにも適用することができる。積層構造の一具体例としては、例えば図９に示すように、画素アレイ部９１が形成された半導体基板２０１と、アナログ－デジタル変換器９３１を含むカラム処理部９３や、信号処理部９８、データ格納部９９等の周辺回路部が形成された半導体基板２０２とが積層されて成る積層構造を例示することができる。
　この積層構造のＣＭＯＳイメージセンサ９０によれば、１層目の半導体基板２０１として画素アレイ部９１を形成できるだけの大きさ（面積）のもので済むため、１層目の半導体基板２０１のサイズ（面積）、ひいては、チップ全体のサイズを小さくできる。更に、１層目の半導体基板２０１には画素の作成に適したプロセスを適用でき、２層目の半導体基板２０２には回路の作成に適したプロセスを適用できるため、ＣＭＯＳイメージセンサ９０の製造に当たって、プロセスの最適化を図ることができるメリットもある。
　尚、ここでは、２層の積層構造を例示したが、２層に限られるものではなく、３層以上の積層構造であってもよい。
＜本開示の電子機器＞
　上述した本開示の固体撮像素子は、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機などの電子機器全般において、その撮像部（画像取込部）として用いることができる。尚、固体撮像素子はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。電子機器に搭載される上記モジュール状の形態、即ち、カメラモジュールを撮像装置とする場合もある。
［撮像装置］
　図１０は、本開示の電子機器の一例である撮像装置の構成を示すブロック図である。図１０に示すように、本例に係る撮像装置１００は、レンズ群等を含む撮像光学系１０１、撮像部１０２、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７、及び、電源系１０８等を有している。そして、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７、及び、電源系１０８がバスライン１０９を介して相互に接続された構成となっている。
　撮像光学系１０１は、被写体からの入射光（像光）を取り込んで撮像部１０２の撮像面上に結像する。撮像部１０２は、光学系１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。ＤＳＰ回路１０３は、一般的なカメラ信号処理、例えば、ホワイトバランス処理、デモザイク処理、ガンマ補正処理などを行う。
　フレームメモリ１０４は、ＤＳＰ回路１０３での信号処理の過程で適宜データの格納に用いられる。表示装置１０５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置から成り、撮像部１０２で撮像された動画または静止画を表示する。記録装置１０６は、撮像部１０２で撮像された動画または静止画を、可搬型の半導体メモリや、光ディスク、ＨＤＤ(Hard Disk Drive)等の記録媒体に記録する。
　操作系１０７は、ユーザによる操作の下に、本撮像装置１００が持つ様々な機能について操作指令を発する。電源系１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、及び、操作系１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　上記の構成の撮像装置１００において、撮像部１０２として、先述した本開示に係るＣＭＯＳイメージセンサ９０を用いることができる。本開示に係るＣＭＯＳイメージセンサ９０によれば、ΔΣアナログ－デジタル変換器１において消費電力を低減できる。従って、撮像部１０２として、本開示に係るＣＭＯＳイメージセンサ９０を用いることで、撮像装置１００の低消費電力化を図ることができる。また、本開示に係るＣＭＯＳイメージセンサ９０は、消費電流の入力レベル依存性が大きく低減され、電流一定性が高まるため、ストリーキングを抑えることができる。従って、撮像部１０２として、本開示に係るＣＭＯＳイメージセンサ９０を用いることで、ストリーキングと呼ばれる画質劣化のない、表示画像を提供できる。
＜本開示がとることができる構成＞
　尚、本開示は、以下のような構成をとることもできる。
≪Ａ．アナログ－デジタル変換器≫
［Ａ－１］縦続接続された少なくとも２つの積分器を有するループフィルタ、
　ループフィルタの出力をデジタル値に変換する量子化回路部、及び、
　量子化回路部の出力をループフィルタにフィードバックするフィードバックループ中に設けられたカレントステアリング型デジタル－アナログ変換部を備え、
　第１の入力信号電流をループフィルタの１段目の積分器の入力端に流す第１の入力信号電流パス、
　第１の入力信号電流と逆符号の第２の入力信号電流をループフィルタの２段目の積分器の入力端に流す第２の入力信号電流パス、
　カレントステアリング型デジタル－アナログ変換部の一方のフィードバック出力端を、ループフィルタの１段目の積分器の入力端に接続する第１のフィードバック電流パス、及び、
　カレントステアリング型デジタル－アナログ変換部の他方のフィードバック出力端を、ループフィルタの２段目の積分器の入力端に接続する第２のフィードバック電流パスを含む、
　アナログ－デジタル変換器。
［Ａ－２］ループフィルタは、２段目の積分器を反転動作させる、
　上記［Ａ－１］に記載のアナログ－デジタル変換器。
［Ａ－３］入力段に、第１の入力信号電流及び第２の入力信号電流を供給する電圧－電流変換回路部を有する、
　上記［Ａ－１］又は上記［Ａ－２］に記載のアナログ－デジタル変換器。
［Ａ－４］電圧－電流変換回路部は、バイアス電流を流す電流源、及び、バイアス電流を第１の入力信号電流と第２の入力信号電流とに振り分ける回路部とから成る、
　上記［Ａ－３］に記載のアナログ－デジタル変換器。
［Ａ－５］電圧－電流変換回路部は、差動トランスコンダクタンスアンプから成る、
　上記［Ａ－３］に記載のアナログ－デジタル変換器。
［Ａ－６］ループフィルタは、アクティブＲＣ型積分器を用いて構成される、
　上記［Ａ－１］から上記［Ａ－５］のいずれかに記載のアナログ－デジタル変換器。
≪Ｂ．固体撮像素子≫
［Ｂ－１］光電変換部を含む単位画素が行列状に配置されて成る画素アレイ部、及び、
　単位画素から出力されるアナログ画素信号をデジタル画素信号に変換するアナログ－デジタル変換器を含むカラム処理部を備え、
　アナログ－デジタル変換器は、
　縦続接続された少なくとも２つの積分器を有するループフィルタ、
　ループフィルタの出力をデジタル値に変換する量子化回路部、及び、
　量子化回路部の出力をループフィルタにフィードバックするフィードバックループ中に設けられたカレントステアリング型デジタル－アナログ変換部を備え、
　第１の入力信号電流をループフィルタの１段目の積分器の入力端に流す第１の入力信号電流パス、
　第１の入力信号電流と逆符号の第２の入力信号電流をループフィルタの２段目の積分器の入力端に流す第２の入力信号電流パス、
　カレントステアリング型デジタル－アナログ変換部の一方のフィードバック出力端を、ループフィルタの１段目の積分器の入力端に接続する第１のフィードバック電流パス、及び、
　カレントステアリング型デジタル－アナログ変換部の他方のフィードバック出力端を、ループフィルタの２段目の積分器の入力端に接続する第２のフィードバック電流パスを含む、
　固体撮像素子。
［Ｂ－２］ループフィルタは、２段目の積分器を反転動作させる、
　上記［Ｂ－１］に記載の固体撮像素子。
［Ｂ－３］入力段に、第１の入力信号電流及び第２の入力信号電流を供給する電圧－電流変換回路部を有する、
　上記［Ｂ－１］又は上記［Ｂ－２］に記載の固体撮像素子。
［Ｂ－４］電圧－電流変換回路部は、バイアス電流を流す電流源、及び、バイアス電流を第１の入力信号電流と第２の入力信号電流とに振り分ける回路部とから成る、
　上記［Ｂ－３］に記載の固体撮像素子。
［Ｂ－５］電圧－電流変換回路部は、差動トランスコンダクタンスアンプから成る、
　上記［Ｂ－３］に記載の固体撮像素子。
［Ｂ－６］単位画素からはアナログ画素信号として、電荷蓄積部をリセットしたときのリセットレベル、及び、光電変換素子で光電変換したときの信号レベルが出力され、
　電圧－電流変換回路部は、リセットレベルと信号レベルとの差分をとる、
　上記［Ｂ－４］又は上記［Ｂ－５］に記載の固体撮像素子。
［Ｂ－７］ループフィルタは、アクティブＲＣ型積分器を用いて構成される、
　上記［Ｂ－１］から上記［Ｂ－６］のいずれかに記載の固体撮像素子。
≪Ｃ．電子機器≫
［Ｃ－１］光電変換部を含む単位画素が行列状に配置されて成る画素アレイ部、及び、
　単位画素から出力されるアナログ画素信号をデジタル画素信号に変換するアナログ－デジタル変換器を含むカラム処理部を備え、
　アナログ－デジタル変換器は、
　縦続接続された少なくとも２つの積分器を有するループフィルタ、
　ループフィルタの出力をデジタル値に変換する量子化回路部、及び、
　量子化回路部の出力をループフィルタにフィードバックするフィードバックループ中に設けられたカレントステアリング型デジタル－アナログ変換部を備え、
　第１の入力信号電流をループフィルタの１段目の積分器の入力端に流す第１の入力信号電流パス、
　第１の入力信号電流と逆符号の第２の入力信号電流をループフィルタの２段目の積分器の入力端に流す第２の入力信号電流パス、
　カレントステアリング型デジタル－アナログ変換部の一方のフィードバック出力端を、ループフィルタの１段目の積分器の入力端に接続する第１のフィードバック電流パス、及び、
　カレントステアリング型デジタル－アナログ変換部の他方のフィードバック出力端を、ループフィルタの２段目の積分器の入力端に接続する第２のフィードバック電流パスを含む、
　固体撮像素子を有する電子機器。
［Ｃ－２］ループフィルタは、２段目の積分器を反転動作させる、
　上記［Ｃ－１］に記載の電子機器。
［Ｃ－３］入力段に、第１の入力信号電流及び第２の入力信号電流を供給する電圧－電流変換回路部を有する、
　上記［Ｃ－１］又は上記［Ｃ－２］に記載の電子機器。
［Ｃ－４］電圧－電流変換回路部は、バイアス電流を流す電流源、及び、バイアス電流を第１の入力信号電流と第２の入力信号電流とに振り分ける回路部とから成る、
　上記［Ｃ－３］に記載の電子機器。
［Ｃ－５］電圧－電流変換回路部は、差動トランスコンダクタンスアンプから成る、
　上記［Ｃ－３］に記載の電子機器。
［Ｃ－６］単位画素からはアナログ画素信号として、電荷蓄積部をリセットしたときのリセットレベル、及び、光電変換素子で光電変換したときの信号レベルが出力され、
　電圧－電流変換回路部は、リセットレベルと信号レベルとの差分をとる、
　上記［Ｃ－４］又は上記［Ｃ－５］に記載の電子機器。
［Ｃ－７］ループフィルタは、アクティブＲＣ型積分器を用いて構成される、
　上記［Ｃ－１］から上記［Ｃ－６］のいずれかに記載の電子機器。
　１・・・連続時間型のΔΣアナログ－デジタル変換器、２・・・単位画素、１０・・・ループフィルタ、２０・・・量子化回路部、３０・・・デシメーションフィルタ、４０・・・第１のデジタル－アナログ変換部、５０・・・第２のデジタル－アナログ変換部、６０・・・制御回路部、７０・・・電流生成部、８０・・・電圧－電流変換回路部、９０・・・ＣＭＯＳイメージセンサ、９１・・・画素アレイ部、９２・・・垂直駆動部、９３・・・カラム処理部、９４・・・水平駆動部、９５・・・システム制御部、９６（９６1～９６m）・・・画素駆動線、９７（９７1～９７n）・・・垂直信号線、９８・・・信号処理部、９９・・・データ格納部、Ｌinput_1・・・第１の入力信号電流パス、Ｌinput_2・・・第２の入力信号電流パス、Ｌfeedback_1・・・第１のフィードバック電流パス、Ｌfeedback_2・・・第２のフィードバック電流パス

Claims (20)

  1. 　縦続接続された少なくとも２つの積分器を有するループフィルタ、
    　ループフィルタの出力をデジタル値に変換する量子化回路部、及び、
    　量子化回路部の出力をループフィルタにフィードバックするフィードバックループ中に設けられたカレントステアリング型デジタル－アナログ変換部を備え、
    　第１の入力信号電流をループフィルタの１段目の積分器の入力端に流す第１の入力信号電流パス、
    　第１の入力信号電流と逆符号の第２の入力信号電流をループフィルタの２段目の積分器の入力端に流す第２の入力信号電流パス、
    　カレントステアリング型デジタル－アナログ変換部の一方のフィードバック出力端を、ループフィルタの１段目の積分器の入力端に接続する第１のフィードバック電流パス、及び、
    　カレントステアリング型デジタル－アナログ変換部の他方のフィードバック出力端を、ループフィルタの２段目の積分器の入力端に接続する第２のフィードバック電流パスを含む、
    　アナログ－デジタル変換器。
  2. 　ループフィルタは、２段目の積分器を反転動作させる、
    　請求項１に記載のアナログ－デジタル変換器。
  3. 　入力段に、第１の入力信号電流及び第２の入力信号電流を供給する電圧－電流変換回路部を有する、
    　請求項１に記載のアナログ－デジタル変換器。
  4. 　電圧－電流変換回路部は、バイアス電流を流す電流源、及び、バイアス電流を第１の入力信号電流と第２の入力信号電流とに振り分ける回路部とから成る、
    　請求項３に記載のアナログ－デジタル変換器。
  5. 　電圧－電流変換回路部は、差動トランスコンダクタンスアンプから成る、
    　請求項３に記載のアナログ－デジタル変換器。
  6. 　ループフィルタは、アクティブＲＣ型積分器を用いて構成される、
    　請求項１に記載のアナログ－デジタル変換器。
  7. 　光電変換部を含む単位画素が行列状に配置されて成る画素アレイ部、及び、
    　単位画素から出力されるアナログ画素信号をデジタル画素信号に変換するアナログ－デジタル変換器を含むカラム処理部を備え、
    　アナログ－デジタル変換器は、
    　縦続接続された少なくとも２つの積分器を有するループフィルタ、
    　ループフィルタの出力をデジタル値に変換する量子化回路部、及び、
    　量子化回路部の出力をループフィルタにフィードバックするフィードバックループ中に設けられたカレントステアリング型デジタル－アナログ変換部を備え、
    　第１の入力信号電流をループフィルタの１段目の積分器の入力端に流す第１の入力信号電流パス、
    　第１の入力信号電流と逆符号の第２の入力信号電流をループフィルタの２段目の積分器の入力端に流す第２の入力信号電流パス、
    　カレントステアリング型デジタル－アナログ変換部の一方のフィードバック出力端を、ループフィルタの１段目の積分器の入力端に接続する第１のフィードバック電流パス、及び、
    　カレントステアリング型デジタル－アナログ変換部の他方のフィードバック出力端を、ループフィルタの２段目の積分器の入力端に接続する第２のフィードバック電流パスを含む、
    　固体撮像素子。
  8. 　ループフィルタは、２段目の積分器を反転動作させる、
    　請求項７に記載の固体撮像素子。
  9. 　入力段に、第１の入力信号電流及び第２の入力信号電流を供給する電圧－電流変換回路部を有する、
    　請求項７に記載の固体撮像素子。
  10. 　電圧－電流変換回路部は、バイアス電流を流す電流源、及び、バイアス電流を第１の入力信号電流と第２の入力信号電流とに振り分ける回路部とから成る、
    　請求項９に記載の固体撮像素子。
  11. 　電圧－電流変換回路部は、差動トランスコンダクタンスアンプから成る、
    　請求項９に記載の固体撮像素子。
  12. 　単位画素からはアナログ画素信号として、電荷蓄積部をリセットしたときのリセットレベル、及び、光電変換素子で光電変換したときの信号レベルが出力され、
    　電圧－電流変換回路部は、リセットレベルと信号レベルとの差分をとる、
    　請求項１１に記載の固体撮像素子。
  13. 　ループフィルタは、アクティブＲＣ型積分器を用いて構成される、
    　請求項７に記載の固体撮像素子。
  14. 　光電変換部を含む単位画素が行列状に配置されて成る画素アレイ部、及び、
    　単位画素から出力されるアナログ画素信号をデジタル画素信号に変換するアナログ－デジタル変換器を含むカラム処理部を備え、
    　アナログ－デジタル変換器は、
    　縦続接続された少なくとも２つの積分器を有するループフィルタ、
    　ループフィルタの出力をデジタル値に変換する量子化回路部、及び、
    　量子化回路部の出力をループフィルタにフィードバックするフィードバックループ中に設けられたカレントステアリング型デジタル－アナログ変換部を備え、
    　第１の入力信号電流をループフィルタの１段目の積分器の入力端に流す第１の入力信号電流パス、
    　第１の入力信号電流と逆符号の第２の入力信号電流をループフィルタの２段目の積分器の入力端に流す第２の入力信号電流パス、
    　カレントステアリング型デジタル－アナログ変換部の一方のフィードバック出力端を、ループフィルタの１段目の積分器の入力端に接続する第１のフィードバック電流パス、及び、
    　カレントステアリング型デジタル－アナログ変換部の他方のフィードバック出力端を、ループフィルタの２段目の積分器の入力端に接続する第２のフィードバック電流パスを含む、
    　固体撮像素子を有する電子機器。
  15. 　ループフィルタは、２段目の積分器を反転動作させる、
    　請求項１４に記載の電子機器。
  16. 　入力段に、第１の入力信号電流及び第２の入力信号電流を供給する電圧－電流変換回路部を有する、
    　請求項１４に記載の電子機器。
  17. 　電圧－電流変換回路部は、バイアス電流を流す電流源、及び、バイアス電流を第１の入力信号電流と第２の入力信号電流とに振り分ける回路部とから成る、
    　請求項１６に記載の電子機器。
  18. 　電圧－電流変換回路部は、差動トランスコンダクタンスアンプから成る、
    　請求項１６に記載の電子機器。
  19. 　単位画素からはアナログ画素信号として、電荷蓄積部をリセットしたときのリセットレベル、及び、光電変換素子で光電変換したときの信号レベルが出力され、
    　電圧－電流変換回路部は、リセットレベルと信号レベルとの差分をとる、
    　請求項１８に記載の電子機器。
  20. 　ループフィルタは、アクティブＲＣ型積分器を用いて構成される、
    　請求項１４に記載の電子機器。
PCT/JP2018/003612 2017-03-08 2018-02-02 アナログ－デジタル変換器、固体撮像素子、及び、電子機器 WO2018163679A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/486,244 US10965301B2 (en) 2017-03-08 2018-02-02 Analog-digital converter, solid-state imaging element, and electronic equipment
JP2019504394A JP7125384B2 (ja) 2017-03-08 2018-02-02 アナログ－デジタル変換器、固体撮像素子、及び、電子機器
CN201880015128.1A CN110383694B (zh) 2017-03-08 2018-02-02 模拟数字转换器、固态成像元件和电子设备
KR1020197024337A KR102481552B1 (ko) 2017-03-08 2018-02-02 아날로그-디지털 변환기, 고체 촬상 소자, 및, 전자 기기

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017043470 2017-03-08
JP2017-043470 2017-03-08

Publications (1)

Publication Number Publication Date
WO2018163679A1 true WO2018163679A1 (ja) 2018-09-13

Family

ID=63447802

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/003612 WO2018163679A1 (ja) 2017-03-08 2018-02-02 アナログ－デジタル変換器、固体撮像素子、及び、電子機器

Country Status (5)

Country Link
US (1) US10965301B2 (ja)
JP (1) JP7125384B2 (ja)
KR (1) KR102481552B1 (ja)
CN (1) CN110383694B (ja)
WO (1) WO2018163679A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020054830A1 (ja) * 2018-09-14 2020-03-19 ソニーセミコンダクタソリューションズ株式会社 デルタシグマ変調器およびデルタシグマ変調器の駆動方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014087561A1 (ja) * 2012-12-06 2014-06-12 パナソニック株式会社 Ａｄ変換器、イメージセンサ、およびデジタルカメラ
JP2015115907A (ja) * 2013-12-16 2015-06-22 ソニー株式会社 アナログデジタル変換装置
WO2015098057A1 (ja) * 2013-12-27 2015-07-02 株式会社ソシオネクスト 積分器、デルタシグマ変調器および通信装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826102B2 (en) * 2002-05-16 2004-11-30 Micron Technology, Inc. Noise resistant small signal sensing circuit for a memory device
DE10254651B3 (de) * 2002-11-22 2004-11-04 Infineon Technologies Ag Quantisierer für einen Sigma-Delta-Modulator und Sigma-Delta-Modulator
US20050068213A1 (en) * 2003-09-25 2005-03-31 Paul-Aymeric Fontaine Digital compensation of excess delay in continuous time sigma delta modulators
DE102006004212B4 (de) * 2006-01-30 2009-09-24 Xignal Technologies Ag Delta-Sigma-Analog-Digital-Wandler und Verfahren zur Delta-Sigma-Analog-Digital-Wandlung mit Offsetkompensation
JPWO2010079539A1 (ja) * 2009-01-08 2012-06-21 パナソニック株式会社 積分器およびこれを備えたδς変調器
JP5696508B2 (ja) 2011-02-04 2015-04-08 ソニー株式会社 Δς変調器および信号処理システム
US8698664B2 (en) * 2012-02-01 2014-04-15 Intel IP Corporation Continuous-time incremental analog-to-digital converter
US8766835B2 (en) * 2012-02-20 2014-07-01 Texas Instruments Incorporated Sigma delta ADC with current mode mixer input
US8842030B1 (en) * 2013-05-10 2014-09-23 Nvidia Corporation Sigma-delta analog to digital converter with improved feedback
WO2015107575A1 (ja) * 2014-01-15 2015-07-23 パナソニックＩｐマネジメント株式会社 撮像装置
CN104954018B (zh) * 2014-03-28 2018-03-27 澜起科技（上海）有限公司 ∑‑δ模数转换器
US9564916B2 (en) * 2015-06-03 2017-02-07 Analog Devices, Inc. Suppressing signal transfer function peaking in a feedforward delta sigma converter
CN106059586B (zh) * 2016-05-27 2019-07-02 中国电子科技集团公司第二十四研究所 采样装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014087561A1 (ja) * 2012-12-06 2014-06-12 パナソニック株式会社 Ａｄ変換器、イメージセンサ、およびデジタルカメラ
JP2015115907A (ja) * 2013-12-16 2015-06-22 ソニー株式会社 アナログデジタル変換装置
WO2015098057A1 (ja) * 2013-12-27 2015-07-02 株式会社ソシオネクスト 積分器、デルタシグマ変調器および通信装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
AHMED, I. ET AL.: "A Low-Power Gm-C-Based CT-ΔΣ Audio-Band ADC in 1.1V 65nm CMOS", 2015 SYMPOSIUM ON VLSI CIRCUITS DIGEST OF TECHNICAL PAPERS, 3 September 2015 (2015-09-03), XP055555250 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020054830A1 (ja) * 2018-09-14 2020-03-19 ソニーセミコンダクタソリューションズ株式会社 デルタシグマ変調器およびデルタシグマ変調器の駆動方法
US11245414B2 (en) 2018-09-14 2022-02-08 Sony Semiconductor Solutions Corporation Delta-sigma modulator and method of driving delta-sigma modulator

Also Published As

Publication number Publication date
US20200244277A1 (en) 2020-07-30
CN110383694B (zh) 2023-09-19
JP7125384B2 (ja) 2022-08-24
KR20190119594A (ko) 2019-10-22
KR102481552B1 (ko) 2022-12-27
US10965301B2 (en) 2021-03-30
CN110383694A (zh) 2019-10-25
JPWO2018163679A1 (ja) 2020-01-16

Similar Documents

Publication Publication Date Title
US10681294B2 (en) Solid-state imaging device and camera system
JP6953448B2 (ja) アナログ−デジタル変換器、固体撮像素子、及び、電子機器
JP4900200B2 (ja) 固体撮像素子、およびカメラシステム
JP5407264B2 (ja) 固体撮像素子およびカメラシステム
US8089530B2 (en) Solid-state image pickup apparatus, drive method for the solid-state image pickup apparatus, and image pickup apparatus
US8253836B2 (en) Solid-state imaging device, imaging device and driving method of solid-state imaging device
US7875842B2 (en) Solid state image pickup element and camera system
US8218049B2 (en) Solid-state image sensing device, method for reading signal of solid-state image sensing device, and image pickup apparatus
TWI495341B (zh) Solid state camera device
EP3328072A2 (en) Semiconductor apparatus, solid-state image sensing apparatus, and camera system
JP2004015208A (ja) 固体撮像装置及びその信号処理方法
JP2010016656A (ja) 比較器、比較器の校正方法、固体撮像素子、およびカメラシステム
US10645327B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP5641112B2 (ja) 固体撮像素子およびカメラシステム
WO2018163679A1 (ja) アナログ－デジタル変換器、固体撮像素子、及び、電子機器
WO2014196176A1 (ja) 固体撮像素子および撮像装置
JP7114565B2 (ja) アナログ－デジタル変換器、固体撮像素子、及び、電子機器
JP2012090330A (ja) Ａｄ変換装置およびその方法、固体撮像素子およびその駆動方法、並びにカメラシステム
JP2013229712A (ja) 電源装置、固体撮像装置、及び、電子機器
JP2017050577A (ja) 固体撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18764864

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20197024337

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2019504394

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18764864

Country of ref document: EP

Kind code of ref document: A1