JPWO2018163679A1 - アナログ−デジタル変換器、固体撮像素子、及び、電子機器 - Google Patents
アナログ−デジタル変換器、固体撮像素子、及び、電子機器 Download PDFInfo
- Publication number
- JPWO2018163679A1 JPWO2018163679A1 JP2019504394A JP2019504394A JPWO2018163679A1 JP WO2018163679 A1 JPWO2018163679 A1 JP WO2018163679A1 JP 2019504394 A JP2019504394 A JP 2019504394A JP 2019504394 A JP2019504394 A JP 2019504394A JP WO2018163679 A1 JPWO2018163679 A1 JP WO2018163679A1
- Authority
- JP
- Japan
- Prior art keywords
- current
- analog
- loop filter
- input signal
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims description 63
- 238000006243 chemical reaction Methods 0.000 claims abstract description 108
- 238000013139 quantization Methods 0.000 claims abstract description 34
- 238000012545 processing Methods 0.000 claims description 46
- 239000011159 matrix material Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 238000013500 data storage Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000005070 sampling Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000002596 correlated effect Effects 0.000 description 5
- 230000000875 corresponding effect Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000010408 sweeping Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/464—Details of the digital/analogue conversion in the feedback path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0643—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
- H03M1/0648—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain by arranging the quantisation value generators in a non-sequential pattern layout, e.g. symmetrical
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
- H03M1/1047—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using an auxiliary digital/analogue converter for adding the correction values to the analogue signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
- H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/466—Multiplexed conversion systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
- H03M3/48—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting
- H03M3/482—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting by adapting the quantisation step size
- H03M3/484—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting by adapting the quantisation step size by adapting the gain of the feedback signal, e.g. by adapting the reference values of the digital/analogue converter in the feedback path
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45356—Indexing scheme relating to differential amplifiers the AAC comprising one or more op-amps, e.g. IC-blocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
縦続接続された少なくとも2つの積分器を有するループフィルタ、
ループフィルタの出力をデジタル値に変換する量子化回路部、及び、
量子化回路部の出力をループフィルタにフィードバックするフィードバックループ中に設けられたカレントステアリング型デジタル−アナログ変換部を備える。そして、
第1の入力信号電流をループフィルタの1段目の積分器の入力端に流す第1の入力信号電流パス、
第1の入力信号電流と逆符号の第2の入力信号電流をループフィルタの2段目の積分器の入力端に流す第2の入力信号電流パス、
カレントステアリング型デジタル−アナログ変換部の一方のフィードバック出力端を、ループフィルタの1段目の積分器の入力端に接続する第1のフィードバック電流パス、及び、
カレントステアリング型デジタル−アナログ変換部の他方のフィードバック出力端を、ループフィルタの2段目の積分器の入力端に接続する第2のフィードバック電流パスを含む。
光電変換部を含む単位画素が行列状に配置されて成る画素アレイ部、及び、
単位画素から出力されるアナログ画素信号をデジタル画素信号に変換するアナログ−デジタル変換器を含むカラム処理部を備える。そして、
アナログ−デジタル変換器は、
縦続接続された少なくとも2つの積分器を有するループフィルタ、
ループフィルタの出力をデジタル値に変換する量子化回路部、及び、
量子化回路部の出力をループフィルタにフィードバックするフィードバックループ中に設けられたカレントステアリング型デジタル−アナログ変換部を備え、
第1の入力信号電流をループフィルタの1段目の積分器の入力端に流す第1の入力信号電流パス、
第1の入力信号電流と逆符号の第2の入力信号電流をループフィルタの2段目の積分器の入力端に流す第2の入力信号電流パス、
カレントステアリング型デジタル−アナログ変換部の一方のフィードバック出力端を、ループフィルタの1段目の積分器の入力端に接続する第1のフィードバック電流パス、及び、
カレントステアリング型デジタル−アナログ変換部の他方のフィードバック出力端を、ループフィルタの2段目の積分器の入力端に接続する第2のフィードバック電流パスを含む。また、上記の目的を達成するための本開示の電子機器は、上記の構成の固体撮像素子を有する。
1.本開示のアナログ−デジタル変換器、固体撮像素子、及び、電子機器、全般に関する説明
2.本開示のアナログ−デジタル変換器
2−1.従来例1(フィードバックループ中のデジタル−アナログ変換部が2つの場合の例)
2−2.従来例2(フィードバックループ中のデジタル−アナログ変換部が1つの場合の例)
2−3.実施例1(本実施形態に係るΔΣアナログ−デジタル変換器の基本形:2次のΔΣアナログ−デジタル変換器の例)
2−4.実施例2(実施例1の変形例:入力段に電圧−電流変換回路部を有する例)
2−5.実施例3(実施例2の変形例:電圧−電流変換回路部として差動トランスコンダクタンスアンプを用いる例)
2−6.実施例4(実施例1の変形例:ループフィルタがアクティブRC型積分器を用いて構成される例)
2−7.実施例5(3次のΔΣアナログ−デジタル変換器の例)
2−8.変形例
3.本開示の固体撮像素子(CMOSイメージセンサの例)
3−1.基本的なシステム構成
3−2.積層構造
4.本開示の電子機器(撮像装置の例)
5.本開示がとることができる構成
本開示のアナログ−デジタル変換器、固体撮像素子、及び、電子機器にあっては、ループフィルタについて、2段目の積分器を反転動作させる構成とすることができる。
本開示のアナログ−デジタル変換器(AD変換器)は、直流信号や低周波の入力信号を低分解能(1bit〜数bit)で高サンプリンレートのデジタル信号に変換するΔΣ変調器を用いるΔΣアナログ−デジタル変換器である。また、本開示の実施形態に係るアナログ−デジタル変換器は、フィードバックループ中にカレントステアリング型デジタル−アナログ変換部(DA変換部)を有する連続時間型のΔΣアナログ−デジタル変換器である。フィードバックループ中にデジタル−アナログ変換部を有することで、フィードバックループの安定性を図ることができる。
従来例1は、フィードバックループ中のデジタル−アナログ変換部が2つの場合の例である。従来例1に係る連続時間型のΔΣアナログ−デジタル変換器の回路構成を図1に示す。
従来例2は、フィードバックループ中のデジタル−アナログ変換部が1つの場合の例である。従来例2に係る連続時間型のΔΣアナログ−デジタル変換器の回路構成を図2に示す。
実施例1は、本実施形態に係る連続時間型のΔΣアナログ−デジタル変換器の基本形である。ここでは、実施例1について、2次のΔΣアナログ−デジタル変換器を例に挙げて説明する。実施例1に係る連続時間型のΔΣアナログ−デジタル変換器の回路構成を図3に示す。
実施例2は、実施例1の変形例であり、ΔΣアナログ−デジタル変換器の入力段に電圧−電流変換回路部を有する例である。実施例2に係る連続時間型のΔΣアナログ−デジタル変換器の回路構成を図4に示す。
実施例3は、実施例2の変形例であり、電圧−電流変換回路部として差動トランスコンダクタンスアンプを用いる例である。実施例3に係る連続時間型のΔΣアナログ−デジタル変換器の回路構成を図5に示す。
実施例4は、実施例1の変形例であり、ループフィルタがアクティブRC型積分器を用いて構成される例である。実施例4に係る連続時間型のΔΣアナログ−デジタル変換器の回路構成を図6に示す。
実施例5は、3次のΔΣアナログ−デジタル変換器の例である。実施例5に係る連続時間型のΔΣアナログ−デジタル変換器の回路構成を図7に示す。
上記の実施例1乃至実施例5では、1bitのΔΣアナログ−デジタル変換器に適用した場合について説明したが、1bitのΔΣアナログ−デジタル変換器への適用に限られるものではない。すなわち、本開示の技術は、マルチbitのΔΣアナログ−デジタル変換器に対しても同様に適用することができる。
[基本的なシステム構成]
図8は、本開示の固体撮像素子の基本的なシステム構成を示す概略構成図である。ここでは、固体撮像素子として、X−Yアドレス方式の固体撮像素子の一種であるCMOSイメージセンサを例に挙げて説明する。CMOSイメージセンサとは、CMOSプロセスを応用して、または、部分的に使用して作成されたイメージセンサである。
また、上記のCMOSイメージセンサ90では、画素アレイ部91と同じ半導体基板上に、アナログ−デジタル変換器931を含むカラム処理部93や、信号処理部98などの周辺回路部を形成した、所謂、平置構造のCMOSイメージセンサを例に挙げて説明したが、平置構造のCMOSイメージセンサへの適用に限られるものではない。すなわち、複数の半導体基板が互いに積層されて成る、所謂、積層構造のCMOSイメージセンサにも適用することができる。積層構造の一具体例としては、例えば図9に示すように、画素アレイ部91が形成された半導体基板201と、アナログ−デジタル変換器931を含むカラム処理部93や、信号処理部98、データ格納部99等の周辺回路部が形成された半導体基板202とが積層されて成る積層構造を例示することができる。
上述した本開示の固体撮像素子は、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機などの電子機器全般において、その撮像部(画像取込部)として用いることができる。尚、固体撮像素子はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。電子機器に搭載される上記モジュール状の形態、即ち、カメラモジュールを撮像装置とする場合もある。
図10は、本開示の電子機器の一例である撮像装置の構成を示すブロック図である。図10に示すように、本例に係る撮像装置100は、レンズ群等を含む撮像光学系101、撮像部102、DSP回路103、フレームメモリ104、表示装置105、記録装置106、操作系107、及び、電源系108等を有している。そして、DSP回路103、フレームメモリ104、表示装置105、記録装置106、操作系107、及び、電源系108がバスライン109を介して相互に接続された構成となっている。
尚、本開示は、以下のような構成をとることもできる。
≪A.アナログ−デジタル変換器≫
[A−1]縦続接続された少なくとも2つの積分器を有するループフィルタ、
ループフィルタの出力をデジタル値に変換する量子化回路部、及び、
量子化回路部の出力をループフィルタにフィードバックするフィードバックループ中に設けられたカレントステアリング型デジタル−アナログ変換部を備え、
第1の入力信号電流をループフィルタの1段目の積分器の入力端に流す第1の入力信号電流パス、
第1の入力信号電流と逆符号の第2の入力信号電流をループフィルタの2段目の積分器の入力端に流す第2の入力信号電流パス、
カレントステアリング型デジタル−アナログ変換部の一方のフィードバック出力端を、ループフィルタの1段目の積分器の入力端に接続する第1のフィードバック電流パス、及び、
カレントステアリング型デジタル−アナログ変換部の他方のフィードバック出力端を、ループフィルタの2段目の積分器の入力端に接続する第2のフィードバック電流パスを含む、
アナログ−デジタル変換器。
[A−2]ループフィルタは、2段目の積分器を反転動作させる、
上記[A−1]に記載のアナログ−デジタル変換器。
[A−3]入力段に、第1の入力信号電流及び第2の入力信号電流を供給する電圧−電流変換回路部を有する、
上記[A−1]又は上記[A−2]に記載のアナログ−デジタル変換器。
[A−4]電圧−電流変換回路部は、バイアス電流を流す電流源、及び、バイアス電流を第1の入力信号電流と第2の入力信号電流とに振り分ける回路部とから成る、
上記[A−3]に記載のアナログ−デジタル変換器。
[A−5]電圧−電流変換回路部は、差動トランスコンダクタンスアンプから成る、
上記[A−3]に記載のアナログ−デジタル変換器。
[A−6]ループフィルタは、アクティブRC型積分器を用いて構成される、
上記[A−1]から上記[A−5]のいずれかに記載のアナログ−デジタル変換器。
≪B.固体撮像素子≫
[B−1]光電変換部を含む単位画素が行列状に配置されて成る画素アレイ部、及び、
単位画素から出力されるアナログ画素信号をデジタル画素信号に変換するアナログ−デジタル変換器を含むカラム処理部を備え、
アナログ−デジタル変換器は、
縦続接続された少なくとも2つの積分器を有するループフィルタ、
ループフィルタの出力をデジタル値に変換する量子化回路部、及び、
量子化回路部の出力をループフィルタにフィードバックするフィードバックループ中に設けられたカレントステアリング型デジタル−アナログ変換部を備え、
第1の入力信号電流をループフィルタの1段目の積分器の入力端に流す第1の入力信号電流パス、
第1の入力信号電流と逆符号の第2の入力信号電流をループフィルタの2段目の積分器の入力端に流す第2の入力信号電流パス、
カレントステアリング型デジタル−アナログ変換部の一方のフィードバック出力端を、ループフィルタの1段目の積分器の入力端に接続する第1のフィードバック電流パス、及び、
カレントステアリング型デジタル−アナログ変換部の他方のフィードバック出力端を、ループフィルタの2段目の積分器の入力端に接続する第2のフィードバック電流パスを含む、
固体撮像素子。
[B−2]ループフィルタは、2段目の積分器を反転動作させる、
上記[B−1]に記載の固体撮像素子。
[B−3]入力段に、第1の入力信号電流及び第2の入力信号電流を供給する電圧−電流変換回路部を有する、
上記[B−1]又は上記[B−2]に記載の固体撮像素子。
[B−4]電圧−電流変換回路部は、バイアス電流を流す電流源、及び、バイアス電流を第1の入力信号電流と第2の入力信号電流とに振り分ける回路部とから成る、
上記[B−3]に記載の固体撮像素子。
[B−5]電圧−電流変換回路部は、差動トランスコンダクタンスアンプから成る、
上記[B−3]に記載の固体撮像素子。
[B−6]単位画素からはアナログ画素信号として、電荷蓄積部をリセットしたときのリセットレベル、及び、光電変換素子で光電変換したときの信号レベルが出力され、
電圧−電流変換回路部は、リセットレベルと信号レベルとの差分をとる、
上記[B−4]又は上記[B−5]に記載の固体撮像素子。
[B−7]ループフィルタは、アクティブRC型積分器を用いて構成される、
上記[B−1]から上記[B−6]のいずれかに記載の固体撮像素子。
≪C.電子機器≫
[C−1]光電変換部を含む単位画素が行列状に配置されて成る画素アレイ部、及び、
単位画素から出力されるアナログ画素信号をデジタル画素信号に変換するアナログ−デジタル変換器を含むカラム処理部を備え、
アナログ−デジタル変換器は、
縦続接続された少なくとも2つの積分器を有するループフィルタ、
ループフィルタの出力をデジタル値に変換する量子化回路部、及び、
量子化回路部の出力をループフィルタにフィードバックするフィードバックループ中に設けられたカレントステアリング型デジタル−アナログ変換部を備え、
第1の入力信号電流をループフィルタの1段目の積分器の入力端に流す第1の入力信号電流パス、
第1の入力信号電流と逆符号の第2の入力信号電流をループフィルタの2段目の積分器の入力端に流す第2の入力信号電流パス、
カレントステアリング型デジタル−アナログ変換部の一方のフィードバック出力端を、ループフィルタの1段目の積分器の入力端に接続する第1のフィードバック電流パス、及び、
カレントステアリング型デジタル−アナログ変換部の他方のフィードバック出力端を、ループフィルタの2段目の積分器の入力端に接続する第2のフィードバック電流パスを含む、
固体撮像素子を有する電子機器。
[C−2]ループフィルタは、2段目の積分器を反転動作させる、
上記[C−1]に記載の電子機器。
[C−3]入力段に、第1の入力信号電流及び第2の入力信号電流を供給する電圧−電流変換回路部を有する、
上記[C−1]又は上記[C−2]に記載の電子機器。
[C−4]電圧−電流変換回路部は、バイアス電流を流す電流源、及び、バイアス電流を第1の入力信号電流と第2の入力信号電流とに振り分ける回路部とから成る、
上記[C−3]に記載の電子機器。
[C−5]電圧−電流変換回路部は、差動トランスコンダクタンスアンプから成る、
上記[C−3]に記載の電子機器。
[C−6]単位画素からはアナログ画素信号として、電荷蓄積部をリセットしたときのリセットレベル、及び、光電変換素子で光電変換したときの信号レベルが出力され、
電圧−電流変換回路部は、リセットレベルと信号レベルとの差分をとる、
上記[C−4]又は上記[C−5]に記載の電子機器。
[C−7]ループフィルタは、アクティブRC型積分器を用いて構成される、
上記[C−1]から上記[C−6]のいずれかに記載の電子機器。
Claims (20)
- 縦続接続された少なくとも2つの積分器を有するループフィルタ、
ループフィルタの出力をデジタル値に変換する量子化回路部、及び、
量子化回路部の出力をループフィルタにフィードバックするフィードバックループ中に設けられたカレントステアリング型デジタル−アナログ変換部を備え、
第1の入力信号電流をループフィルタの1段目の積分器の入力端に流す第1の入力信号電流パス、
第1の入力信号電流と逆符号の第2の入力信号電流をループフィルタの2段目の積分器の入力端に流す第2の入力信号電流パス、
カレントステアリング型デジタル−アナログ変換部の一方のフィードバック出力端を、ループフィルタの1段目の積分器の入力端に接続する第1のフィードバック電流パス、及び、
カレントステアリング型デジタル−アナログ変換部の他方のフィードバック出力端を、ループフィルタの2段目の積分器の入力端に接続する第2のフィードバック電流パスを含む、
アナログ−デジタル変換器。 - ループフィルタは、2段目の積分器を反転動作させる、
請求項1に記載のアナログ−デジタル変換器。 - 入力段に、第1の入力信号電流及び第2の入力信号電流を供給する電圧−電流変換回路部を有する、
請求項1に記載のアナログ−デジタル変換器。 - 電圧−電流変換回路部は、バイアス電流を流す電流源、及び、バイアス電流を第1の入力信号電流と第2の入力信号電流とに振り分ける回路部とから成る、
請求項3に記載のアナログ−デジタル変換器。 - 電圧−電流変換回路部は、差動トランスコンダクタンスアンプから成る、
請求項3に記載のアナログ−デジタル変換器。 - ループフィルタは、アクティブRC型積分器を用いて構成される、
請求項1に記載のアナログ−デジタル変換器。 - 光電変換部を含む単位画素が行列状に配置されて成る画素アレイ部、及び、
単位画素から出力されるアナログ画素信号をデジタル画素信号に変換するアナログ−デジタル変換器を含むカラム処理部を備え、
アナログ−デジタル変換器は、
縦続接続された少なくとも2つの積分器を有するループフィルタ、
ループフィルタの出力をデジタル値に変換する量子化回路部、及び、
量子化回路部の出力をループフィルタにフィードバックするフィードバックループ中に設けられたカレントステアリング型デジタル−アナログ変換部を備え、
第1の入力信号電流をループフィルタの1段目の積分器の入力端に流す第1の入力信号電流パス、
第1の入力信号電流と逆符号の第2の入力信号電流をループフィルタの2段目の積分器の入力端に流す第2の入力信号電流パス、
カレントステアリング型デジタル−アナログ変換部の一方のフィードバック出力端を、ループフィルタの1段目の積分器の入力端に接続する第1のフィードバック電流パス、及び、
カレントステアリング型デジタル−アナログ変換部の他方のフィードバック出力端を、ループフィルタの2段目の積分器の入力端に接続する第2のフィードバック電流パスを含む、
固体撮像素子。 - ループフィルタは、2段目の積分器を反転動作させる、
請求項7に記載の固体撮像素子。 - 入力段に、第1の入力信号電流及び第2の入力信号電流を供給する電圧−電流変換回路部を有する、
請求項7に記載の固体撮像素子。 - 電圧−電流変換回路部は、バイアス電流を流す電流源、及び、バイアス電流を第1の入力信号電流と第2の入力信号電流とに振り分ける回路部とから成る、
請求項9に記載の固体撮像素子。 - 電圧−電流変換回路部は、差動トランスコンダクタンスアンプから成る、
請求項9に記載の固体撮像素子。 - 単位画素からはアナログ画素信号として、電荷蓄積部をリセットしたときのリセットレベル、及び、光電変換素子で光電変換したときの信号レベルが出力され、
電圧−電流変換回路部は、リセットレベルと信号レベルとの差分をとる、
請求項11に記載の固体撮像素子。 - ループフィルタは、アクティブRC型積分器を用いて構成される、
請求項7に記載の固体撮像素子。 - 光電変換部を含む単位画素が行列状に配置されて成る画素アレイ部、及び、
単位画素から出力されるアナログ画素信号をデジタル画素信号に変換するアナログ−デジタル変換器を含むカラム処理部を備え、
アナログ−デジタル変換器は、
縦続接続された少なくとも2つの積分器を有するループフィルタ、
ループフィルタの出力をデジタル値に変換する量子化回路部、及び、
量子化回路部の出力をループフィルタにフィードバックするフィードバックループ中に設けられたカレントステアリング型デジタル−アナログ変換部を備え、
第1の入力信号電流をループフィルタの1段目の積分器の入力端に流す第1の入力信号電流パス、
第1の入力信号電流と逆符号の第2の入力信号電流をループフィルタの2段目の積分器の入力端に流す第2の入力信号電流パス、
カレントステアリング型デジタル−アナログ変換部の一方のフィードバック出力端を、ループフィルタの1段目の積分器の入力端に接続する第1のフィードバック電流パス、及び、
カレントステアリング型デジタル−アナログ変換部の他方のフィードバック出力端を、ループフィルタの2段目の積分器の入力端に接続する第2のフィードバック電流パスを含む、
固体撮像素子を有する電子機器。 - ループフィルタは、2段目の積分器を反転動作させる、
請求項14に記載の電子機器。 - 入力段に、第1の入力信号電流及び第2の入力信号電流を供給する電圧−電流変換回路部を有する、
請求項14に記載の電子機器。 - 電圧−電流変換回路部は、バイアス電流を流す電流源、及び、バイアス電流を第1の入力信号電流と第2の入力信号電流とに振り分ける回路部とから成る、
請求項16に記載の電子機器。 - 電圧−電流変換回路部は、差動トランスコンダクタンスアンプから成る、
請求項16に記載の電子機器。 - 単位画素からはアナログ画素信号として、電荷蓄積部をリセットしたときのリセットレベル、及び、光電変換素子で光電変換したときの信号レベルが出力され、
電圧−電流変換回路部は、リセットレベルと信号レベルとの差分をとる、
請求項18に記載の電子機器。 - ループフィルタは、アクティブRC型積分器を用いて構成される、
請求項14に記載の電子機器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017043470 | 2017-03-08 | ||
JP2017043470 | 2017-03-08 | ||
PCT/JP2018/003612 WO2018163679A1 (ja) | 2017-03-08 | 2018-02-02 | アナログ-デジタル変換器、固体撮像素子、及び、電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018163679A1 true JPWO2018163679A1 (ja) | 2020-01-16 |
JP7125384B2 JP7125384B2 (ja) | 2022-08-24 |
Family
ID=63447802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019504394A Active JP7125384B2 (ja) | 2017-03-08 | 2018-02-02 | アナログ-デジタル変換器、固体撮像素子、及び、電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10965301B2 (ja) |
JP (1) | JP7125384B2 (ja) |
KR (1) | KR102481552B1 (ja) |
CN (1) | CN110383694B (ja) |
WO (1) | WO2018163679A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020047966A (ja) | 2018-09-14 | 2020-03-26 | ソニーセミコンダクタソリューションズ株式会社 | デルタシグマ変調器およびデルタシグマ変調器の駆動方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014087561A1 (ja) * | 2012-12-06 | 2014-06-12 | パナソニック株式会社 | Ad変換器、イメージセンサ、およびデジタルカメラ |
JP2015115907A (ja) * | 2013-12-16 | 2015-06-22 | ソニー株式会社 | アナログデジタル変換装置 |
WO2015098057A1 (ja) * | 2013-12-27 | 2015-07-02 | 株式会社ソシオネクスト | 積分器、デルタシグマ変調器および通信装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6826102B2 (en) * | 2002-05-16 | 2004-11-30 | Micron Technology, Inc. | Noise resistant small signal sensing circuit for a memory device |
DE10254651B3 (de) * | 2002-11-22 | 2004-11-04 | Infineon Technologies Ag | Quantisierer für einen Sigma-Delta-Modulator und Sigma-Delta-Modulator |
US20050068213A1 (en) * | 2003-09-25 | 2005-03-31 | Paul-Aymeric Fontaine | Digital compensation of excess delay in continuous time sigma delta modulators |
DE102006004212B4 (de) * | 2006-01-30 | 2009-09-24 | Xignal Technologies Ag | Delta-Sigma-Analog-Digital-Wandler und Verfahren zur Delta-Sigma-Analog-Digital-Wandlung mit Offsetkompensation |
WO2010079539A1 (ja) * | 2009-01-08 | 2010-07-15 | パナソニック株式会社 | 積分器回路およびこれを備えたδς変調器 |
JP5696508B2 (ja) | 2011-02-04 | 2015-04-08 | ソニー株式会社 | Δς変調器および信号処理システム |
US8698664B2 (en) * | 2012-02-01 | 2014-04-15 | Intel IP Corporation | Continuous-time incremental analog-to-digital converter |
US8766835B2 (en) * | 2012-02-20 | 2014-07-01 | Texas Instruments Incorporated | Sigma delta ADC with current mode mixer input |
US8842030B1 (en) * | 2013-05-10 | 2014-09-23 | Nvidia Corporation | Sigma-delta analog to digital converter with improved feedback |
JPWO2015107575A1 (ja) * | 2014-01-15 | 2017-03-23 | パナソニックIpマネジメント株式会社 | 撮像装置 |
CN104954018B (zh) * | 2014-03-28 | 2018-03-27 | 澜起科技(上海)有限公司 | ∑‑δ模数转换器 |
US9564916B2 (en) * | 2015-06-03 | 2017-02-07 | Analog Devices, Inc. | Suppressing signal transfer function peaking in a feedforward delta sigma converter |
CN106059586B (zh) * | 2016-05-27 | 2019-07-02 | 中国电子科技集团公司第二十四研究所 | 采样装置 |
-
2018
- 2018-02-02 WO PCT/JP2018/003612 patent/WO2018163679A1/ja active Application Filing
- 2018-02-02 US US16/486,244 patent/US10965301B2/en active Active
- 2018-02-02 KR KR1020197024337A patent/KR102481552B1/ko active IP Right Grant
- 2018-02-02 CN CN201880015128.1A patent/CN110383694B/zh active Active
- 2018-02-02 JP JP2019504394A patent/JP7125384B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014087561A1 (ja) * | 2012-12-06 | 2014-06-12 | パナソニック株式会社 | Ad変換器、イメージセンサ、およびデジタルカメラ |
JP2015115907A (ja) * | 2013-12-16 | 2015-06-22 | ソニー株式会社 | アナログデジタル変換装置 |
WO2015098057A1 (ja) * | 2013-12-27 | 2015-07-02 | 株式会社ソシオネクスト | 積分器、デルタシグマ変調器および通信装置 |
Non-Patent Citations (1)
Title |
---|
IMRAN AHMED ET AL.: "A Low-Power Gm-C-Based CT-ΔΣ Audio-Band ADC in 1.1V 65nm CMOS", 2015 SYMPOSIUM ON VLSI CIRCUITS DIGGEST OF TECHNICAL PAPERS, JPN6022005227, 3 September 2015 (2015-09-03), ISSN: 0004705998 * |
Also Published As
Publication number | Publication date |
---|---|
CN110383694A (zh) | 2019-10-25 |
US20200244277A1 (en) | 2020-07-30 |
US10965301B2 (en) | 2021-03-30 |
JP7125384B2 (ja) | 2022-08-24 |
WO2018163679A1 (ja) | 2018-09-13 |
KR20190119594A (ko) | 2019-10-22 |
CN110383694B (zh) | 2023-09-19 |
KR102481552B1 (ko) | 2022-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6953448B2 (ja) | アナログ−デジタル変換器、固体撮像素子、及び、電子機器 | |
KR101579273B1 (ko) | 고체 촬상 소자, 고체 촬상 소자의 신호 판독 방법 및 촬상 장치 | |
JP5407264B2 (ja) | 固体撮像素子およびカメラシステム | |
TWI495341B (zh) | Solid state camera device | |
US6844896B2 (en) | Modification of column fixed pattern column noise in solid state image sensors | |
US9232166B2 (en) | Photoelectric conversion apparatus, method for driving the same, and photoelectric conversion system using first and second analog-to-digital converters to convert analog signal from respective plural electrical signal supply units based on signal change | |
EP3328072A2 (en) | Semiconductor apparatus, solid-state image sensing apparatus, and camera system | |
JP5887827B2 (ja) | 固体撮像素子およびカメラシステム | |
JP2004015208A (ja) | 固体撮像装置及びその信号処理方法 | |
JP2009124514A (ja) | 固体撮像素子、およびカメラシステム | |
JP4366501B2 (ja) | ディジタルノイズキャンセル機能をもつイメージセンサ | |
JP2010016656A (ja) | 比較器、比較器の校正方法、固体撮像素子、およびカメラシステム | |
US10645327B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
JP5641112B2 (ja) | 固体撮像素子およびカメラシステム | |
JP6727771B2 (ja) | 撮像装置 | |
JP7125384B2 (ja) | アナログ-デジタル変換器、固体撮像素子、及び、電子機器 | |
JP7114565B2 (ja) | アナログ-デジタル変換器、固体撮像素子、及び、電子機器 | |
WO2014196176A1 (ja) | 固体撮像素子および撮像装置 | |
JP2011087125A (ja) | 固体撮像素子 | |
WO2015111370A1 (ja) | 固体撮像装置及び撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201223 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201223 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20210304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220812 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7125384 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |