CN107769790B - Δ-σ调制器 - Google Patents

Δ-σ调制器 Download PDF

Info

Publication number
CN107769790B
CN107769790B CN201710626714.7A CN201710626714A CN107769790B CN 107769790 B CN107769790 B CN 107769790B CN 201710626714 A CN201710626714 A CN 201710626714A CN 107769790 B CN107769790 B CN 107769790B
Authority
CN
China
Prior art keywords
frequency
signal
digital
sigma modulator
quantizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710626714.7A
Other languages
English (en)
Other versions
CN107769790A (zh
Inventor
邱宝成
谢弘毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN107769790A publication Critical patent/CN107769790A/zh
Application granted granted Critical
Publication of CN107769790B publication Critical patent/CN107769790B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明提供一种Δ－Σ调制器，包括：接收电路、回路滤波器、量化器、动态组件匹配电路和数字至模拟转换器。接收电路用于接收反馈信号和输入信号，以产生求和信号。回路滤波器用于接收求和信号，并对求和信号进行滤波，以产生滤波求和信号。量化器用于根据滤波求和信号产生数字输出信号。动态组件匹配电路用于接收数字输出信号，并产生整形数字输出信号，该整形数字输出信号用于对数字至模拟转换器内的组件失配进行整形。数字至模拟转换器用于对整形数字输出信号执行数字至模拟转换操作，以产生反馈信号给接收电路；其中，量化器和动态组件匹配电路所使用的时钟信号具有不同的频率。采用本发明，可以有效地改善数字至模拟转换器内的组件失配。

Description

Δ-Σ调制器
技术领域
本发明涉及一种Δ-Σ调制器，更特别地，涉及一种用于在Δ-Σ调制器内改善动态组件匹配(dynamic element matching，DEM)电路对组件失配进行整形的技术。
背景技术
由于时钟速度受半导体工艺的限制，以及，模拟至数字转换器(analog-to-digital converter，ADC)中需要更宽的带宽和更低的功耗，因此，模拟至数字转换器(ADC)优选具有较低的过采样比(oversampling ratio，OSR)。此外，在一些模拟至数字转换器(ADC)设计中，多电平(multi-level)数字至模拟转换器(DAC)被实现，以减少量化噪声，然而，使用多电平数字至模拟转换器(DAC)会导致组件失配(element mismatch)问题。为了改善组件失配问题，动态组件匹配(DEM)电路位于数字至模拟转换器(DAC)之前，以对数字至模拟转换器(DAC)内的组件失配进行整形，进而减少失配误差。然而，当应用低过采样比(OSR)时，动态组件匹配(DEM)电路将变得不起作用。
发明内容
有鉴于此，本发明的目的之一在于提供一种Δ-Σ调制器，以解决上述问题。
根据本发明的一些实施例，提供了一种Δ-Σ调制器，包括：接收电路、回路滤波器、量化器、动态组件匹配电路和数字至模拟转换器。接收电路用于接收反馈信号和输入信号，并通过将输入信号减去反馈信号来计算差值，以产生求和信号。回路滤波器耦接于接收电路，用于接收求和信号，并对求和信号进行滤波，以产生滤波求和信号。量化器耦接于回路滤波器，用于根据滤波求和信号产生数字输出信号。动态组件匹配电路耦接于量化器，用于接收数字输出信号，以产生整形数字输出信号，该整形数字输出信号用于对数字至模拟转换器内的组件失配进行整形。数字至模拟转换器耦接于动态组件匹配电路和接收电路，用于对整形数字输出信号执行数字至模拟转换操作，以产生反馈信号给接收电路；其中，量化器和动态组件匹配电路所使用的时钟信号具有不同的频率。
在上述技术方案中，量化器和动态组件匹配(DEM)电路分别使用具有不同频率的时钟信号，可以有效地改善数字至模拟转换器(DAC)内的组件失配。
本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本发明的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。
附图说明
通过阅读后续的详细描述以及参考附图所给的示例，可以更全面地理解本发明，其中：
图1是根据本发明一实施例示出的连续时间Δ-Σ调制器的示意图；
图2根据本发明一实施例示出了一种用于产生具有不同频率的时钟信号给量化器、动态组件匹配(DEM)电路和数字至模拟转换器(DAC)的控制电路；
图3是根据本发明一实施例示出的离散时间Δ-Σ调制器的示意图。
在下面的详细描述中，为了说明的目的，阐述了许多具体细节，以便本领域技术人员能够更透彻地理解本发明实施例。然而，显而易见的是，可以在没有这些具体细节的情况下实施一个或多个实施例，不同的实施例可根据需求相结合，而并不应当仅限于附图所列举的实施例。
具体实施方式
以下描述为本发明实施的较佳实施例，其仅用来例举阐释本发明的技术特征，而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异作为区别元件的方式，而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。
文中所用术语“基本”或“大致”是指在可接受的范围内，本领域技术人员能够解决所要解决的技术问题，基本达到所要达到的技术效果。举例而言，“大致等于”是指在不影响结果正确性时，技术人员能够接受的与“完全等于”有一定误差的方式。
请参考图1，图1是根据本发明一实施例示出的连续时间Δ-Σ调制器100的示意图。如图1所示，连续时间Δ-Σ调制器100包括接收电路(receiving circuit)110、回路滤波器(loop filter)120、量化器(quantizer)130、动态组件匹配(DEM)电路140和数字至模拟转换器(DAC)150。接收电路110接收输入信号Vin和反馈信号VFB，并通过将输入信号Vin减去反馈信号VFB来计算差值，以产生求和信号。回路滤波器120用于对求和信号进行滤波，以产生滤波求和信号。量化器130用于根据滤波求和信号产生数字输出信号Dout。然后，动态组件匹配(DEM)电路140用于接收数字输出信号Dout，以产生整形数字输出信号Dout’，其中，整形数字输出信号Dout’用于对数字至模拟转换器(DAC)内的组件失配进行整形。数字至模拟转换器(DAC)150对整形数字输出信号Dout’执行数字至模拟转换操作，以产生反馈信号VFB给接收电路110。
由于本发明的主题着重于连续时间Δ-Σ调制器100内时钟信号的使用，而量化器130、动态组件匹配(DEM)电路140和数字至模拟转换器(DAC)150的电路对于本领域技术人员来说是已知的，因此，这里省略连续时间Δ-Σ调制器100内的组件的详细电路结构。
在连续时间Δ-Σ调制器100中，量化器130所使用的时钟信号具有第一频率(采样频率)FS1，而动态组件匹配(DEM)电路140和数字至模拟转换器(DAC)150所使用的时钟信号具有第二频率(采样频率)FS2，其中，第二频率FS2大于第一频率FS1。在本实施例中，第二频率FS2为第一频率FS1的“a”倍，即FS1＝f1和FS2＝a*f1，其中，“a”可以是任意合适的整数，且a>1，诸如2,3或4。在本实施例中，通过给量化器130使用较慢的采样频率，可以减小回路滤波器120和量化器130的功耗；以及，通过给动态组件匹配(DEM)电路140使用更快的采样频率，动态组件匹配(DEM)电路140可以更频繁地产生整形数字输出信号Dout’(即，动态组件匹配(DEM)电路140的输出比特率比量化器130的输出比特率更快)，以提高对数字至模拟转换器(DAC)内的组件失配进行整形的效率。因此，图1所示的实施例可以在考量功率消耗的同时保持动态组件匹配(DEM)电路140对组件失配进行整形的效率。
第二频率FS2与第一频率FS1之间的比率“a”可以是可编程的或者是受处理器控制的。图2根据本发明一实施例示出了一种用于产生具有不同频率的时钟信号给量化器130、动态组件匹配(DEM)电路140和数字至模拟转换器(DAC)150的控制电路200。如图2所示，控制电路200包括多个分频器(在本实施例中，有两个分频器212和214，其除数均为“2”)和多个复用器(multiplexer)(在本实施例中，有两个复用器222和224，图2中简称为MUX)。在控制电路200的操作中，分频器212对频率为“4*f1”的时钟信号进行分频，以产生频率为“2*f1”的时钟信号，分频器214对频率为“2*f1”的时钟信号进行分频，以产生频率为“f1”的时钟信号。然后，复用器222接收频率为“4*f1”、“2*f1”和“f1”的时钟信号，并根据控制信号VC1产生其中一个时钟信号(例如，频率为“f1”的时钟信号)给量化器130，以及，复用器224接收频率为“4*f1”、“2*f1”和“f1”的时钟信号，并根据控制信号VC2产生其中一个时钟信号(例如，频率为“2*f1”的时钟信号)给动态组件匹配(DEM)电路140和数字至模拟转换器(DAC)150。
请参考图3，图3是根据本发明一实施例示出的离散时间Δ-Σ调制器300的示意图。如图3所示，离散时间Δ-Σ调制器300包括接收电路310、回路滤波器320、量化器330、动态组件匹配(DEM)电路340和数字至模拟转换器(DAC)350，其中，回路滤波器320包括串联连接的多个放大级322_1-322_N。接收电路310接收输入信号Vin和反馈信号VFB，并通过将输入信号Vin减去反馈信号VFB来计算差值，以产生求和信号。回路滤波器320用于对求和信号进行滤波，以产生滤波求和信号。量化器330用于根据滤波求和信号产生数字输出信号Dout。然后，动态组件匹配(DEM)电路340用于接收数字输出信号Dout，以产生整形数字输出信号Dout’，其中，整形数字输出信号Dout’用于对数字至模拟转换器(DAC)内的组件失配进行整形。数字至模拟转换器(DAC)350对整形数字输出信号Dout’执行数字至模拟转换操作，以产生反馈信号VFB给接收电路310。
由于本发明的主题着重于离散时间Δ-Σ调制器300内时钟信号的使用，而量化器330、动态组件匹配(DEM)电路340和数字至模拟转换器(DAC)350的电路对于本领域技术人员来说应当是已知的，因此，这里省略连续时间Δ-Σ调制器300内的组件的详细电路结构。
在离散时间Δ-Σ调制器300中，量化器330所使用的时钟信号具有第一频率(采样频率)FS1，动态组件匹配(DEM)电路340和数字至模拟转换器(DAC)350所使用的时钟信号具有第二频率(采样频率)FS2，其中，第二频率FS2大于第一频率FS1。此外，回路滤波器320的多个级中至少第一级(322_1)使用具有第二频率FS2的时钟信号，以及，多个级中的其它级使用具有第一频率FS1的时钟信号。在一些实施例中，回路滤波器320的一部分放大级(例如，第一放大级322_1)使用具有第二频率FS2的时钟信号，而其它放大级(例如，位于第一放大级322_1之后的后续级322_2-322_N)使用具有第一频率FS1的时钟信号。在本实施例中，第二频率FS2为第一频率FS1的“a”倍，即FS1＝f1和FS2＝a*f1，其中，“a”可以是任意合适的整数，诸如2,3或4。在本实施例中，通过给量化器330使用较慢的采样频率，可以减小回路滤波器320和量化器330的功耗；以及，通过给动态组件匹配(DEM)电路340使用更快的采样频率，动态组件匹配(DEM)电路340可以更频繁地产生整形数字输出信号Dout’(动态组件匹配(DEM)电路340的输出比特率比量化器330的输出比特率更快)，以提高对数字至模拟转换器(DAC)内的组件失配进行整形的效率。因此，图3所示的实施例可以在考量功率消耗的同时保持动态组件匹配(DEM)电路340的效率。
离散时间Δ-Σ调制器300内的组件所使用的时钟信号可由图2所示的控制电路200产生。具体地，量化器330和回路滤波器320的放大级322_2-322_N可以使用由复用器222输出的时钟信号，而动态组件匹配(DEM)电路340、数字至模拟转换器(DAC)350和回路滤波器320的第一放大级322_1可以使用复用器224输出的时钟信号。
综上可见，本发明实施例提供了一种Δ-Σ调制器(Δ-ΣADC)，在该Δ-Σ调制器中，动态组件匹配(DEM)电路和量化器使用不同频率的时钟信号，特别地，动态组件匹配(DEM)电路使用较高频率的时钟信号，而量化器仍使用相对较低频率的时钟信号，即动态组件匹配(DEM)电路所使用的时钟信号的频率高于量化器所使用的时钟信号的频率，从而，即使应用低过采样比(OSR)，本发明提供的技术方案仍能够有效地改善数字至模拟转换器(DAC)内的组件失配，且不会恶化其它模块或调制器的性能。
虽然本发明已经通过示例的方式以及依据优选实施例进行了描述，但是，应当理解的是，本发明并不限于公开的实施例。相反，它旨在覆盖各种变型和类似的结构(如对于本领域技术人员将是显而易见的)。因此，所附权利要求的范围应被赋予最宽的解释，以涵盖所有的这些变型和类似的结构。

Claims (7)

1.一种Δ-Σ调制器，其特征在于，包括：接收电路、回路滤波器、量化器、动态组件匹配电路和数字至模拟转换器；
所述接收电路用于接收反馈信号和输入信号，并通过将所述输入信号减去所述反馈信号来计算差值，以产生求和信号；
所述回路滤波器耦接于所述接收电路，用于接收所述求和信号，并对所述求和信号进行滤波，以产生滤波求和信号；
所述量化器耦接于所述回路滤波器，用于根据所述滤波求和信号产生数字输出信号；
所述动态组件匹配电路耦接于所述量化器，用于接收所述数字输出信号，以产生整形数字输出信号，所述整形数字输出信号用于对所述数字至模拟转换器内的组件失配进行整形；以及
所述数字至模拟转换器耦接于所述动态组件匹配电路和所述接收电路，用于对所述整形数字输出信号执行数字至模拟转换操作，以产生所述反馈信号给所述接收电路；
其中，所述动态组件匹配电路和所述数字至模拟转换器所使用的时钟信号具有相同的频率，以及，所述动态组件匹配电路和所述数字至模拟转换器所使用的时钟信号具有比所述量化器所使用的时钟信号更高的频率。
2.根据权利要求1所述的Δ-Σ调制器，其特征在于，所述量化器所使用的时钟信号具有第一频率，所述动态组件匹配电路和所述数字至模拟转换器所使用的时钟信号具有第二频率，以及，所述第一频率是通过对所述第二频率进行分频获得的。
3.根据权利要求1所述的Δ-Σ调制器，其特征在于，所述量化器所使用的时钟信号具有第一频率，所述动态组件匹配电路和所述数字至模拟转换器所使用的时钟信号具有第二频率，以及，所述第一频率和所述第二频率是可编程的或者是受处理器控制的。
4.根据权利要求1所述的Δ-Σ调制器，其特征在于，所述Δ-Σ调制器包括连续时间Δ-Σ调制器和离散时间Δ-Σ调制器。
5.根据权利要求1所述的Δ-Σ调制器，其特征在于，所述Δ-Σ调制器是离散时间Δ-Σ调制器，所述量化器所使用的时钟信号具有第一频率，所述动态组件匹配电路所使用的时钟信号具有第二频率，所述第二频率高于所述第一频率，以及，所述回路滤波器使用具有所述第一频率的时钟信号和具有所述第二频率的时钟信号。
6.根据权利要求5所述的Δ-Σ调制器，其特征在于，所述回路滤波器包括多个级，所述多个级中的第一级使用具有所述第二频率的时钟信号，以及，所述多个级中位于所述第一级之后的后续级使用具有所述第一频率的时钟信号。
7.根据权利要求5所述的Δ-Σ调制器，其特征在于，所述回路滤波器包括多个级，所述多个级中至少第一级使用具有所述第二频率的时钟信号，以及，所述多个级中的其它级使用具有所述第一频率的时钟信号。
CN201710626714.7A 2016-08-15 2017-07-27 Δ-σ调制器 Active CN107769790B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662374925P 2016-08-15 2016-08-15
US62/374,925 2016-08-15
US15/652,252 2017-07-18
US15/652,252 US9985645B2 (en) 2016-08-15 2017-07-18 Techniques for improving mismatch shaping of dynamic element matching circuit within delta-sigma modulator

Publications (2)

Publication Number Publication Date
CN107769790A CN107769790A (zh) 2018-03-06
CN107769790B true CN107769790B (zh) 2021-01-26

Family

ID=61159484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710626714.7A Active CN107769790B (zh) 2016-08-15 2017-07-27 Δ-σ调制器

Country Status (3)

Country Link
US (1) US9985645B2 (zh)
CN (1) CN107769790B (zh)
TW (1) TWI636670B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7139588B2 (ja) * 2017-09-22 2022-09-21 カシオ計算機株式会社 変換装置、電子楽器、情報処理装置、変換方法及びプログラム
CN110190855B (zh) * 2019-05-09 2023-05-12 东南大学 一种σδ调制器的动态元件匹配系统及方法
CN111224665B (zh) * 2020-01-17 2024-02-09 聚辰半导体股份有限公司 减小音频数模转换器中动态器件匹配资源的装置和方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426714B1 (en) * 2001-06-26 2002-07-30 Nokia Corporation Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator
CN1961485A (zh) * 2004-05-28 2007-05-09 皇家飞利浦电子股份有限公司 用于∑－△调制器的比特流控制参考信号产生
CN101562454A (zh) * 2009-05-12 2009-10-21 凌阳多媒体股份有限公司 动态元件匹配的数字/模拟转换系统及积分三角调制装置
CN101667834A (zh) * 2008-09-01 2010-03-10 联发科技股份有限公司 动态组件匹配方法及使用此方法的连续时间σ-δ调制器
CN102111155A (zh) * 2009-12-23 2011-06-29 Nxp股份有限公司 转换器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369733B1 (en) * 2001-04-26 2002-04-09 Cirrus Logic, Inc. Method and system for operating two or more dynamic element matching (DEM) components with different power supplies for a delta-sigma modulator of an analog-to-digital converter
CN100592636C (zh) * 2004-08-20 2010-02-24 密克罗奇普技术公司 用于开关电容器∑-△模拟-数字转换器的五电平反馈数字-模拟转换器
US7187313B1 (en) * 2005-10-31 2007-03-06 Mediatek Inc. Fractional-N frequency synthesizer with sigma-delta modulator for variable reference frequencies
JP4181188B2 (ja) * 2006-06-28 2008-11-12 株式会社東芝 Ａ／ｄ変換器、信号処理装置、受信装置
TW201041319A (en) * 2009-05-04 2010-11-16 Sunplus Mmedia Inc Digital/analog conversion system for dynamic element matching and sigma-delta modulator using the same
CN103329443B (zh) * 2011-01-21 2016-08-10 联发科技（新加坡）私人有限公司 连续时间积分三角模数转换器及其模数转换方法
WO2013099176A1 (ja) * 2011-12-28 2013-07-04 パナソニック株式会社 Ｄｅｍ回路、デルタシグマ変調器、ｄ／ａ変換器および無線通信装置
US8698662B2 (en) * 2012-08-29 2014-04-15 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for a high resolution digital input class D amplifier with feedback
US9077369B1 (en) * 2014-01-21 2015-07-07 Mixsemi Limited Delta-sigma modulator having multiple dynamic element matching shufflers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426714B1 (en) * 2001-06-26 2002-07-30 Nokia Corporation Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator
CN1961485A (zh) * 2004-05-28 2007-05-09 皇家飞利浦电子股份有限公司 用于∑－△调制器的比特流控制参考信号产生
CN101667834A (zh) * 2008-09-01 2010-03-10 联发科技股份有限公司 动态组件匹配方法及使用此方法的连续时间σ-δ调制器
CN101562454A (zh) * 2009-05-12 2009-10-21 凌阳多媒体股份有限公司 动态元件匹配的数字/模拟转换系统及积分三角调制装置
CN102111155A (zh) * 2009-12-23 2011-06-29 Nxp股份有限公司 转换器

Also Published As

Publication number Publication date
CN107769790A (zh) 2018-03-06
US9985645B2 (en) 2018-05-29
TWI636670B (zh) 2018-09-21
TW201807956A (zh) 2018-03-01
US20180048326A1 (en) 2018-02-15

Similar Documents

Publication Publication Date Title
EP3104530B1 (en) Ultra low power dual quantizer architecture for oversampling delta-sigma modulator
EP2930849B1 (en) Estimation of digital-to-analog converter static mismatch errors
CN107852164B (zh) 抑制前馈δς转换器中的信号传递函数峰化
EP3182600A1 (en) Dither injection for continuous-time mash adcs
US9054731B2 (en) Integrator output swing reduction
CN107689794B (zh) Δ-σ调制器及用于δ-σ调制器的方法
US8378869B2 (en) Fast data weighted average circuit and method
CN110022157B (zh) 信号处理装置和δ-σ调制器
EP2802077A1 (en) A sigma-delta modulator
CN107769790B (zh) Δ-σ调制器
US20150263759A1 (en) Analog-to-digital converter
US20140070969A1 (en) Delta-sigma analog-to-digital converter with error suppression
JP2010171484A (ja) 半導体集積回路装置
US9685976B2 (en) Methods and devices for modifying active paths in a K-delta-1-sigma modulator
Yoon et al. A purely-VCO-based single-loop high-order continuous-time ΣΔ ADC
US10897232B2 (en) Multi-level capacitive digital-to-analog converter for use in a sigma-delta modulator
JP2021129188A (ja) 半導体装置、半導体装置を用いたシステム及びアナログ・ディジタル変換器
JP6542185B2 (ja) マルチステージデルタシグマアナログ・デジタル変換器における信号伝達関数等化
US9735801B1 (en) Sigma-delta modulator with averaged-signal feedback
Fan et al. High-resolution adcs for biomedical imaging systems
CN109936371B (zh) 连续渐近暂存器式量化器与连续时间三角积分调变器
EP3641136A1 (en) Analog-to-digital multi-bit delta-sigma modulator, method for converting an analog input signal into a digital multi-bit output signal, and analog-to-digital converter
O'Brien et al. High order mismatch noise shaping for bandpass DACs
Talebzadeh et al. Design of a delayless feedback path free 2 nd-order two-path time-interleaved discrete-time delta-sigma modulator-a new approach
Labaziewicz et al. A 2 GHz effective sampling frequency K-Delta-1-Sigma analog-to-digital converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant