CN100592636C - 用于开关电容器∑-△模拟-数字转换器的五电平反馈数字-模拟转换器 - Google Patents
用于开关电容器∑-△模拟-数字转换器的五电平反馈数字-模拟转换器 Download PDFInfo
- Publication number
- CN100592636C CN100592636C CN200580027613A CN200580027613A CN100592636C CN 100592636 C CN100592636 C CN 100592636C CN 200580027613 A CN200580027613 A CN 200580027613A CN 200580027613 A CN200580027613 A CN 200580027613A CN 100592636 C CN100592636 C CN 100592636C
- Authority
- CN
- China
- Prior art keywords
- switch
- during
- charging stage
- transition phase
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
一种在一开关电容器∑-Δ模拟-数字转换器中的五电平反馈数字-模拟转换器(DAC)具有一改进的开关序列，所述开关序列使所述反馈DAC的量化电平的数目从两个升高到五个。开关序列用于获得五个平均分布的电荷电平C*VREF、C*VREF/2、0、-C*VREF/2和-C*VREF。当与一输入电压VIN求和时，所述五电平反馈DAC产生五个平均分布的输出电压A*VIN+VREF、A*VIN+VREF/2、A*VIN+0、A*VIN-VREF/2和A*VIN-VREF，其中A为增益，VIN为所述输入电压，且VREF为参考电压。
Description
技术领域
本发明涉及模拟-数字转换器，且更明确地说，涉及一种具有五电平反馈数字-模拟转换器的开关电容器∑-Δ模拟-数字转换器。
背景技术
模拟-数字转换器如今广泛用于针对消费者的电子设备、工业应用等中。通常，模拟-数字转换器包括用于接收模拟输入信号和输出与所述模拟输入信号成比例的数字值的电路。此数字输出值通常呈并行字或串行数字位串的形式。存在很多类型的模拟-数字转换方案，例如电压-频率转换、电荷再分布、Δ调制以及其它方案。通常，这些转换方案中的每一者都具有其优点和缺点。得到越来越多使用的一种类型的模拟-数字转换器是开关电容器∑-Δ转换器。
与很多模拟-数字转换器一样，开关电容器∑-Δ转换器在反馈回路中使用数字-模拟转换器，且不会比数字-模拟转换器更准确。因此，需要非常准确的数字-模拟转换器，以便实现准确的模拟-数字转换。然而，对于在∑-Δ转换器的反馈回路中使用的数字-模拟转换器来说，不需要高分辨率：数字-模拟分辨率可以较长转换时间为代价而与过采样率交换。
两电平数字-模拟转换器本质上较准确，且因此不是∑-Δ转换器的准确度的限制因素。因此，两电平数字-模拟转换器是∑-Δ模拟-数字转换器中的标准手段。
然而，需要减少∑-Δ模拟-数字转换器的量化噪声、过采样率和功率消耗。有时用多电平数字-模拟转换器来实现此类减少，但要以昂贵的微调或复杂的动态元件匹配技术(dynamic element matching technique)为代价。
发明内容
本发明通过在开关电容器∑-Δ模拟-数字转换器中提供五电平反馈数字-模拟转换器(DAC)来克服现存技术的上述问题以及其它缺陷和不足。五电平反馈DAC具有改进的开关序列，所述开关序列使常规反馈DAC的量化电平的数目从两个升高到五个。
根据本发明的特定示范性实施例，使用具有过采样率的开关电容器∑-Δ转换器结构，其中五电平反馈DAC使开关电容器∑-Δ转换器的信号与量化噪声比率增加约8dB。五电平反馈DAC还增加模拟-数字转换器的∑-Δ调制器的稳定性范围。可有利地利用反馈DAC的新的、新颖的且非显而易见的五电平开关序列来代替DAC开关实施方案的标准的两电平，且前者不需要额外的阶段。因此，仅通过几个用于为五电平反馈DAC产生合适的开关序列的额外数字门即可实现所述特定示范性实施例。
将反馈DAC中的电平的数目增加到五有助于满足非常严格的信噪比，且在第一阶∑-Δ转换器中，允许增益具有由现有技术两电平反馈DAC使用的两个过采样率的因数。这较大地有助于积分器设计，且减少开关电容器∑-Δ转换器的总电流消耗。
本发明的一优点是开关电容器∑-Δ转换器的性能得到改进且功率消耗非常低。
另一优点是开关电容器∑-Δ转换器的信号与量化噪声比率得到改进。
又一优点是开关电容器∑-Δ调制器的稳定性范围得到改进。
通过出于揭示目的而给出的且结合附图来理解的对实施例的以下描述，将明了本发明的其它特征和优点。
附图说明
通过参看结合附图摘取的以下描述，可获得对本发明和其优点的更完整的了解，其中：
图1是根据本发明特定示范性实施例的用于五电平反馈数字-模拟转换器(DAC)的电容器开关阵列和差分放大器的示意性电路图；和
图2a-2e是用于获得图1中所说明的特定示范性实施例的五个平均分布的电荷电平：C*VREF、C*VREF/2、0、-C*VREF/2和-C*VREF的开关104-116的开关序列的时序图。
虽然本发明容许有各种修改和替代形式，但已经在附图中举例展示并在本文中详细描述了本发明的特定示范性实施例。然而，应了解，本文对特定实施例的描述不希望将本发明限于所揭示的特定形式，而是相反，本发明意在涵盖属于如由所附权利要求书界定的本发明的精神和范围内的所有修改、等效物和替代。
具体实施方式
本发明利用改进的开关序列，其使开关电容器∑-Δ转换器中的反馈数字-模拟转换器(DAC)的电平的数目从两个升高到五个。在∑-Δ转换器中使用五电平反馈DAC是新的、新颖的且非显而易见的应用。
现参看附图，其示意性地说明本发明的特定实施例的细节。附图中的相同元件将由相同数字来表示，且类似元件将由具有不同小写字母后缀的相同数字来表示。
参看图1，其描绘根据本发明特定示范性实施例的用于五电平反馈数字-模拟转换器(DAC)的电容器开关阵列和差分放大器的示意性电路图。一般由数字100表示的五电平反馈DAC包含一开关序列，其在差分电荷转移(differential charge transfer)的两个阶段(预充电+转移)期间产生五个平均间隔的电荷量。因此，五个平均分布的电荷电平可为C*VREF、C*VREF/2、0、-C*VREF/2和-C*VREF。参考电压(VREF＝VREFP-VREFM)充电电路一般由数字102表示，且包含转移参考电容器(transfer reference capacitor)132a和132b，以及开关112、114和116。特定示范性实施例的其余部分包含电压输入电容器130a和130b，开关104、106、108和110，以及具有反馈采样电容器134a和134b的差分运算放大器150。开关108a和108b可与共用模式操作有关，且开关108c可与差分信号操作有关。
VREFP和VREFM表示差分参考输入端子处的电压。参考电压VREF＝VREFP-VREFM。VINP和VINM表示差分输入信号端子处的电压。输入信号电压VIN＝VINP-VINM。转移参考电容器132a和132b可等于C/2。输入采样电容器130a和130b可等于A*C/2。反馈电容器134a和134b可等于C。输入电压为：VIN＝VINP-VINM，且输出电压为：VOUT＝VOUTP-VOUTM。所示电路的增益为A。
参看图2a-2e，其描绘用于获得图1中所说明的特定示范性实施例的五个平均分布的电荷电平C*VREF、C*VREF/2、0、-C*VREF/2和-C*VREF的开关104-116的开关序列的时序图。“1”逻辑电平描绘处于闭合位置中的各个开关，且“0”逻辑电平描绘处于打开位置中的各个开关。图2a-2e进一步说明开关104-116之间的非重叠延迟，以便防止输入之间的短路，且确保连接到求和节点的开关总是首先打开。在时间202与时间204之间，开关104-116都打开(关-逻辑0)。时间202表示转移参考电容器132a和132b和输入电容器130a和130b上的经采样的VIN电荷的充电阶段的结束。时间204表示转移参考电容器132a和132b上的电荷的转移阶段的开始。
参看图2a，其描绘用于转移加(正)电荷C*VREF的时序图。转移参考电容器132a和132b在预充电阶段期间(在时间202a之前)分别连接到VREFP和VREFM，且在转移阶段期间(在时间204a之后)分别切换到VREFM和VREFP。转移的电荷等于C/2*(VREFP-VREFM)-C/2*(VREFM-VREFP)＝C*VREF。当在差分运算放大器150的输入的求和节点处与电压输入采样电荷A*C/2*(VINP-VINM)-A*C/2*(VINM-VINP)＝A*C*VIN求和时，转移的电压在差分运算放大器150的输出处为A*VIN+VREF。
参看图2e，其描绘用于转移减(负)电荷C*-VREF的时序图。对求和节点执行与图2a中所示的序列相反的序列以实现-C*VREF电荷。当在差分运算放大器150的输入的求和节点处与电压输入采样电荷A*C/2*(VINP-VINM)-A*C/2*(VINM-VINP)＝A*C*VIN求和时，转移的电压在差分运算放大器150的输出处为A*VIN-VREF。图2a和2e的充电和转移序列表示∑-Δ调制器的基础两电平反馈DAC。
根据本发明的特定示范性实施例，向前面所提及的两电平反馈DAC的基础操作再添加三个电荷电平，以便实现五电平DAC。这三个额外电荷电平为C/2*VREF、0和-C/2*VREF。
参看图2b，为了实现C/2*VREF电荷转移，在预充电阶段期间(在时间202b之前)将转移参考电容器132a和132b分别连接到VREFP和VREFM，且在转移阶段期间(在时间204b之后)使它们的输入板短路。于是，转移的电荷等于C/2*(VREF-VREFM)-0＝C/2*VREF。当在差分运算放大器150的输入的求和节点处与电压输入采样电荷A*C/2*(VINP-VINM)-A*C/2*(VINM-VINP)＝A*C*VIN求和时，转移的电压在差分运算放大器150的输出处为A*VIN+VREF/2。
参看图2c，为了实现零电荷转移，转移参考电容器132a和132b的输入板在预充电阶段期间(在时间202c之前)和转移阶段期间(在时间204c之后)都短路。当在差分运算放大器150的输入的求和节点处与电压输入采样电荷A*C/2*(VINP-VINM)-A*C/2*(VINM-VINP)＝A*C*VIN求和时，转移的电压在差分运算放大器150的输出处为A*VIN+0。
参看图2d，为了实现-C/2*VREF电荷转移，在预充电阶段期间(在时间202d之前)将转移参考电容器132a和132b分别连接到VREFM和VREFP，且在转移阶段期间(在时间204d之后)使它们的输入板短路。于是，转移的电荷等于C/2*(VREFM-VREFP)-0＝-C/2*VREF。当在差分运算放大器150的输入的求和节点处与电压输入采样电荷A*C/2*(VINP-VINM)-A*C/2*(VINM-VINP)＝A*C*VIN求和时，转移的电压在差分运算放大器150的输出处为A*VIN-VREF/2。
还预期且在本发明的范围内，还可通过除本文所述的开关序列之外的其它开关序列来实现中间电平C*VREF/2、0和-C*VREF/2。例如，在预充电期间使转移参考电容器132a和132b的输入板短路并将它们分别连接到VREFM和VREFP，会产生C*VREF/2电荷转移。以类似的方式，在预充电期间使转移参考电容器132a和132b的输入板短路并将它们分别连接到VREFP和VREFM，会产生-C*VREF/2电荷转移。在预充电和转移阶段期间维持转移参考电容器132a和132b的输入板与同一电位的连接会引起零电荷转移。
图1描绘两阶段实施方案(充电和转移)，其中并行处理信号(VINP-VINM)和参考(VREFP-VREFM)且信号路径具有增益A。预期且在本发明的范围内，可应用四(4)阶段方案，其中信号(VINP-VINM)和参考(VREFP-VREFM)共享相同电容器(电容器130和132变成相同电容器)，以便具有匹配不敏感的一(1)的准确增益。预期且在本发明的范围内，可应用任何多阶段方案以及旋转电容器增益技术或动态匹配。
因此，本发明非常适合于执行所提及的目的且达到所提及的结果和优点，以及本文所固有的其它目的以及结果和优点。虽然已经参考本发明的特定实施例描绘、描述了本发明，且参考本发明的特定实施例界定了本发明，但此类参考不意味着对本发明的限制，且不应推断出此类限制。所属领域的得益于本发明的技术人员将了解，本发明在形式和功能方面能够具有相当多的修改、改变和均等物。所描绘并描述的本发明的特定实施例仅是示范性的，且并不完全囊括本发明的范围。因此，希望本发明仅由所附权利要求书的精神和范围所限制，且在各方面完全认可均等物。
Claims (17)
1.一种用于一与一开关电容器∑-Δ模拟-数字转换器结合的五电平反馈数字-模拟转换器的参考电压开关电路，所述参考电压开关电路包含：
一加参考电压电容器(132a)，其具有一电容C/2；
一减参考电压电容器(132b)，其具有一电容C/2；
一第一对开关(112a，112b)，其适合将所述加和减参考电压电容器(132a，132b)分别可切换地耦合到加和减参考电压(VREFP，VREFM)；
一第二对开关(114a，114b)，其适合将所述加和减参考电压电容器(132a，132b)分别可切换地耦合到所述减和所述加参考电压(VREFM，VREFP)；和
一第三开关(116)，其适合将所述加和减参考电压电容器(132a，132b)可切换地耦合在一起，
其中所述电路可操作以将所述第一对开关(112a，112b)、所述第二对开关(114a，114b)和所述第三开关(116)在一充电阶段和一转移阶段中排序以产生五个平均分布的电荷电平C*VREF、C*VREF/2、0、-C*VREF/2和-C*VREF，其中VREF为一参考电压。
2.根据权利要求1所述的参考电压开关电路，其中所述第一对开关(112a，112b)、所述第二对开关(114a，114b)和所述第三开关(116)的所述充电阶段和转移阶段开关序列不重叠。
3.根据权利要求1所述的参考电压开关电路，其中对于所述电荷电平C*VREF来说：
所述第一对开关(112a，112b)在所述充电阶段期间闭合，且在所述转移阶段期间打开；
所述第二对开关(114a，114b)在所述充电阶段期间打开，且在所述转移阶段期间闭合；和
所述第三开关(116)在所述充电阶段和所述转移阶段期间打开。
4.根据权利要求1所述的参考电压开关电路，其中对于所述电荷电平C*VREF/2来说：
所述第一对开关(112a，112b)在所述充电阶段期间闭合，且在所述转移阶段期间打开；
所述第二对开关(114a，114b)在所述充电阶段和所述转移阶段期间打开；和
所述第三开关(116)在所述充电阶段期间打开且在所述转移阶段期间闭合。
5.根据权利要求1所述的参考电压开关电路，其中对于所述电荷电平0来说：
所述第一对开关(112a，112b)在所述充电阶段和所述转移阶段期间打开；
所述第二对开关(114a，114b)在所述充电阶段和所述转移阶段期间打开；和
所述第三开关(116)在所述充电阶段和所述转移阶段期间闭合。
6.根据权利要求1所述的参考电压开关电路，其中对于所述电荷电平-C*VREF/2来说：
所述第一对开关(112a，112b)在所述充电阶段和所述转移阶段期间打开；
所述第二对开关(114a，114b)在所述充电阶段期间闭合，且在所述转移阶段期间打开；和
所述第三开关(116)在所述充电阶段期间打开，且在所述转移阶段期间闭合。
7.根据权利要求1所述的参考电压开关电路，其中对于所述电荷电平-C*VREF来说：
所述第一对开关(112a，112b)在所述充电阶段期间打开，且在所述转移阶段期间闭合；
所述第二对开关(114a，114b)在所述充电阶段期间闭合，且在所述转移阶段期间打开；和
所述第三开关(116)在所述充电阶段和所述转移阶段期间打开。
8.根据权利要求1-7中任一权利要求所述的参考电压开关电路，进一步包含：
一加输入电压电容器(130a)，其具有一电容A*C/2；
一减输入电压电容器(130b)，其具有一电容A*C/2；
一第四对开关(104a，104b)，其适合将所述加和减输入电压电容器(130a，130b)分别可切换地耦合到加和减输入电压(VINP，VINM)；
一第五对开关(106a，106b)，其适合将所述加和减输入电压电容器(130a，130b)分别可切换地耦合到所述减和所述加输入电压(VINM，VINP)；
复数个第六开关(108a，108b，108c)，其耦合到所述加和减输入电压电容器(130a，130b)和所述加和减参考电压电容器(132a，132b)，且适合将一共用模式电压(VCM)可切换地耦合到这些电容器(130a，130b，132a，132b)；和
一第七对开关(110a，110b)，其适合将所述加和减输入电压电容器(130a，130b)和所述加和减参考电压电容器(132a，132b)耦合到一放大器(150)的一差分输入，
其中所述开关在一充电阶段和一转移阶段中排序以从所述放大器产生五个平均分布的电压输出A*VIN+VREF、A*VIN+VREF/2、A*VIN+0、A*VIN-VREF/2和A*VIN-VREF，其中A为增益，且VIN为一输入电压。
9.根据权利要求8所述的参考电压开关电路，其中所述开关的所述充电阶段和转移阶段开关序列不重叠。
10.根据权利要求8所述的参考电压开关电路，其中对于所述电压输出A*VIN+VREF来说：
所述第四对开关(104a，104b)在所述充电阶段期间闭合，且在所述转移阶段期间打开；
所述第五对开关(106a，106b)在所述充电阶段期间打开，且在所述转移阶段期间闭合；
所述复数个第六开关(108a，108b，108c)在所述充电阶段期间闭合，且在所述转移阶段期间打开；
所述第七对开关(110a，110b)在所述充电阶段期间打开，且在所述转移阶段期间闭合；
所述第一对开关(112a，112b)在所述充电阶段期间闭合，且在所述转移阶段期间打开；
所述第二对开关(114a，114b)在所述充电阶段期间打开，且在所述转移阶段期间闭合；和
所述第三开关(116)在所述充电阶段和所述转移阶段期间打开。
11.根据权利要求8所述的参考电压开关电路，其中对于所述电压输出A*VIN+VREF/2来说：
所述第四对开关(104a，104b)在所述充电阶段期间闭合，且在所述转移阶段期间打开；
所述第五对开关(106a，106b)在所述充电阶段期间打开，且在所述转移阶段期间闭合；
所述复数个第六开关(108a，108b，108c)在所述充电阶段期间闭合，且在所述转移阶段期间打开；
所述第七对开关(110a，110b)在所述充电阶段期间打开，且在所述转移阶段期间闭合；
所述第一对开关(112a，112b)在所述充电阶段期间闭合，且在所述转移阶段期间打开；
所述第二对开关(114a，114b)在所述充电阶段和所述转移阶段期间打开；和
所述第三开关(116)在所述充电阶段期间打开，且在所述转移阶段期间闭合。
12.根据权利要求8所述的参考电压开关电路，其中对于所述电压输出A*VIN+0来说：
所述第四对开关(104a，104b)在所述充电阶段期间闭合，且在所述转移阶段期间打开；
所述第五对开关(106a，106b)在所述充电阶段期间打开，且在所述转移阶段期间闭合；
所述复数个第六开关(108a，108b，108c)在所述充电阶段期间闭合，且在所述转移阶段期间打开；
所述第七对开关(110a，110b)在所述充电阶段期间打开，且在所述转移阶段期间闭合；
所述第一对开关(112a，112b)在所述充电阶段和所述转移阶段期间打开；
所述第二对开关(114a，114b)在所述充电阶段和所述转移阶段期间打开；和
所述第三开关(116)在所述充电阶段和所述转移阶段期间闭合。
13.根据权利要求8所述的参考电压开关电路，其中对于所述电压输出A*VIN-VREF/2来说：
所述第四对开关(104a，104b)在所述充电阶段期间闭合，且在所述转移阶段期间打开；
所述第五对开关(106a，106b)在所述充电阶段期间打开，且在所述转移阶段期间闭合；
所述复数个第六开关(108a，108b，108c)在所述充电阶段期间闭合，且在所述转移阶段期间打开；
所述第七对开关(110a，110b)在所述充电阶段期间打开，且在所述转移阶段期间闭合；
所述第一对开关(112a，112b)在所述充电阶段和所述转移阶段期间打开；
所述第二对开关(114a，114b)在所述充电阶段期间闭合，且在所述转移阶段期间打开；和
所述第三开关(116)在所述充电阶段期间打开，且在所述转移阶段期间闭合。
14.根据权利要求8所述的参考电压开关电路，其中对于所述电荷电平A*VIN-VREF来说：
所述第四对开关(104a，104b)在所述充电阶段期间闭合，且在所述转移阶段期间打开；
所述五对开关(106a，106b)在所述充电阶段期间打开，且在所述转移阶段期间闭合；
所述第复数个第六开关(108a，108b，108c)在所述充电阶段期间闭合，且在所述转移阶段期间打开；
所述第七对开关(110a，110b)在所述充电阶段期间打开，且在所述转移阶段期间闭合；
所述第一对开关(112a，112b)在所述充电阶段期间打开，且在所述转移阶段期间闭合；
所述第二对开关(114a，114b)在所述充电阶段期间闭合，且在所述转移阶段期间打开；和
所述第三开关(116)在所述充电阶段和所述转移阶段期间打开。
15.根据权利要求8所述的参考电压开关电路，其中所述放大器(150)为一差分输入与输出运算放大器。
16.一种用于在一与一开关电容器∑-Δ模拟-数字转换器一起使用的反馈数字-模拟转换器中产生五个参考电压电平的方法，所述方法包含以下步骤：
提供一具有一电容C/2的加参考电压电容器(132a)；
提供一具有一电容C/2的减参考电压电容器(132b)；
通过以下步骤产生一电荷电平C*VREF：
在一充电阶段期间，将所述加和减参考电压电容器(132a，132b)分别耦合到加和减参考电压(VREFP，VREFM)，和
在一转移阶段期间，将所述加和减参考电压电容器(132a，132b)分别耦合到所述减和所述加参考电压(VREFM，VREFP)；
通过以下步骤产生一电荷电平C*VREF/2：
在所述充电阶段期间，将所述加和减参考电压电容器(132a，132b)分别耦合到所述加和减参考电压(VREFP，VREFM)，和
在所述转移阶段期间，将所述加和减参考电压电容器(132a，132b)耦合在一起；
通过以下步骤产生一电荷电平0：
在所述充电阶段和所述转移阶段期间，将所述加和减参考电压电容器(132a，132b)耦合在一起；
通过以下步骤产生一电荷电平-C*VREF/2：
在所述充电阶段期间，将所述加和减参考电压电容器(132a，132b)分别耦合到所述减和所述加参考电压(VREFM，VREFP)；和
在所述转移阶段期间，将所述加和减参考电压电容器(132a，132b)耦合在一起；
和
通过以下步骤产生一电荷电平-C*VREF：
在所述充电阶段期间，将所述加和减参考电压电容器(132a，132b)分别耦合到所述减和所述加参考电压(VREFM，VREFP)；和
在所述转移阶段期间，将所述加和减参考电压电容器(132a，132b)分别耦合到所述加和减参考电压(VREFP，VREFM)，
其中VREF为一参考电压。
17.根据权利要求16所述的方法，其进一步包含以下步骤：
提供一加输入电压电容器(130a)，其具有一电容A*C/2；
提供一减输入电压电容器(130b)，其具有一电容A*C/2；
在所述充电阶段期间，将所述加和减输入电压电容器(130a，130b)分别耦合到加和减输入电压(VINP，VINM)；
在所述转移阶段期间，将所述加和减输入电压电容器(130a，130b)分别耦合到所述减和加输入电压(VINM，VINP)；
在所述充电阶段期间，将所述加和减参考电压电容器(132a，132b)和所述加和减输入电压电容器(130a，130b)耦合到一共用模式电压(VCM)；和
在所述转移阶段期间，将所述加和减参考电压电容器(132a，132b)和所述加和减输入电压电容器(130a，130b)耦合到一放大器(150)的一差分输入，
其中所述放大器(150)产生五个平均分布的输出电压A*VIN+VREF、A*VIN+VREF/2、A*VIN+0、A*VIN-VREF/2和A*VIN-VREF，其中A为增益，且VIN为一输入电压。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US60323404P | 2004-08-20 | 2004-08-20 | |
| US60/603,234 | 2004-08-20 | ||
| US11/195,280 | 2005-08-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101006648A CN101006648A (zh) | 2007-07-25 |
| CN100592636C true CN100592636C (zh) | 2010-02-24 |
Family
ID=38704636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200580027613A Active CN100592636C (zh) | 2004-08-20 | 2005-08-10 | 用于开关电容器∑-△模拟-数字转换器的五电平反馈数字-模拟转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100592636C (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8018274B1 (en) * | 2010-03-12 | 2011-09-13 | Maxim Integrated Products, Inc. | Switched capacitor amplifier circuit with clamping |
| WO2014164511A1 (en) * | 2013-03-11 | 2014-10-09 | Microchip Technology Incorporated | 4n+1 level capacitive dac using n capacitors |
| US8970415B2 (en) * | 2013-03-11 | 2015-03-03 | Microchip Technology Incorporated | Multi-level capacitive DAC |
| CN106559004B (zh) | 2015-09-29 | 2019-04-12 | 华为技术有限公司 | 多电平逆变器 |
| US10561323B2 (en) * | 2016-01-20 | 2020-02-18 | Microchip Technology Incorporated | Method, system and apparatus for measuring multiple signals in a body |
| US9985645B2 (en) * | 2016-08-15 | 2018-05-29 | Mediatek Inc. | Techniques for improving mismatch shaping of dynamic element matching circuit within delta-sigma modulator |
-
2005
- 2005-08-10 CN CN200580027613A patent/CN100592636C/zh active Active
Non-Patent Citations (2)
| Title |
|---|
| A 192KS/S SIGMA-DELTA ADC WITH INTEGRATEDDECIMATION FILTERS PROVIDING 97.4DB THD. ALEXANDER M A ET ALCENTER,NEW YORK,NY,US.IEEE INTERNATIONAT SOLID STATE CIRCUITS CONFERENCE,IEEE SERVICE,Vol.37 . 1994 |
| A 192KS/S SIGMA-DELTA ADC WITH INTEGRATEDDECIMATION FILTERS PROVIDING 97.4DB THD. ALEXANDER M A ET ALCENTER,NEW YORK,NY,US.IEEE INTERNATIONAT SOLID STATE CIRCUITS CONFERENCE,IEEE SERVICE,Vol.37. 1994 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101006648A (zh) | 2007-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1784918B1 (en) | Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter | |
| JP4022272B2 (ja) | スイッチドキャパシタ利得段 | |
| AU665771B2 (en) | Reversible analog to digital converter (ADC-DAC) with analog and digital signal processing and encoding functions | |
| CN100592636C (zh) | 用于开关电容器∑-△模拟-数字转换器的五电平反馈数字-模拟转换器 | |
| KR100799955B1 (ko) | 스위치드 커패시터 회로 및 파이프라인 ａ／ｄ 변환 회로 | |
| KR100256251B1 (ko) | 이중 샘플링 아날로그 저역 통과 필터 | |
| CN102111156B (zh) | 用于实现最小动态范围的逐次渐近型模数转换电路 | |
| EP3567720B1 (en) | Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage | |
| CN105027448B (zh) | 多电平电容性dac | |
| CN105075124A (zh) | 使用n个电容器的4n+1层电容性dac | |
| TW201101701A (en) | I-bit cell circuit used in a pipelined analog to digital converter | |
| CN103281080B (zh) | 一种流水线结构模数转换器的前端电路及其时序控制方法 | |
| CN108712172A (zh) | 一种增量型Sigma-Delta数模转换器 | |
| CN100438341C (zh) | 流水线型a/d转换器 | |
| CN100334809C (zh) | 模一数变换电路 | |
| US6166595A (en) | Linearization technique for analog to digital converters | |
| Thanh et al. | A second-order double-sampled delta-sigma modulator using individual-level averaging | |
| CN101663746B (zh) | 半导体集成电路 | |
| US9048857B2 (en) | Analog-to-digital converter circuit and method of controlling analog-to-digital converter circuit | |
| JPH0595284A (ja) | アナログ／デイジタル変換回路 | |
| CN100539427C (zh) | 循环流水线式模拟数字转换器 | |
| JP3916560B2 (ja) | キャパシタ切替えパイプライン・アナログデジタル変換器 | |
| JPH07202695A (ja) | 循環形ａｄ変換器 | |
| US20090091483A1 (en) | Flash analog to digital converter (adc) | |
| CN117833848A (zh) | 一种基于电容堆叠的滤波器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |