CN100539427C

CN100539427C - 循环流水线式模拟数字转换器

Info

Publication number: CN100539427C
Application number: CNB2005101362091A
Authority: CN
Inventors: 卢武宏; 谢义滨
Original assignee: Via Technologies Inc
Current assignee: Via Technologies Inc
Priority date: 2005-12-20
Filing date: 2005-12-20
Publication date: 2009-09-09
Anticipated expiration: 2025-12-20
Also published as: CN1794588A

Abstract

一种循环流水线式模拟数字转换器包括双模取样保持电路、乘法数字模拟转换器、次模拟数字转换器以及解码器，其中双模取样保持电路具有电荷转换模式与电容反转模式，且接收第一与第二输入电压以及第一与第二反馈电压，并产生差动输出信号对，乘法数字模拟转换器接收该差动输出信号对以及数字乘数字，并产生该第一与第二反馈电压，次模拟数字转换器接收该差动输出信号对，并产生该数字乘数字与数字输出字，解码器将该数字输出字转换为对应于第一与第二输入电压的数字输出。

Description

循环流水线式模拟数字转换器

技术领域

本发明是有关于循环流水线式模拟数字转换器，且特别是有关于使用双模取样保持电路的循环流水线式模拟数字转换器。

背景技术

在高速电路应用领域当中，循环流水线式模拟数字转换器是不可或缺的一环，然而，要设计出一个面积小、高速又精确的模拟数字转换器面临许多挑战，尤其受限于半导体制程对电容、电阻的精确度的影响(一般来说电容的误差度约有0.1％)，所以模拟数字转换器的精确度一般被局限在10位以内。

一般电路结构中，单端信号常用于电路设计中，其优点为减少面积与功率的消耗，但单端信号易受到噪声干扰，所以假若对噪声很敏感，一般多采用差动信号以降低共模噪声的影响。而在循环流水线式模拟数字转换器中，一般来说，信号源大多以单端信号为主，故在设计模拟数字转换器会以单端输入为主要的目标，因此转换器的效能会受到一些非线性的误差影响而变差。若改以采差动输入来完成则需要在前级电路加上单端转差动式电路来搭配，如此也无法取得最好的效能。

在循环流水线式模拟数字转换器中，会先以取样保持电路来对输入信号作取样，以精确地接收输入信号。取样保持电路主要有电荷转换(charge-redistribution)与电容反转(flip-around)为两种结构，其中电荷转换结构常用于单端输入信号，而电容反转结构则用于差动输入信号，各有其利弊。

以下兹就电荷转换与电容反转两种结构作简单的说明。图1A为电荷转换结构的取样保持电路图。于此结构中，当取样信号Φ1开启时，信号被储存在取样电容C_s上，当保持信号Φ2开启时，储存在取样电容C_s上的电荷会被转换到保持电容C_f上，如此达到电荷转换的效果。另外，图1B为电容反转结构的取样保持电路图。于此结构中，当取样信号Φ1开启时，信号被储存在取样电容C_s上，当保持信号Φ2开启时，取样电容C_s原本的输入端转接至差动操作放大器的输出端，如此达到电容反转的效果。

在电荷转换的结构中，由于电荷是由取样电容C_s转换到保持电容C_f上，所以不会受限于输入共模范围(input common range)变动而影响，因此非常适合单端信号为主的应用。再者，取样保持电路上的取样电容和保持电容必须要相同，然而，以一般CMOS制程技术上电容匹配仍有0.1％的误差度(约对应于10位)，若将每一级的误差累积起来，对于循环流水线式模拟数字转换器来说是一大缺点，这将造成模拟数字转换器的微分非线性(differentialnonlinearity，DNL)误差过大，进而造成积分非线性(integralnonlinearity，INL)误差过大，影响模拟数字转换器的效能。

而在电容反转的结构中，因为此结构利用同一个电容来完成取样保持的动作，不仅减少了一半噪声干扰(kT/C)，且也减少电容匹配上所产生的误差，但是此结构局限于以差动为主的输入信号。假若输入信号为单端信号时，则会受到输入共模范围(input common range)变动而造成输出共模范围(outputcommon range)的误差，使得单端信号输入不利于此结构的应用，尤其在高速的电路结构更是如此。

发明内容

本发明提供一种循环流水线式模拟数字转换器，包括双模取样保持电路、乘法数字模拟转换器、次模拟数字转换器以及解码器，其中双模取样保持电路具有电荷转换模式与电容反转模式，且接收第一与第二输入电压以及第一与第二反馈电压，并产生差动输出信号对，乘法数字模拟转换器接收该差动输出信号对以及数字乘数字，并产生该第一与第二反馈电压，次模拟数字转换器接收该差动输出信号对，并产生该数字乘数字与数字输出字，解码器将该数字输出字转换为对应于第一与第二输入电压的数字输出。

依本发明一较佳实施例中，其中该双模取样保持电路包括：第一开关对，分别接收该第一与第二输入电压，且受取样信号所控制；取样电容对，分别以其一端与该第一开关对耦接；差动操作放大器，有差动输入对与差动输出对，该差动输入对与该取样电容对的另一端耦接，该差动输出对产生该差动输出信号对；第一开关，与该第一开关对耦接，且受保持信号所控制；第二开关对，共接至共同电压，分别与该差动输入对耦接，且受第一时钟所控制；保持电容对，分别以其一端与该差动输入对耦接；第三开关对，分别与该保持电容对的另一端耦接，分别接收该第一与第二反馈电压，且受反馈控制信号所控制；第二开关，与该差动输出对耦接，且受第二时钟所控制；第四开关对，分别与该差动输出对耦接，分别与该保持电容对的该另一端耦接，且受第三时钟所控制；以及第五开关对，分别耦接至该共同电压，分别与该保持电容对的该另一端耦接，且受该取样信号所控制。

依本发明一较佳实施例中，其中该等开关与开关对皆为金属氧化物半导体晶体管。

本发明亦提供一种双模取样保持方法，包括下列步骤：运作于电荷转换模式，将取样电容对上的电荷转移到保持电容对中；以及运作于电容反转模式，将该保持电容对中的电荷输出至差动操作放大器的差动输出对。

依本发明一较佳实施例中，其中先运作于该电荷转换模式，再运作于该电容反转模式。

本发明是利用双模取样保持电路结合电荷转换与电容反转模式，使得输入信号不受限于单端输入或差动输入信号，同时利用电荷转换模式将输入共模范围提高，减少共模误差所造成的影响，同时利用电容反转模式减低电路上的噪声以及电容匹配上的误差，以达到最佳的效能，这样的电路结构不仅使整个模拟数字转换器的微分非线性(differential nonlinearity；DNL)与积分非线性(integral nonlinearity；INL)的误差降到最低，也使信号失真噪声比(signal to noise distortion ratio)提高。

为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1A为电荷转换结构的取样保持电路图。

图1B为电容反转结构的取样保持电路图。

图2为依据本发明一较佳实施例的循环流水线式模拟数字转换器的区块示意图。

图3为图2中所示的双模取样保持电路的范例电路图。

图4为图3中所示的双模取样保持电路的取样信号、保持信号、反馈控制信号与各时钟的波形示意图。

[标号说明]

200～循环流水线式模拟数字转换器；

210～双模取样保持电路； 211～源极；

212～栅极； 213～漏极；

214～取样电容对的一端； 215～差动操作放大器；

216～取样电容对的另一端； 217～源极；

218～漏极； 219～栅极；

220～源极； 221～漏极；

222～栅极； 223～保持电容对的一端；

224～保持电容对的另一端； 225～源/漏极之一；

226～另一源/漏极； 227～栅极；

228～源极； 229～漏极；

230～乘法数字模拟转换器；

231～栅极； 232～源/漏极之一；

233～另一源/漏极； 234～栅极；

235～源/漏极之一； 236～另一源/漏极；

250～次模拟数字转换器； 270～解码器；

VinA～第一输入电压； VinB～第二输入电压；

VinA_fb～第一反馈电压； VinB_fb～第二反馈电压；

Vout+/Vout-～差动输出信号对；

DMW～数字乘数字； DOW～数字输出字；

D1、D2、D3、Dn～数字输出；

TP1A/TP1B～第一金属氧化物半导体晶体管对；

C_s～取样电容； C_f～保持电容；

C_sA/C_sB～取样电容对； T1～第一金属氧化物半导体晶体管；

TP2A/TP2B～第二金属氧化物半导体晶体管对；

C_fA/C_fB～保持电容对； T2～第二金属氧化物半导体晶体管；

TP3A/TP3B～第三金属氧化物半导体晶体管对；

TP4A/TP4B～第四金属氧化物半导体晶体管对；

TP5A/TP5B～第五金属氧化物半导体晶体管对；

Φ1_in～取样信号； Φ2_in～保持信号；

In+/In-～差动输入对； Out+/Out-～差动输出对；

Φ1’～第一时钟； Φ1～第二时钟；

Φ2～第三时钟； Φ1_fb～反馈控制信号；

Vcm～共同电压。

具体实施方式

图2为依据本发明一较佳实施例的循环流水线式模拟数字转换器的区块示意图。循环流水线式模拟数字转换器200包括双模取样保持电路210、乘法数字模拟转换器230、次模拟数字转换器250以及解码器270，其中双模取样保持电路210有电荷转换模式与电容反转模式，且接收第一与第二输入电压VinA/VinB以及第一与第二反馈电压VinA_fb/VinB_fb，并产生差动输出信号对Vout+/Vout-，乘法数字模拟转换器230接收该差动输出信号对Vout+/Vout-以及数字乘数字(digital multiplying word)DMW，并产生该第一与第二反馈电压VinA_fb/VinB_fb，次模拟数字转换器250接收该差动输出信号对Vout+/Vout-，并产生该数字乘数字DMW与数字输出字(digitaloutput word)DOW，解码器270将该数字输出字DOW转换为对应于第一与第二输入电压VinA/VinB的数字输出D1～DN。

图3为图2中所示的双模取样保持电路210的范例电路图。该双模取样保持电路210包括第一金属氧化物半导体晶体管对TP1A/TP1B、取样电容对C_sA/C_sB、差动操作放大器215、第一金属氧化物半导体晶体管T1、第二金属氧化物半导体晶体管对TP2A/TP2B、保持电容对C_fA/C_fB、第三金属氧化物半导体晶体管对TP3A/TP3B、第二金属氧化物半导体晶体管T2、第四金属氧化物半导体晶体管对TP4A/TP4B以及第五金属氧化物半导体晶体管对TP5A/TP5B。第一金属氧化物半导体晶体管对TP1A/TP1B的源极211分别接收该第一与第二输入电压VinA/VinB，且其栅极212受取样信号Φ1_in所控制，取样电容对C_sA/C_sB分别以其一端214与该第一金属氧化物半导体晶体管对TP1A/TP1B的漏极213耦接，差动操作放大器215有差动输入对In+/In-与差动输出对Out+/Out-，该差动输入对In+/In-与该取样电容对C_sA/C_sB的另一端216耦接，该差动输出对Out+/Out-产生该差动输出信号对Vout+/Vout-，第一金属氧化物半导体晶体管T1的源/漏极217/218分别与该第一金属氧化物半导体晶体管对TP1A/TP1B的漏极213耦接，且其栅极219受保持信号Φ2_in所控制，第二金属氧化物半导体晶体管对TP2A/TP2B的源极220共接至共同电压Vcm，其漏极221分别与该差动输入对In+/In-耦接，且其栅极222受第一时钟Φ1’所控制，保持电容对C_fA/C_fB分别以其一端223与该差动输入对In+/In-耦接，第三金属氧化物半导体晶体管对TP3A/TP3B的源/漏极之一225与该保持电容对C_fA/C_fB的另一端224耦接，其另一源/漏极226分别接收该第一与第二反馈电压VinA_fb/VinB_fb，且其栅极227受反馈控制信号Φ1_fb所控制，第二金属氧化物半导体晶体管T2的源/漏极228/229与该差动输出对Out+/Out-耦接，且其栅极231受第二时钟Φ1所控制，第四金属氧化物半导体晶体管对TP4A/TP4B的源/漏极之一232分别与该差动输出对Out-/Out+耦接，其另一源/漏极233分别与该保持电容对C_fA/C_fB的另一端224耦接，且其栅极234受第三时钟Φ2所控制，第五金属氧化物半导体晶体管对TP5A/TP5B的源/漏极之一235分别耦接至该共同电压Vcm，其另一汲/源极236分别与该保持电容对C_fA/C_fB的该另一端224耦接，且其栅极受该取样信号Φ1_in所控制。此处的金属氧化物半导体晶体管与晶体管对仅为举例，只要是电子开关亦可取代金属氧化物半导体晶体管与晶体管对的动作。

图4为图3中所示的双模取样保持电路210的取样信号Φ1_in、保持信号Φ2_in、反馈控制信号Φ1_fb以及各时钟Φ1、Φ1’与Φ2的波形示意图。以下利用各信号的波形图来说明双模取样保持电路210的动作。首先，时间t1时，取样时钟Φ1_in为高电平，金属氧化物半导体晶体管对TP1A/TP1B会被导通，则第一与第二输入电压VinA/VinB便可存入取样电容对C_sA/C_sB。时间t2时，保持信号Φ2_in和时钟Φ2同为高电平，则取样电容对C_sA/C_sB上的电荷转移到保持电容对C_fA/C_fB中，完成第一次的取样保持动作。在时间t1与t2时，双模取样保持电路210是运作于电荷转换模式。当循环流水线式模拟数字转换器内部开始进行第二次取样保持动作时，亦即时间t3时，反馈控制信号Φ1_fb会拉至高电平，此时金属氧化物半导体晶体管对TP3A/TP3B会被导通，则第一与第二反馈电压VinA_fb/VinB_fb便存入保持电容对C_fA/C_fB中，此时时钟Φ2为低电平。时间t4时，时钟Φ2又为高电平，则保持电容对C_fA/C_fB作反转，使原本输入端变成差动操作放大器215的差动输出对Out+/Out-，达成取样保持的动作。在时间t3与t4时，双模取样保持电路210是运作于电容反转模式。尔后各级取样保持皆以电容反转模式进行数据取样，直到下一笔数据来临时，双模取样保持电路210才会再切换成电荷转换模式进行数据取样。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims

1.一种循环流水线式模拟数字转换器，包括：

双模取样保持电路，具有电荷转换模式与电容反转模式，该双模取样保持电路接收第一与第二输入电压以及第一与第二反馈电压，并产生差动输出信号对；

乘法数字模拟转换器，接收该差动输出信号对以及数字乘数字，并产生该第一与第二反馈电压；

次模拟数字转换器，接收该差动输出信号对，并产生该数字乘数字与数字输出字；以及

解码器，将该数字输出字转换为对应于第一与第二输入电压的数字输出；

其中该双模取样保持电路包括：

第一开关对，分别接收该第一与第二输入电压，且受取样信号所控制；

取样电容对，分别以其一端与该第一开关对耦接；

差动操作放大器，有差动输入对与差动输出对，该差动输入对与该取样电容对的另一端耦接，该差动输出对产生该差动输出信号对；

第一开关，与该第一开关对耦接，且受保持信号所控制；

第二开关对，共接至共同电压，分别与该差动输入对耦接，且受第一时钟所控制；

保持电容对，分别以其一端与该差动输入对耦接；

第三开关对，分别与该保持电容对的另一端耦接，分别接收该第一与第二反馈电压，且受反馈控制信号所控制；

第二开关，与该差动输出对耦接，且受第二时钟所控制；

第四开关对，分别与该差动输出对耦接，分别与该保持电容对的该另一端耦接，且受第三时钟所控制；以及

第五开关对，分别耦接至该共同电压，分别与该保持电容对的该另一端耦接，且受该取样信号所控制。

2.根据权利要求1所述的循环流水线式模拟数字转换器，其中该双模取样保持电路先运作于该电荷转换模式，将该取样电容对上的电荷转移到该保持电容对中，再以该电容反转模式将该保持电容对输入端转为该差动操作放大器的差动输出对。

3.根据权利要求1所述的循环流水线式模拟数字转换器，其中当该取样时钟为第一电平时，该第一开关对会被导通，则第一与第二输入电压便存入该取样电容对，之后该保持信号和该第二时钟同为该第一电平时，则该取样电容对上的电荷转移到该保持电容对中。

4.根据权利要求1所述的循环流水线式模拟数字转换器，其中该反馈控制信号为第一电平时，则该第三开关对会被导通，该第一与第二反馈电压便存入该保持电容对中，此时该第三时钟为第二电平，之后该第三时钟又为该第一电平，则该保持电容对输入端转为该差动操作放大器的差动输出对。

5.根据权利要求1所述的循环流水线式模拟数字转换器，其中该多个开关与开关对皆为金属氧化物半导体晶体管。

6.一种双模取样保持方法，包括下列步骤：

运作于电荷转换模式，将取样电容对上的电荷转移到保持电容对中，运作该电荷转换模式时包括下列步骤：

取样时钟为第一电平时，第一开关对会被导通，第一与第二输入

电压存入该取样电容对；以及

保持信号和第二时钟同为该第一电平时，该取样电容对上的电荷

转移到该保持电容对中；以及

运作于电容反转模式，将该保持电容对中的电荷输出至差动操作放大器的差动输出对，运作该电容反转模式时，包括下列步骤：

反馈控制信号为第一电平时，第三开关对会被导通，第一与第二

反馈电压存入该保持电容对中，此时第三时钟为第二电平；以及

该第三时钟为该第一电平时，将该保持电容对中的该第一与第二

反馈电压输出至该差动操作放大器的差动输出对；

其中，先运作该电荷转换模式，再运作该电容反转模式。