CN101789789B - 一种参考电压产生电路 - Google Patents

Abstract

本发明提供一种参考电压产生电路。该参考电压产生电路包括一第一运算放大器及一第二运算放大器，分别产生一正参考电压与一负参考电压至一模拟至数字转换器。首先，耦接一第一电路于该第一运算放大器的输出端与该第二运算放大器的正输入端之间，其中该第一电路将该第一运算放大器产生的该正参考电压的电压变动输入该第二运算放大器的正输入端，以维持该第二运算放大器所产生的该负参考电压的稳定。接着，耦接一第二电路于该第二运算放大器的输出端与该第一运算放大器的正输入端之间，其中该第二电路将该第二运算放大器所产生的该负参考电压的电压变动输入该第一运算放大器的正输入端，从而维持该第一运算放大器所产生的该正参考电压的稳定。

Description

一种参考电压产生电路

技术领域

本发明是有关于模拟至数字转换器(Analog to digital converter，ADC)，特别是有关于模拟至数字转换器的参考电压产生电路。

背景技术

图1A为一模拟至数字转换器100的方框图。模拟至数字转换器100包括取样保持(sample and hold)电路102、多个阶段(stage)111～118、缓冲器104、以及误差修正电路(Error correction logic)106。取样保持电路102取样模拟至数字转换器100的输入信号S₀，并将取样所得的信号S₀样本递送至阶段111。假设模拟至数字转换器100将模拟输入信号S₀转换为10位的数字输出信号K。8个相串接的阶段111～118依次转换自前一阶段所得的输入信号为对应的数字值D₁～D₈，并将输入信号扣除本阶段所输出的数字值后的残余信号输出至下一阶段。缓冲器104储存信号S₈并输出一2位数字值D₉。误差修正电路106收集各阶段111～118及缓冲器104输出的数字值D₁～D₉，并于进行误差修正后加总数字值D₁～D₉而得10位的数字输出信号K。

图1B为图1A的模拟至数字转换器100其中的一阶段150及一参考电压产生器180的方框图。于一实施例中，该阶段150包括比较器152及154、多路器156、开关162及164及166、电容172及174、以及运算放大器168。另外，参考电压产生器提供阶段150一正参考电压V_REFP及一负参考电压V_REFN。于一实施例中，参考电压产生器180包括两运算放大器182及184，分别产生正参考电压V_REFP及负参考电压V_REFN，以提供给阶段150。阶段150接着依据参考电压产生器180产生的正参考电压V_REFP及负参考电压V_REFN，以转换输入信号Vi为输出信号Vo。

首先，电容172及174对输入信号做取样动作，同时，比较器152及154将阶段150的输入信号Vi与参考电压差V_R/4与-V_R/4比较，以产生一比较结果，其中参考电压差V_R是正参考电压V_REFP与该负参考电压V_REFN的电压差。多路器156接着依据比较器152及154所输出的比较结果，选取正参考电压V_REFP、负参考电压V_REFN、及零电位其中之一耦接至电容174，以对电容174充电或放电。接着，电容172的一端点由原先的输入信号点V_I切换至放大器168的输出点，而产生一输出电压Vo。输出电压Vo与输入电压Vi的关系由下式决定：

$V_o=\left\{\begin{array}{c}(1+\frac{\mathrm{Cs}}{\mathrm{Cf}})V_i-V_R\·\frac{\mathrm{Cs}}{\mathrm{Cf}},\mathrm{if}{V}_i\≥\frac{V_R}{4}\\ (1+\frac{\mathrm{Cs}}{\mathrm{Cf}})V_i,\mathrm{if}-\frac{V_R}{4}\≤V_i\≤\frac{V_R}{4}\\ (1+\frac{\mathrm{Cs}}{\mathrm{Cf}})+V_R\·\frac{\mathrm{Cs}}{\mathrm{Cf}},\mathrm{if}{V}_i\≤-\frac{V_R}{4}\end{array}\right.;---\left(1\right)$

其中Cs及Cf各为电容174与172的电容值，V_R为正参考电压V_REFP与该负参考电压V_REFN的电压差。

阶段150的正参考电压V_REFP与负参考电压V_REFN是由一参考电压产生电路所提供。由于正参考电压V_REFP与负参考电压V_REFN决定了(1)式中的V_R值，若参考电压产生电路提供的正参考电压V_REFP与负参考电压V_REFN值不准确或变动过大，模拟至数字转换器的阶段150所产生的输出信号Vo亦会带有误差，而影响模拟至数字转换器的输出信号的准确性，进而使模拟至数字转换器的效能下降。因此参考电压产生电路所产生的正参考电压V_REFP与负参考电压V_REFN值的稳定度是影响模拟至数字转换器的效能的重要因素之一。

图2A为提供正参考电压V_REFP与负参考电压V_REFN至模拟至数字转换器的各阶段的已知参考电压产生电路200的方框图。参考电压产生电路200包括运算放大器202与204。运算放大器202的正输入端耦接至一前级正参考电压V_P，其负输入端耦接至其输出端，其输出端输出一正参考电压V_REFP。运算放大器204的正输入端耦接至一前级负参考电压V_N，其负输入端耦接至其输出端，其输出端输出一负参考电压V_REFN。

由于图1B的阶段150的开关162、164、166于运作过程中持续的开闭操作，正参考电压V_REFP与负参考电压V_REFN在对电容174充放电时亦会随时间不断震荡。由于运算放大器202及204的正输入端与负输入端间存在寄生电容，运算放大器202及204的输出端的正参考电压V_REFP与负参考电压V_REFN的震荡量会经由负反馈耦合到运算放大器202及204的负输入端，再通过寄生电容影响到前级正参考电压V_P与前级负参考电压V_N的值。假设运算放大器202及运算放大器204的正输入端与负输入端间存在一寄生电容值C₂，而运算放大器202及运算放大器204的正输入端与地电位间存在一寄生电容值C₁，则前级正参考电压V_P与前级负参考电压V_N的变化量ΔV_P与ΔV_N与正参考电压V_REFP与负参考电压V_REFN间的关系下式所示：

$\mathrm{\Δ}{V}_P=\mathrm{\Δ}{V}_{\mathrm{REFP}}\frac{C_2}{C_1+C_2};---\left(2\right)$

$\mathrm{\Δ}{V}_N=\mathrm{\Δ}{V}_{\mathrm{REFN}}\frac{C_2}{C_1+C_2}.---\left(3\right)$

由于模拟至数字转换器是差动操作，因此参考电压产生电路200产生的参考电压的变动量ΔV_I如下式所示：

$\mathrm{\Δ}{V}_I=\mathrm{\Δ}{V}_P-\mathrm{\Δ}{V}_N=(\mathrm{\Δ}{V}_{\mathrm{REFP}}-\mathrm{\Δ}{V}_{\mathrm{REFN}})\frac{C_2}{C_1+C_2}.---\left(4\right)$

图3A显示已知技术下产生的正参考电压V_REFP与负参考电压V_REFN的电压差，而图3B显示已知技术下产生的前级正参考电压V_P与前级负参考电压V_N的电压差。由图中可见电压差(V_REFP-V_REFN)与(V_P-V_N)均不断震荡，其震荡幅度约为6mV。若参考电压产生电路200产生的参考电压持续震荡，会使模拟至数字转换器的阶段150所产生的输出信号Vo带有误差，而影响模拟至数字转换器的输出信号的准确性，进而使模拟至数字转换器的效能下降，已如前述。因此，必须降低参考电压产生电路200产生的参考电压的变动量ΔV_I。

于已知技术中有两方法可减少参考电压的变动量。第一方法是加大运算放大器202及204的正输入端与地电位间的电容值C₁。由第(4)式中可见，当电容值C₁增加时，参考电压的变动量ΔV_I会随之而减少。然而，制造高电容值的电容C₁需要耗费大量的芯片面积，会过度增加模拟至数字转换器的生产成本。第二方法则是增加两前级运算放大器以钳位前级正参考电压V_P与前级负参考电压V_N的值。图2B为增加两前级运算放大器256与258参考电压产生电路250的方框图，前级运算放大器256与258分别钳位前级正参考电压V_P与前级负参考电压V_N的值，以使前级正参考电压V_P与前级负参考电压V_N稳定。然而，多制造两前级运算放大器256与258同样需要耗费大量的芯片面积，而过度增加模拟至数字转换器的生产成本。同时，两前级运算放大器256与258的运作亦须耗费额外的能量。因此，需要一种方法能有效减少参考电压的变动量，同时又不甚增加模拟至数字转换器的生产成本。

发明内容

有鉴于此，本发明的目的在于提供一种参考电压产生电路，以解决已知技术未能解决的问题。参考电压产生电路向一模拟至数字转换器提供一正参考电压及一负参考电压。于一实施例中，参考电压产生电路包括一第一运算放大器、一第二运算放大器、一第一电路、以及一第二电路。该第一运算放大器具有一第一正输入端、一第一负输入端、及一第一输出端，其中该第一正输入端接收一前级正参考电压，该第一负输入端耦接至该第一输出端，该第一输出端输出该正参考电压。该第二运算放大器具有一第二正输入端、一第二负输入端、及一第二输出端，其中该第二正输入端接收一前级负参考电压，该第二负输入端耦接至该第二输出端，该第二输出端输出该负参考电压。该第一电路耦接于该第一输出端与该第二正输入端之间。该第二电路耦接于该第二输出端与该第一正输入端之间。

本发明还提供一种参考电压产生电路，用以提供一参考电压给一模拟至数字转换器，所述参考电压产生电路包括一第一运算放大器、一第二运算放大器、一第一电路与一第二电路，其中，所述第一运算放大器通过所述第一电路耦接所述第二运算放大器的输入端，所述第二运算放大器通过所述第二电路耦接所述第一运算放大器的输入端，所述第一电路将所述第一运算放大器的输出电压反馈回所述第二运算放大器的正输入端，而所述第二电路将所述第二运算放大器的输出电压反馈回所述第一运算放大器的负输入端，通过所述第一运算放大器输出的正参考电压的电压变动输入所述第二运算放大器的正输入端，以抵销所述第二运算放大器的负输入端所接收的一负参考电压的电压变动，以及将所述第二运算放大器输出的负参考电压的电压变动输入所述第一运算放大器的正输入端，以抵销所述第一运算放大器的所述第一负输入端所接收的所述正参考电压的电压变动，从而维持所述第一运算放大器与所述第二运算放大器的输出参考电压的稳定。

本发明的参考电压产生电路能够降低模拟至数字转换器的阶段所产生的输出信号带有的误差，而提升模拟至数字转换器的输出信号的准确性。

附图说明

图1A为一模拟至数字转换器的方框图；

图1B为图1A的模拟至数字转换器其中的一阶段的方框图；

图2A为提供正参考电压与负参考电压至模拟至数字转换器的各阶段的已知参考电压产生电路的方框图；

图2B为增加两前级运算放大器的参考电压产生电路的方框图；

图3A显示已知技术下产生的正参考电压与负参考电压的电压差；

图3B显示已知技术下产生的前级正参考电压与前级负参考电压的电压差；

图4为依据本发明的参考电压产生电路的方框图；

图5为依据本发明的参考电压产生电路的另一实施例的方框图；

图6为依据本发明的参考电压产生电路的电路图；以及

图7为本发明的图4的参考电压产生电路与图2A和图2B的已知参考电压产生电路所产生的参考电压的比较的示意图。

附图标号：

102～取样保持电路；

111-118～阶段；

104～缓冲器；

106～误差修正电路；

152、154～比较器；

156～多路器；

172、174～电容；

162、164、166～开关；

168～运算放大器；

202、204～运算放大器；

252、254～运算放大器；

256、258～前级运算放大器；

402、404～运算放大器；

412、414、416、422、424、426～电容；

502、504～运算放大器；

506、508～前级运算放大器；

512、514、516、522、524、526～电容；

602、602～运算放大器；

612、614、634、626、628～NMOS晶体管；

622、624、632、616、618～PMOS晶体管；

620、630～电流源。

具体实施方式

为了让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举数较佳实施例，并配合所附图示，作详细说明如下：

图4为依据本发明的参考电压产生电路400的方框图。参考电压产生电路400包括运算放大器402、404，及电容416、426。运算放大器402的负输入端耦接至输出端，其中该输出端输出一正参考电压V_REFP。运算放大器402的正输入端接收一前级正参考电压V_P。运算放大器404的负输入端耦接至输出端，其中该输出端输出一负参考电压V_REFN。运算放大器404的正输入端接收一前级负参考电压V_N。电容416耦接于运算放大器402的输出端与运算放大器404的正输入端之间。电容426耦接于运算放大器404的输出端与运算放大器402的正输入端之间。运算放大器402的输出端所输出的正参考电压V_REFP及运算放大器404所输出的负参考电压V_REFN是供一模拟至数字转换器(如图1B)的各阶段的运作所使用。

如前所述，图2A的已知技术的参考电压产生电路200所产生的参考电压会有持续震荡的问题，进而使模拟至数字转换器的阶段150所产生的输出信号Vo带有误差，而影响模拟至数字转换器的输出信号的准确性。为了提高模拟至数字转换器的输出信号的准确性，模拟至数字转换器的参考电压产生电路必须提供稳定的参考电压，并避免参考电压的震荡。因此，本发明的参考电压产生电路400包括两滤波电路430及440。滤波电路430耦接于运算放大器402的输出端与运算放大器404的正输入端之间，将运算放大器402的输出端的正参考电压V_REFP的电压变动输入运算放大器404的正输入端，藉此抵销运算放大器404的负输入端反馈的负参考电压V_REFN的电压变动，从而维持该运算放大器404的输出端所产生的负参考电压V_REFN的稳定。同样的，滤波电路440耦接于运算放大器404的输出端与运算放大器402的正输入端之间，将运算放大器404的输出端的负参考电压V_REFN的电压变动输入运算放大器402的正输入端，藉此抵销运算放大器402的负输入端的正参考电压V_REFP的电压变动，从而维持该运算放大器402的输出端所产生的正参考电压V_REFP的稳定。因此，本发明的参考电压产生电路400可产生较已知技术的参考电压产生电路200为稳定的正参考电压V_REFP与负参考电压V_REFN，从而降低模拟至数字转换器的阶段150所产生的输出信号Vo带有的误差，而提升模拟至数字转换器的输出信号的准确性。

于一实施例中，滤波电路430为耦接于运算放大器402的输出端与运算放大器404的正输入端之间的电容416，而滤波电路440为耦接于该第一输出端与该第二正输入端之间的电容426。以下利用电路架构所产生的算式来验证图4的参考电压产生电路400的电容416及426所达到稳定电压的功效。假设运算放大器402的正输入端与负输入端间具有一寄生电容414，而运算放大器404的正输入端与负输入端间具有一寄生电容424。另外，运算放大器402的正输入端与地电位间具有一寄生电容412，而运算放大器404的正输入端与地电位间具有一寄生电容422。由图中可见，运算放大器402的正输入端的电压V_P的变动ΔV_P如下式所示：

$\mathrm{\Δ}{V}_P=\mathrm{\Δ}{V}_{\mathrm{REFP}}\·\frac{C_{2P}}{C_{1P}+C_{2P}+C_{3N}}+\mathrm{\Δ}{V}_{\mathrm{REFN}}\·\frac{C_{3N}}{C_{1P}+C_{2P}+C_{3N}};---\left(5\right)$

其中ΔV_FEFP为运算放大器402的输出端的正参考电压V_REFP的变动，ΔV_REFN为运算放大器404的输出端的负参考电压V_REFN的变动，电容412、414、426的电容值分别为C_1P、C_2P、C_3N。同理，运算放大器404的正输入端的电压V_N的变动ΔV_N如下式所示：

$\mathrm{\Δ}{V}_N=\mathrm{\Δ}{V}_{\mathrm{REFN}}\·\frac{C_{2N}}{C_{1N}+C_{2N}+C_{3P}}+\mathrm{\Δ}{V}_{\mathrm{REFP}}\·\frac{C_{3P}}{C_{1N}+C_{2N}+C_{3P}};---\left(6\right)$

其中ΔV_REFP为运算放大器402的输出端的正参考电压V_REFP的变动，ΔV_REFN为运算放大器404的输出端的负参考电压V_REFN的变动，电容422、424、416的电容值分别为C_1N、C_2N、C_3P。由第(5)式与第(6)式可知，参考电压产生电路400产生的参考电压的变动量ΔV_I如下式所示：

$\mathrm{\Δ}{V}_I=\mathrm{\Δ}{V}_P-\mathrm{\Δ}{V}_N$

$=\frac{\mathrm{\Δ}{V}_{\mathrm{REFP}}\·C_{2P}+\mathrm{\Δ}{V}_{\mathrm{REFN}}\·C_{3N}}{C_{1P}+C_{2P}+C_{3N}}-\frac{\mathrm{\Δ}{V}_{\mathrm{REFN}}\·C_{2N}+\mathrm{\Δ}{V}_{\mathrm{REFP}}\·C_{3P}}{C_{1N}+C_{2N}+C_{3P}}.---\left(7\right)$

于(7)式中，若电容416的电容值C_3P等于寄生电容414的电容值C_2P，而电容426的电容值C_3N等于寄生电容424的电容值C_2N，且寄生电容412与422的电容值C_1P与C_1N相等，则可大幅减少参考电压产生电路400产生的参考电压的变动量。因此，本发明的参考电压产生电路400可产生稳定的正参考电压V_REFP与负参考电压V_REFN。

如前所述，图2B的已知技术的参考电压产生电路250有需要耗费大量的芯片面积而过度增加模拟至数字转换器的生产成本的问题，同时两前级运算放大器256与258的运作亦须耗费额外的能量。相较于图2B的已知技术的参考电压产生电路250，图4的本发明的参考电压产生电路400仅需增加电容416及426的生产成本，就可达到产生稳定的正参考电压V_REFP与负参考电压V_REFN的效果，没有需要耗费大量的芯片面积而过度增加模拟至数字转换器的生产成本的问题，同时电容416及426的运作亦不须耗费额外的能量。因此，本发明的参考电压产生电路400优于已知的参考电压产生电路250。

图5为依据本发明的参考电压产生电路500的另一实施例的方框图。参考电压产生电路500包括运算放大器502、504，电容516、526，及前级运算放大器506、508。运算放大器502、504及滤波电路530、540的耦接方式同于图4的运算放大器402、404及滤波电路430、440。前级运算放大器506的正输入端接收一更前级正参考电压V_A，而前级运算放大器506的负输入端耦接至其输出端，且其输出端输出一前级正参考电压V_P至运算放大器502的正输入端，从而钳位运算放大器502的正输入端的前级正参考电压V_P。前级运算放大器508的正输入端接收一更前级负参考电压V_B，而前级运算放大器508的负输入端耦接至其输出端，且其输出端输出一前级负参考电压V_N至运算放大器504的正输入端，从而钳位运算放大器504的正输入端的前级负参考电压V_N。因此，参考电压产生电路500可较图4的参考电压产生电路400产生更稳定的正参考电压V_REFP与负参考电压V_REFN。

图6为依据本发明的参考电压产生电路600的电路图。参考电压产生电路600包括运算放大器602、604及晶体管632、634。其中，运算放大器602、604相当于图4的运算放大器402、404，而晶体管632、634相当于图4的滤波电路430、440。运算放大器602包括一对差动输入NMOS晶体管612、614，而运算放大器604包括一对差动输入PMOS晶体管622、624。NMOS晶体管632的源极与漏极均耦接至运算放大器604的正输入端，其栅极耦接至运算放大器602的负输入端。PMOS晶体管634的源极与漏极均耦接至运算放大器602的正输入端，其栅极耦接至运算放大器604的负输入端。

假设差动输入NMOS晶体管612、614的栅极至源极的寄生电容值为C_GSN，而差动输入PMOS晶体管622、624的栅极至源极的寄生电容值为C_GSP。因此，运算放大器602的两输入端间的寄生电容值C_2P约等于C_GSP/2。同理，运算放大器604的两输入端间的寄生电容值C_2N约等于C_GSN/2。由于依据公式(7)，必须使晶体管632产生的电容值等于运算放大器602的两输入端间的寄生电容值C_GSP/2，而使晶体管634产生的电容值等于运算放大器604的两输入端间的寄生电容值C_GSN/2，才能大幅减少参考电压产生电路600产生的参考电压的变动量。因此，必须使NMOS晶体管632的大小(长宽比)为差动NMOS晶体管612与614的大小(长宽比)的四分之一，以使晶体管632产生的电容值等于运算放大器602的两输入端间的寄生电容值C_GSN/2，其中差动NMOS晶体管612与614的大小相等。同样的，必须使PMOS晶体管634的大小(长宽比)为差动NMOS晶体管622与624的大小(长宽比)的四分之一，以使晶体管634产生的电容值等于运算放大器604的两输入端间的寄生电容值C_GSP/2，其中差动NMOS晶体管622与624的大小相等。如此则可大幅减少参考电压产生电路600产生的参考电压的变动量。

图7为本发明的图4的参考电压产生电路400与图2A和图2B的已知参考电压产生电路250所产生的参考电压的比较的示意图。由图中可见，已知参考电压产生电路250所产生的参考电压(以虚线表示)的震荡幅度约在6mV，此为相当大的震荡幅度，并会进而使模拟至数字转换器的阶段150所产生的输出信号Vo带有误差，而影响模拟至数字转换器的输出信号的准确性。然而，本发明的图4的参考电压产生电路400所产生的参考电压(以实线表示)的震荡幅度约在1mV，大大降低了参考电压的震荡幅度，从而提高模拟至数字转换器的输出信号的准确性。因此，本发明的参考电压产生电路400的效能优于已知参考电压产生电路250的效能。

本发明还提供一种减少模拟至数字转换器的参考电压的噪声的方法。于一实施例中，一参考电压产生电路包括一第一运算放大器及一第二运算放大器，该第一运算放大器于一第一输出端输出一正参考电压至一模拟至数字转换器，该第二运算放大器于一第二输出端输出一负参考电压至该模拟至数字转换器。首先，耦接一第一电容于该第一运算放大器的该第一输出端与该第二运算放大器的一第二正输入端之间。接着，耦接一第二电容于该第二运算放大器的该第二输出端与该第一运算放大器的一第一正输入端之间。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉本领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求范围所界定为准。

Claims (6)

1.一种参考电压产生电路，用以提供稳定的输出电压至一模拟至数字转换器，其特征在于，所述的参考电压产生电路包括：

一第一运算放大器，具有一第一正输入端、一第一负输入端及一第一输出端，其中所述第一负输入端耦接至所述第一输出端，依据所述第一正输入端所接收的一前级正参考电压自所述第一输出端输出一正参考电压；

一第二运算放大器，具有一第二正输入端、一第二负输入端及一第二输出端，其中所述第二负输入端耦接至所述第二输出端，依据所述第二正输入端所接收的一前级负参考电压自所述第二输出端输出一负参考电压；

一第一电路，耦接于所述第一输出端与所述第二正输入端之间，用以将所述第一运算放大器的所述正参考电压输入所述第二运算放大器的所述第二正输入端，用以抵销所述第二运算放大器的所述第二负输入端所接收的所述负参考电压的电压变动，以维持所述第二输出端输出的所述负参考电压的稳定；以及

一第二电路，耦接于所述第二输出端与所述第一正输入端之间，用以将所述第二运算放大器的所述负参考电压输入所述第一运算放大器的所述第一正输入端，用以抵销所述第一运算放大器的所述第一负输入端所接收的所述正参考电压的电压变动，以维持所述第一输出端输出的所述正参考电压的稳定。

2.如权利要求1所述的参考电压产生电路，其特征在于，

所述第一电路为一第一电容，而所述第二电路为一第二电容。

3.如权利要求1所述的参考电压产生电路，其特征在于，还包括：

一第一前级运算放大器，具有一正输入端、一负输入端及一输出端，其中所述负输入端耦接至所述输出端，用以产生所述前级正参考电压以提供至所述第一运算放大器的所述第一正输入端；以及

一第二前级运算放大器，具有一正输入端、一负输入端及一输出端，其中所述负输入端耦接至所述输出端，用以产生所述前级负参考电压以提供至所述第二运算放大器的所述第二正输入端。

4.如权利要求1所述的参考电压产生电路，其特征在于，

所述第一运算放大器是一对差动输入NMOS晶体管，且所述第二运算放大器是一对差动输入PMOS晶体管，其中，所述对差动输入NMOS晶体管包括：

一第一NMOS晶体管，其栅极为所述第一正输入端，其源级耦接至一第一电流源；以及

一第二NMOS晶体管，其栅极为所述第一负输入端，其源级耦接至所述第一电流源；及

所述对差动输入PMOS晶体管包括：

一第一PMOS晶体管，其栅极为所述第二正输入端，其源级耦接至一第二电流源；以及

一第二PMOS晶体管，其栅极为所述第二负输入端，其源级耦接至所述第二电流源。

5.如权利要求4所述的参考电压产生电路，其特征在于，

所述第一电路是一第三NMOS晶体管，其源极与漏极均耦接至所述第二正输入端，其栅极耦接至所述第一负输入端，且所述第一NMOS晶体管的大小与所述第二NMOS晶体管的大小相等，所述第三NMOS晶体管的大小为所述第一NMOS晶体管的大小的四分之一。

6.如权利要求4所述的参考电压产生电路，其特征在于，

所述第二电路包括一第三PMOS晶体管，其源极与漏极均耦接至所述第一正输入端，其栅极耦接至所述第二负输入端，且所述第一PMOS晶体管的大小与所述第二PMOS晶体管的大小相等，所述第三PMOS晶体管的大小为所述第一PMOS晶体管的大小的四分之一。

Images