CN112306143B - 一种简易负电压基准电路 - Google Patents
一种简易负电压基准电路 Download PDFInfo
- Publication number
- CN112306143B CN112306143B CN202011277661.0A CN202011277661A CN112306143B CN 112306143 B CN112306143 B CN 112306143B CN 202011277661 A CN202011277661 A CN 202011277661A CN 112306143 B CN112306143 B CN 112306143B
- Authority
- CN
- China
- Prior art keywords
- pole
- circuit
- negative
- voltage
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明公开了一种简易负电压基准电路：包括负参考电压电路与输出运放电路，负参考电压电路包括PMOS3的S极接地，PMOS3的G极与D极短接，PMOS3的D极与DEPN1的D极相连；DEPN1的G极与S极均与负电压VSS相连，其中PMOS3的D极输出负参考电压VB。输出运放电路具体为：负参考电压VB连接NMOS6的G极，NMOS6的D极与PMOS4的D极相连；PMOS4的G极与D极短接，PMOS4的S极接地；PMOS4的G极与PMOS5的G极相连；POMS5的S极接地；POMS5的D极与NMOS7的D极相连；NMOS7的D极与G极短接；NMOS7的S极与NMOS6的S极相连后与DEPN2的D极相连；DEPN2的G极与S极均与负电压VSS相连；NMOS7的D极输出负电压基准VREF。本电路结构简单，占用芯片面积小，成本低，工艺适应性强，适用于采用负电压供电的化合物半导体电路系统。
Description
技术领域
本发明涉及化合物半导体领域，具体涉及一种简易负电压基准电路。
背景技术
当今化合物半导体器件的应用越来越广泛，在化合物半导体的电路系统中，往往需要负电压基准源驱动化合物半导体器件，使化合物半导体器件的优越性能得到充分的应用。
集成电路中最经典的电压基准电路就是带隙电压基准源。传统的带隙电压基准源Vbg一般由VBE+nVT二部分组成，VBE是负温度系数双极型晶体管（BJT）的基极与发射极电压，VT是正温度系数的等效热电压，n为比例系数，n>1。Vbg受到双极型晶体管的基极与发射极电压VBE约0.7V的限制，加上n倍的温度系数的等效热电压VT，VT与正温度系数恒定电流源中的同类型比例双极型晶体管电路中的两个BJT管的基极与发射极电压的差△VBE线性相关，故输出电压基准也可表达为VBE+n1△VBE组成，n1为大于1的常数，输出电压基准值约1.2V，它是一种稳定可靠的不随温度变化的基准电压。用负电源电路适当调整电路的取样点就能实现负的带隙基准电压。在实际电路设计中常把带隙电压基准再通过电阻网络分压或倍压得到各种不同的基准电压。
通常金属氧化物半导体场效应管（MOS）电路实现传统的零温度系数负带隙电压基准电路有二种。如附图1、附图2所示是双极型晶体管和金属氧化物场效应管兼容工艺下通常采用的二种负带隙电压基准电路实现方法。
如图1所示电路，是由同类型比例双极型晶体管BJT部分20、MOS管比例电流镜部分5、运算放大器18和输出部分电阻R2、第八BJT管T8等组成。MOS管比例电流镜部分5由N沟道金属氧化物场效应管NMOS第一MOS管T1、第二MOS管T2、第三MOS管T3组成，其中第一MOS管T1、第二MOS管T2与第三MOS管T3的宽长比例为1：1：K，K是正的比例常数。它们的S极都接负电压源Vss，它们的G极都连在一起接运算放大器18输出端，第一MOS管T1管的D极通过第六BJT管T6的反向PN结接地，第二MOS管T2管的漏极通过第七BJT管T7的反向PN结连接第一电阻R1到地，第三MOS管T3的D极作为负电压基准Vref输出端，通过第八BJT管T8的反向PN结连接第二电阻R2到地，运算放大器18负输入端连接第一MOS管T1的D极和第六BJT管T6的PN结负极端，正输入端连接第二MOS管T2的D极和第七BJT管T7的PN结的负极端。同类型比例BJT管20部分由第六BJT管T6、第七BJT管T7和第一电阻R1组成，其中有效发射区面积第七BJT管T7是第六BJT管T6的N倍（N>1），第六BJT管T6、第七BJT管T7都连接成PN结构。输出部分第八BJT管T8也连接成PN结构。该零温度系数带隙电压基准电路是利用运算放大器、MOS比例电流镜结合同类型比例双极型晶体管，第六BJT管T6、第七BJ管T7的基极与发射极电压差△V在第一电阻R1上产生与温度成正比例系数的恒定电流
第六BJT管T6的基极与发射极电压、VBE7为第七BJT管T7的基极与发射极电压，该正温度特性电流通过MOS比例电流镜相应的比例K在第二电阻R2上产生相应的正温度系数电压V2=-K*Iptat*R2,而双极晶体管第八BJT管T8上基极与发射极电压VBE8是负温度系数电压，当二者按一定比例叠加时正好可相互抵消，所以能产生近似为零温度系数的负电压基准Vref=-K*Iptat*R2-VBE8,而这电压正好接近半导体的带隙电压约负1.2伏。
图2所示电路，与图1不同点是将运算放大器18用MOS管正反馈电路26代替。MOS管比例电流镜部分5，第一MOS管T1、第二MOS管T2与第三MOS管T3的S极都接负电压源Vss,它们的G极都连在一起接P沟道金属氧化物场效应管PMOS第五MOS管T5的漏极，并且第二MOS管T2的栅漏极短接，第一MOS管T1管的D极连接PMOS第四MOS管T4的漏极和栅极，第四MOS管T4、第五MOS管T5的G极短接形成偏置节点，NMOS第一MOS管T1、NMOS第二MOS管T2和PMOS第四MOS管T4、PMOS第五MOS管T5组成正反馈电路。第三MOS管T3的D极作为负电压基准Vref输出端，通过第八BJT管T8的反向PN结连接第二电阻R2到地。同类型比例BJT管20部分由第六BJT管T6、第七BJT管T7和第一电阻R1组成，其中发射区面积第七BJT管T7是第六BJT管T6的N倍（N>1),第一电阻R1一端向上连接到地，另一端连接到第七BJT管T7的PN结正极端，第七BJT管T7的PN结负极端接PMOS第五MOS管T5的S极，第六BJT管T6的PN结负极端接第四MOS管T4的S极，PN结正极端接地。该零温度系数带隙电压基准电路是利用正反馈电路、MOS比例电流镜再结合同类型比例双极晶体管，第六BJT管T6、第七BJT管T7的基极与发射极电压差ΔVBE在第一电阻R1上产生与温度成正比例系数的恒定电流 
,VBE6为第六BJT管T6的基极与发射极电压、VBE7为第七BJT管T7的基极与发射极电压，该正温度特性电流通过比例电流镜相应的比例在第二电阻R2上产生相应的正温度系数电压V2＝－K*Iptat*R2,而双极型晶体管第八BJT管T8上基极与发射极电压VBE8是负温度系数电压，当二者按一定比例叠加时正好可相互抵消，所以能产生近似为零温度系数的负电压基准Vref=-K*Iptat*R2-VBE8,而这电压正好接近半导体的带隙电压约负1.2伏。
综上，现有技术的典型的负电压基准电路所产生的负电压基准值固定，约-1.2伏左右。且对生产工艺要求较高，因线路结构中T6、T7和T8属特殊功能器件，在一般标准CMOS工艺中难以集成。
发明内容
1.所要解决的技术问题：
针对上述技术问题，本发明提供一种简易负电压基准电路，由耗尽型NMOS管DEPN1和PMOS管PMOS3组成电路产生参考电压VB，由PMOS4、PMOS5、NMOS6、NMOS7、DEPN2组成的输出运放电路用于将参考电压VB变成有一定驱动能力的负电压基准VREF；本发明适用于采用负电压供电的化合物半导体电路系统、且对负电压基准值精度要求相对较低的应用中。本发明可集成在能提供耗尽型NMOS管的CMOS工艺中。
2.技术方案：
一种简易负电压基准电路，其特征在于：包括负参考电压电路与输出运放电路，所述负参考电压电路输出参考电压VB至输出运放电路；输出运放电路将输入参考电压VB并输出负电压基准VREF。
所述负参考电压电路包括PMOS管PMOS3与耗尽型NMOS管DEPN1，具体连接方式为：PMOS3的S极接地，PMOS3的G极与D极短接，PMOS3的D极与DEPN1的D极相连；DEPN1的G极与S极均与负电压VSS相连，其中PMOS3的D极输出负参考电压VB。
所述输出运放电路包括PMOS管PMOS4、PMOS管PMOS5、NMOS管NMOS6、NMOS管NMOS7、耗尽型NMOS管DEPN2，具体连接方式为： 负参考电压VB连接NMOS6的G极，NMOS6的D极与PMOS4的D极相连；PMOS4的G极与D极短接，PMOS4的S极接地；PMOS4的G极与PMOS5的G极相连；POMS5的S极接地；POMS5的D极与NMOS7的D极相连；NMOS7的D极与G极短接；NMOS7的S极与NMOS6的S极相连后与DEPN2的D极相连；DEPN2的G极与S极均与负电压VSS相连；NMOS7的D极输出负电压基准VREF。
进一步地，所述负参考电压电路只包含PMOS管和耗尽型NMOS管。
进一步地，所述输出驱动运放电路的尾电流偏差仅采用耗尽型NMOS管构成。
进一步地，耗尽型NMOS管DEPN1、 DEPN2的阈值电压为小于-0.1V的负值。
3.有益效果：
（1）本发明中采用耗尽型NMOS管DEPN1和PMOS管PMOS3组成电路产生参考电压VB，其中VB的电压值能够通过调节DEPN1和PMOS3的尺寸进行调节。
（2）本发明中采用输出运放电路用于将参考电压VB变成有一定驱动能力的负电压基准VREF，同时输出驱动运放的尾电流由耗尽型NMOS管DEPN2单独构成。该输出运放电路输出的负电压基准值的大小由参考电压VB生成，其大小也可以通过调节DEPN1和PMOS3的尺寸进行调节；运放的输出电流由尾电流大小决定，可通过调节DEPN2尺寸控制运放的尾电流大小。
综上，本发明提供的一种简易负电压基准电路，电路结构简单，占用芯片面积小，成本低，工艺适应性强，适用于采用负电压供电的化合物半导体电路系统，且对负电压基准值精度要求相对较低的应用中，也可集成在能提供耗尽型NMOS管的CMOS工艺中。
附图说明
图1为现有技术1的电路图；
图2为现有技术2的电路图；
图3为本发明一种简易负电压基准电路的电路图。
具体实施方式
下面结合附图对本发明进行具体的说明。
如附图3所示，一种简易负电压基准电路，其特征在于：包括负参考电压电路与输出运放电路，所述负参考电压电路输出参考电压VB至输出运放电路；输出运放电路将输入参考电压VB并输出负电压基准VREF。
所述负参考电压电路包括PMOS管PMOS3与耗尽型NMOS管DEPN1，具体连接方式为：PMOS3的S极接地，PMOS3的G极与D极短接，PMOS3的D极与DEPN1的D极相连；DEPN1的G极与S极均与负电压VSS相连，其中PMOS3的D极输出负参考电压VB。
所述输出运放电路包括PMOS管PMOS4、PMOS管PMOS5、NMOS管NMOS6、NMOS管NMOS7、耗尽型NMOS管DEPN2，具体连接方式为： 负参考电压VB连接NMOS6的G极，NMOS6的D极与PMOS4的D极相连；PMOS4的G极与D极短接，PMOS4的S极接地；PMOS4的G极与PMOS5的G极相连；POMS5的S极接地；POMS5的D极与NMOS7的D极相连；NMOS7的D极与G极短接；NMOS7的S极与NMOS6的S极相连后与DEPN2的D极相连；DEPN2的G极与S极均与负电压VSS相连；NMOS7的D极输出负电压基准VREF。
进一步地，所述负参考电压电路只包含PMOS管和耗尽型NMOS管。
进一步地，所述输出驱动运放电路的尾电流偏差仅采用耗尽型NMOS管构成。
进一步地，耗尽型NMOS管DEPN1、 DEPN2的阈值电压为小于-0.1V的负值。
工作原理：
本发明负电压基准电路由两部分组成，一是由PMOS3和耗尽型NMOS管DEPN1组成电路产生负参考电压VB，另一部分是由PMOS4、PMOS5、NMOS6、NMOS7、DEPN2组成的输出运放电路用于将参考电压VB变成有一定驱动能力的负电压基准VREF。
耗尽型NMOS管DEPN1的阈值电压Vth_depn1的值是负值，即当DEPN1管的Vgs_depn1等于零伏时MOS管也是处在饱和区，可以提供恒定不变的电流。
当PMOS3管处在保护区，且流经PMOS3管的饱和电流值不变，那么PMOS3管的栅源电压Vgs_pmos3也保持不变。
根据上述两个论点，由PMOS3管和DEPN1管组成的电路可以产生参考电压VB，根据半导体器件方程，可以得出VB的计算表达式，如下：
如（1）式所示，Kdepn1、Kpmos3、Vth_pmos3、Vth_depn1是工艺参数，不随电路改变。（W/L）depn1是耗尽型NMOS管DEPN1的尺寸，（W/L）pmos3是PMOS3的尺寸，是设计参数，用于调节VB的电压值。因为Vth_pmos3是负值，所以电路产生的参考电压VB也是负值，再由VB生成的VREF也是负值，即负电压基准值。
本发明中由PMOS4、PMOS5、NMOS6、NMOS7、DEPN2组成的输出运放，按照电压跟随器的接法，将运放的输出端连接于运放的负相输入端，将参考电压VB连接在运放的正相输入端。该输出运放结构简单，尾电流采用单个耗尽型NMOS管DEPN2组成，保持DEPN2的栅端接VSS，确保DEPN2管的栅源电压Vgs_depn2为零。根据耗尽型NMOS管的电特性，如前述连接后，DEPN2可向电路提供恒定的偏置电流，该偏置电流值为Ibiasn2，
（2）式中，Kdepn2、Vth_depn2是工艺参数，不随电路改变；（W/L）depn2是耗尽型NMOS管DEPN2的尺寸，可根据运放的尾电流大小需要调节（W/L）depn2的设计值。
根据运放的跟随模式公式：
VREF=VB （3）
那么，本发明设计出的负电压基准电路的输出值VREF的表达式如下：
根据（4）式，VREF的值取决于PMOS3管和耗尽型NMOS管DEPN1的尺寸比值。
虽然本发明已以较佳实施例公开如上，但它们并不是用来限定本发明的，任何熟习此技艺者，在不脱离本发明之精神和范围内，自当可作各种变化或润饰，因此本发明的保护范围应当以本申请的权利要求保护范围所界定的为准。
Claims (4)
1.一种简易负电压基准电路，其特征在于：包括负参考电压电路与输出运放电路，所述负参考电压电路输出参考电压VB至输出运放电路；输出运放电路将输入参考电压VB并输出负电压基准VREF；
所述负参考电压电路包括PMOS管PMOS3与耗尽型NMOS管DEPN1，具体连接方式为：PMOS3的S极接地，PMOS3的G极与D极短接，PMOS3的D极与DEPN1的D极相连；DEPN1的G极与S极均与负电压VSS相连，其中PMOS3的D极输出负参考电压VB；
所述输出运放电路包括PMOS管PMOS4、PMOS管PMOS5、NMOS管NMOS6、NMOS管NMOS7、耗尽型NMOS管DEPN2，具体连接方式为：负参考电压VB连接NMOS6的G极，NMOS6的D极与PMOS4的D极相连；PMOS4的G极与D极短接，PMOS4的S极接地；PMOS4的G极与PMOS5的G极相连；POMS5的S极接地；POMS5的D极与NMOS7的D极相连；NMOS7的D极与G极短接；NMOS7的S极与NMOS6的S极相连后与DEPN2的D极相连；DEPN2的G极与S极均与负电压VSS相连；NMOS7的D极输出负电压基准VREF。
2.根据权利要求1所述的一种简易负电压基准电路，其特征在于：所述负参考电压电路只包含PMOS管和耗尽型NMOS管。
3.根据权利要求1所述的一种简易负电压基准电路，其特征在于：所述输出运放电路的尾电流偏差仅采用耗尽型NMOS管构成。
4.根据权利要求1所述的一种简易负电压基准电路，其特征在于：耗尽型NMOS管DEPN1、DEPN2的阈值电压为小于-0.1V的负值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011277661.0A CN112306143B (zh) | 2020-11-16 | 2020-11-16 | 一种简易负电压基准电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011277661.0A CN112306143B (zh) | 2020-11-16 | 2020-11-16 | 一种简易负电压基准电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112306143A CN112306143A (zh) | 2021-02-02 |
| CN112306143B true CN112306143B (zh) | 2022-05-13 |
Family
ID=74334498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011277661.0A Active CN112306143B (zh) | 2020-11-16 | 2020-11-16 | 一种简易负电压基准电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112306143B (zh) |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6424202B1 (en) * | 1994-02-09 | 2002-07-23 | Lsi Logic Corporation | Negative voltage generator for use with N-well CMOS processes |
| JP2000350351A (ja) * | 1999-06-04 | 2000-12-15 | Fuji Electric Co Ltd | ディジタル形保護制御装置 |
| US7145318B1 (en) * | 2005-11-21 | 2006-12-05 | Atmel Corporation | Negative voltage regulator |
| CN101789789B (zh) * | 2009-01-22 | 2012-10-03 | 扬智科技股份有限公司 | 一种参考电压产生电路 |
| CN101930248B (zh) * | 2009-06-25 | 2013-06-12 | 上海华虹Nec电子有限公司 | 可调负电压基准电路 |
| CN102033565B (zh) * | 2009-09-24 | 2013-03-13 | 上海华虹Nec电子有限公司 | 电压基准电路 |
| CN201804292U (zh) * | 2010-04-23 | 2011-04-20 | 比亚迪股份有限公司 | 基准电压产生电路 |
| CN104731144B (zh) * | 2013-12-23 | 2017-07-04 | 比亚迪股份有限公司 | 一种参考电压产生电路 |
| TW201942604A (zh) * | 2018-04-01 | 2019-11-01 | 香港商印芯科技股份有限公司 | 光學識別模組 |
| CN210041830U (zh) * | 2019-06-20 | 2020-02-07 | 成都天锐星通科技有限公司 | 一种快速负电压切换电路 |
| CN211603985U (zh) * | 2020-04-21 | 2020-09-29 | 中国电子科技集团公司第十四研究所 | 一种基于cmos工艺的负压基准电路 |
-
2020
- 2020-11-16 CN CN202011277661.0A patent/CN112306143B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112306143A (zh) | 2021-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11036251B2 (en) | Circuit arrangement for the generation of a bandgap reference voltage | |
| US6661713B1 (en) | Bandgap reference circuit | |
| US7859243B2 (en) | Enhanced cascode performance by reduced impact ionization | |
| KR100604462B1 (ko) | 매우 낮은 전력 공급용 ｖｔ 기준 전압 | |
| US10938382B2 (en) | Electronic circuit and electronic device | |
| CN109308091B (zh) | 一种电压基准源电路 | |
| US20070152741A1 (en) | Cmos bandgap reference circuit | |
| EP0472202B1 (en) | Current mirror type constant current source circuit having less dependence upon supplied voltage | |
| CN108363447B (zh) | 一种具有工艺补偿的低温度系数全mos型电流源电路 | |
| US20220057825A1 (en) | Reference voltage circuit | |
| CN111293876B (zh) | 一种电荷泵的线性化电路 | |
| CN112306143B (zh) | 一种简易负电压基准电路 | |
| JP4263056B2 (ja) | 基準電圧発生回路 | |
| US10732662B2 (en) | Band-gap reference circuit | |
| CN101105698A (zh) | 带差参考电路 | |
| CN112181042A (zh) | 一种适用于宽电压范围的负电压基准电路 | |
| CN112306142A (zh) | 一种负电压基准电路 | |
| US6963191B1 (en) | Self-starting reference circuit | |
| JP2005044051A (ja) | 基準電圧発生回路 | |
| US10211823B2 (en) | Method and apparatus for protecting gate-source junction of low-voltage MOSFET in high-voltage circuit | |
| JP3334707B2 (ja) | チャージポンプ回路 | |
| CN111026219B (zh) | 一种共源共栅结构的基准源 | |
| JP2011198352A (ja) | 基準電圧回路 | |
| CN111399580A (zh) | 一种线性稳压电路 | |
| CN212112265U (zh) | 一种线性稳压电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |