CN109308091B - 一种电压基准源电路 - Google Patents

一种电压基准源电路 Download PDF

Info

Publication number
CN109308091B
CN109308091B CN201710620610.5A CN201710620610A CN109308091B CN 109308091 B CN109308091 B CN 109308091B CN 201710620610 A CN201710620610 A CN 201710620610A CN 109308091 B CN109308091 B CN 109308091B
Authority
CN
China
Prior art keywords
current
voltage
drain
unit
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710620610.5A
Other languages
English (en)
Other versions
CN109308091A (zh
Inventor
谭洪舟
张鑫
曾衍瀚
黄思帆
陈翔
张�浩
廖裕兴
陈荣军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SYSU CMU Shunde International Joint Research Institute
National Sun Yat Sen University
Original Assignee
SYSU CMU Shunde International Joint Research Institute
National Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SYSU CMU Shunde International Joint Research Institute, National Sun Yat Sen University filed Critical SYSU CMU Shunde International Joint Research Institute
Priority to CN201710620610.5A priority Critical patent/CN109308091B/zh
Publication of CN109308091A publication Critical patent/CN109308091A/zh
Application granted granted Critical
Publication of CN109308091B publication Critical patent/CN109308091B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors

Abstract

本发明提供一种电压基准源电路,该电路包括启动单元、电流产生单元和输出反馈单元;所述启动电路单元在电路启动阶段为电流产生单元和输出反馈单元提供启动电压与电流;电流产生电路单元,为输出反馈单元产生一个偏置电流,同时使产生的电流尽量小,从而降低整个电路的功耗,并且通过输出反馈单元的负反馈作用,使电流产生电路产生一个与电源电压无关的电流;输出反馈单元,产生输出基准电压和实现输出零温度系数,该电路低功耗、低温度系数、较低的工作电压及输出电压、较好的高频PSRR和面积小。

Description

一种电压基准源电路
技术领域
本发明涉及基准源电路领域,更具体地,涉及一种电压基准源电路。
背景技术
基准源电路广泛应用于模拟和混合电路中,如A/D、D/A转换器,电压调谐器,电压表,电流表的测试仪器以及偏置电路。其特点是输出的基准信号稳定,与电源电压、温度以及工艺的变化无关。在SOC(system on chip)芯片中,基准源电路是必不可少的一部分,其温度稳定性以及抗干扰性等性能的好坏影响着整个电路系统的精度及电路系统的性能。
基准源电路设计时主要考虑以下几个性能指标:功耗、温度系数、工作电压范围以及电源抑制比。为了能够满足现在对电源管理芯片低功耗的要求,基准源电路设计要尽量降低其工作电流,从而减少其功耗,使电池工作寿命变得更长久。温度系数越低即基准源电路的输出电压受温度影响越小,电压越稳定。较大的工作范围可使基准源电路更容易达到目标的输出电压值。
对于传统的基准源电路通常是利用两个不同温度系数的电流模块来实现零温度系数的电压输出。设计者要设计一个正温度系数电流(电流随温度的增加而增加)和一个负温度系数电流(电流随温度的减少而减少)然后将这两个电流模块相叠加,从而减少温度对电流再经过电阻最后可得到低温度系数的电压输出。
如图1所示是一个传统的带隙基准源电路结构。通过运算放大器OP的负反馈作用,使得节点电压VA=VB,从而使得流过M1和M2的电流相等,即I1=I2=I,在电阻R1上的电压降等于Q1和Q2的基-射电压差为ΔVBE=VTlnN,N是Q1和Q2发射区面积之比。在这个电路结构中,基准输出电压是双极型晶体管Q3的基极-发射极电压VBE3和电阻R2上的电压降之和,所以有VREF的表达式如下:
Figure BDA0001361595680000011
式中的第二项与绝对温度成正比,用于补偿VBE3的负温度系数。通过选择合适的R1和R2之比,基准电压的温度系数在某一特定温度下可以达到零,在该值附近基准电压随温度的变化很小。
但这种结构存在一定的不足。首先,该电路的输出电压为1.2V左右,不适用于低压的场合,其次,该电路使用到三极管和电阻,电路的面积比较大。另一方面,这种电路需要较大的静态电路,从而导致电路的功耗较大,通常也在几百uW级别,这对于低工作电压、低功耗的应用是致命的弱点。因此为了满足低工作电压与低功耗的应用场合,一些新的电压基准源被提了出来。CMOS电压基准源就是应用于低工作电压、低功耗领域的基准源。本发明是利用工作在亚阈值区和工作在饱和区的CMOS管相结合,以及衬底效应相互抵消技术,设计了一款极低功耗、低温度系数和低输出电压的电压基准源电路。
发明内容
本发明提供一种低功耗、低温度系数、较低的工作电压及输出电压的电压基准源电路。
为了达到上述技术效果,本发明的技术方案如下:
一种电压基准源电路,一种工作在亚阈值区的标准阈值CMOS管和高阈值CMOS管相结合,并且利用了衬底偏置技术和输出负反馈技术的基准源电路;所述电压基准源电路具有极低的功耗、低温度系数、较低的工作电压及输出电压、较好的高频PSRR和面积小的特性;所述电压基准源电路结构包括:启动单元、电流产生单元和输出反馈单元。所述启动电路单元在电路启动阶段为后续电路提供启动电压与电流,避免电路工作在零状态区;电流产生电路单元,由标准阈值CMOS管和高阈值CMOS管组成,为输出反馈单元产生一个偏置电流,同时使产生的电流尽量小,从而降低整个电路的功耗,并且通过输出反馈单元的负反馈作用,使由沟道长度调制效应所引起的不匹配得到显著降低,从而使电流产生电路产生一个与电源电压无关的电流;输出反馈单元,是由三个标准阈值电压CMOS管组成的输出结构,产生输出基准电压和实现输出零温度系数。
其中,该基准源电路只使用了CMOS管并未使用电容和电阻,减小了电路的面积。
进一步地,所述启动单元包括PMOS管MC、PM0和NMOS管MS1、MS2、MS3,所述MC的源极和漏极与电源连接,栅极分别与MS2的漏极和MS1的栅极连接,作为MOS管电容为MS1的栅极提供启动电压,MS1的漏极与PM0的栅极及后续单元中的PMOS管栅极连接、源极与电流产生电路的支路连接,在电路启动时为支路提供启动电流,使电流产生单元摆脱工作在“简并点”,MS2和MS3采用标准的电流镜连接,源极均接地,PM0的漏极与MS3的栅极和漏极连接、源极接电源,当电压基准源在正常工作后能自动关断启动电路,从而降低功耗。
进一步地,所述电流产生单元包括PMOS管PM1、PM2和NMOS管M1、M2、M3、M4,其中M3是高阈值CMOS管,所述M1的栅极和漏极与M3的栅极及M2的漏极连接,M1的源极和M4的漏极及M2的栅极连接,PM1的漏极与M1的栅极和漏极连接、源极接电源,PM2的栅极与PM1的栅极连接、漏极与M3的漏极连接,M2、M3、M4的源极接地,从而构成电流产生单元的电流支路,产生偏置电流。
进一步地,所述输出反馈单元包括PMOS管PM3和NMOS管M5、M6,所述M5的栅极与电流产生单元中M3的漏极连接,M5的源极和M6的漏极及栅极连接,PM3的栅极及漏极与M5的漏极连接、源极接电源,M6的源极接地,根据M6栅源电压与电流的关系实现零温度系数。
进一步地,所述电流产生单元与输出反馈单元通过M4和M6连接,即M4的栅极与M6的栅极及漏极连接,其中M4为该支路的电流提供了通路,而M6采用二极管连接,用其栅源电压作为参考输出电压,同时通过M1、M3、M5和PM1的负反馈作用,能降低沟道长度调制效应所引起的不匹配,使M1、M3的漏极电压相等,从而产生稳定且与电源电压无关的电流,由于负反馈的引入,减小了输出与地之间的等效阻抗,使高频时有较好的PSRR(电源电压抑制比)。
与现有技术相比,本发明技术方案的有益效果是:
本发明包括启动单元、电流产生单元和输出反馈单元;所述启动电路单元在电路启动阶段为电流产生单元和输出反馈单元提供启动电压与电流;电流产生电路单元,为输出反馈单元产生一个偏置电流,同时使产生的电流尽量小,从而降低整个电路的功耗,并且通过输出反馈单元的负反馈作用,使电流产生电路产生一个与电源电压无关的电流;输出反馈单元,产生输出基准电压和实现输出零温度系数,该电路低功耗、低温度系数、较低的工作电压及输出电压、较好的高频PSRR和面积小。
附图说明
图1传统的基准源电路连接图;
图2为本发明的电路原理图;
图3为本发明的启动单元电路连接图;
图4为本发明的电流产生单元电路连接图;
图5为本发明的输出反馈单元电路连接图。
具体实施方式
附图仅用于示例性说明,不能理解为对本专利的限制;
为了更好说明本实施例,附图某些部件会有省略、放大或缩小,并不代表实际产品的尺寸;
对于本领域技术人员来说,附图中某些公知结构及其说明可能省略是可以理解的。
下面结合附图和实施例对本发明的技术方案做进一步的说明。
实施例1
如图2所示,一种电压基准源电路,一种工作在亚阈值区的标准阈值CMOS管和高阈值CMOS管相结合,并且利用了衬底偏置技术和输出负反馈技术的基准源电路;所述电压基准源电路具有极低的功耗、低温度系数、较低的工作电压及输出电压、较好的高频PSRR和面积小的特性;所述电压基准源电路结构包括:启动单元、电流产生单元和输出反馈单元。所述启动电路单元在电路启动阶段为后续电路提供启动电压与电流,避免电路工作在零状态区;电流产生电路单元,由标准阈值CMOS管和高阈值CMOS管组成,为输出反馈单元产生一个偏置电流,同时使产生的电流尽量小,从而降低整个电路的功耗,并且通过输出反馈单元的负反馈作用,使由沟道长度调制效应所引起的不匹配得到显著降低,从而使电流产生电路产生一个与电源电压无关的电流;输出反馈单元,是由三个标准阈值电压CMOS管组成的输出结构,产生输出基准电压和实现输出零温度系数。
工作在亚阈值区的CMOS管的电压电流特性如下表达式所示:
Figure BDA0001361595680000041
VT为热电压(VT=kBT/q)具有正温度系数。K为CMOS管的宽长比,IDS是其漏极电流,η为亚阈值斜率因子,μn为载流子迁移率,Cox为栅氧层电容。
如果MOS管的源衬电压VSB不为零,则存在衬底效应,此时阈值电压为VTH *可以表示为:
Figure BDA0001361595680000051
其中,γ是体效应常数,ΦF是衬底的费米电势,VSB是源衬电压,若VSB=0,有VTH *=VTH。当ΦF>VSB时,对(3)的第二部分作出以下近似:
Figure BDA0001361595680000052
则VTH *可以表示为:
Figure BDA0001361595680000053
VTH *具有负温度系数,如下表达式所示:
VTH=VTH(T0)-κt(T-T0)+(η-1)VSB (6)
κt为VTH的一阶温度系数,T0是参考温度(300K),VTH(T0)代表参考温度下的阈值电压。
如图3所示,启动单元包括PMOS管MC、PM0和NMOS管MS1、MS2、MS3,所述MC的源极和漏极与电源连接,栅极分别与MS2的漏极和MS1的栅极连接,作为MOS管电容为MS1的栅极提供启动电压,MS1的漏极通过结点node1与PM0的栅极及后续单元中的PMOS管栅极连接、源极通过结点node2与电流产生电路的支路连接,在电路启动时通过节点node2为电流支路提供启动电流,使电流产生单元摆脱工作在“简并点”,MS2和MS3采用标准的电流镜连接,源极均接地,PM0的漏极与MS3的栅极和漏极连接、源极接电源,当电压基准源在正常工作后结点node1的电压降低,通过电流镜作用MS2导通,使MOS管电容MC栅极的电压降低,从而关断启动电路降低了功耗。
如图4所示,电流产生单元包括PMOS管PM1、PM2和NMOS管M1、M2、M3、M4,其中M3是高阈值CMOS管,且M1、M2、M3、M4均工作在亚阈值区,所述M1的栅极和漏极与M3的栅极及M2的漏极连接,M1的源极和M4的漏极及M2的栅极连接,PM1的漏极与M1的栅极和漏极连接、源极接电源,PM2的栅极与PM1的栅极通过结点node1与输出反馈单元连接,PM2的漏极与M3的漏极通过结点node2与输出反馈单元连接,M2、M3、M4的源极接地,从而构成电流产生单元的电流支路,产生偏置电流,根据电路结构建立起一个明确的电压关系,得到电流产生单元的电压关系式如式(7)所示:
VGS1+VGS2=VGS3 (7)
根据CMOS管工作亚阈值的电压电流特性,把(2)带入(7)得到:
Figure BDA0001361595680000061
考虑到Cox1=Cox2=Cox,Cox3≈2.2Cox,μ1=μ2=μ3=μn,I1=α1I2,I=α2(I1+I2),VTH1=VTH2=VTH,再将(6)代入(8)可以进一步的到电路产生电路的电流I的表达式:
Figure BDA0001361595680000062
其中A=α2(1+1/α1),由上式可知,该电流与M1、M2、M3的宽长比有关,通过调节其宽长比就可以得到极低的偏置电流。
为了减小沟道长度调制效应所造成的影响,从而使得两条支路的电流更好的匹配,输出反馈单元还起到了负反馈的作用。通过正确设置M5、M6的宽长比,可以将结点node1和node4的电压差减到最小,当Vnode1=Vnode2时,由沟道长度调制效应所引起的不匹配将会显著的降低,所以和传统结构相比,器件的沟道长度要求就没有那么严格,芯片面积也会因此得到减小。假设由于电源电压变化,结点node2的电压上升,结点node1的电压降降低,结点node4的电压会随着升高。由于M1、M3、M5和PM1所构成的负反馈增益大于由PM2构成的正反馈增益,所以,结点node2的电压最终会降低,恢复原来的值,反过来情况也类似。正是由于负反馈环路的存在,在电源电压变化的时候,电流I仍能保持稳定而不受影响,因此由式(9)推导出的电流表达式更加精确。
如图5所示,输出反馈单元包括PMOS管PM3和NMOS管M5、M6,为了得到较低的参考输出电压,M5、M6工作在亚阈值区,所述M5的栅极与电流产生单元中M3的漏极连接,M5的源极和M6的漏极及栅极连接,PM3的栅极及漏极与M5的漏极连接、源极接电源,M6的源极接地,M6的源极作为基准电压输出结点Vref,得到输出电压表达式如下:
Vref=VGS6 (10)
所述节点node1又与电流产生单元连接,PM2与PM3组成电流镜,通过该电流镜将电流产生单元产生的电流镜像到输出反馈单元,使PM3所在支路得到与I成比例的电流βI,该比例由PM2和PM3的宽长比决定,由式(2)MOS管工作在亚阈值区的电压电流特性,考虑到VTH6=VTH,可进一步的得到输出电压的表达式:
Figure BDA0001361595680000071
由上述公式可知道通过适当地调整M1、M2、M3、M6的宽长比K就可以消除温度T对输出电压的影响,从而实现零温度系数,由于负反馈的引入,减小了输出与地之间的等效阻抗,使高频时有较好的PSRR。
相同或相似的标号对应相同或相似的部件;
附图中描述位置关系的用于仅用于示例性说明,不能理解为对本专利的限制;
显然,本发明的上述实施例仅仅是为清楚地说明本发明所作的举例,而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明权利要求的保护范围之内。

Claims (3)

1.一种电压基准源电路,其特征在于,包括启动单元、电流产生单元和输出反馈单元;所述启动单元在电路启动阶段为电流产生单元和输出反馈单元提供启动电压与电流;电流产生电路单元,为输出反馈单元产生一个偏置电流,同时使产生的电流尽量小,从而降低整个电路的功耗,并且通过输出反馈单元的负反馈作用,使电流产生单元产生一个与电源电压无关的电流;输出反馈单元,产生输出基准电压和实现输出零温度系数;
所述启动单元包括PMOS管MC、PM0和NMOS管MS1、MS2、MS3,所述MC的源极和漏极与电源连接,栅极分别与MS2的漏极和NMOS管MS1的栅极连接,作为MOS管电容为MS1的栅极提供启动电压,MS1的漏极与PM0的栅极及后续单元中的PMOS管栅极连接、源极与电流产生电路的支路连接,在电路启动时为支路提供启动电流,使电流产生单元摆脱工作在“简并点”,MS2和MS3采用标准的电流镜连接,源极均接地,PM0的漏极与MS3的栅极和漏极连接、源极接电源,当电压基准源在正常工作后能自动关断启动电路,从而降低功耗;
所述电流产生单元包括PMOS管PM1、PM2和NMOS管M1、M2、M3、M4,其中M3是高阈值CMOS管,所述M1的栅极和漏极与M3的栅极及M2的漏极连接,M1的源极和M4的漏极及M2的栅极连接,PM1的漏极与M1的栅极和漏极连接、源极接电源,PM2的栅极与PM1的栅极连接、漏极与M3的漏极连接,M2、M3、M4的源极接地,从而构成电流产生单元的电流支路,产生偏置电流;其中,NMOS管M4的栅极与输出反馈单元相连,PMOS管PM1和PM2的源极接电源。
2.根据权利要求1所述的电压基准源电路,其特征在于,所述输出反馈单元包括PMOS管PM3和NMOS管M5、M6,所述M5的栅极与电流产生单元中M3的漏极连接,M5的源极和M6的漏极及栅极连接,PM3的栅极及漏极与M5的漏极连接、源极接电源,M6的源极接地,根据M6栅源电压与电流的关系实现零温度系数;其中,PMOS管PM3源极接电源。
3.根据权利要求2所述的电压基准源电路,其特征在于,所述电流产生单元与输出反馈单元通过M4和M6连接,即M4的栅极与M6的栅极及漏极连接,其中M4为该支路的电流提供了通路,而M6采用二极管连接,用其栅源电压作为参考输出电压,同时通过M1、M3、M5和PM1的负反馈作用,能降低沟道长度调制效应所引起的不匹配,使M1、M3的漏极电压相等,从而产生稳定且与电源电压无关的电流,由于负反馈的引入,减小了输出与地之间的等效阻抗。
CN201710620610.5A 2017-07-26 2017-07-26 一种电压基准源电路 Active CN109308091B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710620610.5A CN109308091B (zh) 2017-07-26 2017-07-26 一种电压基准源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710620610.5A CN109308091B (zh) 2017-07-26 2017-07-26 一种电压基准源电路

Publications (2)

Publication Number Publication Date
CN109308091A CN109308091A (zh) 2019-02-05
CN109308091B true CN109308091B (zh) 2020-07-17

Family

ID=65201723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710620610.5A Active CN109308091B (zh) 2017-07-26 2017-07-26 一种电压基准源电路

Country Status (1)

Country Link
CN (1) CN109308091B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109917842B (zh) * 2019-04-16 2021-11-02 卓捷创芯科技(深圳)有限公司 一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路
CN110149111B (zh) * 2019-04-18 2023-05-02 珠海亿智电子科技有限公司 一种自举开关电路及其控制方法
CN110879627A (zh) * 2019-12-23 2020-03-13 中国电子科技集团公司第四十九研究所 一种具有电流输出能力的带隙基准电压的拓扑结构
CN112504494B (zh) * 2020-12-02 2023-02-24 中国科学院上海高等研究院 一种超低功耗cmos温度感应电路
CN113050740B (zh) * 2021-03-09 2022-06-17 上海物骐微电子有限公司 一种低功耗启动电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084665A (en) * 1990-06-04 1992-01-28 Motorola, Inc. Voltage reference circuit with power supply compensation
CN103926968A (zh) * 2014-04-18 2014-07-16 电子科技大学 一种带隙基准电压产生电路
CN103941799A (zh) * 2014-05-07 2014-07-23 福州大学 一种新型的低功耗无电阻型基准电压产生电路
CN105676938A (zh) * 2016-03-04 2016-06-15 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种超低功耗高电源抑制比电压基准源电路
CN106125811A (zh) * 2016-06-15 2016-11-16 北京工业大学 一种超低温漂高电源抑制比带隙基准电压源

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084665A (en) * 1990-06-04 1992-01-28 Motorola, Inc. Voltage reference circuit with power supply compensation
CN103926968A (zh) * 2014-04-18 2014-07-16 电子科技大学 一种带隙基准电压产生电路
CN103941799A (zh) * 2014-05-07 2014-07-23 福州大学 一种新型的低功耗无电阻型基准电压产生电路
CN105676938A (zh) * 2016-03-04 2016-06-15 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种超低功耗高电源抑制比电压基准源电路
CN106125811A (zh) * 2016-06-15 2016-11-16 北京工业大学 一种超低温漂高电源抑制比带隙基准电压源

Also Published As

Publication number Publication date
CN109308091A (zh) 2019-02-05

Similar Documents

Publication Publication Date Title
CN109308091B (zh) 一种电压基准源电路
US10152078B2 (en) Semiconductor device having voltage generation circuit
US7737769B2 (en) OPAMP-less bandgap voltage reference with high PSRR and low voltage in CMOS process
CN106959723A (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
CN108153360B (zh) 一种带隙基准电压源
CN210691139U (zh) 亚带隙补偿参考电压生成电路和亚带隙参考电压生成器
Nagulapalli et al. A microwatt low voltage bandgap reference for bio-medical applications
CN113377147B (zh) 一种亚阈值带隙基准电压源电路
CN101630176A (zh) 低电压cmos带隙基准电压源
CN108334144B (zh) 一种高性能基准电压源及其实现方法
Homulle et al. Deep-cryogenic voltage references in 40-nm CMOS
US20120068685A1 (en) Circuit and method for generating reference voltage and reference current
Nagulapalli et al. A 0.6 V MOS-only voltage reference for biomedical applications with 40 ppm/∘ C temperature drift
Chen et al. 18.7 A 0.7 V, 2.35% 3σ-Accuracy Bandgap Reference in 12nm CMOS
CN110673685A (zh) 一种超低功耗电压基准电路
CN101149628B (zh) 一种基准电压源电路
CN109240407B (zh) 一种基准源
Luo et al. A 1-V 2.69-ppm/° C 0.8-μW bandgap reference with piecewise exponential curvature compensation
CN111381625B (zh) 一种基准源电路
TWI716323B (zh) 電壓產生器
CN210666511U (zh) 一种超低功耗电压基准电路
US20230288951A1 (en) Bandgap circuit with noise reduction and temperature stability
CN101105698A (zh) 带差参考电路
Peng et al. Implementation of a low TC high PSRR CMOS bandgap voltage reference circuit
Kang et al. A novel high PSRR bandgap over a wide frequency range

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant