CN109917842B - 一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路 - Google Patents
一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路 Download PDFInfo
- Publication number
- CN109917842B CN109917842B CN201910305539.0A CN201910305539A CN109917842B CN 109917842 B CN109917842 B CN 109917842B CN 201910305539 A CN201910305539 A CN 201910305539A CN 109917842 B CN109917842 B CN 109917842B
- Authority
- CN
- China
- Prior art keywords
- circuit
- pmos
- voltage
- self
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明属于模拟集成电路技术领域,一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路，在带隙基准启动电路的下拉管支路串接钳位反馈电路，芯片上电时，起始电路处于第一简并态，下拉管栅极电压随电源电压升高，同时钳位反馈电路检测到放大器正输入端Va是低电位而导通，下拉管下拉自偏置电流镜PMOS栅极电压Vgp使Va上升，钳位反馈电路逐步弱化下拉管的下拉能力以阻止Vgp电压的迅速下降，电流镜栅源电压在受到钳位反馈电路负反馈的作用下，逐步进入正常工作状态，避免自偏置带隙基准电路进入第三简并态，从而大大增强电路的鲁棒性。本发明电路结构简单，不消耗额外电流，适用于高精度低功耗要求的温度传感器和带隙基准电路的设计。
Description
技术领域
本发明属于模拟集成电路技术领域，具体涉及一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路。
背景技术
基准电路广泛的应用于模拟电路设计中，它为芯片内部提供一个与电源和工艺参数关系很小，与温度关系确定的稳定的参考电压。CMOS技术中基准电压的产生主要采用公认的“带隙”技术，常用的包括自偏置恒定Gm和带运放的电路结构，如图1、图2所示。
带隙基准技术一个很重要的问题是“简并”偏置点的存在，如图1所示，当电源上电时，所有晶体管传输电流均为零，环路可以稳定在这种“关断”的零状态；当有电流流过时，支路工作电流由器件参数和温度决定，电源电压工作范围内，电流值大小与电源电压值关系较弱，电路处于“正常”工作状态。这样，电路可以稳定在两种不同的状态，称之为“简并态”，对电路设计来说，这个问题被称作“带隙基准的启动问题”。实际上在复杂的电路设计中，可能存在一个或者多个简并点，需要设计者在电路设计中仔细模拟和分析。
射频识别(Radio Frequency Identification，RFID)技术是一种非接触式的自动识别技术，广泛应用于仓库管理、身份识别、交通运输、食品医疗、动物管理等多种领域。无源式被动射频识别标签系统的能量来自读写器发射的射频能量，无须内置电源，它需要系统设计工作在超低功耗状态，如几微安级别的电流，甚至更小，这导致分配到基准电路的电流更小，加大了电路设计上的难度。在带隙基准电路启动电路的设计上，提出了更为苛刻的要求：其一，由于系统是被动工作模式，其工作电能来源于无线电磁感应，所以启动电路处于自启动模式；其二，启动电路的电流不能太大。
此外，带隙基准电路基本原理可应用于传感器的电路设计中，如基于三极管pn结温度特性的低功耗温度传感器，其温度测量范围约-40℃至120℃，要在整个温度范围内，考虑工艺参数变化，精简电路结构的情况下，保证启动电路都能正常工作，这是一大挑战。
如图3所示，为现有技术中一种常用的带隙基准启动电路，左侧虚线方框内为启动电路，它包括由PM4、PM5构成的限流电阻单元，由PM6、NM3构成的反相器检测电路，以及启动下拉单元NM4。启动原理为：当电路VDD由零上升时，由于电容耦合，Vgp结点随电压上升，电路存在一种稳态，即PM1、PM2、PM3，NM1、NM2均处于关闭状态，电流为“零”，Vgn结点电压不足以使得NM1打开，由于没有电流流过，Vref输出为低电平。启动电路的Vsense结点连接至基准电路输出Vref，当检测到Vref为零时，启动电路反相器Start结点输出电压随电源上升而上升，其电压值约为VDD-|Vthp|，其中|Vthp|代表PMOS阈值电压的绝对值。当Start结点电压达到一定值时，启动下拉单元NM4导通，使得Vgp电压开始下降，PM1、PM2、PM3开始导通，电流开始流过NM1、NM2，电路脱离“零状态”。由于有电流流过R1和Q3，基准输出电压Vref上升，启动电路的反相器单元Vsense检测到该电压，将会下拉Start结点电压，使得NM4关断，开始进入由Q1、Q2、Rb、NM1、NM2器件物理参数决定的一种稳态，即正常工作状态。
学术上大量资料已经证明，由于不匹配和环路增益不够等原因，图3所示恒定Gm偏置结构的基准电路，基准电压的精度不高，电路产生的与温度成正比(Proportional ToAbsolute Temperature，PTAT)的基准电流非线性失真严重，由PTAT基准电流生成的PTAT电压信号，很难满足高精度信号采集系统，如高精度温度传感器的应用。
带隙基准电路可产生PTAT基准电流和恒定温度系数的基准电流，在一些对PTAT电流温度线性度要求高的系统中，通常会采用环路放大器提高环路增益和电源抑制，甚至用到斩波运算放大器将电路低频噪声转移到高频段，提升系统低频信号的信噪比，图4所示，是一种带运放结构自偏置的带隙基准电路。
与现有技术一不同的是，图4所示带隙基准电路含有自偏置的运放放大器。基准电路的启动电路的原理与现有技术一的原理是相同的，在多数应用情况下，电路能够完成自启动，在环路运算放大器的作用下，提高了电路精度和电源抑制比。但是，与现有技术一另一个重要的不同点是，该结构存在三个简并点，即有三个稳定状态：其一，“零”状态，即电路偏置单元支路电流为零；其二，稳定状态，即电路正常工作的状态，在运算放大器正常工作时，Va＝Vb，电路偏置电流值为I＝VT*ln(n)/Rb；其三，启动电路启动后，Vgp被下拉至很低，PM4自偏置电流Ibias作为运算放大器OPA的偏置电流，超出了运放偏置的范围，导致运放不能正常工作，图中Va和Vb电压不相等，而流过Q1和Q2的电流是相等的，该电流值大于正常稳定态的偏置电流，且是一个不能确定的值，它与OPA的参数设计，三极管Q1和Q2的参数设计，电阻Rb的值，以及PMOS尺寸设计有密切的关系。导致第三个简并点存在的主要原因是OPA不是理想的运算放大器，运算放大器的偏置电流由自偏置单元PM4提供，由于电路启动后，Vgp结点电压被NM2迅速下拉，PM4的电流远远超出了OPA偏置电流设计的范围而导致运放不能正常工作，基准电路的纠错环路机制被破坏，电路达到了第三个物理上的稳定状态，而不能通过自身恢复，特别是在一些极端的条件下，例如，低温快速上电时，电路有很大的几率进入第三“简并状态”。
上述第三“简并状态”的形成过程是：芯片上电时，起始电路状态处于第一简并态，即图4中所有PMOS电流偏置为零，三极管Q1的发射极电压不足以使N型MOS管NM1发生状态切换，下拉管NM2栅极电压Vstart随电源电压升高，当电源电压VDD上升到一定程度时，Vstart高于NM2的阈值电压，使得NM2导通，在传统的启动电路中，自偏置PMOS电流镜栅极电压Vgp被下拉管NM2下拉，PMOS电流镜开始导通，由于NM2的下拉很强，PMOS电流镜偏置电流迅速增大，由于环路放大器OPA的偏置电流由自偏置电流单元的PM4提供，存在很大的可能使得PM4偏置电流远远超出OPA的工作范围，在低温情况下，电路元器件工作在一个慢速的过程中，OPA不能马上建立正常的工作点，导致环路不稳定，OPA的输入端电压Va和Vb不相等的情况出现，并且系统稳定，由此即形成了第三个简并点。
综上所示，带运算放大器的自偏置结构的带隙基准电路，传统的启动电路一般只能消除一个简并态，而实际电路可能存在除正常工作态的两个或多个简并态，因此需要改进电路，使得在整个温度范围内，考虑工艺角偏差，系统上电快慢的情况下，保证电路正常启动。
发明内容
本申请针对带运算放大器的自偏置带隙基准电路存在三个简并态的问题，发明了一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路，该电路技术是通过在传统启动电路下拉NMOS的支路增加钳位反馈电路，抑制带运算放大器的自偏置带隙基准电路进入第三个简并亚稳态，增强了电路的鲁棒性，使基准电路能够在各种情况下正常的启动。
为解决上述问题，本发明提供一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路，包括启动电路，自偏置电流单元，自偏置单元电路和输出电路；
所述启动电路用于向所述自偏置电流单元和自偏置单元电路提供启动电压，并在自偏置电流单元和自偏置单元电路启动后关闭，所述启动电路包括限流单元、启动电压检测电路、钳位反馈电路以及下拉管NM1，所述限流单元与启动电压检测电路串联连接于电源与地之间，下拉管NM1栅极连接至所述限流单元的输出端，源极接地，漏极通过所述钳位反馈电路连接至自偏置电流镜PMOS的栅极Vgp，所述钳位反馈电路的检测输入端Vsense2连接至运算放大器OPA的正输入端Va，用于对偏置结点Va电压进行检测，当检测到该结点电压为低电位时，所述钳位反馈电路导通，下拉管NM1下拉自偏置电流镜PMOS栅极电压Vgp，使得Va上升，钳位反馈电路检测到Va上升后，逐步弱化下拉管NM1的下拉能力，用来阻止Vgp电压的迅速下降，这种负反馈作用使得Vgp电压不会迅速被下拉至一个很低的电平，自偏置的PMOS电流镜的栅源电压Vgs不会因为启动过程中NM1的强力下拉而剧烈的变化，而是在受到了钳位反馈电路的负反馈作用下，逐步进入正常工作状态，从而避免自偏置带隙基准电路进入第三简并态，保障了输出电路输出的带隙基准电压的精确度。
实现本发明目的的技术方案还进一步的包括，所述钳位反馈电路为第十PMOS管PM10，所述第十PMOS管PM10源极连接至自偏置电流镜PMOS的栅极Vgp，漏极连接至下拉管NM1的漏极，栅极连接至运算放大器OPA的正输入端Va，用于检测偏置结点Va的电压，作为所述钳位反馈电路的检测输入信号Vsense2，从而控制PM10导通或关断。
实现本发明目的的技术方案还进一步的包括，所述钳位反馈电路为并联连接的第十PMOS管PM10和第十一PMOS管PM11，所述第十PMOS管PM10的源极与第十一PMOS管PM11的源极相连，并连接至自偏置电流镜PMOS的栅极Vgp，第十PMOS管PM10的漏极与第十一PMOS管PM11的漏极相连，并连接至下拉管NM1的漏极，第十PMOS管PM10的栅极连接至运算放大器OPA的正输入端Va，第十一PMOS管PM11的栅极连接至运算放大器OPA的负输入端Vb，用于检测偏置结点Va、Vb的电压，作为所述钳位反馈电路的检测输入信号Vsense2、Vsense3，从而控制PM10、PM11导通或关断。
本发明在带隙基准启动电路的下拉管支路串接钳位反馈电路，在芯片上电时，起始电路状态处于第一简并态，下拉管栅极电压随电源电压升高，与此同时，钳位反馈电路检测到放大器正输入端Va是低电位，钳位反馈电路导通，下拉管下拉自偏置电流镜PMOS栅极电压Vgp，使得Va上升，钳位反馈电路检测到Va上升后，逐步弱化下拉管的下拉能力，用来阻止Vgp电压的迅速下降，这种负反馈作用使得Vgp不会迅速被下拉至一个很低的电平，自偏置的PMOS电流镜的栅源电压Vgs不会因为启动过程中NM1的强力下拉而剧烈的变化，而是在受到了钳位反馈电路负反馈的作用下，逐步进入正常工作状态，避免自偏置带隙基准电路进入第三简并态，从而大大增强了电路的鲁棒性。本发明电路结构简单，不消耗额外的电流，适用于高精度低功耗要求的温度传感器和带隙基准电路的设计。
附图说明
图1为现有技术中恒定Gm偏置的带隙基准电路结构图；
图2为现有技术中带环路放大器的带隙基准电路结构图；
图3为现有技术中带启动电路的恒定Gm偏置的带隙基准电路结构图；
图4为现有技术中带启动电路的环路放大器带隙基准电路结构图；
图5为本发明的带钳位反馈启动电路的自偏置带隙基准电路结构图；
图6为本发明的钳位反馈电路的实施例一电路结构图；
图7为本发明的钳位反馈电路的实施例二电路结构图；
图8a为本发明的钳位反馈电路的实施例三电路结构图；
图8b为本发明的钳位反馈电路的实施例四电路结构图；
图8c为本发明的钳位反馈电路的实施例五电路结构图；
图9为传统电路与本申请电路启动过程中Vgp的电压波形对比图；
图10为传统电路与本申请电路启动过程中偏置电流的变化对比图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图5所示，本发明所述一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路，包括启动电路，自偏置电流单元，自偏置单元电路和输出电路；
所述启动电路用于向所述自偏置电流单元和自偏置单元电路提供启动电压，并在自偏置电流单元和自偏置单元电路启动后关闭，所述启动电路包括限流单元、启动电压检测电路、钳位反馈电路以及下拉管NM1，所述限流单元与启动电压检测电路串联连接于电源与地之间，下拉管NM1栅极连接至所述限流单元的输出端，源极接地，漏极通过所述钳位反馈电路连接至自偏置电流镜PMOS的栅极Vgp，所述钳位反馈电路的检测输入端Vsense2连接至运算放大器OPA的正输入端Va，用于对偏置结点Va电压进行检测，当检测到该结点电压为低电位时，所述钳位反馈电路导通，下拉管NM1下拉自偏置电流镜PMOS栅极电压Vgp，使得Va上升，钳位反馈电路检测到Va上升后，逐步弱化下拉管NM1的下拉能力，用来阻止Vgp电压的迅速下降，这种负反馈作用使得Vgp电压不会迅速被下拉至一个很低的电平，自偏置的PMOS电流镜的栅源电压Vgs不会因为启动过程中NM1的强力下拉而剧烈的变化，而是在受到了钳位反馈电路的负反馈作用下，逐步进入正常工作状态，从而避免自偏置带隙基准电路进入第三简并态，保障了输出电路输出的带隙基准电压的精确度。
图6为本发明的钳位反馈电路的实施例一电路结构图，所述启动电压检测电路由NM2和PM5构成的反相器组成，所述限流单元由二极管连接的PM6、PM7、PM8串联连接组成，可以看作是一个宽长比为倒比的PMOS二极管连接的大电阻，其阈值电压为PMOS的阈值电压。所述钳位反馈电路为第十PMOS管PM10，所述第十PMOS管PM10源极连接至自偏置电流镜PMOS的栅极Vgp，漏极连接至下拉管NM1的漏极，栅极连接至运算放大器OPA的正输入端Va，用于检测偏置结点Va的电压，作为所述钳位反馈电路的检测输入信号Vsense2，从而控制PM10导通或关断。
基准电路的电源电压VDD上电时，启动电路工作过程是：上电之前，各支路电流为零，Va和Vb结点电压为零，电源快速上电，自偏置单元电路起始状态是处于第一简并点，此时，由于Vsense1检测到的电压为低电平，启动电压检测电路的输出Vstart跟随电源，Vstart＝VDD-|Vthp|，下拉管NM1导通。与此同时，PM10检测到Va结点电压为零电平，PM10导通，因此NM1下拉自偏置PMOS电流镜的栅极Vgp，使得电路启动，摆脱第一简并态，自偏置电流开始增大，Va和Vb电压开始上升。由于钳位反馈电路PM10的存在，随着Va的上升和Vgp电压的下降，PM10逐步关断，阻止Vgp电压下降，这种钳位反馈机制会抑制带隙基准电路进入第三简并点。
传统的电路结构中，随着偏置电流的增大，Vb上升，从而下拉Vstart，最后关闭下拉管NM1，在关闭之前，没有一个同时钳位的反馈机制，往往在低温快速上电过程中，来不及阻止Vgp电压下降，电路就已经进入第三简并点，使得带隙基准电路不能正常工作。
图7为本发明的钳位反馈电路的实施例二电路结构图，该实施例中，所述钳位反馈电路为并联连接的第十PMOS管PM10和第十一PMOS管PM11，所述第十PMOS管PM10的源极与第十一PMOS管PM11的源极相连，并连接至自偏置电流镜PMOS的栅极Vgp，第十PMOS管PM10的漏极与第十一PMOS管PM11的漏极相连，并连接至下拉管NM1的漏极，第十PMOS管PM10的栅极连接至运算放大器OPA的正输入端Va，第十一PMOS管PM11的栅极连接至运算放大器OPA的负输入端Vb，用于检测偏置结点Va、Vb的电压，作为所述钳位反馈电路的检测输入信号Vsense2、Vsense3，从而控制PM10、PM11导通或关断。
该实施例中钳位反馈电路的工作原理为：PM10和PM11分别用于检测偏置结点Va和Vb的电压，电路启动消除第一简并点后，下拉管NM1迅速将自偏置电流镜的PMOS栅极电压Vgp下拉，偏置电路的支路电流迅速增大并使得Va和Vb电压上升，并联连接的PM10和PM11检测到Va和Vb的电压值上升，会关断由NM1、PM10和PM11组成的电路支路，从而阻止Vgp电压继续被下拉，阻止PMOS电流镜的电流继续增大，最终防止电路进入第三简并态。当Va大于Vb时，PM10和PM11受PM11主导，即PM10先关断，PM11后关断；当Vb大于Va时，PM10和PM11受PM10主导，即PM11先关断，PM10后关断。这种检测机制放宽了钳位反馈电路检测电压的范围，缺点是降低了电压钳位效果，好处是有利于电路充分启动。在模拟集成电路设计中，需要电路设计者在这二者之间寻找一个最佳的平衡点，此处不再赘述。
图8a为本发明的钳位反馈电路的实施例三电路结构图，该实施例中，所述钳位反馈电路为第一PMOS型二极管PMD1，所述第一PMOS型二极管PMD1源极连接至自偏置电流镜PMOS的栅极Vgp，其栅极与漏极相连，并连接至下拉管NM1的漏极，所述第一PMOS型二极管PMD1用于对Vgp电压进行钳位，使得Vgp结点电压值始终不低于一个PN结电压，在该电路中，PN结电压即等于PMD1的阈值电压。
由于PMD1的电压钳位作用，PMOS电流镜的栅源电压VGS始终高于电源电压Vdd-Vthp，大大削弱了PMOS电流镜的电流驱动能力，PMOS电流镜能提供的最大电流为：
而传统电路中，Vgp可能被下拉至地，PMOS电流镜的栅源电压VGS＝Vdd，它提供的最大电流为：
在电路设计中，这二者会有很大的差值。因此，加入了钳位二极管PMD1，可以阻止在启动过程中Vgp下降至零电位，削弱了PMOS电流镜的电流驱动能力，一方面可保证电路正常启动，另一方面可以防止电路进入第三简并状态，实现了电路设计目标。
图8b为本发明的钳位反馈电路的实施例四电路结构图，该实施例中，所述钳位反馈电路为串联连接的第一NMOS型二极管NMD1和第二NMOS型二极管NMD2，所述第一NMOS型二极管NMD1栅极与漏极相连，并连接至自偏置电流镜PMOS的栅极Vgp，其源极连接至第二NMOS型二极管NMD2的漏极，所述第二NMOS型二极管NMD2栅极与漏极相连，其源极连接至下拉管NM1的漏极，所述第一NMOS型二极管NMD1和第二NMOS型二极管NMD2用于对Vgp电压进行钳位，使得Vgp结点电压值始终不低于两个PN结电压，在该电路中，所述PN结电压即等于NMD1和NMD2的阈值电压之和。
该实施例采用NMD1和NMD2二极管进行电压钳位，其原理与图8a所述的PMD1钳位原理相同，差异是NMD1、NMD2的阈值电压与PMD1有差别，可供电路设计者根据电路参数进行选择。
图8c为本发明的钳位反馈电路的实施例五电路结构图，该实施例中，所述钳位反馈电路为第一二极管D1，所述第一二极管D1正极连接至自偏置电流镜PMOS的栅极Vgp，其负极连接至下拉管NM1的漏极，所述第一二极管D1用于对Vgp电压进行钳位，使得Vgp结点电压值始终不低于一个PN结电压，在该电路中，所述PN结电压即等于D1的阈值电压。该实施例中直接采用二极管钳位，电路原理与上述图8b的原理相同。
为了更好的说明传统启动电路和本发明的钳位反馈启动电路的区别，图9和图10给出了二者的仿真结果对比图。图9为传统电路与本申请电路启动过程中Vgp的电压波形对比图，其中上方的线代表本申请提出的带钳位反馈的启动电路电压波形，下方的线代表传统电路电压波形。仿真设置在第10us时VDD快速上电至1.8V的电压，上电时间为100nS。从图9可知，本申请的电路Vgp下降缓慢，逐步进入正常的稳定态。而传统结构中，由于缺少钳位反馈机制，Vgp迅速下降至一个很低的电压值，如图中256.9mV，大大偏离了设计的偏置电压值，之后Vgp稳定，电路进入第三简并态。与此对应的支路偏置电流如图10所示，传统结构中，电路启动摆脱第一简并点后，迅速下拉Vgp使得偏置电路快速增大至4.495uA，并最终稳定在3.31uA，如图10中下方的线所示，图中所示电流为负值代表电流方向。而带钳位反馈启动电路的偏置电流在启动时，受到了钳位反馈作用，不会迅速增大，而是缓慢降低，如图10中上方的线所示，自偏置电流流向OPA，环路运算放大器OPA偏置电流在正常范围内，OPA能正常工作，环路反馈形成。最终使得基准电路稳定在设定的工作状态。本发明电路结构简单，不消耗额外的电流，适用于高精度低功耗要求的温度传感器和带隙基准电路的设计。
Claims (6)
1.一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路，其特征在于：包括启动电路，自偏置电流单元，自偏置单元电路和输出电路；
所述启动电路用于向所述自偏置电流单元和自偏置单元电路提供启动电压，并在自偏置电流单元和自偏置单元电路启动后关闭，所述启动电路包括限流单元、启动电压检测电路、钳位反馈电路以及下拉管NM1，所述限流单元与启动电压检测电路串联连接于电源与地之间，下拉管NM1栅极连接至所述限流单元的输出端，源极接地，漏极通过所述钳位反馈电路连接至自偏置电流镜PMOS的栅极Vgp，所述钳位反馈电路的检测输入端Vsense2连接至运算放大器OPA的正输入端Va，用于对偏置结点Va电压进行检测，当检测到该结点电压为低电位时，所述钳位反馈电路导通，下拉管NM1下拉自偏置电流镜PMOS栅极电压Vgp，使得Va上升，钳位反馈电路检测到Va上升后，逐步弱化下拉管NM1的下拉能力，用来阻止Vgp电压的迅速下降，这种负反馈作用使得Vgp电压不会迅速被下拉至一个很低的电平，自偏置的PMOS电流镜的栅源电压Vgs不会因为启动过程中下拉管NM1的强力下拉而剧烈的变化，而是在受到了钳位反馈电路的负反馈作用下，逐步进入正常工作状态，从而避免自偏置带隙基准电路进入第三简并态，保障了输出电路输出的带隙基准电压的精确度。
2.如权利要求1所述的消除自偏置带隙基准简并亚稳态的钳位反馈启动电路，其特征在于：所述钳位反馈电路为第十PMOS管PM10，所述第十PMOS管PM10源极连接至自偏置电流镜PMOS的栅极和运算放大器OPA的输出端Vgp，漏极连接至下拉管NM1的漏极，栅极连接至运算放大器OPA的正输入端Va，用于检测偏置结点Va的电压，作为所述钳位反馈电路的检测输入信号Vsense2，从而控制第十PMOS管PM10导通或关断,所述自偏置电流镜PMOS(PM1、PM2、PM3、PM4)的源极均连接至电源端，PMOS管PM1漏极端连接至运算放大器OPA的负输入端Vb，PMOS管PM2漏极端连接至运算放大器OPA的正输入端Va，PMOS管PM3漏极端作为带隙基准输出端，PMOS管PM4漏极端连接至运算放大器OPA的偏置电流端。
3.如权利要求1所述的消除自偏置带隙基准简并亚稳态的钳位反馈启动电路，其特征在于：所述钳位反馈电路为并联连接的第十PMOS管PM10和第十一PMOS管PM11，所述第十PMOS管PM10的源极与第十一PMOS管PM11的源极相连，并连接至自偏置电流镜PMOS的栅极和运算放大器OPA的输出端Vgp，第十PMOS管PM10的漏极与第十一PMOS管PM11的漏极相连，并连接至下拉管NM1的漏极，第十PMOS管PM10的栅极连接至运算放大器OPA的正输入端Va，第十一PMOS管PM11的栅极连接至运算放大器OPA的负输入端Vb，用于检测偏置结点Va、Vb的电压，作为所述钳位反馈电路的检测输入信号Vsense2、Vsense3，从而控制第十PMOS管PM10、第十一PMOS管PM11导通或关断,所述自偏置电流镜PMOS(PM1、PM2、PM3、PM4)的源极均连接至电源端，PMOS管PM1漏极端连接至运算放大器OPA的负输入端Vb，PMOS管PM2漏极端连接至运算放大器OPA的正输入端Va，PMOS管PM3漏极端作为带隙基准输出端，PMOS管PM4漏极端连接至运算放大器OPA的偏置电流端。
4.如权利要求1所述的消除自偏置带隙基准简并亚稳态的钳位反馈启动电路，其特征在于：所述钳位反馈电路为第一PMOS型二极管PMD1，所述第一PMOS型二极管PMD1源极连接至自偏置电流镜PMOS的栅极和运算放大器OPA的输出端Vgp，其栅极与漏极相连，并连接至下拉管NM1的漏极，所述第一PMOS型二极管PMD1用于对Vgp电压进行钳位，使得Vgp结点电压值始终不低于一个PN结电压，在所述钳位反馈电路中，PN结电压即等于第一PMOS型二极管PMD1的阈值电压,所述自偏置电流镜PMOS(PM1、PM2、PM3、PM4)的源极均连接至电源端，PMOS管PM1漏极端连接至运算放大器OPA的负输入端Vb，PMOS管PM2漏极端连接至运算放大器OPA的正输入端Va，PMOS管PM3漏极端作为带隙基准输出端，PMOS管PM4漏极端连接至运算放大器OPA的偏置电流端。
5.如权利要求1所述的消除自偏置带隙基准简并亚稳态的钳位反馈启动电路，其特征在于：所述钳位反馈电路为串联连接的第一NMOS型二极管NMD1和第二NMOS型二极管NMD2，所述第一NMOS型二极管NMD1栅极与漏极相连，并连接至自偏置电流镜PMOS的栅极和运算放大器OPA的输出端Vgp，其源极连接至第二NMOS型二极管NMD2的漏极，所述第二NMOS型二极管NMD2栅极与漏极相连，其源极连接至下拉管NM1的漏极，所述第一NMOS型二极管NMD1和第二NMOS型二极管NMD2用于对Vgp电压进行钳位，使得Vgp结点电压值始终不低于两个PN结电压，在所述钳位反馈电路中，所述PN结电压即等于第一NMOS型二极管NMD1和第二NMOS型二极管NMD2的阈值电压之和,所述自偏置电流镜PMOS(PM1、PM2、PM3、PM4)的源极均连接至电源端，PMOS管PM1漏极端连接至运算放大器OPA的负输入端Vb，PMOS管PM2漏极端连接至运算放大器OPA的正输入端Va，PMOS管PM3漏极端作为带隙基准输出端，PMOS管PM4漏极端连接至运算放大器OPA的偏置电流端。
6.如权利要求1所述的消除自偏置带隙基准简并亚稳态的钳位反馈启动电路，其特征在于：所述钳位反馈电路为第一二极管D1，所述第一二极管D1正极连接至自偏置电流镜PMOS的栅极和运算放大器OPA的输出端Vgp，其负极连接至下拉管NM1的漏极，所述第一二极管D1用于对Vgp电压进行钳位，使得Vgp结点电压值始终不低于一个PN结电压，在所述钳位反馈电路中，所述PN结电压即等于第一二极管D1的阈值电压,所述自偏置电流镜PMOS(PM1、PM2、PM3、PM4)的源极均连接至电源端，PMOS管PM1漏极端连接至运算放大器OPA的负输入端Vb，PMOS管PM2漏极端连接至运算放大器OPA的正输入端Va，PMOS管PM3漏极端作为带隙基准输出端，PMOS管PM4漏极端连接至运算放大器OPA的偏置电流端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910305539.0A CN109917842B (zh) | 2019-04-16 | 2019-04-16 | 一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910305539.0A CN109917842B (zh) | 2019-04-16 | 2019-04-16 | 一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109917842A CN109917842A (zh) | 2019-06-21 |
| CN109917842B true CN109917842B (zh) | 2021-11-02 |
Family
ID=66977365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910305539.0A Active CN109917842B (zh) | 2019-04-16 | 2019-04-16 | 一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109917842B (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111610812B (zh) * | 2019-02-26 | 2022-08-30 | 武汉杰开科技有限公司 | 一种带隙基准电源产生电路及集成电路 |
| CN110333750B (zh) * | 2019-07-03 | 2024-07-02 | 苏州源特半导体科技有限公司 | 一种高压偏置电路的启动电路 |
| CN110716605B (zh) * | 2019-10-14 | 2020-11-17 | 西安理工大学 | 基于运放正反馈机制的快速启动ptat电流源 |
| CN110703841B (zh) * | 2019-10-29 | 2021-07-27 | 湖南国科微电子股份有限公司 | 带隙基准源的启动电路、带隙基准源以及启动方法 |
| CN111010182A (zh) * | 2019-11-08 | 2020-04-14 | 芯创智（北京）微电子有限公司 | 一种全片内高速参考电压驱动电路 |
| CN110794913B (zh) * | 2019-11-22 | 2020-08-04 | 重庆邮电大学 | 一种采用负反馈箝位技术的带隙基准电路 |
| CN113541462A (zh) * | 2020-04-20 | 2021-10-22 | 西安鼎芯微电子有限公司 | 高压启动电路以及开关电源电路 |
| CN111930172B (zh) * | 2020-09-03 | 2022-04-15 | 武汉第二船舶设计研究所(中国船舶重工集团公司第七一九研究所) | 一种单运放自偏置的共源共栅带隙基准电路 |
| CN114442713B (zh) * | 2020-11-02 | 2024-03-15 | 圣邦微电子（北京）股份有限公司 | 一种微功耗的电流基准启动电路 |
| CN112698680B (zh) | 2020-12-29 | 2022-02-11 | 卓捷创芯科技（深圳）有限公司 | 一种消除带隙基准电路简并亚稳态的混合信号控制电路 |
| CN113589874B (zh) * | 2021-08-17 | 2022-12-06 | 深圳清华大学研究院 | 无片外电容的线性电源集成电路及无线充电设备 |
| CN113641208B (zh) * | 2021-08-18 | 2022-03-01 | 珠海博雅科技股份有限公司 | 带隙基准电路 |
| TWI804042B (zh) * | 2021-11-08 | 2023-06-01 | 奇景光電股份有限公司 | 參考電壓產生系統及其啟動電路 |
| CN114035636B (zh) * | 2021-11-12 | 2022-07-08 | 深圳飞骧科技股份有限公司 | 带隙基准启动电路及射频芯片 |
| CN114167931B (zh) * | 2021-12-04 | 2023-02-17 | 恒烁半导体(合肥)股份有限公司 | 一种可快速启动的带隙基准电压源及其应用 |
| CN114546013A (zh) * | 2022-01-26 | 2022-05-27 | 中山大学 | 一种采用带有失配的比较器检测电流的基准启动电路 |
| CN114510104B (zh) * | 2022-01-29 | 2023-10-20 | 苏州领慧立芯科技有限公司 | 一种带隙基准启动电路 |
| CN114489225A (zh) * | 2022-03-18 | 2022-05-13 | 湖南国科微电子股份有限公司 | 一种带隙基准电路、带隙基准芯片及电源管理芯片 |
| CN114690827B (zh) * | 2022-04-14 | 2024-02-06 | 无锡力芯微电子股份有限公司 | 一种抑制基准电压第二稳态的偏置电路 |
| CN115079762B (zh) * | 2022-07-07 | 2024-02-06 | 圣邦微电子（北京）股份有限公司 | 低压差线性稳压器电路 |
| CN117008676B (zh) * | 2023-08-17 | 2024-05-31 | 荣湃半导体（上海）有限公司 | 一种用于带隙基准电路的自启动电路 |
| CN117310253B (zh) * | 2023-09-20 | 2024-06-07 | 上海帝迪集成电路设计有限公司 | 一种宽范围高精度电流检测电路及其检测方法 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7397230B2 (en) * | 2004-12-10 | 2008-07-08 | Nupower Semiconductor, Inc. | Integrated FET synchronous multiphase buck converter with innovative oscillator |
| US7969127B1 (en) * | 2008-04-25 | 2011-06-28 | National Semiconductor Corporation | Start-up circuit for a shunt regulator |
| CN101995899B (zh) * | 2009-08-10 | 2013-04-03 | 三星半导体(中国)研究开发有限公司 | 具有鲁棒性启动电路的带隙电压基准电路 |
| CN102195578B (zh) * | 2010-03-09 | 2013-11-06 | 联咏科技股份有限公司 | 可抑制电压过冲的输出缓冲电路及方法 |
| CN101840240B (zh) * | 2010-03-26 | 2012-11-21 | 东莞电子科技大学电子信息工程研究院 | 一种可调式多值输出的基准电压源 |
| CN102385405B (zh) * | 2010-08-27 | 2013-09-25 | 杭州中科微电子有限公司 | 一种通用的带隙基准启动电路 |
| CN102053645B (zh) * | 2011-01-31 | 2013-01-16 | 成都瑞芯电子有限公司 | 一种宽输入电压高电源抑制比基准电压源 |
| CN102651082B (zh) * | 2012-04-09 | 2014-08-20 | 卓捷创芯科技（深圳）有限公司 | 一种带隙基准自启动电路及无源射频识别标签 |
| CN103389762B (zh) * | 2012-05-11 | 2015-02-11 | 安凯(广州)微电子技术有限公司 | 启动电路和包括启动电路的带隙基准源电路 |
| US8710901B2 (en) * | 2012-07-23 | 2014-04-29 | Lsi Corporation | Reference circuit with curvature correction using additional complementary to temperature component |
| CN103346784B (zh) * | 2013-06-18 | 2016-04-13 | 成都嘉纳海威科技有限责任公司 | 一种用于锁相环的匹配型电荷泵电路 |
| CN104238611B (zh) * | 2013-07-15 | 2016-01-20 | 西安电子科技大学 | 电流模带隙基准电流源 |
| CN104038041B (zh) * | 2014-06-30 | 2016-08-31 | 电子科技大学 | 一种用于双极型误差放大器的开关电源软启动电路 |
| CN204539134U (zh) * | 2015-01-28 | 2015-08-05 | 国家电网公司 | 信号增强设备以及rs-485通信系统 |
| CN104638896B (zh) * | 2015-02-13 | 2017-06-27 | 矽恩微电子(厦门)有限公司 | 基于bcd工艺的电流钳位电路 |
| CN105529914B (zh) * | 2016-01-30 | 2018-06-29 | 深圳南云微电子有限公司 | 高压启动电路 |
| US9780783B1 (en) * | 2016-03-31 | 2017-10-03 | Intel Corporation | Voltage tolerant termination presence detection |
| CN105955382B (zh) * | 2016-06-23 | 2017-03-15 | 电子科技大学 | 一种自偏置高电源抑制比基准电路 |
| CN205986610U (zh) * | 2016-08-06 | 2017-02-22 | 杰华特微电子（张家港）有限公司 | 过流控制电路及应用其的电源系统 |
| US10461737B2 (en) * | 2016-10-24 | 2019-10-29 | Infineon Technologies Austria Ag | Configurable clamp circuit |
| CN206505341U (zh) * | 2017-02-21 | 2017-09-19 | 深圳伊凡微电子有限公司 | 一种高电压输入带隙基准电路 |
| CN107153440A (zh) * | 2017-05-27 | 2017-09-12 | 上海华虹宏力半导体制造有限公司 | 带隙基准源的启动电路 |
| CN109308091B (zh) * | 2017-07-26 | 2020-07-17 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 一种电压基准源电路 |
| CN108037791B (zh) * | 2018-01-08 | 2019-10-11 | 西安电子科技大学 | 一种无运放的带隙基准电路 |
| CN108829175A (zh) * | 2018-07-19 | 2018-11-16 | 池州睿成微电子有限公司 | 一种带曲率补偿的带隙基准电路 |
| CN108958348B (zh) * | 2018-08-13 | 2019-11-01 | 电子科技大学 | 一种高电源抑制比的带隙基准源 |
| CN109613951B (zh) * | 2018-11-30 | 2024-01-23 | 宁波德晶元科技有限公司 | 一种带自启动电路的带隙基准源电路 |
-
2019
- 2019-04-16 CN CN201910305539.0A patent/CN109917842B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109917842A (zh) | 2019-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109917842B (zh) | 一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路 | |
| US10884442B2 (en) | Bandgap reference power generation circuit and integrated circuit | |
| WO2017041691A1 (zh) | 一种宽输入电压范围和高精度输出的自偏置带隙基准电路 | |
| CN100427908C (zh) | 对电源电压和温度变化不敏感的温度检测电路 | |
| US20030080806A1 (en) | Bandgap reference voltage circuit | |
| US8653806B2 (en) | Bandgap reference circuit and method of starting bandgap reference circuit | |
| CN109361201B (zh) | 一种基于电流比较的ldo限流电路及电子设备 | |
| US10790806B2 (en) | Power-on reset circuit | |
| US9667134B2 (en) | Startup circuit for reference circuits | |
| US20110084740A1 (en) | Power-on reset circuit | |
| US5483196A (en) | Amplifier architecture and application thereof to a band-gap voltage generator | |
| CN117311439A (zh) | 低噪声带隙基准架构 | |
| US7061322B2 (en) | Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels | |
| CN214674306U (zh) | 一种低功耗芯片的欠压保护电路 | |
| US20180041171A1 (en) | Selectable current limiter circuit | |
| CN116505925B (zh) | 带温度补偿的低功耗上下电复位电路及复位装置 | |
| CN111953330A (zh) | 一种与温度无关的低功耗上电复位电路 | |
| CN110274703A (zh) | 一种高灵敏度的cmos感温电路及温度传感器 | |
| CN113054620B (zh) | 一种低功耗芯片的欠压保护电路 | |
| CN114172499A (zh) | 复位电路 | |
| CN112242823B (zh) | 一种差分输入电路及其控制方法以及差分放大器 | |
| JP2022106004A (ja) | 半導体装置 | |
| CN116633116B (zh) | 低功耗电流源、电流源电路、芯片及具有其的电子设备 | |
| CN111179891A (zh) | 一种基于蜂鸣器带温度检测的驱动电路 | |
| CN110968142B (zh) | 动态偏压电流产生器以及相关的电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |