CN101995899B - 具有鲁棒性启动电路的带隙电压基准电路 - Google Patents

Abstract

本发明提供了一种具有鲁棒性启动电路的带隙电压基准电路。所述带隙电压基准电路可以有效地使CMOS工艺带隙基准电路在上电过程中脱离零工作状态，而正常启动，并且在上电结束后有效关断启动控制管，使之不影响带隙电压基准电路正常工作。因此，该启动电路应用在CMOS带隙基准电路中具有很好的鲁棒性。

Description

具有鲁棒性启动电路的带隙电压基准电路

技术领域

本发明涉及一种带有启动电路的带隙电压基准电路，具体地讲，涉及一种具有鲁棒性启动电路的带隙电压基准电路。

背景技术

带隙电压基准电路广泛应用于存储电路、模数转换电路和电源管理电路。带隙电压基准电路用于产生一个不随温度、工艺和电压变化的恒定电压。

图1是示出现有技术中的带隙电压基准电路的电路图。

参照图1，带隙电压基准电路包括：二极管D1和D2、电阻器R1、R2和R3、运算放大器OPAMP以及PMOS管M1和M2，其中，二极管D1的正极经电阻器R1连接到运算放大器OPAMP的输入端A，二极管D2的正极连接到运算放大器OPAMP的输入端B，二极管D1和D2的负极接地GND；运算放大器OPAMP的输出端C接到PMOS管M1和M2的栅极；PMOS管M1和M2的源极连接到电压为VDD的电源，PMOS管M1的漏极经电阻器R2连接到运算放大器OPAMP的输入端A，PMOS管M2的漏极经电阻器R3连接到运算放大器OPAMP的输入端B。运算放大器的输出端C连接到晶体管M1和M2的栅极，控制流过M1和M2的电流I1和I2，晶体管M1和M2以及运算放大器构成反馈电路，从而使运算放大器的输入电压相等，即VA＝VB。

以下，将参照图1详细描述带隙电压基准电路的工作原理。

在图1中，将流过二极管D1的电流定义为I1，将流过二极管D2的电流为定义为I2，假设两条支路流过的电流的关系为I2＝N×I1，而二极管D2的面积是二极管D1的M倍，或者说二极管D2相当于M个二极管D1并联。

根据流过二极管的电流公式：

$V_{\mathrm{BE}}=V_T\ln \frac{I_D}{I_S}---\left(1\right)$

其中V_BE是二极管两端的电压，V_T是热电压，Is是二极管的饱和电流。

从图1可以得出：

V_ref＝V_BE1+I₁×(R₁+R₂)        (2)

由于二极管D2的面积是二极管D1的M倍，所以可得出：

$I_{S1}=\frac{I_{S2}}{M}---\left(3\right)$

由于运算放大器的负反馈会强制使得A和B点电压相等，由此可得出：

$I_1=I_2=\frac{V_{\mathrm{BE}2}-V_{\mathrm{BE}1}}{R_1}=\frac{V_T\ln \frac{I_2}{I_{S2}}-V_T\ln \frac{I_1}{I_{S1}}}{R_1}=\frac{V_T}{R_1}\ln \left(\mathrm{MN}\right)---\left(4\right)$

将公式(3)代入公式(2)，可得到：

$V_{\mathrm{ref}}=V_{\mathrm{BE}1}+V_T\ln \left(\mathrm{MN}\right)(1+\frac{R_2}{R_1})---\left(5\right)$

根据二极管和V_T的温度系数

因此，为获得一个零温度系数的基准电压，必须使得

$(1+\frac{R_2}{R_1})\ln \left(\mathrm{MN}\right)\≈17.2---\left(8\right)$

此时，V_ref≈V_BE1+17.2V_T≈1.25V     (9)

该电压V_ref就成为带隙电压基准，其温度系数如图2所示。V_ref在温度T₀处随温度变化为0，即在温度T₀处电压Vref随温度T变化的导数为0。

在图1所示的带隙电压基准电路中，在电源电压VDD上电的过程中，可能存在一种零状态，即运算放大器OPAMP的输入端A点和B点电压为0，C点电压随VDD电压升高上升，这时M1和M2处于关闭状态，运算放大器不工作，带隙电压基准电路不工作，Vref输出电压为0。因此，在带隙电压基准电路中需要通加入启动电路，使得在电源电压VDD上电后，带隙电压基准电路不会保持在零状态，而进入正常工作状态。

带隙电压基准电路的启动电路有多种实现形式，对启动电路的设计要求是功耗低，能在电源VDD启动过程中稳定地给出启动信号，而在上电结束后不影响带隙电压基准电路正常工作。如何使得启动电路在VDD上电过程中能稳定地给出启动信号则是其中的难点和重点。

发明内容

针对以上提到的带隙电压基准电路存在的问题，本发明提供了一种具有鲁棒性启动电路的带隙电压基准电路。在所述带隙电压基准电路中，共栅极的第一PMOS晶体管M1和第二PMOS晶体管M2与运算放大器构成反馈电路，M1和M2的源极接电源，M1和M2的栅极接运算放大器的输出端，M1的漏极连接运算放大器的负向输入端，M2的漏极连接运算放大器的正向输入端，其特征在于，所述启动电路包括启动控制电路和启动控制管，所述启动控制电路包括比较器和上电信号检测电路，所述上电信号检测电路包括电容C1、两个共栅极的第三PMOS型晶体管M3和第四PMOS型晶体管M4以及第五NMOS型晶体管M5，其中，将M3和M5的栅极和漏极连接到比较器的正向输入端，M3和M4的源极接电源，M5的源极接地，将M4的漏极和电容C1的正极板连接到比较器的反向输入端，并将C1的负极板接地；将比较器的输出端连接到启动控制管的栅极，将启动控制管的源极接地，并将启动控制管的漏极连接到所述反馈电路中的M1和M2的栅极。

根据本发明的带有启动电路的带隙电压基准电路能在CMOS工艺带隙基准电路上电过程中稳定地给出启动信号，使带隙基准电路脱离零工作状态；并且在上电结束后有效关断启动控制管M0，使之不影响带隙电压基准电路正常工作。

附图说明

通过参照附图对本发明示例性实施例的详细描述，本发明的以上和其他特征和方面将变得更清楚，其中：

图1是示出现有技术中的带隙电压基准电路的电路图；

图2是示出现有技术中的Vref随温度变化的曲线图；

图3是示出带有启动电路的带隙电压基准电路的电路图；

图4是示出图3的带有启动电路的带隙电压基准电路的工作原理的波形图。

具体实施方式

以下，将参照附图详细描述本发明的示例性实施例。其中，相同的标号始终表示相同的元件。

图3是示出带有启动电路的带隙电压基准电路的电路图。

参照图3，带有启动电路的带隙电压基准电路包括带隙电压基准电路100和启动电路，其中，所述启动电路包括启动控制电路110和启动控制管120。

带隙电压基准电路100的电路构造与图1的电路构造相同，在此不再详细描述。

启动控制电路110包括比较器10和上电信号检测电路20。上电信号检测电路20包括电容C1、两个共栅极的PMOS型晶体管M3和M4以及NMOS型晶体管M5，其中，PMOS管M3的栅极接其漏极，源极接电压为VDD的电源。NMOS管M5的栅极接漏极，源极接地。将M3的漏极和栅极相连，并连接到比较器10的正向输入端X；PMOS管M4的栅极与M3管的栅极相连，漏极接电容C1的正极板，C1的负极板接地，其中，将PMOS管M4的漏极和电容C1的正极板连接到比较器10的反向输入端Y。

启动控制管120为NMOS晶体管。通过启动控制管120将带隙电压基准电路100和启动控制电路110连接起来。具体地讲，将启动控制管120的栅极与比较器10的输出端Z连接，将启动控制管120的漏极连接到带隙电压基准电路100中的反馈电路，即连接到PMOS管M1和M2的栅极(也就是运算放大器30的输出端C)，并将启动控制管120的源极接地。

以下，将参照图4详细描述带有启动电路的带隙电压基准电路的工作原理。

图4是电源电压VDD、X点电压VX、Y点电压VY以及比较器10的输出端Z的输出电压VZ随时间变化的波形图。

参照图4的波形图(a)，示出了在如图3所示的带有启动电路的带隙电压基准电路中，电源电压VDD从0到最高电压值VADD的上电过程。

如在背景技术中所述，带隙电压基准电路100在上电过程中可能工作于零电流工作状态。

如图4的(b)中的VX波形所示，在启动控制电路110中，因X点电压为晶体管M3和M5采用二极管连接方式产生的分压值，而上电过程中X点的电压VX会随VDD的升高而升高，所以最终达到M3和M5对VADD的分压值Vp。

如图4的(b)中VY波形所示，Y点电压等于电容C1上的电压值，由于流过M4的电流和流过M3的电流相等，而电容C1的电容值大于点X的电容值，因此，在VDD上电过程中，Y点电压会随VDD的升高而缓慢充电，并最终达到VADD，其升压速度慢于X点的升压速度。

如图4的(b)所示，在电源上电开始的过程中，Y点电压暂时低于X点电压，此时将X点和Y点的电压通过比较器10进行比较，会产生一个高电平输出，如图4的(c)波形所示，这个高电平等于电源电压VDD。比较器的输出高电平会使得启动控制管120导通，同时把带隙电压基准电路的M1和M2的栅极C点电压拉低。M1、M2管导通使得带隙电压基准电路中建立工作电流而不会工作在零电流状态下。

当VDD电压上电结束以后，如图4的(b)波形所示，X点电压固定在一个定值Vp上，而Y点电压是M3在电容C1上充电的电压，Y点电压经过缓慢的充电最终达到VDD的最高值VADD如图4的(b)波形所示，在此过程中，流过M4的电流逐渐减小，最终M4截止。此过程X点电压和Y点电压经过比较器10比较，使比较器输10出会变为低电平0，如图4(c)所示，从而启动控制管120截止，这样启动控制管将不再影响带隙电压基准电路的正常工作。

在电路上电过程中，各点的波形如图4所示，其中(a)为VDD上电波形；(b)为X和Y点电压变化波形，X点电压VX随VDD变化速度快，而最终会稳定在一个固定电压Vp；Y点电压VY充电速度较慢，但最终稳定在VADD；(c)为比较器的输出电压，在VDD上电初期，比较器输出一个高电平使得启动控制管120导通，而当上电稳定后，比较器输出为低电平，使得启动控制管120截止，这样启动电路将不影响带隙电压基准电路的正常工作。

综上所述，根据本发明实施例的带有启动电路的带隙电压基准电路可以有效地使CMOS工艺带隙基准电路在上电过程中脱离零工作状态，而正常启动，并且在上电结束后有效关断启动控制管，使之不影响带隙电压基准电路正常工作。因此，该启动电路应用在CMOS带隙基准电路中具有很好的鲁棒性。

本领域的技术人员应该理解，在不脱离本发明的精神和范围的情况下，可在形式和细节上进行各种改变。因此，如上所述的示例性实施例仅为了示出的目的，而不应该被解释为对本发明的限制。本发明的范围由权利要求限定。

Claims (5)

1.一种带有启动电路的带隙电压基准电路，在所述带隙电压基准电路中，共栅极的第一PMOS晶体管M1和第二PMOS晶体管M2与运算放大器构成反馈电路，M1和M2的源极接电源，M1和M2的栅极接运算放大器的输出端，M1的漏极连接运算放大器的负向输入端，M2的漏极连接运算放大器的正向输入端，其特征在于，

所述启动电路包括启动控制电路和启动控制管，所述启动控制电路包括比较器和上电信号检测电路，

所述上电信号检测电路包括电容C1、共栅极的第三PMOS型晶体管M3和第四PMOS型晶体管M4以及第五NMOS型晶体管M5，其中，M3和M5中的每一个的栅极和漏极都连接到比较器的正向输入端，M3和M4的源极接电源，M5的源极接地，M4的漏极和电容C1的正极板连接到比较器的反向输入端，并且C1的负极板接地；

比较器的输出端连接到启动控制管的栅极，启动控制管的源极接地，并且启动控制管的漏极连接到所述反馈电路中的M1和M2的栅极。

2.如权利要求1所述的带隙电压基准电路，其特征在于，所述带隙电压基准电路还包括第一电阻器R1和第一二极管D1，D1的正极经R1连接到运算放大器的正向输入端，D1的负极接地。

3.如权利要求2所述的带隙电压基准电路，其特征在于，所述带隙电压基准电路还包括第二二极管D2，D2的正极接运算放大器的反向输入端，D2的负极接地。

4.如权利要求1所述的带隙电压基准电路，其特征在于，所述反馈电路中的M1经电阻器R2连接到运算放大器的正向输入端。

5.如权利要求1所述的带隙电压基准电路，其特征在于，所述反馈电路中的M2经电阻器R3连接到运算放大器的反向输入端。

Images