CN104950972A - 待机省电装置及其工作方法、芯片 - Google Patents

Abstract

本发明涉及一种待机省电装置及其工作方法、芯片。所述装置布置在芯片上，包括数字待机稳压模块和控制模块，数字待机稳压模块用于在控制模块的控制下，根据第二数字电源对第一数字电源进行校准，其中，第二数字电源用于当芯片正常工作时为芯片的数字电路供电；控制模块用于当芯片进入待机省电模式时，开启数字待机稳压模块为数字电路提供校准后的第一数字电源，关闭第二数字电源和模拟电源，当芯片进入正常工作模式时，开启第二数字电源和模拟电源，关闭数字待机稳压模块，其中，模拟电源用于当芯片正常工作时为芯片的模拟电路供电。本发明用以提供稳定的数字电源，实现较长时间的待机，减小芯片的面积和电子产品的体积，降低成本。

Description

待机省电装置及其工作方法、芯片

技术领域

本发明涉及电子电路领域，尤其涉及一种待机省电装置及其工作方法、芯片。

背景技术

随着芯片技术的发展,越来越多的电子产品通过集成更多的芯片来实现更多的功能，但是功耗增加的问题也随之显现。因此，为了能够有效的降低电子产品的功耗，延长电子产品的使用时间，在研究中对芯片的设计提出了新的要求，就是既要有正常工作模式，也要有待机省电模式。在待机省电模式下，要求芯片能够继续保持一些状态和运算数据，并且能够快速的恢复到正常工作模式。

现有技术中，通过在芯片上增加大电容来实现电压的维持，从而使芯片能够继续保持一些状态和运算数据。如图1所示，为现有技术中芯片在待机省电模式维持电压的电路原理图，该原理图包括：数字电路11、数字稳压电路12、模拟稳压电路13、模拟电路14和电容C，其中，数字稳压电路12和模拟稳压电路13均与电源VDD连接，模拟电路14包括模拟电路1、模拟电路2、……、模拟电路n，n为大于或等于1的自然数，数字电路11与电容C并联后一端与数字稳压电路12连接，另一端与地连接，模拟电路14中模拟电路1、模拟电路2、……、模拟电路n之间均是并联的关系，且并联后的一端与模拟稳压电路13连接，另一端与地连接。在芯片正常工作模式下，数字稳压电路12为数字电路11提供第二数字电源，模拟稳压电路13为模拟电路14提供模拟电源。当芯片进入待机省电模式时，数字稳压电路12和模拟稳压电路13均关闭，如果没有电容C，数字稳压电路12和模拟稳压电路13关闭后，第二数字电源和模拟电源均掉电，则在数字稳压电路12和模拟稳压电路13重新开始工作后，数字电路11需要重新运行一段时间才能恢复到正常工作状态。而在图1中，当芯片进入待机省电模式时，数字稳压电路12和模拟稳压电路13均关闭，由于电容C的储能作用，在数字电路11的漏电流非常小的情况下，可以使数字电路11中的第二数字电源维持一段较长时间，从而数字电路11的状态和运算数据可被保持。当芯片恢复正常工作模式时，数字稳压电路12和模拟稳压电路13重新开始工作，由于数字电路11的状态和运算数据已经存在，数字电路11和模拟电路14均可以较快恢复到正常的工作状态。需要说明的是，数字电路11的漏电流与正常的电流相比是非常小的，例如：如果正常电流的数量级在毫安级时，则数字电路11的漏电流的数量级只有微安级。

在图1所示的现有技术中，电容C的大小和数字电路11的漏电流I、第二数字电源V及待机省电模式下可维持的时间t之间的关系为：C＝I*t/V，从上述公式可以看出，数字电路11的漏电流I越小、第二数字电源V越大、待机省电模式下可维持的时间t越短时，电容C越小；在第二数字电源V和电容C不变的条件下，数字电路11的漏电流I越小，待机省电模式下可维持的时间t越长。然而，随着芯片技术的发展、数字电路规模的增加以及芯片制作工艺上的不断改进，都会使数字电路漏电流I越来越大，第二数字电源V越来越小，并且随着电子产品在使用中提出的新挑战，需要待机省电模式下可维持的时间t也越来越长，这些都需要尽可能大的电容C。但是，若电容C集成在芯片内部，则会占用较大的面积，使芯片的成本升高；若使用片外分离电容，会使电子产品的体积增加，成本升高。

发明内容

本发明提供一种待机省电装置及其工作方法、芯片，用以提供稳定的数字电源，实现较长时间的待机，减小芯片的面积和电子产品的体积，降低成本。

本发明提供一种待机省电装置，所述装置布置在芯片上，包括数字待机稳压模块和控制模块，其中：

所述数字待机稳压模块用于在所述控制模块的控制下，根据第二数字电源对第一数字电源进行校准，其中，所述第二数字电源用于当所述芯片正常工作时为所述芯片的数字电路供电；

所述控制模块用于当所述芯片进入待机省电模式时，开启所述数字待机稳压模块为所述数字电路提供校准后的第一数字电源，关闭所述第二数字电源和模拟电源，当所述芯片进入正常工作模式时，开启所述第二数字电源和所述模拟电源，关闭所述数字待机稳压模块，其中，所述模拟电源用于当所述芯片正常工作时为所述芯片的模拟电路供电。

本发明还提供一种待机省电装置的工作方法，所述装置布置在芯片上，包括数字待机稳压模块和控制模块，其中：

所述数字待机稳压模块在所述控制模块的控制下，根据第二数字电源对第一数字电源进行校准，其中，所述第二数字电源在所述芯片正常工作时为所述芯片的数字电路供电；

当所述芯片进入待机省电模式时，所述控制模块开启所述数字待机稳压模块为所述数字电路提供校准后的第一数字电源，关闭所述第二数字电源和模拟电源；

当所述芯片进入正常工作模式时，所述控制模块开启所述第二数字电源和所述模拟电源，关闭所述数字待机稳压模块，其中，所述模拟电源在所述芯片正常工作时为所述芯片的模拟电路供电。

本发明还提供一种芯片，包括：

模拟稳压电路；

模拟电路，与所述模拟稳压电路连接；

数字稳压电路；

数字电路，与所述数字稳压电路连接；

还包括待机省电装置，所述待机省电装置包括数字待机稳压模块和控制模块，其中：

所述数字待机稳压模块用于在所述控制模块的控制下，根据第二数字电源对第一数字电源进行校准，其中，所述第二数字电源用于当所述芯片正常工作时为所述芯片的数字电路供电；

所述控制模块用于当所述芯片进入待机省电模式时，开启所述数字待机稳压电路为所述数字电路提供校准后的第一数字电源，关闭所述第二数字电源和模拟电源，当所述芯片进入正常工作状态时，开启所述第二数字电源和所述模拟电源，关闭所述数字待机稳压电路，所述模拟电源用于当所述芯片正常工作时为所述芯片的模拟电路供电。

在本发明中，通过控制模块22控制数字待机稳压模块21根据第二数字电源对第一数字电源进行校准；在芯片进入待机省电模式时，控制模块22开启数字待机稳压模块21来为数字电路11提供校准后的第一数字电源，关闭第二数字电源和模拟电源；在芯片进入正常工作模式时，控制模块22开启第二数字电源和模拟电源，关闭数字待机稳压模块21。这样，通过基本的电路模块实现芯片的待机省电功能，不需再使用大电容，减小芯片的面积和电子产品的体积，有效地降低了成本，并且在数字电路11的漏电流较大时，也可以实现长时间的待机，使芯片能够继续保持一些状态和运算数据，避免因长时间待机造成的数据丢失。

附图说明

图1为现有技术中芯片在待机省电模式维持电压的电路原理图；

图2为本发明的待机省电装置实施例的结构示意图；

图3为本发明的待机省电装置实施例中数字待机稳压模块21的结构示意图；

图4为本发明的芯片实施例的结构示意图。

具体实施方式

下面结合说明书附图和具体实施方式对本发明作进一步的描述。

如图2所示，为本发明的待机省电装置实施例的结构示意图，该装置可以布置在芯片上，该电路可以包括数字待机稳压模块21和控制模块22，其中，数字待机稳压模块21与控制模块22相连，控制模块22与数字稳压电路12、模拟稳压电路13均相连，数字稳压电路12和数字电路11连接处与控制模块22相连，数字电路11与数字待机稳压模块21相连，数字待机稳压模块21与电源VDD相连。

在本实施例中，数字待机稳压模块21用于在控制模块22的控制下，根据第二数字电源对第一数字电源进行校准，其中，第二数字电源用于当芯片正常工作时为芯片的数字电路11供电；控制模块22用于当芯片进入待机省电模式时，开启数字待机稳压模块21为数字电路提供校准后的第一数字电源，关闭第二数字电源和模拟电源，当芯片进入正常工作模式时，开启第二数字电源和模拟电源，关闭数字待机稳压模块21，其中，模拟电源用于当芯片正常工作时为芯片的模拟电路14供电。

该实施例的具体工作过程如下：数字待机稳压模块21在控制模块22的控制下，根据第二数字电源对第一数字电源进行校准，其中，第二数字电源在芯片正常工作时为芯片的数字电路供电；当芯片进入待机省电模式时，控制模块22开启数字待机稳压模块21为数字电路提供校准后的第一数字电源，关闭第二数字电源和模拟电源，当芯片进入正常工作模式时，控制模块22开启第二数字电源和模拟电源，关闭数字待机稳压模块21，其中，模拟电源在芯片正常工作时为芯片的模拟电路供电。

在本实施例中，在控制模块22的控制下数字待机稳压模块21根据第二数字电源对第一数字电源进行校准；控制模块22在芯片进入待机省电模式时，开启数字待机稳压模块21来为数字电路11提供校准后的第一数字电源，关闭第二数字电源和模拟电源；控制模块22在芯片进入正常工作模式时，开启第二数字电源和模拟电源，关闭数字待机稳压模块21。这样，通过基本的电路模块来实现芯片的待机省电功能，不需再使用大电容，减小芯片的面积和电子产品的体积，有效地降低了成本，并且在数字电路11的漏电流较大时，也可以实现长时间的待机，使芯片能够继续保持一些状态和运算数据，避免因长时间待机造成的数据丢失。

需要说明的是，在本实施例中，具体地，控制模块22可以通过控制校准使能信号控制数字待机稳压模块21对第一数字电源进行校准，当控制模块22控制校准使能信号有效时，数字待机稳压模块21进入校准状态，当控制模块22控制校准时能信号无效时，数字待机稳压模块21停止校准。控制模块22还可以通过控制待机使能信号和数字/模拟稳压电路使能信号来控制芯片在正常工作模式与待机省电模式之间的转换，当控制模块22控制待机使能信号有效，然后控制数字/模拟稳压电路使能信号无效时，芯片进入待机省电模式；当控制模块22控制数字/模拟稳压电路使能信号有效，然后控制待机使能信号无效时，芯片恢复正常工作模式。

可选地，如图3所示，为本发明的待机省电装置实施例中数字待机稳压模块21的结构示意图，数字待机稳压模块21具体可以包括：生成单元211、校准单元212和输出单元213，校准单元212与生成单元211连接，输出单元213与校准单元212连接，生成单元211与输出单元213连接，输出单元213与数字电路11连接，控制模块22与生成单元211、校准单元212、输出单元213均相连。其中，生成单元211用于在控制模块22的控制下，生成第一数字电源；校准单元212用于在控制模块22的控制下，根据第二数字电源对第一数字电源进行校准；输出单元213用于在控制模块22的控制下，输出校准后的第一数字电源。

可选地，再参见图3所示的示意图，生成单元211具体可以包括：分压电阻串2111和多路选择器MUX(multiplexer，简称：MUX)，分压电阻串2111由一组互相串联的电阻组成，且每个电阻均与MUX的输入端连接，分压电阻串2111的一端与校准单元212连接，分压电阻串2111的另一端与电源VDD连接，MUX的输出端与输出单元213、校准单元212均连接，控制模块22与MUX连接，分压电阻串2111中电阻的个数由数字电路11中的负载决定，在图3中，具体为8选1的MUX与8个互相串联的电阻组成的分压电阻串2111连接。其中，MUX根据控制模块22发送的电压选择信号，从分压电阻串2111中选择电阻值，生成第一数字电源，这里，控制模块22通过改变电压选择信号，使MUX选择电阻值时得到由小到大逐一选择的电压，生成第一数字电源，直到选出需要的电压。

可选地，再参见图3所示的示意图，输出单元213具体可以包括：第一开关S1、第二开关S2和输出驱动管N4，输出驱动管N4可以为三极管或场效应管，优选地，在图3中的输出驱动管N4具体为N沟道增强型场效应晶体管。具体地，第一开关S1一端与MUX连接，另一端与第二开关S2的一端连接，第二开关S2的另一端与地连接，输出驱动管N4的栅极连接在第一开关S1的另一端与第二开关S2的一端之间，输出驱动管N4的漏极与电源VDD连接、衬底与地连接，输出驱动管N4的源极与校准单元212、数字电路11均连接。其中，第一开关S1用于在控制模块22控制待机使能信号有效时闭合，在控制模块22控制待机使能信号无效时断开；第二开关S2用于在控制模块22控制待机使能信号有效时断开，在制模块22控制待机使能信号无效时闭合；输出驱动管N4用于输出校准后的第一数字电源。在芯片待机省电模式下，第一开关S1是闭合状态，第二开关S2是断开状态，则输出单元213中的电路连通，校准单元212中的电路断开，由输出单元213输出约等于第二数字电源的电压来维持数字电路11的状态和运算数据。

可选地，再参见图3所示的示意图，校准单元212具体可以包括：第三开关S3、第四开关S4、校准管N3、比较器2121、第一N型管N1和第二N型管N2，校准管N3可以为三极管或场效应管，第一N型管N1和第二N型管N2可以为N型三极管，也可以为N型场效应管，优选地，在图3中的校准管N3具体为N沟道增强型场效应晶体管，第一N型管N1和第二N型管N2具体为N沟道增强型场效应晶体管。具体地，第三开关S3一端与MUX连接，另一端与第四开关S4的一端连接，第四开关S4的另一端与地连接，校准管N3的栅极连接在第三开关S3的另一端与第四开关S4的一端之间，校准管N3的漏极与电源VDD连接、源极与第二N型管N2的漏极连接、衬底与地连接，比较器2121连接在电源VDD与地之间，比较器2121的正输入端与校准管N3的源极连接，比较器2121的正输入端的电压等于第一数字电源减去校准管N3的栅源电压，比较器2121的负输入端与数字电路11连接，所以比较器2121的负输入端也与输出驱动管N4的源极连接，比较器2121的输出端与控制模块22连接，第一N型管N1的衬底和源极均与地连接，第一N型管N1的漏极与分压电阻串2111连接，第一N型管N1的漏极与栅极短接并与第二N型管N2的栅极连接，第二N型管N2的衬底和源极均与地连接，第二N型管N2的漏极与校准管N3的源极连接。其中，第一N型管N1和第二N型管N2用于为校准管N3提供偏置电流；第三开关S3用于在控制模块22控制校准使能信号有效时闭合，在控制模块22控制校准使能信号无效时断开；第四开关S4用于在控制模块22控制校准使能信号有效时断开，在控制模块22控制校准使能信号无效时闭合；校准管N3为输出驱动管的复制管，工作状态与输出驱动管N4的工作状态保持一致，校准管N3的宽长比为输出驱动管N4的1/N，其中，N为芯片待机省电模式下数字电路11的漏电流与校准管N3的偏置电流的比值，在电路设计阶段先对N的值进行预估，然后按照N的值选取输出驱动管N4和校准管N3；比较器2121用于将第一数字电源经过校准管后的电压与第二数字电源进行比较，并将比较结果输出到控制模块22，控制模块22根据比较结果生成电压选择信号，在校准过程中，比较器2121的正输入端的电压为第一数字电源减去校准管N3的栅源电压，比较器2121的负输入端的电压为第二数字电源，所以比较器2121将第一数字电源与校准管N3的栅源电压的差与第二数字电源进行比较，若第一数字电源与校准管N3的栅源电压的差小于第二数字电源时，比较器2121输出的比较结果为低，则控制模块22根据这个比较结果控制改变电压选择信号，使得MUX继续选择电压，若第一数字电源与校准管N3的栅源电压的差大于或等于第二数字电源时，比较器2121输出的比较结果为高，控制模块22接收到比较结果为高时，保存此时的电压选择信号，控制校准使能信号无效，校准单元212停止校准，此时得到校准后的第一数字电源，校准后的第一数字电源与校准管N3的栅源电压的差约等于第二数字电源。

这里，通过第一开关S1、第二开关S2、第三开关S3、第四开关S4、校准管N3和输出驱动管N4将校准单元212中的电路和输出单元213中的电路分开，可实现对两个电路的单独控制，便于校准单元212中电压的比较。

可选地，在本实施例中，数字待机稳压模块21在芯片由正常工作模式进入待机省电模式前对第一数字电源进行校准；和/或数字待机稳压模块21在芯片上电时对第一数字电源进行校准。优选地，数字待机稳压模块21在芯片由正常工作模式进入待机省电模式前对第一数字电源进行校准，通过校准，可以使得校准后的第一数字电源与校准管N3的栅源电压的差达到第二数字电源，从而保证芯片在进入待机省电模式后，电路中的电压更稳定。可选地，数字待机稳压模块21可以在芯片上电时对第一数字电源进行校准，这样，在进入待机省电模式时就不用再校准了；或者，数字待机稳压模块21还可以在芯片上电时对第一数字电源进行校准，在芯片由正常工作模式进入待机省电模式前再对第一数字电源进行校准。

下面详细介绍该实施例的工作过程。该工作过程可以分为两个阶段，一个阶段是芯片由正常工作模式进入待机省电模式的过程，另一个阶段是芯片由待机省电模式进入正常工作模式的过程。

具体地，芯片由正常工作模式进入待机省电模式的过程为：

芯片正常工作模式下，控制模块22在芯片的数字稳压电路提供的第二数字电源下工作，控制模块22控制数字/模拟稳压电路使能信号有效，校准使能信号无效，待机使能信号无效，第一开关S1断开、第二开关S2闭合，第三开关S3断开、第四开关S4闭合，则输出单元213中的电路、校准单元212中的电路均没有连通。芯片进入待机省电模式前，控制模块22控制校准使能信号有效，则第三开关S3闭合、第四开关S4断开，校准单元212中的电路接通，从而校准单元212开始工作，数字待机稳压模块21进入校准状态。控制模块22通过控制改变电压选择信号，使MUX由小到大逐一选择电压，此时，在电路中，比较器2121的正输入端的电压为第一数字电源减去校准管N3的栅源电压，比较器2121的负输入端的电压为芯片的数字稳压电路12为数字电路11提供的第二数字电源。比较器2121比较其正输入端的电压与负输入端的电压，比较结果输出到控制模块22，当第一数字电源与校准管N3的栅源电压的差小于第二数字电源时，比较器2121输出的比较结果为低，则控制模块22根据此比较结果继续改变电压选择信号，使MUX继续选择电压，当第一数字电源与校准管N3的栅源电压的差大于或等于第二数字电源时，比较器2121输出的比较结果为高，则说明输出单元213的输出可以达到第二数字电源，这时控制模块22接收到的校准结果变为高，则控制模块22保存此时电压选择信号的值，并控制校准使能信号无效，则第三开关S3断开、第四开关S4闭合，这样，校准单元212中的电路断开，校准单元212停止校准。然后控制模块22控制待机使能信号有效，则第一开关S1闭合、第二开关S2断开，输出单元213中的电路接通，此时，MUX输出的校准后的第一数字电源为校准停止时保存的电压选择信号对应的电压，校准后的第一数字电源经过输出单元213的电路的输出驱动管N4后输出，具体地，此输出为校准后的第一数字电源减去输出驱动管N4的栅源电压，由于校准管N3是输出驱动管N4的复制管，所以校准管N3的栅源电压等于输出驱动管N4的栅源电压，所以输出单元213的输出电压即为校准后的第一数字电源与输出驱动管N4的栅源电压的差，校准后的第一数字电源与输出驱动管N4的栅源电压的差约等于第二数字电源，此时数字电路11的电压由数字待机稳压模块21提供。最后，控制模块22控制数字/模拟稳压电路使能信号无效，使芯片的数字稳压电路12和模拟稳压电路13停止工作，关闭第二数字电源和模拟电源，芯片进入待机省电模式，控制模块22在数字待机稳压模块21输出的电压下工作。

芯片由待机省电模式进入正常工作模式的过程如下：控制模块22首先控制数字/模拟稳压电路使能信号有效，使芯片的数字稳压电路12和模拟稳压电路13恢复工作，开启第二数字电源和模拟电源，则数字稳压电路12开始为数字电路11提供第二数字电源，然后控制模块22控制待机使能信号无效，则第一开关S1断开、第二开关S2闭合，输出单元213中的电路断开，芯片恢复正常工作模式，此时控制模块22在数字稳压电路12提供的第二数字电源下工作。

需要说明的是，本实施例中使用的校准后的第一数字电源与校准管N3的栅源电压的差约等于第二数字电源、第一数字电源与输出驱动管N4的栅源电压的差约等于第二数字电源、第一数字电源与校准管N3的栅源电压的差大于或等于第二数字电源的值、第一数字电源、偏置电流等数据，在实际设计中均要考虑到会带有的一定的误差，但此误差并不会影响实际电路的实现。

如图4所示，为本发明的芯片实施例的结构示意图，该芯片可以包括：数字电路11、数字稳压电路12、模拟稳压电路13、模拟电路14和待机省电装置41，待机省电装置41包括数字待机稳压模块21和控制模块22，数字电路11与数字稳压电路12连接，模拟电路14与模拟稳压电路13连接，具体地，模拟电路14包括模拟电路1、模拟电路2、……、模拟电路n，n为大于或等于1的自然数，模拟电路14中模拟电路1、模拟电路2、……、模拟电路n之间均是并联的关系，且并联后的一端与模拟稳压电路13连接，另一端与地连接，数字电路11一端与数字稳压电路12连接，另一端与地连接，数字待机稳压模块21与数字电路11连接，数字待机稳压模块21与控制模块22连接，控制模块22与数字稳压电路12、模拟稳压电路13均连接，数字待机稳压模块21、数字稳压电路12和模拟稳压电路13均与电源VDD连接。在芯片正常工作模式下，数字稳压电路12为数字电路11提供第二数字电源，数字待机稳压模块21不工作，模拟稳压电路13为模拟电路14提供模拟电源，此时控制模块22也是在数字稳压电路12提供的第二数字电源下工作；在进入待机省电模式之前，使用控制模块22对数字待机稳压模块21进行校准，使数字待机稳压模块21的输出达到第二数字电源，然后开启数字待机稳压模块21，关闭数字稳压电路12和模拟稳压电路13，此时数字电路11的电压以及控制模块22的电压由数字待机稳压模块21提供。

在本实施例中，通过在芯片中设置待机省电装置41，通过控制模块22的控制，数字待机稳压模块21根据第二数字电源对第一数字电源进行校准；在芯片进入待机省电模式时，控制模块22开启数字待机稳压模块21来为数字电路11提供校准后的第一数字电源，关闭第二数字电源和模拟电源；在芯片进入正常工作模式时，控制模块22开启第二数字电源和模拟电源，关闭数字待机稳压模块21。因此，实现了使用基本的电路模块，使芯片在进入待机省电模式后，数字电路11可以继续保持一些状态和运算数据，电路设计中不需要使用大电容，减小了芯片的面积和电子产品的体积，有效地降低了成本，并且在数字电路11的漏电流较大时，也可实现较长时间的待机，避免因长时间待机造成的数据丢失。在芯片由待机模式进入正常工作模式时，各电路部分可以快速恢复到正常工作状态。

可选地，在本实施例中，待机省电装置41包括前述的待机省电装置实施例中的任一模块与单元，在此不再赘述。

最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。

Claims (10)

1.一种待机省电装置，其特征在于，所述装置布置在芯片上，包括数字待机稳压模块和控制模块，其中：

所述数字待机稳压模块用于在所述控制模块的控制下，根据第二数字电源对第一数字电源进行校准，其中，所述第二数字电源用于当所述芯片正常工作时为所述芯片的数字电路供电；

所述控制模块用于当所述芯片进入待机省电模式时，开启所述数字待机稳压模块为所述数字电路提供校准后的第一数字电源，关闭所述第二数字电源和模拟电源，当所述芯片进入正常工作模式时，开启所述第二数字电源和所述模拟电源，关闭所述数字待机稳压模块，其中，所述模拟电源用于当所述芯片正常工作时为所述芯片的模拟电路供电。

2.根据权利要求1所述的装置，其特征在于，所述数字待机稳压模块包括：

生成单元，用于在所述控制模块的控制下，生成第一数字电源；

校准单元，用于在所述控制模块的控制下，根据所述第二数字电源对所述第一数字电源进行校准；

输出单元，用于在所述控制模块的控制下，输出所述校准后的第一数字电源。

3.根据权利要求2所述的装置，其特征在于，所述生成单元包括：

分压电阻串；

多路选择器MUX，与所述分压电阻串连接，根据所述控制模块发送的电压选择信号，从所述分压电阻串中选择电阻值，生成所述第一数字电源；

所述输出单元包括：

第一开关，一端与所述多路选择器MUX连接，用于在所述控制模块控制待机使能信号有效时闭合，在所述控制模块控制所述待机使能信号无效时断开；

第二开关，一端与所述第一开关的另一端连接，另一端与地连接，用于在所述控制模块控制所述待机使能信号有效时断开，在所述控制模块控制所述待机使能信号无效时闭合；

输出驱动管，为N沟道增强型场效应晶体管，栅极连接在所述第一开关的另一端与所述第二开关一端之间，漏极与电源连接，衬底与地连接，源极与所述校准单元、所述数字电路均连接，所述输出驱动管用于输出所述校准后的第一数字电源；

所述校准单元包括：

第三开关，一端与所述多路选择器MUX连接，用于在所述控制模块控制校准使能信号有效时闭合，在所述控制模块控制所述校准使能信号无效时断开；

第四开关，一端与所述第三开关的另一端连接，另一端与所述地连接，用于在所述控制模块控制所述校准使能信号有效时断开，在所述控制模块控制所述校准使能信号无效时闭合；

校准管，为所述输出驱动管的复制管，栅极连接在所述第三开关的另一端与所述第四开关的一端之间，漏极与所述电源连接，衬底与所述地连接；

比较器，连接在所述电源与地之间，正输入端与所述校准管的源极连接，负输入端与所述数字电路连接，输出端与所述控制模块连接，所述比较器用于将所述第一数字电源经过所述校准管后的电压与所述第二数字电源进行比较，并将比较结果输出到所述控制模块，所述控制模块根据所述比较结果生成所述电压选择信号；

第一N型管和第二N型管，为N沟道增强型场效应晶体管，所述第一N型管的衬底和源极均与所述地连接，所述第一N型管的漏极与分压电阻串连接，所述第一N型管的漏极与栅极短接并与所述第二N型管的栅极连接，所述第二N型管的衬底和源极均与所述地连接，所述第二N型管的漏极与所述校准管的源极连接，所述第一N型管和所述第二N型管用于为所述校准管提供偏置电流。

4.根据权利要求1所述的装置，其特征在于，所述数字待机稳压模块在所述芯片由正常工作模式进入待机省电模式前对所述第一数字电源进行校准；和/或

所述数字待机稳压模块在所述芯片上电时对所述第一数字电源进行校准。

5.一种待机省电装置的工作方法，其特征在于，所述装置布置在芯片上，所述装置包括数字待机稳压模块和控制模块，其中：

所述数字待机稳压模块在所述控制模块的控制下，根据第二数字电源对第一数字电源进行校准，其中，所述第二数字电源在所述芯片正常工作时为所述芯片的数字电路供电；

当所述芯片进入待机省电模式时，所述控制模块开启所述数字待机稳压模块为所述数字电路提供校准后的第一数字电源，关闭所述第二数字电源和模拟电源；

当所述芯片进入正常工作模式时，所述控制模块开启所述第二数字电源和所述模拟电源，关闭所述数字待机稳压模块，其中，所述模拟电源在所述芯片正常工作时为所述芯片的模拟电路供电。

6.根据权利要求5所述的方法，其特征在于，所述数字待机稳压模块包括生成单元、校准单元和输出单元，其中：

所述生成单元在所述控制模块的控制下，生成第一数字电源；

所述校准单元在所述控制模块的控制下，根据所述第二数字电源对所述第一数字电源进行校准；

所述输出单元在所述控制模块的控制下，输出所述校准后的第一数字电源。

7.根据权利要求6所述的方法，其特征在于，所述生成单元包括分压电阻串和多路选择器MUX，其中：

所述多路选择器MUX与所述分压电阻串连接，根据所述控制模块发送的电压选择信号，从所述分压电阻串中选择电阻值，生成所述第一数字电源；

所述输出单元包括第一开关、第二开关和输出驱动管，其中：

所述第一开关的一端与所述多路选择器MUX连接，另一端与所述第二开关的一端连接，所述第一开关在所述控制模块控制待机使能信号有效时闭合，在所述控制模块控制所述待机使能信号无效时断开；

所述第二开关的另一端与地连接，所述第二开关在所述控制模块控制所述待机使能信号有效时断开，在所述控制模块控制所述待机使能信号无效时闭合；

所述输出驱动管为N沟道增强型场效应晶体管，栅极连接在所述第一开关的另一端与所述第二开关的一端之间，漏极与电源连接，衬底与地连接，源极与所述校准单元、所述数字电路均连接，所述输出驱动管输出所述校准后的第一数字电源；

所述校准单元包括第三开关、第四开关、校准管、比较器、第一N型管和第二N型管，其中：

所述第三开关的一端与所述多路选择器MUX连接，所述第三开关在所述控制模块控制校准使能信号有效时闭合，在所述控制模块控制所述校准使能信号无效时断开；

所述第四开关的一端与所述第三开关的另一端连接，另一端与所述地连接，所述第四开关在所述控制模块控制所述校准使能信号有效时断开，在所述控制模块控制所述校准使能信号无效时闭合；

所述校准管的栅极连接在所述第三开关的另一端与所述第四开关的一端之间，漏极与所述电源连接，衬底与所述地连接；

所述比较器连接在所述电源与所述地之间，正输入端与所述校准管的源极连接，负输入端与所述数字电路连接，输出端与所述控制模块连接，所述比较器将所述第一数字电源经过所述校准管后的电压与所述第二数字电源进行比较，并将比较结果输出到所述控制模块，所述控制模块根据所述比较结果生成所述电压选择信号；

所述第一N型管和第二N型管为N沟道增强型场效应晶体管，所述第一N型管的衬底和源极均与所述地连接，所述第一N型管的漏极与分压电阻串连接，所述第一N型管的漏极与栅极短接并与所述第二N型管的栅极连接，所述第二N型管的衬底和源极均与所述地连接，所述第二N型管的漏极与所述校准管的源极连接，所述第一N型管和所述第二N型管为所述校准管提供偏置电流。

8.根据权利要求5所述的方法，其特征在于，所述数字待机稳压模块在所述芯片由正常工作模式进入待机省电模式前对所述第一数字电源进行校准；和/或

所述数字待机稳压模块在所述芯片上电时对所述第一数字电源进行校准。

9.一种芯片，包括：

模拟稳压电路；

模拟电路，与所述模拟稳压电路连接；

数字稳压电路；

数字电路，与所述数字稳压电路连接；

其特征在于，还包括待机省电装置，所述待机省电装置包括数字待机稳压模块和控制模块，其中：

所述数字待机稳压模块用于在所述控制模块的控制下，根据第二数字电源对第一数字电源进行校准，其中，所述第二数字电源用于当所述芯片正常工作时为所述芯片的数字电路供电；

所述控制模块用于当所述芯片进入待机省电模式时，开启所述数字待机稳压电路为所述数字电路提供校准后的第一数字电源，关闭所述第二数字电源和模拟电源，当所述芯片进入正常工作状态时，开启所述第二数字电源和所述模拟电源，关闭所述数字待机稳压电路，所述模拟电源用于当所述芯片正常工作时为所述芯片的模拟电路供电。

10.根据权利要求9所述的芯片，其特征在于，所述待机省电装置包括权利要求2-4任一所述的装置。