CN106933294A - 用于具有多个输入的功率调节器的装置及相关方法 - Google Patents

用于具有多个输入的功率调节器的装置及相关方法 Download PDF

Info

Publication number
CN106933294A
CN106933294A CN201611250461.XA CN201611250461A CN106933294A CN 106933294 A CN106933294 A CN 106933294A CN 201611250461 A CN201611250461 A CN 201611250461A CN 106933294 A CN106933294 A CN 106933294A
Authority
CN
China
Prior art keywords
voltage
adjuster
transistor
voltage regulator
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611250461.XA
Other languages
English (en)
Inventor
T·T·吕格尔
P·卡拉姆
N·M·爱金逊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Laboratories Inc
Original Assignee
Silicon Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Laboratories Inc filed Critical Silicon Laboratories Inc
Publication of CN106933294A publication Critical patent/CN106933294A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/66—Regulating electric power
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421—Multiprocessor system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/461—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using an operational amplifier as final control device
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/22—Pc multi processor system
    • G05B2219/2214—Multicontrollers, multimicrocomputers, multiprocessing
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25039—Clock
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25314—Modular structure, modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Nonlinear Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Power Engineering (AREA)

Abstract

本发明公开了用于具有多个输入的功率调节器的装置及相关方法。其中一种装置包括集成电路(IC)。该IC包括调节器以接收多个输入电压并且为负载提供经调节的输出电压。该调节器包括多个电压调节器，所述多个电压调节器接收多个输入电压并提供经调节的输出电压作为调节器的输出。该IC进一步包括控制器，该控制器通过使用多个电压调节器中的一个电压调节器来控制调节器以从多个输入电压生成经调节的输出电压。

Description

用于具有多个输入的功率调节器的装置及相关方法
相关申请的交叉引用
本申请与在2015年12月29日提交的名称为“Apparatus for Multiple-InputPower Architecture for Electronic Circuitry and Associated Methods”(代理人案号为SILA371)的美国专利申请系列号14/983,413有关，并且通过引用将其全部内容合并于此以用于所有目的。
技术领域
本公开总体涉及功率转换装置及方法。更具体地，本公开涉及用于从多个源提供经调节的功率的装置及相关方法。
背景技术
随着技术的发展，日益增多的电路元件被集成到器件(诸如集成电路(IC))中。此外，越来越多的器件(诸如，IC)或子系统被集成到产品中。随着诸如物联网(IoT)、便携式或移动产品(诸如移动电话、智能电话以及类似产品)的发展，预计该趋势将继续。
越来越多的电路元件、器件、子系统等还导致包括这些组件的产品所使用的功率架构的类型的相应复杂性。在一些应用中，产品利用各种类型的电源(诸如电池电源、交流干线或其他源)来操作。通常，调节器被用于从单个输入电压为产品提供功率，并且没有被优化以便为各种操作模式提供合适的输出电流，即其在一个或多个操作模式(具有相应的输出电流)中比在为电源设计的模式(具有相应的输出电流)中具有较小的效率。换句话说，其具有过大的电流开销，以致于其在对应于相对大范围的输出电流的各种操作模式中不是实用且有效的调节功率源。
本节中的描述和任意相应的(多个)附图被包括在内作为背景信息内容。本节中的内容不应该被认为是承认这些内容构成本专利申请的现有技术。
发明内容
用于从多个源提供经调节的功率的各种装置及相关方法是可预期的。根据一个示例实施例，一种装置包括集成电路(IC)。该IC包括调节器以接收多个输入电压并向负载提供经调节的输出电压。该调节器包括多个电压调节器，所述多个电压调节器接收多个输入电压并提供经调节的输出电压作为调节器的输出。该IC进一步包括控制器，该控制器通过使用多个电压调节器中的一个电压调节器来控制调节器以根据多个输入电压生成经调节的输出电压。
根据另一个示例实施例，一种装置包括微控制器单元(MCU)，该MCU包括核心电路。该MCU进一步包括多个电压调节器，所述多个电压调节器接收多个输入电压并向核心电路提供经调节的输出电压。此外，该MCU包括控制器以便通过使用多个电压调节器中的一个电压调节器来控制多个电压调节器以根据多个输入电压生成经调节的输出电压。
根据另一个示例实施例，一种向IC中的电路系统提供功率的方法包括使用包含多个电压调节器的调节器接收多个输入电压以生成经调节的输出电压并且向负载提供经调节的输出电压。该方法进一步包含通过使用多个电压调节器中的一个电压调节器来控制调节器以根据多个输入电压生成经调节的输出电压。
附图说明
附图仅图示说明示例实施例并且因此不应被视为限制本申请或权利要求的范围。本领域技术人员认识到所公开的概念能够使他们找到等效的实施例。在附图中，用于不止一个附图中的相同数字标识指示相同、相似或等效的功能、组件或模块。
图1根据一个示例实施例说明用于从多个输入源提供功率的电路布置。
图2根据另一个示例实施例描绘用于从多个输入源提供功率的电路布置。
图3根据另一个示例实施例示出用于从多个输入源提供功率的电路布置。
图4根据一个示例实施例描绘用于从多个输入源提供功率的过程的流程图。
图5根据一个示例实施例说明用于多输入调节器的电路布置。
图6根据另一个示例实施例描绘用于多输入调节器的电路布置。
图7根据另一个示例实施例说明用于多输入调节器的电路布置。
图8根据一个示例实施例示出用于功率复用的电路布置。
图9根据一个示例实施例说明用于从具有电池充电能力的多个输入源提供功率的电路布置。
图10根据另一个示例实施例描绘用于从具有电池充电能力的多个输入源提供功率的电路布置。
图11根据一个示例实施例示出用于从多个输入源向电路系统提供功率的电路布置。
图12根据一个示例实施例说明从多个输入源向电路系统提供功率的过程的流程图。
图13根据一个示例实施例描绘用于从多个输入源提供功率并控制功率的供应的电路布置。
图14-图16根据一个示例实施例示出用于从多个源向负载(或电路系统或多个负载)提供功率的流程图。
图17说明存在任意调节器输入电压和输出电压的情况下支持调节器功率堆叠的正常操作的电路布置。
图18-图21根据示例实施例描绘用于通过使用具有比电源电压更低的最大电压的晶体管从源向负载提供功率的电路布置。
图22根据一个示例实施例示出包括MCU的电路布置。
具体实施方式
所公开的概念总体涉及电子装置中的功率架构电路系统，其包括根据各种方案使用多个输入或功率源来提供经调节的功率的电路及相关方法。示例性实施例根据一个或多个功率供应方案或曲线轮廓(profile)提供了用于从多个源向一个或多个负载提供经调节的功率的装置及相关方法，包括如下文详细描述的用于提供功率的一个或多个电压的排序、对控制信号进行排序并将其供应给电路系统的各个模块等。
本公开的一个方面涉及诸如通过经调节的电压从多个输入源(例如，多个输入电压或电压源)向负载或电路或一系列电路提供功率。图1根据一个示例实施例说明用于如此做的电路布置10。
电路布置10包括集成电路(IC)13。IC 13包括调节器或调节器电路或功率转换器16。调节器16接收来自一组输入的功率。在示出的示例中，这些输入构成一组M个输入电压VREGI0到VREGIM。调节器16向负载或电路(在图1中标注为“其他电路系统”19)提供经调节的输出电压VREGO。
调节器16包括一组N个电压调节器25A-25N。电压调节器25A-25N接收该组M个输入电压VREGI0-VREGIM。电压调节器25A-25N向功率复用器(MUX)28提供相应的一组经调节的输出电压25A1-25N1。
功率MUX 28提供功率多路复用或对功率进行多路复用，诸如电压25A1-25N1。响应于经由链路2228从控制器22提供的一组选择信号，功率MUX28提供电压25A1-25N1中的一个作为其输出电压。换句话说，在控制器22的控制下，功率MUX 28向其他电路系统19提供电压25A1-25N1中的一个作为经调节的输出电压VREGO。
调节器25A-25N在控制器22的控制或监管下操作。控制器22分别经由链路22A-22N耦合到调节器25A-25N。控制器22经由链路22A-22N向调节器25A-25N提供控制信息或信号。控制器22控制电压调节器25A-25N的操作的一个或多个方面。如上所述，电压调节器25A-25B被耦合到一组M个输入电压VREGI0-VREGIM。在控制器22的控制下，该组电压调节器25A-25N中的一个电压调节器调节输入电压VREGI0-VREGIM中的一个，以便向其他电路系统19提供经调节的输出电压VREGO。以此方式，电压调节器25A-25N并且因此调节器16接收多个输入电压VREGI0-VREGIM并提供经调节的输出电压VREGO。
控制器22的控制类型取决于许多因素，诸如所使用的调节器的类型、负载(其他电路系统19)的类型、可用技术、成本、复杂度、设计和/或性能规范等等。由控制器22控制的变量或参数的示例包括电压调节器25A-25N中的一个或多个电压调节器的(多个)输出电压水平、电压调节器25A-25N中的一个或多个电压调节器的(多个)输出电流水平(例如，电流极限)、电压调节器25A-25N中的一个或多个电压调节器的(多个)输出电压的调节程度等。
在一些实施例中，控制器22经由链路22A-22N从电压调节器25A-25N中的一个或多个电压调节器接收状态信息。状态信息(诸如信号)的类型和数量取决于许多因素，诸如所使用的调节器的类型、负载(其他电路系统19)的类型、可用技术、成本、复杂度、设计和/或性能规范等等。状态信号或信息的示例包括电压调节器25A-25N中的一个或多个电压调节器的(多个)实际输出电压水平、电压调节器25A-25N中的一个或多个电压调节器的(多个)实际输出电流水平、电压调节器25A-25N中的一个或多个电压调节器的功耗或温度水平等。
在示例实施例中，诸如图1中的实施例，其他电路系统19中可以包括各种电路系统。本领域技术人员将理解，其他电路系统19可以根据需要包括各种电路、器件、子系统、系统、晶体管模块、电路模块等等。本领域技术人员将理解，其他电路系统19中的电路系统的质量和数量取决于诸如其他电路系统19和/或IC 13(或其他系统、子系统、IC 13外部的电路系统模块)的期望功能或规定功能的因素。
其他电路系统19中的模拟或混合信号电路系统的示例包括偏置电路、解耦电路、耦合电路、供电电路、电流镜、电流源和/或电压源、滤波器、放大器、转换器(例如模数转换器(ADC)和数模转换器(DAC))、信号处理电路(例如乘法器)、检测器等等。其他电路系统19中的数字电路系统的示例包括组合逻辑(例如逻辑门、加法器、减法器、乘法器)、时序逻辑(触发器、锁存器)、标准单元或定制逻辑电路等。可以被包括在其他电路系统19中的数字功能模块的示例根据需要包括处理器、中央处理单元(CPU)、MCU模块/电路/子系统、算术逻辑单元(ALU)、数字信号处理器(DSP)或实施DSP功能的电路系统(诸如滤波器)、延迟模块等等。
在示例实施例中，控制器22可以包括电路系统的各种类型和电路系统模块。在一些实施例中，控制器可以包括逻辑电路系统(组合逻辑和/或时序逻辑)、有限状态机(FSM)、处理器电路或执行各种操作(诸如上述操作)的其他电路系统。
此外，控制器22的功能可以以各种方式实现。在一些实施例中，专业的或专用的硬件可以用于实施控制器22的功能。在一些实施例中，可以使用在通用或专用硬件上运行的软件。在一些实施例中，可以使用固件(例如，在MCU中的硬件上运行的固件)。在一些实施例中还可以使用前述技术的组合来实施控制器22的功能。
如上所述，链路22A-22N和2228被用于交流信息，诸如控制信息/信号、状态信息/信号等。在示例实施例中，链路22A-22N和2228可以构成耦合机构，诸如总线、IC中的一组导体或半导体或迹线等等。
尽管一般来说调节器16(并且具体来说电压调节器25A-25N)在上文被描述为电压调节器，但是可以使用其他类型/配置的调节器。其他类型的调节器的示例包括电流调节器(从输入电压/电流生成经调节的输出电流)、电压和电流调节器(从输入电压/电流生成经调节的输出电流和输出电压)等。在一些实施例中，电压调节器25A-25N中的一个或多个调节器构成低压差(LDO)电压调节器(例如，小于300mV的压差)。通常，调节器的类型和/或数量的选择取决于诸如设计和性能规范(例如，其他电路系统19中的电路的类型)、成本、复杂性、可用技术等因素。
针对图1中的电路布置10的各种替代实施例是可预期的。在下文描述一些替代实施例。图2根据另一个示例实施例描绘用于从多个输入源提供功率的电路布置30。电路布置30与电路布置10(见图1)类似。然而，不同于使用M个输入电压，调节器16接收两个输入电压(标记为VREGI0和VREGI1)，并且另外使用三个电压调节器(分别标记为25A-25C)。然而，本领域技术人员将理解，在其他实施例中可以根据需要使用其他数量(而不是两个)的输入电压和/或其他数量(而不是三个)的电压调节器。
电压调节器25A-25C提供不同水平的输出电流，例如，这些输出电流可以对应于IC13的相应操作模式。作为示例，电压调节器25A可以提供相对高水平的输出电流，对应于负载(诸如其他电路系统19)的相对高消耗(high drain，HD)。因此在示例实施例中，电压调节器25A对应于HD模式或者是HD LDO电压调节器并向其他电路系统19提供相对高的输出电流(例如，200mA)。
电压调节器25B-25C提供逐渐小水平的输出电流。更具体地，电压调节器25B提供比电压调节器25A更低的输出电流。该更低的输出电流可以对应于负载(诸如其他电路系统19)的低消耗(LD)。因此，在示例实施例中，电压调节器25B对应于LD模式或者是LD LDO电压调节器并向其他电路系统19提供相对低的输出电流(例如，200nA)。电压调节器25C提供比电压调节器25B更低的输出电流。更低的输出电流可以对应于负载(诸如其他电路系统19)的超低消耗(ULD)。因此，在示例实施例中，电压调节器25C对应于ULD模式或者是ULD LDO电压调节器并向其他电路系统19提供相对低的输出电流(例如，20nA)。
调节器16的操作模式(即分别对应于电压调节器25A-25C的HD、LD和ULD模式)通常可以对应于IC 13的操作模式，或特别对应于其他电路系统19的操作模式。例如，在一些实施例中，IC 13可以包括高级精简指令集机器(ARM)处理器(例如，其他电路系统19包括ARM处理器)。在该实施例中，HD、LD和ULD操作模式分别对应于ARM处理器的正常模式(完全性能或“能量模式0”)、低功率模式(较低性能(例如，较低的时钟速率和/或较少的启动或有效外设)或“能量模式2”)以及超低功率或深度睡眠模式(处理器不运行，但足够的功率被供应给存储器以保持其内容，或“能量模式4”)。
通过使用电压调节器25A-25C中输出电流水平适用于(或被优化用于)给定的操作模式的一个电压调节器，操作效率(例如，功耗、低功率操作等)被改善。改善的效率进而允许多变的操作(例如，结合图3所描述)、更长的操作、减少能量使用、减少成本、减少热生成等。
参考图2，电路布置30还省略了功率MUX。更具体地，不是使用功率MUX，电压调节器25A-25N的输出25A1-25N1被耦合在一起以提供经调节的电压VREGO。在示出的实施例中，通过将输出结合在一起而耦合输出25A1-25N1导致有效的“点”连接或有线OR连接。因此，通过启动电压调节器25A-25N之一来驱动VREGO，该特殊电压调节器调节输入电压(VREGI0或VREGI1)以生成经调节的输出电压VREGO。
图3根据另一示例实施例示出用于从多个输入源提供功率的电路布置40。电路布置40与电路布置30(见图2)类似。然而，不同于使用M个输入电压，调节器16接收两个输入电压(标记为VBUS和VBATT(而不是VREGI0和VREGI1))，并且另外使用三个电压调节器(分别标记为25A-25C)。电压VBUS和VBATT构成两个输入电压源。电压VBUS指的是具有特定电压的总线，诸如具有5伏特(5V)电压的通用串行总线(USB)。电压VBATT指的是电池电压(例如，4.2V)，即在IC 13外部向调节器16提供电压的电池。电压调节器25A-25C调节VBUS或VBATT电压以提供经调节的输出电压VREGO，VREGO可以具有期望的电压，诸如3.3V。然而，本领域技术人员将理解，在其他实施例中，可以根据需要使用其他数量(而不是两个)的输入电压和/或其他数量(而不是三个)的电压调节器。
其他电路系统19可以构成移动设备，诸如蜂窝电话。在这种情况下，其他电路系统19可以包括电话中的一些或全部器件和/或电路系统。示例包括DSP、MCU、音频电路系统和器件、视频或图像电路系统或器件(包括触摸屏、控制电路系统、接口电路系统、小键盘等)。电池电压(VBATT)和另一个外部电源(VBUS等)构成IC 13的两个输入电压。IC 13使用调节器16来调节输入电压并向其他电路系统19的各个部分(诸如上面所描述的那些部分)提供经调节的电压VREGO。取决于其他电路系统19(或其他电路系统19的一些部分)和/或IC 13的各种操作模式，电压调节器25A-25C之一提供经调节的电压VREGO。
再次参考图3，电路布置40进一步包括用于保护各种电路模块中(诸如在一个或多个电压调节器25A-25C中)的晶体管的措施。考虑关于示例实施例描述的VBUS具有5伏特电平的情况作为示例。假设由于各种原因，诸如可用于制造IC 13的特定半导体技术，在一个或多个电压调节器25A-25C中使用的晶体管不能承受VBUS电压水平。更具体地，假设电压调节器25A-25C使用可以承受最大3伏特电压例如作为最大漏-源电压(VDS)的3伏特晶体管(例如，金属氧化物半导体(MOS)场效应晶体管(FET)或MOSFET)。出于各种原因，诸如成本和/或芯片面积，IC 13包括两种类型的晶体管，即一种类型的晶体管具有1伏特(1V)的最大VDS，并且另一种类型的晶体管具有3伏特的最大VDS。
在这种情况下，电压调节器25A-25C中的一个或多个电压调节器(具体地说是使用3伏特晶体管的任意电压调节器)可以使用共源共栅配置(下文更详细描述)而不是单个晶体管。共源共栅配置使用两个晶体管，其中一个提供该共源共栅配置所代替的单个晶体管的功能，例如由控制器22或其他控制电路系统控制的LDO电压调节器中的传输晶体管(passtransistor)。共源共栅配置中的其他晶体管通常用适当的栅极电压偏置。偏置电路43为共源共栅配置提供合适的(多个)偏置电压。
更具体地，偏置电路43提供共源共栅偏置电压PCAS_VBUS，该共源共栅偏置电压PCAS_VBUS被供应给耦合到VBUS并调节VBUS以提供经调节的电压VREGO的电压调节器25A-25C中的共源共栅配置。偏置电路43还提供共源共栅偏置电压PCAS_VBATT，该共源共栅偏置电压PCAS_VBATT被供应给耦合到VBUS并调节VBUS以提供经调节的电压VREGO的电压调节器25A-25C中的共源共栅配置。在一些实施例中，PCAS_VBUS和PCAS_VBATT构成例如低于电源电压(例如，5V)固定量(例如，3V)的固定电压。
图4根据一个示例实施例描绘了从多个输入源提供功率的过程的流程图50。更具体地，流程图50对应于图3中的电路布置。然而，本领域技术人员将理解，通过进行适当的修改，所公开的概念可以延伸到其他数量的输入电压和/或电压调节器(参见图1-图2)。
再次参考图4，在53处确定操作模式(HD、LD、ULD等)。在56处确定HD操作是否是期望的。如果是，则在62处，对应于HD操作模式的电压调节器(25A，调节器1)被使用或启动或激活。如果不是，则在59处，确定LD操作是否是期望的。如果是，则在65处，对应于LD操作模式的电压调节器(25B，调节器2)被使用或启动或激活。如果不是，则在68处，对应于ULD操作模式的电压调节器(25C，调节器3)被使用或启动或激活。
在71处，确定操作模式的变化是否是期望的。操作模式的变化可能由各种源导致或期望。例如，中断可能导致处理器从LD或ULD模式恢复，IC 13的用户可以做出导致模式变化(例如，从LD或ULD到HD)的动作等。如果期望或导致操作模式的变化，则控制返回到53以确定应该使用哪种操作模式(代替目前的操作模式，即在62、65或68处启动或使用或激活的模式)。否则，继续处理。作为可替代方案，在一些实施例中，控制可能返回到71处以等待期望操作模式变化的指示。
本公开的一个方面涉及用于调节器16中的电压调节器的电路布置。图5-图7根据示例实施例提供用于上述HD、LD和ULD电压调节器的电路布置。
图5根据一个示例实施例说明用于多输入HD电压调节器的电路布置85。电路布置85包括两个相似的(或相同的)共源共栅配置，其分别包括被耦合以接收VBUS和VBATT的晶体管88A-88B和91A-91B。通过接通并控制晶体管88A-88B，电压调节器25A调节输入电压VBUS以生成经调节的输出电压VREGO。相反地，通过接通并控制晶体管91A-91B，电压调节器25A调节输入电压VBATT以生成经调节的输出电压VREGO。电路布置85进一步包括分别耦合到晶体管88A和91A的两个二极管接法晶体管94和133。因此，晶体管94和晶体管88A具有相同的栅-源电压。类似地，晶体管133和晶体管91A具有相同的栅-源电压。
在控制器22的控制下，通过解复用器(DeMUX)103提供晶体管88A和91A的栅极电压。提供到晶体管88A和91A的栅极电压的DeMUX 103的输出信号分别对应于VBUS或VBATT的调节。因此，通过使用DeMUX 103，控制器22可以使通过晶体管121提供的误差放大器127的输出控制晶体管88A或91A(其分别对应于VBUS或VBATT的调节)，从而提供经调节的输出电压VREGO。
在控制器22的控制下，通过MUX 106提供DeMUX 103的输入信号。由晶体管121和开关118提供MUX 106的输入信号。晶体管121由误差放大器127驱动。误差放大器127比较由电压源130提供的参考电压(标记为“VREF”)与由包括电阻器109和电阻器112的电阻分压器提供的经调节的输出电压VREGO的缩小版。因此，电阻器109、电阻器112、误差放大器127、晶体管121、MUX 106、DeMUX 103以及晶体管88A-88B或晶体管91A-91B构成对输出电压VREGO进行调节的负反馈环。
通过将晶体管88A的栅极提升到VBUS电压水平，可以关断来自VBUS的调节。来自VBUS的调节可以由控制MUX 106和DeMUX 103的控制器22来执行，使得通过晶体管121提供的误差放大器127的输出电压被耦合到晶体管88A的栅极。相反地，通过将晶体管91A的栅极提升到VBATT电压水平，可以关断来自VBATT的调节。来自VBATT的调节可以由控制MUX 106和DeMUX103的控制器22来执行，使得通过晶体管121提供的误差放大器127的输出电压被耦合到晶体管91A的栅极。因此，电压调节器25A可以从输入电压VBUS或从输入电压VBATT提供经调节的输出电压VREGO。
电容器97A-97B、开关100A-100B、开关118、电流源115以及比较器124被用于控制经调节的输出电压VREGO的转换速率。更具体地，在典型的使用方案中，经调节的输出电压VREGO驱动通常使用在其他电路系统19(未示出)中的旁路电容器(未示出)，即由电压调节器25A驱动的负载。为了以有限的转换速率对旁路电容器初始充电以限制从选择的电源汲取的电流，当由电阻器109和电阻器112提供的VREGO的缩小版低于VREF时，比较器124导致开关118闭合。控制器22(或比较器124)也停用晶体管94和/或晶体管133，并且导致开关100A或开关100B闭合，其取决于VBUS或VBATT的哪个调节是期望的(即晶体管88A-88B或晶体管91A-91B是否分别被用于调节VBUS或VBATT以生成VREGO)。
来自电流源115的电流(在控制器22的控制下)通过MUX 106和DeMUX103被路由以便对电容器97A或电容器97B充电，其取决于VBUS或VBATT的哪个调节是期望的。一旦VREGO上升到使得其缩放版本超出VREF的水平，则比较器124导致开关118打开，并且控制器22(或比较器124)也导致开关100A-100B打开。此时，控制器22激活包括误差放大器127和晶体管121的负反馈环以控制晶体管94、88A和88B或晶体管133、91A和91B，其取决于VBUS或VBATT的哪个调节是期望的。
如上所述，晶体管88B和晶体管91B被用在共源共栅配置中以分别对晶体管88A和91A提供保护。换句话说，从每个输入电压(VBUS和VBATT)到输出(VREGO)的功率路径由具有相对低(例如，3V)的最大操作电压的两个共源共栅耦合的晶体管组成。在示出的实施例中，晶体管88A-88B和91A-91B构成P沟道MOSFET。晶体管88B和91B的n阱(或主体或本体)由控制器22通过分别提供信号88B1和91B1来动态切换。当输入电压(VBUS或VBATT)下降至低于电压调节器25A的输出电压VREGO时，信号88B1和91B1被切换或调整或控制为具有防止(源区和主体区之间或漏区和主体区之间的)寄生二极管传导的水平。
在一些实施例中，如果用于生成经调节的输出电压VREGO的输入电压(VBUS或VBATT)下降至低于阈值(例如，VREGO减去压差)，则控制器22促使根据其他输入电压(例如，从根据VBUS的调节切换到根据VBATT的调节，或反之亦然，其取决于两个输入电压中哪个先前正被用于提供输出电压)。在一些实施例中，电压调节器25A包括旁路模式。具体地，如果两个输入电压都下降至低于阈值(例如，VREGO减去压差)，则控制器22促使晶体管88A-88B或晶体管91A-91B完全接通，因此旁通/绕开负反馈控制环，并将输入电压(VBUS或VBATT，其取决于哪个更高)耦合到电压调节器输出电压。以此方式，输出电压被提供为使得其更接近目标调节器输出电压VREGO(或者保持接近目标调节器输出电压VREGO达更长的一段时间)。作为替代方案，并不自动地使用旁路模式，而是可以手动地使用旁路模式，例如，通过IC 13的用户来使用，或者通过检测VBUS和/或VBATT电压具有低于晶体管的安全操作电压(诸如在某些实施例中为3V)或期望的或给定的阈值的电路(控制器、处理器等)来使用。开启旁路模式将关断控制环并通过将功率路径中合适的晶体管(例如，88A-88B、91A-91B等)的栅极拉到接地电势(因此上述3V电平)来开启这些晶体管。
图6根据另一个示例实施例描绘用于多输入LD电压调节器25B的电路布置140。电路布置140包括两个相似的(或相同的)共源共栅配置，其分别包括被耦合以接收VBUS和VBATT的晶体管156A-156B和150A-150B。通过打开并控制晶体管156A-156B，电压调节器25B调节输入电压VBUS以生成经调节的输出电压VREGO。相反地，通过打开并控制晶体管150A-150B，电压调节器25B调节输入电压VBATT以生成经调节的输出电压VREGO。电路布置140进一步包括分别耦合到晶体管156A和150A的两个二极管接法晶体管162和153。因此，晶体管162和晶体管156A具有相同的栅-源电压。类似地，晶体管153和晶体管150A也具有相同的栅-源电压。
在控制器22的控制下，通过DeMUX 103(类似于图5中的DeMUX 103)提供晶体管156A和150A的栅极电压。再次参考图6，提供给晶体管156A和150A的栅极电压的DeMUX 103的输出信号分别对应于VBUS或VBATT的调节。因此，通过使用DeMUX 103，控制器22可以促使通过晶体管121提供的误差放大器127的输出来控制分别对应于VBUS或VBATT的调节的晶体管156A或150A，从而提供经调节的输出电压VREGO。
晶体管121由误差放大器127驱动。误差放大器127比较由电压源130提供的参考电压(标记为“VREF”)与经调节的输出电压VREGO。因此，误差放大器127、晶体管121、DeMUX103和晶体管156A-156B或晶体管150A-150B构成调节输出电压VREGO的负反馈环。
可以通过将晶体管156A的栅极提升到VBUS电压水平来关断根据VBUS的调节。可以通过控制器22控制DeMUX 103以使得经由晶体管121提供的误差放大器127的输出电压被耦合到晶体管156A的栅极，由此执行根据VBUS的调节。相反地，可以通过将晶体管150A的栅极提升到VBATT电压水平来关断根据VBATT的调节。可以通过控制器22控制DeMUX 103以使得经由晶体管121提供的误差放大器127的输出电压被耦合到晶体管150A的栅极，由此执行根据VBATT的调节。因此，电压调节器25B可以根据输入电压VBUS或根据输入电压VBATT提供经调节的输出电压VREGO。
比较器124比较输出电压VREGO(或其缩放版本)与参考电压VREF。如果输出电压VREGO(或其缩放版本)下降至低于参考电压VREF，则比较器124在其输出中提供警告或状态信号，即其指示输出电压的过低或低于阈值的或特定的或期望的水平。在示出的实施例中，比较器124向电压调节器25B外部的电路系统(例如，控制电路、处理器(诸如MCU)等)提供警告或状态信号。可替代地，比较器124根据需要向控制器22提供警告或状态信号。在这种情况下，控制器22可以将VBUS的调节切换到VBATT的调节(或反之亦然)或者使用或启动旁路模式(下文描述)，以便尝试修正或改正电压调节器25B的输出电压的过低或低于阈值的水平。
如上所述，晶体管156B和晶体管150B被用在共源共栅配置中以分别对晶体管156A和150A提供保护。换句话说，从每个输入电压(VBUS和VBATT)到输出(VREGO)的功率路径由具有相对低(例如，3V)的最大操作电压的两个共源共栅耦合的晶体管组成。在示出的实施例中，晶体管156A-156B和150A-150B构成P沟道MOSFET。晶体管156B和150B的n阱(或主体或本体)由控制器22通过分别提供信号156B1和150B1来动态切换。当输入电压(VBUS或VBATT)下降至低于电压调节器25B的输出电压VREGO时，信号156B1和150B1被切换或调整或控制为具有防止(源区和主体区之间或漏区和主体区之间的)寄生二极管传导的水平。
在一些实施例中，如果用于生成经调节的输出电压VREGO的输入电压(VBUS或VBATT)下降至低于阈值(例如，VREGO减去压差)，则控制器22导致来自其他输入电压的调节(例如，如上所述从根据VBUS的调节切换到根据VBATT的调节，或反之亦然，其取决于两个输入电压中哪个被用于提供输出电压)。在一些实施例中，类似于上述的电压调节器25A，电压调节器25B包括旁路模式。具体地，如果两个输入电压都下降至低于阈值(例如，VREGO减去压差)，则控制器22促使晶体管156A-156B或晶体管150A-150B完全接通，因此旁通/绕开负反馈控制环，并将输入电压(VBUS或VBATT，其取决于哪个更高)耦合到电压调节器输出电压。以此方式，输出电压被提供为使得其更接近目标调节器输出电压VREGO(或者保持接近目标调节器输出电压VREGO达更长的一段时间)。作为替代方案，并不自动地使用旁路模式，而是可以手动地使用旁路模式，例如，通过IC 13的用户来使用，或者通过检测VBUS和/或VBATT电压具有低于晶体管的安全操作电压(诸如在某些实施例中为3V)或期望的或给定的阈值的电路(控制器、处理器等)来使用。开启旁路模式将关断控制环并通过将功率路径中合适的晶体管(例如，156A-156B，150A-150B等)的栅极拉到接地电势(因此上述3V电平)来开启这些晶体管。
图7根据另一个示例实施例说明用于多输入ULD电压调节器25C的电路布置170。总体上，电压调节器25C接收并缓冲电压NCAS_ALL并且将得到的电压提供为输出电压VREGO。实际上，NCAS_ALL电压充当电压调节器25C的参考电压。注意，图7中示出的示例实施例不像图5和图6中分别示出的电压调节器25A和25B的示例实施例一样使用负反馈环来提供调节。
再次参考图7，电路布置170包括晶体管176A和173A，晶体管176A和173A的漏极分别接收输入电压VBUS和VBATT。晶体管176A和173A的栅极由电压NCAS_ALL驱动。因此，晶体管176A和173的源极分别具有大体上等于NCAS_ALL电压减去晶体管的各自阈值电压的电压。实际上，如果任一输入电压(VBUS或VBATT)大于NCAS_ALL电压分别减去晶体管176A或晶体管173A的阈值电压，则输出电压VREGO被限制为晶体管176A或晶体管173A的源极处的电压(如下所述，其取决于根据VBUS或根据VBATT中哪个的调节是期望的或由控制器22导致的)。
晶体管176B-176C的堆叠将晶体管176A的源极耦合到电压调节器25C的输出端，即提供输出电压VREGO的节点。因此，接通晶体管176B-176C将导致晶体管176A的源极处的电压呈现为电压调节器25C的输出电压VREGO。类似地，晶体管173B-173C的堆叠将晶体管173A的源极耦合到电压调节器25C的输出端。因此，接通晶体管173B-173C将导致晶体管173A的源极处的电压呈现为电压调节器25C的输出电压VREGO。
控制器22通过信号176B2和176C2驱动晶体管176B-176C的栅极以分别接通或关断晶体管176B-176C。类似地，控制器22通过信号173B2和173C2驱动晶体管173B-173C的栅极以分别接通或关断晶体管173B-173C。为了从输入电压VBUS提供输出电压VREGO，控制器22接通晶体管176B-176C并关断晶体管173B-173C。相反地，为了从输入电压VBATT提供输出电压VREGO，控制器22接通晶体管173B-173C并关断晶体管176B-176C。使用两个晶体管(即176B-176C或173B-173C)代替一个晶体管将导致晶体管的寄生二极管表现为背对背(back-to-back)的配置并且有助于避免穿过这些二极管的寄生传导路径。
在示出的实施例中，晶体管173B-173C和176B-176C构成P沟道MOSFET。晶体管173B-173C和176B-176C的n阱(或主体或本体)由控制器22通过分别提供信号173B1、173C1、176B1和176C1来动态切换。当输入电压(VBUS或VBATT)下降至低于电压调节器25C的输出电压VREGO时，信号173B1、173C1、176B1和176C1被切换或调整或控制为具有防止(源区和主体区之间或漏区和主体区之间的)寄生二极管传导的水平。作为可替代方案，在一些实施例中，晶体管176C的本体被耦合到经调节的输出电压VREGO，并且晶体管176B的本体被耦合到176A和176B之间的公共网络(类似的布置被用于晶体管173C和173B)。当VBUS或VBATT具有低于VREGO的水平并且对应的功率路径未被选择或启动或使用时，“内-外”本体连接或耦合防止来自VREGO的反向传导。如果功率路径被选择，VREGO通过p型MOS(PMOS)晶体管最终放电降至(NCAS_ALL-Vtn)，其中Vtn表示n沟道晶体管阈值电压(例如，针对晶体管176A、173A等)。
本公开的一个方面涉及提供功率多路复用或功率MUX。图8根据一个实例实施例示出用于功率多路复用的电路布置185。电路布置185示出以共源共栅布置耦合的晶体管191A-191B。晶体管191A的栅极由电压调节控制信号(例如，上述负反馈控制信号)驱动。如所描述的，晶体管191B的栅极由来自偏置电路43的合适的共源共栅信号驱动以便保护晶体管191A。
晶体管188被耦合在晶体管191A和调节器输入电压(例如，VREGI0或VREGI1(或VBUS或VBATT))之间。控制器22驱动晶体管188的栅极以便接通或关断晶体管188。通过关断晶体管188，控制器22将晶体管191A-191B与调节器输入电压隔离，因此中断来自输入电压或源的电流。结果，其他调节器(未示出)可以驱动并调节输出电压VREGO。相反地，如上所述，通过接通晶体管188并驱动晶体管191A的栅极，控制器22促使晶体管191A(与共源共栅晶体管191B合作)驱动并调节输出电压VREGO。因此，添加晶体管188允许功率多路复用(例如，功率MUX 28(见图1)的功能)的规定。
再次参考图8，电路布置185可以根据需要被应用于各种电压调制器。例如，为了将功率多路复用应用于图5中的调节器25A，电路布置185的一个实例被用在由晶体管88A-88B代替晶体管191A-191B的调节器中，并且电路布置185的另一个实例被用在由晶体管91A-91B代替晶体管191A-191B的调节器中。类似地，为了将功率多路复用应用于图6中的调节器25B，电路布置185的一个实例被用在由晶体管150A-150B代替晶体管191A-191B的调节器中，并且电路布置185的另一个实例被用在由晶体管156A-156B代替晶体管191A-191B的调节器中。如上所述，合适的控制信号(例如，来自负反馈环)和偏置信号(例如，PCAS_VBUS或PCAS_VBATT)可以被应用到共源共栅堆叠中的晶体管。
在图7中的电压调节器25C的情况下，可以通过使用控制器22将合适的信号施加到晶体管173B、173C、176B和176C的栅极来应用功率多路复用。更具体地，在图7的电压调节器25C中，晶体管173A和176A构成n沟道MOSFETs。通过将晶体管176B和176C的栅极接到NCAS_ALL(而不是接地)，控制器22可以导致晶体管176A关断。类似地，通过将晶体管173B的栅极接到其源极并且将晶体管173C的栅极接到其漏极(而不是接地)，控制器22可以导致晶体管173A关断。如此做分别将输入电压VBUS和VBATT与电压调节器25C的输出隔离。结果，其他调节器(未示出)可以驱动并调节输出电压VREGO。相反地，如上所述，通过将参考电压NCAS_ALL施加到晶体管173A或晶体管176A的栅极，控制器22允许相应的晶体管(分别与晶体管173B-173C或176B-176C的堆叠协作)驱动并调节输出电压VREGO。
本公开的另一方面涉及除功率调节外还提供电池充电功能。更具体地，如上所述，在一些实施例中，电池向调节器16提供输入电压(表示为VBATT)。在一些实施例中，IC 13可以包括电池充电器以便根据需要对提供VBATT的电池充电。以此方式，IC 13提供与电压或功率调节集成在一起的附加电池充电功能，因此增加IC 13的功能和灵活性。
图9根据一个示例实施例说明具有电池充电能力的用于从多个输入源提供功率的电路布置200。总体上，电路布置200类似于图3中示出的实施例。再次参考图9，电路布置200另外包括集成在IC 13中的电池充电器203。电池充电器203被耦合到IC 13外部的电池206。电池充电器203接收输入电压VBUS并生成在输出203A处提供给电池206的电池充电信号。如上所述，电池206向电压调节器25A-25C提供输入电压VBATT。
如上所述，如果VBUS的电流容量允许，则电池充电器203可以对电池206充电，同时电压调节器25A-25C生成经调节的输出电压VREGO。然而，如果输入电压VBUS的源缺乏足够的容量，则由电池充电器203汲取以便对电池206充电的电流和/或由电压调节器25A-25C汲取的电流可以被降低或被限制以避免输入电压VBUS的源过载。
在一些实施例中，不是通过使用VBUS作为输入电压来对电池206充电，而是电池充电器203可以使用VREGO作为其输入电压。图10根据包括该配置的一个示例实施例来描绘电路布置210。考虑到VBATT通常低于VREGO(即使对于充电电池而言)，电池充电器203使用升压电路(例如，电压增倍器或开关模式步进升压转换器)以便在输出203A处生成充电信号。该配置可以适合于使用相当小量的电流例如在超长时间周期内对电池充电的情况。
各种电路、配置以及控制方案可以用于电池充电器203。一些示例包括在2015年12月27日提交的题为“Apparatus for Digital Battery Charger and AssociatedMethods”(代理人案号SILA366)的共同拥有的美国专利申请号14/979,514以及在2015年12月27日提交的题为“Apparatus for Power Path Battery Charger and AssociatedMethods”(代理人案号SILA372)的共同拥有的美国专利申请号14/979,516公开的装置和相关方法，这些申请通过引用合并于此以用于所有目的。各种电池充电模式、简况或方法在示例实施例中是可预期的，诸如恒定电压、恒定电流、预充电、浮动充电等。
本公开的另一方面涉及将功率从多个输入或源(例如，如上所述，使用具有多个输入的一个或多个调节器)提供到一个或多个负载的功率架构和控制方案。图11根据一个示例实施例示出用于将功率从多个输入源提供到电路系统的电路布置220。在示出的实施例中，负载或其他电路系统19被耦合以接收来自外部源的功率，即经由提供输入或供电电压VEXT的电压源来耦合。通过开关S0，其他电路系统19还可以被耦合以接收供电电压VREGO。
注意，在示例实施例中，开关S0可以有各种形式。例如，在一些实施例中，开关S0可以构成放置在IC 13安装于其上的印刷电路板(PCB)上的跨接线或其他链路或耦合机构(即开关S0在IC 13外部，不像图11示出的那样)。在一些实施例中，开关S0可以构成在IC 13外部的机械开关(继电器(可以由控制器22或其他装置控制)、单刀单掷开关等)。在一些实施例中，开关S0可以构成电子开关，例如，包括在或集成在IC 13中的晶体管、熔断器、反熔断器等。在这种情况下，开关S0可以根据需要由控制器22控制、在制造和测试期间设置、在使用IC 13期间(例如通过配置寄存器)设置、通过使用非易失性存储器(例如，在例如MCU中所使用的闪存)来配置等。在一些实施例中，开关S0被用作用户的设计中的硬线供电连接替代物的指示。根据需要，这种指示可以以各种方式实现，诸如PCB迹线(或没有迹线，即无耦合)、省略开关S0并将VCORE耦合到VREGO、省略开关S0但不将VCORE耦合到VREGO等。
如上所述，调节器16(其通常可以包括电压调节器25A-25N(未示出))接收一组输入电压VREGI0-VREGIM并提供经调节的输出电压。如上所述，控制器22接收输入电压VEXT的样本并控制调节器16的操作。如上所述，VEXT被耦合以便向其他电路系统19提供功率。依据开关S0的位置，调节器16被选择性地耦合以便向其他电路系统19提供功率。在任意给定的时间，诸如当功率首次被施加到IC 13时，控制器22可以恰当地对施加到其他电路系统19的功率进行排序以便有助于其他电路系统19正确地上电。
如下面所详细描述的，电路布置220提供从输入电压(例如，VREGI0和VREGI1)向IC13供电的能力，其中输入电压通常太高(例如，5V)而不能直接向IC 13内的电路系统(诸如其他电路系统19)供电。调节器16逐步降压(例如，至3V)并调节输入电压以生成经调节的输出电压VREGO，该调节的输出电压VREGO被用于向其他电路系统19供电。可替代地，IC 13通过控制器22可以由独立的或外部的输入电压或源VEXT供电。在这种情况下，经调节的输出电压VREGO可以被独立地使用，例如向不同于其他电路系统19的负载提供功率、向IC 13外部的负载或电路提供功率等。此外，当VEXT被用于向其他电路系统19供应功率时，可以不使用输入电压(例如，VREGI0和VREGI1)。
如下面进一步详细描述的，IC 13内的电路系统提供引导(bootstrap)来自多个输入源或输入电压的功率供应或功率源的能力，并且决定哪个输入源或输入电压用于使IC13中的各种电路系统(诸如其他电路系统19)上电。IC 13中的电路系统(诸如其他电路系统19)还可以控制其使用的哪个输入源或输入电压例如跳过使用调节器16的经调节的输出电压VREGO并使用VEXT来代替。
因此，该功率架构(用于向IC 13中的各种电路(诸如其他电路系统19)提供功率的电路系统)适用于各种情况，诸如当输入电压或输入源可能存在或不存在或者在不同的时间和/或以不同的水平提供等。该功率架构为IC 13中的各种电路(诸如其他电路系统19)提供连贯的上电序列。此外，该功率架构为IC 13提供多路复用(功率MUX)其自身电源的能力。该功率架构还支持使用具有比输入源或输入电压中至少一个更低的最大操作电压的晶体管。该功率架构统一了各种输入源或输入电压的使用。该功率架构提供并使用用于连贯控制调节器16和IC 13中的其他电路系统的状态信号，以便以连贯的方式向IC 13中的电路提供功率。以安全的启动序列(例如，功率电路系统、调节器16、其他电路系统19等的正确引导/自举(bootstrapping))自动运行的能力为IC 13提供了稳健且灵活的功率架构，该功率架构在一些实施例中可以构成片上系统以便利用各种可能的输入源或电压或电源来操作。
图12根据一个示例实施例示出用于从多个输入源向电路系统提供功率的过程的流程图230。在233处，确定哪个输入源(或哪些输入源)(例如，VREGI0、VREGI1、VEXT等)适合于用作功率供给，以便初始对电路系统供电或引导电路系统。例如，确定哪个输入源(或哪些输入源)适合于向诸如控制器22(未示出)的电路系统(其进而有助于其他电路系统19(未示出)的上电)提供功率。在236处，提供合适的控制信号以促进从所确定的源供应功率。在239处，确定哪个输入源(或哪些输入源)(例如，VREGI0、VREGI1、VEXT等)适合于用作功率供给，以便对一个或多个负载(例如，其他电路系统19)初始供电。在242处，功率和/或控制信号被提供给一个或多个负载(例如，其他电路系统19)。该过程和相关装置以及电路布置的细节在下面进一步描述。
图13根据一个示例实施例描绘用于从多个输入源向一个或多个电路提供功率并控制功率供应的电路布置250。因此，电路布置250实际上包括在IC 13中的功率控制器(如下所述，包括各种模块)，其从多个输入源向一个或多个电路(例如，上述的其他电路系统19)提供功率。该功率控制器提供各种功能，诸如从任意输入电压(例如，任意电压值、作为时间的函数的任意电压值)或多个输入电压向一个或多个电路供电、为功率控制器中的电路系统(例如，下面描述的控制器22、电平位移器等)进行正确的供电排序以便使一个或多个电路(例如，上述其他电路系统19)正确地上电、对功率控制器中的各个电路进行功率的引导并且最终对一个或多个电路(例如，上述其他电路系统19)进行功率的引导等。在根据图13中示出的实施例的电路布置250中，调节器16接收两个功率或输入电压VREGI0和VREGI1。在一些实施例中，如上所述，VREGI0和VREGI1可以分别对应于VBUS和VBATT。其他类型和/或数量的输入电压或输入源可以根据需要被施加到调节器16。控制器22包括分别提供控制信号和接收状态信号的两个模块或电路(标记为“控制”和“状态”)。本领域技术人员将理解，在可替代的实施例中可以使用其他布置。
此外，不失一般性，电路布置250中的其他电路系统19被表示为“核心”，例如，处理器(例如，在MCU中)、处理器中的核心电路系统、MCU等等，其可以是运行的固件、软件等，并且具有相应的外部电源或电压输入VCORE(等效于上述VEXT)。当reset_n＝0时，核心19处于空闲状态。然而，当rsset_n＝1时，核心19运行或操作。在这种状态下，核心19向控制器22输出调节器控制，以便基于经由控制器接收的调节器状态输入来设置或控制调节器16的操作。本领域技术人员将理解，在可替代的实施例中可以根据需要使用其他类型的电路系统(通常为“其他电路系统”)来代替核心19。
电路布置250包括一些功率域：上电复位电压(VPOR)(下面描述)域253、最大电压VMAX(下面描述)域256、调节器或VREGI0/VREGI1域259以及VCORE域262。各种功率域通过使电压水平不同或有可能不同而使用或被上电。一些电平移位器(标记为LS0、LS1、LS2和LS3)在各种域之间提供合适的电平移位以便有助于将功率域彼此耦合并且用于各种功率域中的电路系统以使其彼此通信、工作或协作。在示出的实施例中，电平移位器LS0和LS1构成差分电平移位器，其中in+和in-是来自IC 13的任意功率域的差分数字输入。当in+＝0并且in-＝1时，out＝0，而当in+＝1并且in-＝0时，out＝VMAX(下面描述)。
在示出的实施例中，电平移位器LS2和LS3构成具有隔离物的电平移位器组。信号in是来自任意功率域的数字输入。当iso_n＝0时，输出处于复位状态，其与输入无关。电平移位器LS2的复位状态指示调节器16未上电。电平移位器LS3的复位状态指示核心19未上电并且以默认模式(例如，使用VREGI0和VREGI1中的一个)开始VREGO的电压调节。相反地，当iso_n＝1时，如果in＝0，则out＝0，反之，如果in＝1，则out＝VMAX。
如上所述，调节器16可以包括多个调节器，这些调节器具有从多个输入电压(例如，VERGI0和VREGI1)提供经调节的输出电压(例如，VREGO)的能力。在电路布置250中，输入电压VREGI0和VREGI1分别驱动调节器16的输入vin0和vin1。调节器16还接收复位输入(reset_n)和来自控制器22的控制输入，并经由电平移位器LS2向控制器22提供状态输出。当reset_n＝0时，调节器16的vout处于高阻抗状态(例如，如果开关S0打开，则允许VREGO浮动，或者如果开关S0关闭，则允许VCORE确定VREGO的状态)。当reset_n＝1时，由控制输入确定调节器16的行为。更具体地，调节器16可以被禁用以使得vout处于高阻抗状态，或调节器16可以处于电压调节模式以使得从vin0或vin1汲取功率以驱动vout至特定电压或期望电压或目标电压。
最大(MAX)电路265接收施加到调节器16的输入vin0和vin1的电压作为输入。作为回应，MAX电路265提供两个输入电压中的较大者作为输出电压VPOR(上电复位电压)。换句话说，vout＝max(vin0，vin1)，其中“max”’表示函数的数学最大值或较大者。MAX电路268类似地操作，但是具有分别由VREGI0、VREGI1和VCORE驱动的三个输入vin0、vin1和vin2。MAX电路268向控制器22提供三个输入电压中的最大者作为电压VAMX。因此，vout＝max(vin0，vin1，vin2)。电压VMAX向控制器22中的电路系统(诸如示出的控制模块和状态模块)提供功率(即，作为功率供应或供应电压)。在电路布置250(通常和IC 13)的所有功率方案中，通过VMAX功率域256供电将导致来自控制器22的控制信号和在控制器22中接收的状态信号在上电的所有阶段中是连贯的。由于IC 13通过VREGI0和/或VREGI1供电或者通过VCORE供电，因此当IC 13被供电时，电压VMAX被供电或者是可用的。由于VMAX功率域256包括调节器16的控制信号和状态信号，因此当IC 13被供电时，控制信号和状态信号是连贯的(或有效的或可用的)。在示例性实施例中，MAX电路265和MAX电路268可以以各种方式实施。例如，MAX电路265和/或MAX电路268可以使用多个(等于MAX电路的输入的数量)二极管来实施，其中输入电压被施加到二极管的阳极(或阴极)，而阴极(阳极)被耦合在一起以提供输出电压。作为另一个示例，MAX电路265和/或MAX电路268可以使用比较器来实施，这些比较器比较输入电压的水平并提供最大的输入电压作为MAX电路的输出电压。
VPOR功率域包括POR1模块，并且VCORE功率域262包括POR2模块。POR1模块和POR2模块通过分别提供输出信号por_reg和por_core来指示相应功率域中的电压供应的存在(用以供应功率的有效电压或可用的电压)。输出信号por_reg和por_core通过电平移位器LS0和LS1被提供到VMAX功率域256。结果，IC 13(更确切的是核心19)的供电状态是已知的。当不存在原始供应(电平移位器的输入信号起源于的功率域的供应)时，分别来自VREGI0/VREGI1和VCORE的低功率偏置(由下面描述的BIAS1模块和BIAS2模块提供)被用于提供电平位移器的校正操作。
如上所述，来自核心19的控制信号被电平移位到VMAX功率域256中以使得调节器16一直具有连贯的控制信号。为了进一步加强连贯性，核心POR信号被用于将(通过电平移位器LS3)调节器控制信号与核心19隔离直到核心19具有用于正确操作的充足供应电压。类似地，调节器16状态信号被电平移位到VMAX功率域256中以使得核心19一直具有调节器16的连贯状态(连贯的状态信号)。为了进一步加强连贯性，POR1模块(在VPOR功率域253中)被用于(通过电平移位器LS2)隔离状态信号与调节器16直到调节器16具有用于正确操作的充足供应电压。
电压VPOR作为供应电压(标记为“vdd”)驱动BIAS1模块和POR1模块。类似地，电压VCORE驱动BIAS2模块和POR2模块。BIAS1模块和BIAS2模块构成低功率偏置电路。输出(标记为“out”)通过电流源上拉到输入电源(vdd)提供相对低的电流(例如，nA水平)。BIAS1模块和BIAS2模块中的电流源分别设置电平移位器LS0和LS1的默认状态。BIAS2模块和POR2模块中的电流源在相关联的上电复位(POR)触发之前是有效的。POR1模块和POR2模块使用相关联的POR阈值以在输出(标记为“out”)处生成POR信号。POR1模块和POR2模块生成POR输出信号如下：当(vdd＜POR阈值)时，out＝0。相反地，当(vdd≥POR阈值)时，out＝vdd。
BIAS1模块生成输出信号IPOR，该输出信号IPOR驱动LS1的输入并且还被施加到晶体管MN1的漏极。类似地，BIAS2模块生成输出信号ICORE，该输出信号ICORE驱动电平移位器LS0的输入并且还被施加到晶体管MN0的漏极。POR1模块和POR2模块生成各自的输出信号por_reg和por_core。信号por_reg驱动电平移位器LS0的输入以及晶体管MN0的栅极。相反地，信号por_core驱动电平移位器LS1的输入以及晶体管MN1的栅极。电平移位器LS0的输出信号por_reg_vmax驱动调节器16的输入reset_n和LS2的iso_n输入。电平移位器LS1的输出信号por_core_vmax驱动核心19的输入reset_n和LS3的iso_n输入。
图14-图16示出电路布置250中示出的示例实施例的操作的流程图。图14示出开关S0闭合并且从输入电压VREGI0和/或输入电压VREGI1对IC 13供电的情况。当电压被施加到VREGI0和/或VREGI1时(即，源向VREGI0提供电压和/或源向VREGI1提供电压)，在281处，被耦合到VPOR的BIAS1模块将晶体管MN1的漏极上拉到VPOR，这导致por_core_vmax＝0(电平移位器LS1的输出信号)，并且电平移位器LS3将控制器22中的控制模块与来自核心19的信号隔离。提供给控制器22的控制信号被保持在复位状态。当(VPOR＞POR阈值时)，在284处，POR1模块触发，即por_reg＝VPOR。晶体管MN0的漏极被拉到0，电平移位器LS0的输出por_reg_vmax具有电压VMAX，并且电平移位器LS2将调节器16的输出状态信号传到控制器22中的状态模块。调节器16开始对节点VREGO充电(例如，对耦合到该节点的寄生或旁路电容充电)，并从对应于输入电压VREGI0和VREGI1中的较大者的源中汲取功率。
当(VCORE＞POR阈值)时，在287处，POR2模块触发，即por_core＝VOCRE。晶体管MN1的漏极被拉到0，电平移位器LS1的输出por_core_vmax具有电压VMAX，并且电平移位器LS3将核心19的输出传递到控制器22中的控制模块。结果，核心19可以控制调节器16并且还监控调节器16的状态。
图15示出开关S0打开、输出电压VREGO从输入电压VREGI0和/或输入电压VREGI1供电并且VCORE被耦合到外部源的情况。如果电压被施加到VCORE，则在303A处，耦合到VCORE的BIAS2模块将晶体管MN0的漏极上拉到VCORE，这导致por_reg_vmax＝0(电平移位器LS0的输出信号)，并且电平移位器LS2将控制器22中的状态模块与调节器16的状态输出信号隔离。提供给控制器22的状态信号被保持在复位状态。当(VCORE＞POR阈值)时，在306A处，POR2模块触发，即por_core＝VCORE。晶体管MN1的漏极被拉到0，电平移位器LS1的输出por_core_vmax具有电压VMAX，并且电平移位器LS3将核心19的输出传递到控制器22中的控制模块。然后核心19可以控制调节器16并且还监控调节器16的状态。
当通过VREGI0和/或VREGI1施加电压并且(VPOR＞POR阈值)时，在309A处，POR1模块触发，即por_reg＝VPOR。晶体管MN0的漏极被拉到0，电平移位器LS0的输出por_reg_vmax具有电压VMAX，并且电平移位器LS2将调节器16的输出状态信号传递到控制器22中的状态模块。调节器16根据来自核心19的控制信号开始对节点VREGO充电(例如，对耦合到该节点的寄生或旁路电容器充电)，并从对应于输入电压VREGI0或VREGI1中的较大者的源中汲取功率。
相反地，如果电压被施加到VREGI0和/或VREGI1(即，源将电压提供给VREGI0和/或源将电压提供给VERGI1)，则在303B处，耦合到VPOR的BIAS 1模块将晶体管MN1的漏极上拉到VPOR，导致por_core_vmax＝0(电平移位器LS1的输出信号)，并且电平移位器LS3将控制器22中的控制模块与来自核心19的信号隔离。提供给控制器22的控制信号被保持在复位状态。当(VPOR＞POR阈值)时，在306B处，POR1模块触发，即por_reg＝VPOR。晶体管MN0的漏极被拉到0，电平移位器LS0的输出por_reg_vmax具有电压VMAX，并且电平移位器LS2将调节器16的输出状态信号传递到控制器22中的状态模块。调节器16开始对节点VREGO充电，并从对应于输入电压VREGI0和VREGI1中的较大者的源中汲取功率。
如果电压被施加到VCORE并且(VCORE＞POR阈值)，则在309B处，POR2模块触发，即por_core＝VCORE。晶体管MN1的漏极被拉到0，电平移位器LS1的输出por_core_max具有电压VMAX，并且电平移位器LS3将核心19的控制输出信号传递到控制器22中的控制模块。然后核心19可以控制调节器16并且还监控调节器16的状态。
图16示出开关S0闭合、VCORE被耦合到外部源以便对核心19供电并且调节器16不用于向核心19(或IC 13中的其他电路)提供功率的情况。在这种情况下，在331处，耦合到VCORE的BIAS2模块将晶体管MN0的漏极上拉到VCORE，导致por_reg_vmax＝0(电平移位器LS0的输出信号)，并且电平移位器LS2将控制器22中的状态模块与调节器16的状态输出信号隔离。提供给控制器22的状态信号被保持在复位状态。当(VCORE＞POR阈值)时，在334处，POR2模块触发，即por_core＝VCORE。晶体管MN1的漏极被拉到0，电平移位器LS1的输出por_core_max具有电压VMAX，并且电平移位器LS3将核心19的控制输出信号传递到控制器22中的控制模块。然后核心19可以控制调节器16并且还监控调节器16的状态。
本公开的另一方面涉及确定输入电压(例如，VREGI0和VREGI1)和经调节的输出电压VREGO的相关水平以便正确地控制传输晶体管和功率堆叠(结合图3、图5和图6在上面描述的共源共栅配置)。图17示出在存在任意调节器输入电压和输出电压(例如，任意电压值、根据时间的函数的任意电压值等)情况下支持调节器功率堆叠的正确操作的电路布置350。更具体地，电路布置350示出两个输入电压VREGI0和VREGI1，其分别通过VREGI0功率堆叠353和VREGI1功率堆叠356向VREGO提供功率。功率堆叠353和356可以被用在调节器16中，例如，用在电压调节器25A(见图5)和/或电压调节器25B(见图6)中。当功率堆叠353和356各自的功率路径是有效的或被启动时(即来自VREGI0或VREGI1的调节分别是被选择的或期望的)，功率堆叠353和356将功率传送到节点VREGI0。因此，在任意给定的时间，功率堆叠353或功率堆叠356是有效的或被启动。
VREGI0功率堆叠353包括以共源共栅配置耦合的晶体管MA0和MB0。如上所述，晶体管MA0由电压调节器(25A、25B等)控制环驱动。如上所述，晶体管MB0被适当地偏置以便为晶体管MA0提供电压保护。类似地，VREGI1功率堆叠356包括以共源共栅配置耦合的晶体管MA1和MB1。如上所述，晶体管MA1由电压调节器(25A、25B等)控制环驱动。如上所述，晶体管MB1被适当地偏置以便为晶体管MA1提供电压保护。比较器359比较输出电压VREGO和输入电压VREGI0以生成输出信号VREGO_GT0。比较器362比较输出电压VREGO和输入电压VREGI1以生成输出信号VREGO_GT1。
比较器输出信号VREGO_GT0和VREGO_GT1(通过未示出的控制电路系统/逻辑电路系统)被用于正确地将晶体管MA0-MA1和MB0-MB1的栅极与晶体管MB0-MB1的本体或主体适当地耦合以避免电源之间(例如，VREGI0和VREGI1之间等)的不需要的传导。作为一个示例，如果(VREGO＞VREGI0)，则信号VG_MB0和VB_MB0被耦合到VREGO以便避免电流在VREGI0和VREGO之间传导。如上所述，在这种情况下，信号VG_MA1、VG_MB1和VB_MB1由控制器22控制以调节输入电压VREGI1，从而生成经调节的输出电压VREGO。作为另一个示例，如果(VREGO＞VREGI1)，则信号VG_MB1和VB_MB1被耦合到VREGO以便避免电流在VREGI1和VREGO之间传导。如上所述，在这种情况下，信号VG_MA0、VG_MB0和VB_MB0由控制器22控制以调节输入电压VREGI0，从而生成经调节的输出电压VREGO。
本公开的另一个方面涉及根据示例实施例通过使用具有比功率源的电压低的最大电压的晶体管从源向负载提供功率。如上所述，在一些实施例中，共源共栅配置被用在调节器16中(更具体地，用在电压调节器25A、25B等中)以提供保护，防止电压高于作为传输晶体管(pass transistors)或在电压调节器的功率堆叠中使用的晶体管的最大操作电压。图18-图21说明用于IC 13中的基础结构或电路系统以支持该共源共栅配置的正确操作的电路布置。更具体地，图18和图20说明用于生成偏置共源共栅晶体管的偏置信号的电路布置，而图19和图21描绘偏置信号在各种共源共栅配置中的使用。注意，不失一般性并为了便于概念的陈述，图18-图21中示出的示例性实施例假设VREGI0和VREGI1电平为5V，并且VREGO电平为3V。然而，本领域技术人员将理解，通过对图18-图21中电路布置进行适当的修改，可以使用其他数量的输入电压、其他输入电压水平和/或其他输出电压。
参考图18，电路布置375示出从VPOR供电的电流源381，电流源381向负载384(例如，若干二极管接法的MOSFET的堆叠)提供电流INCAS以在负载384两端建立3V电压。3V和VPOR中的较小者被提供给MAX电路387的一个输入(vin0)。VCORE被施加到MAX电路387的第二输入(vin1)。MAX电路387的输出(out)提供MAX电路387的输入处的电压中的较大者作为偏置信号NCAS_ALL。实际上，偏置信号NCAS_ALL被生成为具有超过接地电势大约3V的水平。图19示出偏置信号NCAS_ALL在电路布置400中的使用。电路布置400包括n型MOS(NMOS)共源共栅电路403，该NMOS共源共栅电路403包括晶体管M0(例如，由施加到其栅极的信号控制的传输晶体管或其他晶体管)以及共源共栅晶体管M1。更具体地，偏置信号NCAS_ALL被施加到晶体管M1的栅极。被施加到晶体管M0的栅极的信号可以从0V(接地电势)到偏置信号NCAS_ALL的电平变化。
图20示出电路布置420，其示出分别从VREGI0和VREGI1供电的电流源426和429。电流源426和429中的每一个从负载384汲取电流IPCAS，因此在相应的供应电压(VREGI0或VREGI1)和耦合到相应电流源的负载384的节点之间建立大约3V电压。因此偏置信号或电压PCAS_VREGI0在电流源429的两端建立，PCAS_VREGI0是接地电势和(VREGI0-3V)中的较大者。类似地，偏置信号或电压PCAS_VREGI1在电流源426的两端建立，PCAS_VREGI0是接地电势和(VREGI1-3V)中的较大者。实际上，偏置信号PCAS_VREGI0和PCAS_VREGI1被生成以便具有分别低于输入电压VREGI0和VREGI1大致3V的电平。图21示出偏置信号PCAS_VREGI0和PCAS_VREGI1在电路布置440中的使用。电路布置440包括一对PMOS共源共栅电路443。
共源共栅电路443包括共源共栅配置，该共源共栅配置包括被耦合以接收来自输入电压VREGI0的功率的晶体管M2(例如，由施加到其栅极的信号控制的传输晶体管或其他晶体管)以及共源共栅晶体管M3。偏置信号PCAS_VREGI0被施加到晶体管M3的栅极。被施加到晶体管M2的栅极的控制信号可以从偏置信号PCAS_VREGI0的电平到输入电压VREGI0变化。包括晶体管M2和M3的共源共栅配置可以构成(或类似于)例如包括晶体管88A-88B(见图5)或晶体管156A-156B(见图6)的共源共栅配置。共源共栅电路443还包括共源共栅配置，该共源共栅配置包括被耦合以接收来自输入电压VREGI1的功率的晶体管M4(例如，由施加到其栅极的信号控制的传输晶体管或其他晶体管)以及共源共栅晶体管M5。偏置信号PCAS_VREGI1被施加到晶体管M5的栅极。被施加到晶体管M2的栅极的控制信号可以从偏置信号PCAS_VREGI1的电平到输入电压VREGI1变化。包括晶体管M4和M5的共源共栅配置可以构成(或类似于)例如包括晶体管91A-91B(见图5)或晶体管153A-153B(见图6)的共源共栅配置。
本公开的另一方面涉及使用上面描述的功率控制方案和电压调节技术向MCU中的各个电路系统供电。图22根据一个示例实施例描绘包括集成在IC中的MCU 505的电路布置500。MCU 505包括使用链路560相互通信的多个模块(例如，(多个)处理器565、数据转换器605、I/O电路系统585等)。在示例性实施例中，链路560可以构成耦合机构，诸如总线、用于传播信息(诸如数据、命令、状态信息等等)的一组导体或半导体。
MCU 505可以包括耦合到一个或多个处理器565、时钟电路系统570和功率管理电路系统或PMU 580的链路560。在一些实施例中，(多个)处理器565可以包括用于提供计算功能的电路系统或模块，诸如中央处理单元(CPU)、运算逻辑单元(ALU)等等。在一些实施例中，附加的或可替代的(多个)处理器565可以包括一个或多个数字信号处理器(DSP)。DSP可以根据需要提供各种信号处理功能，诸如运算功能、滤波、延迟模块等等。时钟电路系统575可以生成促进或控制MCU 505中的一个或多个模块的操作的正时的一个或多个时钟信号。时钟电路系统575还可以控制使用链路560的操作的正时。在一些实施例中，时钟电路系统575可以通过链路560向MCU 505中的其他模块提供一个或多个时钟信号。
在一些实施例中，PMU 580可以针对电路的一些部分或电路的全部组件来降低装置(例如MCU 505)的时钟速度、关闭时钟、降低功率、关闭功率或进行上述操作的任意组合。此外，PMU 580可以响应于从未激活状态到有效状态的转变(诸如当(多个)处理器565从低功率或闲置或睡眠状态向正常操作状态进行转变时)而打开时钟、增加时钟速率、打开功率(例如，如上所述使用控制器22)、增大功率或进行上述操作的任意组合、支持各种处理器功率模式(例如，如上所述)等。在示出的实施例中，PMU 580包括控制器22。如上文所详细描述，控制器22耦合并控制电池充电器13(如果使用)和调节器16。注意，在一些实施例中，电池充电器13和/或调节器16可以根据需要被包括在PMU 580中。在示出的示例实施例中，开关S0将VCORE耦合到VREGO。其他实施例中的其他布置是可预期的，诸如本文中描述的那些布置。如上所述，电池充电器203(如果使用)可以以可替代的配置进行耦合。负载(上面表示为其他电路系统19)可以包括或可以构成MCU 505中的一些或全部电路系统(除了有助于向MCU 505中的其他电路提供功率的控制器22、调节器16和电池充电器203之外)、MCU 505外部的一个或多个电路等。此外，注意电路布置250可以包括开关S0(未示出；见图11和图13)，根据需要开关S0在MCU 505内部或在MCU 505外部。此外，在一些实施例中，电路布置250(例如，如上所述的功率控制器)可以被用在MCU 505中，而不使用PMU 508。
再次参考图8，链路560可以通过串行接口595耦合到一个或多个电路600。通过串行接口595，耦合到链路560的一个或多个电路可以与电路600通信。本领域技术人员将理解，电路600可以使用一个或多个串行协议(例如，SMBUS、I2C、SPI等等)进行通信。链路560可以通过I/O电路系统585耦合到一个或多个外围设备590。通过I/O电路系统585，一个或多个外围设备590可以耦合到链路560并且因此可以与耦合到链路560的其他模块(例如，(多个)处理器365、存储器电路625等)通信。在示例性实施例中，外围设备590可以包括各种电路系统、模块等等。示例包括I/O设备(小键盘、键盘、扬声器、显示设备、存储设备、计时器等)。注意在一些实施例中，一些外围设备590可以在MCU 505的外部。示例包括小键盘、扬声器等等。在一些实施例中，关于一些外围设备，I/O电路系统585可以被绕过。在这种实施例中，一些外围设备590可以在不使用I/O电路系统585的情况下耦合到链路560并与链路560通信。注意在一些实施例中，如上所述，这种外围设备可以在MCU 505的外部。
链路560可以通过数据转换器605耦合到模拟电路系统620。数据转换器405可以包括一个或多个ADC 605B和/或一个或多个DAC 605A。ADC 615接收来自模拟电路系统620的(多个)模拟信号，并将所述(多个)模拟信号转换为数字格式，然后将其传送到耦合到链路560的一个或多个模块。模拟电路系统620可以包括提供和/或接收模拟信号的各种各样的电路系统。本领域技术人员将理解，示例包括传感器、换能器等等。在一些实施例中，模拟电路系统620可以与MCU 505外部的电路系统通信以根据需要形成更复杂的系统、子系统、控制模块以及信息处理模块。控制电路系统570耦合到链路560。因此，控制电路系统570可以与耦合到链路560的各个模块通信和/或控制这些模块的操作。此外，控制电路系统570可以有助于耦合到链路560的各个模块之间的通信或协作。在一些实施例中，控制电路系统570可以初始化或响应复位操作。本领域技术人员将理解，复位操作可以导致MCU 505中耦合到链路560的一个或多个模块等的复位。例如，控制电路系统570可以导致PMU 580(并且因此控制器22)复位到初始状态。PMU 580(更具体地，电路布置250)可以向MCU505的核心电路系统提供复位信号。对应于图13中的核心19的MCU 505的核心电路系统可以包括图22中的电路系统的一个或多个模块，诸如(多个)处理器565、时钟电路系统575、存储器电路系统625等。
在一个示例实施例中，控制电路系统570可以包括电路系统的各种类型和模块，类似于上述的控制器22。再次参考图22，在一些实施例中，控制电路系统570可以根据需要包括逻辑电路系统、FSM或执行各种操作(诸如上述操作)的其他电路系统。通信电路系统640耦合到链路560并且还耦合到在MCU 505外部的电路系统或模块(未示出)。通过通信电路系统640，耦合到链路560(或者一般来说MCU 505)的各种模块可以通过一个或多个通信协议与外部电路系统或模块(未示出)通信。示例包括USB、以太网等等。本领域技术人员将理解，在示例性实施例中，依据诸如给定应用的规范等因素，可以使用其他通信协议。
如上所述，存储器电路625耦合到链路560。因此，存储器电路625可以与耦合到链路560的一个或多个模块(诸如，(多个)处理器365、控制电路系统570、I/O电路系统585等)通信。本领域技术人员将理解，存储器电路625为MCU 505中的各种信息或数据(诸如，操作数、标记、数据、指令等等)提供存储。根据需要，存储器电路625可以支持各种协议，诸如，双倍数据速率(DDR)、DDR2、DDR3等等。在一些实施例中，存储器读操作和/或写操作涉及使用MCU505中的一个或多个模块(诸如处理器565)。直接存储器访问(DMA)布置(未示出)允许在一些情况中增强存储器操作的性能。更具体地，DMA(未示出)提供用于直接在数据的源或目的地和存储器电路625之间执行存储器读和写操作的机制，而不通过诸如处理器565的模块。
尽管上述描述涉及MCU，但本领域技术人员将理解，根据需要通过做出合适的修改，可以将公开的概念有效地应用到各种类型的电子电路系统或IC(例如，IC 13)中。此类电路系统或IC的示例包括混合信号IC、处理器、CPU、微处理器、存储器控制器、I/O控制器、信号处理器、DSP等等。
参考附图，本领域技术人员将注意示出的各种模块可以主要描绘概念性的功能和信号流。实际电路实施方式可以包含或可以不包含各种功能模块的独立可识别的硬件并且可以使用或可以不使用示出的特殊电路。例如，根据需要，可以将各种模块的功能组合到一个电路模块中。此外，根据需要，可以在若干电路模块中实现单个模块的功能。电路实施方式的选择取决于各种因素，诸如给定实施方式的特殊设计和性能规格。除了本公开中的实施例，其他修改和可替代的实施例对于本领域技术人员将是显而易见的。因此，本公开根据示例性实施例教导本领域技术人员实施本公开的概念的方式，并且其仅被解释为是说明性的。本领域技术人员将理解，在适用的情况下，附图可以按比例绘制或可以不按比例绘制。
示出的和描述的特殊形式和实施例仅构成示例性实施例。本领域技术人员可以在不背离本公开的范围的情况下对部件的形状、尺寸以及布置做出各种改变。例如，本领域技术人员可以用等效元件代替说明的和描述的元件。此外，本领域技术人员可以在不背离本公开的范围的情况下独立于其他特征的使用而使用所公开概念的某些特征。

Claims (20)

1.一种装置，其包含：
集成电路即IC，其包含：
调节器，其接收多个输入电压并向负载提供经调节的输出电压，所述调节器包含多个电压调节器，所述多个电压调节器接收所述多个输入电压并提供所述经调节的输出电压作为所述调节器的输出；以及
控制器，其通过使用所述多个电压调节器中的一个电压调节器来控制所述调节器以从所述多个输入电压生成所述经调节的输出电压。
2.根据权利要求1所述的装置，其中所述多个电压调节器中的每个电压调节器被耦合以接收所述多个输入电压。
3.根据权利要求2所述的装置，其中在所述控制器的控制下，所述多个电压调节器中的每个电压调节器调节所述多个输入电压中的一个输入电压以提供所述经调节的输出电压。
4.根据权利要求1所述的装置，其中所述IC进一步包括功率复用器，所述功率复用器被耦合以接收对应于所述多个电压调节器的输出电压的多个输出电压，并且选择性地提供所述多个输出电压中的一个输出电压作为所述经调节的输出电压。
5.根据权利要求1所述的装置，其中所述负载包含所述IC的核心电路。
6.根据权利要求1所述的装置，其中所述多个电压调节器中的至少一个电压调节器包括第一共源共栅配置，所述第一共源共栅配置包含第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管被耦合以接收所述多个输入电压中的第一电压，所述第一共源共栅配置进一步耦合到所述调节器的所述输出。
7.根据权利要求6所述的装置，其中所述多个电压调节器中的所述至少一个电压调节器进一步包括第二共源共栅配置，所述第二共源共栅配置包含第三晶体管和第四晶体管，所述第三晶体管和所述第四晶体管被耦合以接收所述多个输入电压中的第二电压，所述第二共源共栅配置进一步耦合到所述调节器的所述输出。
8.根据权利要求1所述的装置，其中所述多个电压调节器包括第一电压调节器、第二电压调节器以及第三电压调节器，其中所述第一电压调节器包含高漏极电压调节器即HD电压调节器，所述第二电压调节器包含低漏极电压调节器即LD电压调节器，并且所述第三电压调节器包含超低漏极电压调节器即ULD电压调节器。
9.根据权利要求1所述的装置，其中所述负载包含集成在所述IC中的处理器，所述处理器具有对应于多个功耗的多个操作模式，并且其中所述多个电压调节器中的每个电压调节器按照所述处理器的所述多个操作模式中的相应操作模式向所述处理器提供所述经调节的输出电压。
10.一种装置，其包含：
微控制器单元即MCU，其包含：
核心电路；
多个电压调节器，其接收多个输入电压并向所述核心电路提供经调节的输出电压；以及
控制器，其通过使用所述多个电压调节器中的一个电压调节器来控制所述多个电压调节器以根据所述多个输入电压生成所述经调节的输出电压。
11.根据权利要求10所述的装置，其中所述多个电压调节器中的每个电压调节器被耦合以接收所述多个输入电压。
12.根据权利要求11所述的装置，其中在所述控制器的控制下，所述多个电压调节器中的每个电压调节器调节所述多个输入电压中的一个输入电压以提供所述经调节的输出电压。
13.根据权利要求10所述的装置，其中所述MCU的所述核心电路被耦合以从所述MCU外部的源接收供电电压。
14.根据权利要求13所述的装置，其中所述核心电路由所述供电电压或所述经调节的输出电压供电。
15.一种用于为集成电路即IC中的电路系统提供电力的方法，所述方法包含：
使用包括多个电压调节器的调节器接收多个输入电压以生成经调节的输出电压并且向负载提供所述经调节的输出电压；
通过使用所述多个电压调节器中的一个电压调节器来控制所述调节器以根据所述多个输入电压生成所述经调节的输出电压。
16.根据权利要求15所述的方法，其中所述多个电压调节器中的每个电压调节器被耦合以接收所述多个输入电压。
17.根据权利要求16所述的方法，其中在所述控制器的控制下，所述多个电压调节器中的每个电压调节器调节所述多个输入电压中的一个输入电压以提供所述经调节的输出电压。
18.根据权利要求15所述的方法，其进一步包含多路复用对应于所述多个电压调节器的输出电压的多个输出电压，并且选择性地提供所述多个输出电压中的一个输出电压作为所述经调节的输出电压。
19.根据权利要求15所述的方法，其中所述负载包含所述IC的核心电路。
20.根据权利要求15所述的方法，其中所述负载包含集成在所述IC中的处理器，所述处理器具有对应于多个功耗的多个操作模式，并且其中使用包括多个电压调节器的调节器进一步包含使用所述多个电压调节器中的每个电压调节器，以便按照所述处理器的所述多个处理模式中的相应操作模式向所述处理器提供所述经调节的输出电压。
CN201611250461.XA 2015-12-29 2016-12-28 用于具有多个输入的功率调节器的装置及相关方法 Pending CN106933294A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/983,413 2015-12-29
US14/983,413 US9964986B2 (en) 2015-12-29 2015-12-29 Apparatus for power regulator with multiple inputs and associated methods

Publications (1)

Publication Number Publication Date
CN106933294A true CN106933294A (zh) 2017-07-07

Family

ID=59087186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611250461.XA Pending CN106933294A (zh) 2015-12-29 2016-12-28 用于具有多个输入的功率调节器的装置及相关方法

Country Status (2)

Country Link
US (1) US9964986B2 (zh)
CN (1) CN106933294A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110989756A (zh) * 2019-12-05 2020-04-10 思瑞浦微电子科技（苏州）股份有限公司 基于恒定功率保护的低压差线性稳压器
CN111208860A (zh) * 2018-11-21 2020-05-29 英业达科技有限公司 自动化电源供应系统及自动化电源供应系统的操作方法
CN111316234A (zh) * 2017-09-12 2020-06-19 恩倍科微公司 极低功率微控制器系统

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017155957A2 (en) * 2016-03-08 2017-09-14 Synaptics Incorporated Capacitive sensing in an led display
KR102439700B1 (ko) 2018-01-11 2022-09-02 삼성전자주식회사 반도체 장치, 반도체 장치의 레이아웃 설계 방법 및 반도체 장치의 제조 방법
KR102569178B1 (ko) * 2018-05-31 2023-08-22 삼성전자 주식회사 충전 회로와 연결된 스위치들을 제어하는 복수의 제어 회로를 포함하는 전자 장치
US10591938B1 (en) 2018-10-16 2020-03-17 Qualcomm Incorporated PMOS-output LDO with full spectrum PSR
US11157066B2 (en) * 2018-12-13 2021-10-26 Qualcomm Incorporated Floorplan independent and cross-current-free distributed power switch
US10802075B1 (en) * 2019-07-01 2020-10-13 Rohde & Schwarz Gmbh & Co. Kg Power supply device and method for providing an output signal
US11372436B2 (en) * 2019-10-14 2022-06-28 Qualcomm Incorporated Simultaneous low quiescent current and high performance LDO using single input stage and multiple output stages
US11526187B2 (en) * 2020-01-03 2022-12-13 Skyworks Solutions, Inc. Method and system for boosting output current
KR20220039170A (ko) * 2020-09-22 2022-03-29 에스케이하이닉스 주식회사 전압 생성 회로, 전압 생성 회로를 포함하는 반도체 장치 및 전압 오차 보정 시스템

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446431B2 (en) * 2004-10-15 2008-11-04 Richtek Technology Corporation Multi-input single-output power converter and method thereof
CN101552543A (zh) * 2009-01-08 2009-10-07 广州金升阳科技有限公司 一种多路输入交直流混合供电电源
CN102591391A (zh) * 2011-01-10 2012-07-18 英飞凌科技股份有限公司 电压调节器
CN103326573A (zh) * 2012-03-23 2013-09-25 快捷半导体(苏州)有限公司 具有定时受控的电感器旁路的升压调节器及相关方法
CN103885392A (zh) * 2012-12-19 2014-06-25 宏碁股份有限公司 供电系统、电压调节装置及其控制方法
CN104362852A (zh) * 2014-10-20 2015-02-18 矽力杰半导体技术(杭州)有限公司 直流升压控制电路及控制方法
CN104518508A (zh) * 2013-09-27 2015-04-15 瑞萨电子株式会社 电源电路及其控制方法
CN104682744A (zh) * 2015-03-03 2015-06-03 东北大学 基于自适应闭环控制的推挽式开关电源装置及其控制方法
CN105116953A (zh) * 2015-08-20 2015-12-02 宁波音王电声股份有限公司 一种音源器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1250301B (it) 1991-09-09 1995-04-07 Sgs Thomson Microelectronics Regolatore di tensione a bassa caduta.
US5336986A (en) 1992-02-07 1994-08-09 Crosspoint Solutions, Inc. Voltage regulator for field programmable gate arrays
US5592072A (en) 1995-01-24 1997-01-07 Dell Usa, L.P. High performance dual section voltage regulator
KR100289846B1 (ko) 1998-09-29 2001-05-15 윤종용 저 전력 소비의 전압 제어기
US6703815B2 (en) 2002-05-20 2004-03-09 Texas Instruments Incorporated Low drop-out regulator having current feedback amplifier and composite feedback loop
AU2003249519A1 (en) 2002-08-08 2004-02-25 Koninklijke Philips Electronics N.V. Voltage regulator
US6759836B1 (en) 2002-10-01 2004-07-06 National Semiconductor Corporation Low drop-out regulator
JP3851303B2 (ja) * 2003-09-08 2006-11-29 ローム株式会社 多出力型電源装置及びこれを用いた携帯機器
US7441131B2 (en) * 2005-09-30 2008-10-21 Silicon Laboratories Inc. MCU with power saving mode
US8004111B2 (en) * 2007-01-19 2011-08-23 Astec International Limited DC-DC switching cell modules for on-board power systems
US8089822B1 (en) 2007-02-12 2012-01-03 Cypress Semiconductor Corporation On-chip power-measurement circuit using a low drop-out regulator
US8316158B1 (en) * 2007-03-12 2012-11-20 Cypress Semiconductor Corporation Configuration of programmable device using a DMA controller
TW201217934A (en) * 2010-10-29 2012-05-01 Nat Univ Chung Cheng Programmable low dropout linear regulator
US9018576B2 (en) 2011-05-10 2015-04-28 Stmicroelectronics Asia Pacific Pte Ltd Low drop-out regulator with distributed output network
US9342259B2 (en) * 2012-09-10 2016-05-17 Texas Instruments Incorporated Nonvolatile logic array and power domain segmentation in processing device
US9912164B2 (en) * 2014-12-24 2018-03-06 Intel Corporation Multisource power delivery system

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446431B2 (en) * 2004-10-15 2008-11-04 Richtek Technology Corporation Multi-input single-output power converter and method thereof
CN101552543A (zh) * 2009-01-08 2009-10-07 广州金升阳科技有限公司 一种多路输入交直流混合供电电源
CN102591391A (zh) * 2011-01-10 2012-07-18 英飞凌科技股份有限公司 电压调节器
CN103326573A (zh) * 2012-03-23 2013-09-25 快捷半导体(苏州)有限公司 具有定时受控的电感器旁路的升压调节器及相关方法
CN103885392A (zh) * 2012-12-19 2014-06-25 宏碁股份有限公司 供电系统、电压调节装置及其控制方法
CN104518508A (zh) * 2013-09-27 2015-04-15 瑞萨电子株式会社 电源电路及其控制方法
CN104362852A (zh) * 2014-10-20 2015-02-18 矽力杰半导体技术(杭州)有限公司 直流升压控制电路及控制方法
CN104682744A (zh) * 2015-03-03 2015-06-03 东北大学 基于自适应闭环控制的推挽式开关电源装置及其控制方法
CN105116953A (zh) * 2015-08-20 2015-12-02 宁波音王电声股份有限公司 一种音源器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111316234A (zh) * 2017-09-12 2020-06-19 恩倍科微公司 极低功率微控制器系统
CN111316234B (zh) * 2017-09-12 2024-03-12 恩倍科微公司 极低功率微控制器系统
CN111208860A (zh) * 2018-11-21 2020-05-29 英业达科技有限公司 自动化电源供应系统及自动化电源供应系统的操作方法
CN110989756A (zh) * 2019-12-05 2020-04-10 思瑞浦微电子科技（苏州）股份有限公司 基于恒定功率保护的低压差线性稳压器

Also Published As

Publication number Publication date
US9964986B2 (en) 2018-05-08
US20170185096A1 (en) 2017-06-29

Similar Documents

Publication Publication Date Title
CN106933139A (zh) 用于电子电路系统的多输入功率架构的装置及相关方法
CN106933294A (zh) 用于具有多个输入的功率调节器的装置及相关方法
JP5322186B2 (ja) Ｕｓｂ装置における適応フィードバックおよび電力制御
CN102915063B (zh) 具有电荷泵的电压调节器
TWI506936B (zh) 電壓調整器、用於切換式電壓調整器之設備及具有該調整器之系統
EP3410251B1 (en) Voltage regulator with load current prediction and method therefor
CN103457310B (zh) 半导体集成电路及其操作方法
CN100592243C (zh) 能够在断电模式中保持其状态的可编程i/o单元
US20070024256A1 (en) Switch-mode multiple outputs dcdc converter
US8866341B2 (en) Voltage regulator
CN103135456A (zh) 充电端口侦测控制方法以及充电端口侦测控制装置
CN101535916B (zh) 具有节电模式的mcu
CN110383202A (zh) 可编程电源发生器
US9966781B2 (en) Apparatus for battery charger with controlled charge current and associated methods
CN106063071B (zh) 用于低功率模式期间的电荷恢复的装置
CN105684289B (zh) 连续电流模式多负载功率调节器
Blutman et al. A low-power microcontroller in a 40-nm cmos using charge recycling
US20140354258A1 (en) Supply voltage circuit
US20150370298A1 (en) Reconfigurable digital voltage regulator fabric
CN101540549A (zh) 电压调节式电荷泵
Lin et al. Leakage current elimination for Dickson charge pump with a linear regulator
US10739845B2 (en) Apparatus for power consumption reduction in electronic circuitry and associated methods
KR20100102989A (ko) 휴대용 기기
WO2006053146A1 (en) Battery charger system
US8994355B2 (en) DC-DC down-converter with time constant comparison regulation system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170707