CN101535916B - 具有节电模式的mcu - Google Patents

具有节电模式的mcu Download PDF

Info

Publication number
CN101535916B
CN101535916B CN2006800434042A CN200680043404A CN101535916B CN 101535916 B CN101535916 B CN 101535916B CN 2006800434042 A CN2006800434042 A CN 2006800434042A CN 200680043404 A CN200680043404 A CN 200680043404A CN 101535916 B CN101535916 B CN 101535916B
Authority
CN
China
Prior art keywords
signal
level
node
transistor
micro controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800434042A
Other languages
English (en)
Other versions
CN101535916A (zh
Inventor
D·霍尔伯格
W·G·杜宾
B·萨胡
G·R·乔杜里
道格拉斯·F·帕斯托雷洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Laboratories Inc
Original Assignee
Silicon Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Laboratories Inc filed Critical Silicon Laboratories Inc
Publication of CN101535916A publication Critical patent/CN101535916A/zh
Application granted granted Critical
Publication of CN101535916B publication Critical patent/CN101535916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Electronic Switches (AREA)

Abstract

微控制器单元包括用于产生第一控制信号以开始所述微控制器单元的昏睡操作模式的处理器。响应所述第一控制信号的控制逻辑产生第一电平的启用信号，并且所述控制逻辑进一步响应第二控制信号以产生第二电平的启用信号。电压调节器从输入电压产生调节电压。所述电压调节器响应所述第一电平的启用信号而关闭以提供零伏特的调节电压，并响应所述第二电平的启用信号而加电以提供操作电平的调节电压。

Description

具有节电模式的MCU
技术领域
本发明涉及MCU器件，更特别地，涉及具有节电模式的MCU器件。
背景技术
MCU芯片包含其上面的用于执行可从所述芯片获得的各种处理和功能的数字和模拟电路。为了节省MCU芯片上的电力，常常必须启用(enable)待机操作模式，其中，为了节约电池电力，MCU芯片的某些功能被断电或不起作用。这使得能够在当前技术水平的电池供电的便携式应用中延长电池寿命。具有用于数字电路的芯片上电源的MCU芯片需要能够用低静止(静态)功耗操作，同时使得能够使用诸如用于芯片的电池的广泛可变的外部供给电压。为了在不使用MCU芯片时节省电力，可以使用待机低功率模式，以当通过系统时钟计时的时候使数字电路的功率损失最小化，并消除调节器和带隙基准电路的静态电流。在一些情况下，时钟电路停止，由此减少由于数字电路的开关所消耗的电力。在其它的节电应用中，整个芯片被断电，并且配置信息被保存在非易失性RAM(NVRAM)中。但是，在这后一种情况下，MCU芯片可与应用系统中的其它外面的芯片接口(interface)，其中，这些接口通过来自MCU芯片的I/O端口的控制信号而启用和禁用外面的芯片，使得不存在MCU和与其连接的其它外围设备的针(pin)状态的争用(contention)。
发明内容
这里公开和要求权利的本发明在其一个方面中包含一种微控制器单元，该微控制器单元包括用于产生第一控制信号以开始所述微控制器单元的昏睡(comatose)操作模式的处理器。控制逻辑响应第一控制信号以产生第一电平的启用信号，并进一步响应第二控制信号以产生第二电平的启用信号。电压调节器从输入电压产生调节电压。电压调节器响应第一电平的启用信号以关闭从而提供零伏特的调节电压，并响应第二电平的启用信号以加电从而提供操作电平的调节电压。
附图说明
为了更完全地理解本发明及其优点，现在结合附图参照以下的说明，在这些附图中，
图1是MCU芯片的框图，示出其各种功能；
图2是示出电网以及具有保持能力的相关输入/输出单元的框图；
图3a和图3b示出电压调节器在各种模式中的操作；
图4是示出输入/输出单元的框图；
图5是输入/输出单元的保持逻辑的逻辑图；
图6是输入/输出单元的保持逻辑的示意图；
图7a～7c示出输入/输出单元的操作；
图8示出芯片的数字和模拟部分；
图9示出具有数字和模拟部分的电路部件；
图10示出昏睡模式逻辑；
图11是处于昏睡模式逻辑中的电平移位器(level shifter)的示意图；
图12a和图12b示出电压调节器的示意图；
图13是示出用于进入昏睡模式的过程的流程图；
图14是示出用于从昏睡模式加电的过程的流程图；
图15是保持锁存器(hold latch)的替代性实施例。
具体实施方式
现在参照附图，更特别地，参照图1，示出微控制器单元(MCU)100的框图。MCU 100的类型一般与由Silicon Laboratories制造的、一般被称为“8051混合信号控制器”的部件族No.C8051F300类似。MCU 100包括一般含“8051”型的常规的8位微处理器的处理核心(processing core)102。处理核心102在来自多路复用器106的线104上接收时钟信号。多路复用器106可操作为在多个时钟中进行选择。设置24.5MHz的可微调内部精密振荡器108或外部晶体控制振荡器110。在2002年9月16日提交的、名称为“PRECISION OSCILLATORFOR AN ASYNCHRONOUS TRANSMISSION SYSTEM”的美国专利申请公开No.2004/0054835中说明了精密内部振荡器108，在此通过参考而加入其全部内容。处理核心102还可操作为接收测试端子112上的外部复位，或者可操作为接收来自通电复位块114的复位信号，它们均向处理核心102提供复位。通电复位块114还可被用于将MCU100带出昏睡模式。处理核心102具有与其相关的多个存储器资源，这些存储器资源是2K/4K/8K字节一次可编程(OTP)程序存储器116和256K字节SRAM存储器118。OTP存储器116基本上是工厂可编程的闪存器件。处理核心102经由SFR总线220与各种数字和模拟外设接口。SFR总线120是允许处理核心102与各种操作针122接口的特定功能寄存器总线，所述操作针122可将外部接口到芯片以接收数字值、输出数字值、接收模拟值或输出模拟值。提供各种数字I/O外设124，它们是UART 126、定时器128、PCA/WDT 130和SMbus接口电路132。所有这些电路126～132均可通过纵横解码器(crossbardecoder)134接口到输出针122，该纵横解码器134可操作为：响应来自纵横控制器136的控制信号可配置地使这些器件与输出中的所选输出接口。端口驱动器138被用于将从优先纵横解码器134接收的信号驱动到输出针122。在美国专利No.6839795中说明了纵横解码器，在此通过参考而加入该专利。
通向/来自数字外设224的数字输入/输出还被接口到模拟外设140。模拟外设140包含用于比较在输入线144上接收的两个信号的模拟比较器142。模数转换器146从接口到MCU 100上的多个输入针的模拟多路复用器148接收模拟输入信号。模拟多路复用器148允许通过针122感测多个输出，使得ADC 146可与各种传感器接口。通过焊盘(pad)150施加系统功率VDD。可通过例如电池向焊盘150施加电力。如后面将更全面地说明的那样，电网152向模拟外设140和数字外设124施加电力以对器件供电。
现在参照图2，更全面地示出与MCU 100相关的电网152的一部分。VDD端子150使用例如电池经由线202向模拟外设140提供1.8V～3.6V信号。该1.8V～3.6V信号还经由线206被提供给电压调节器204。电压调节器204在加电的操作模式中经由线208给数字外围设备124、控制器核心102和I/O单元210提供调节的1.8V信号。诸如控制器核心、数字外设等的数字电路的电压电平由制造过程限定。随着分辨率增加和线宽减小，操作电压降低。但是，外部电路可在不同的电压电平上操作。通常地，I/O电路将包含电平移位器以容纳不同的电平。提供该接口的I/O单元210位于端口驱动器138内或在端口驱动器138的输出/输入和模拟外设140之间。除了在外围设备224和模拟外设140之间放置输入/输出单元210以外，还可在数字外围设备224和外部输出针220之间放置输入/输出单元210。
电压调节器204可响应在输入214处接收的来自处理器102的输入而被置入昏睡模式中。电压调节器204的昏睡模式由昏睡模式逻辑220控制。昏睡模式逻辑220响应来自处理核心102的输入。当处于昏睡模式中时，不管从线206上的VDD焊盘150接收到的电压输入是什么，电压调节器204都输出调节的零电压。通过提供从电压调节器204输出的0V调节电压，接收调节的0V信号的处理核心102、所有的数字外设和器件124将在它们的数字输出线上提供相应的0V输出信号(数字“0”)，并在昏睡模式状态中在该电平上维持该数字输出信号。通过给处理核心102和数字外设124提供0V调节输出电压，来自数字外设124的数字输出保持在稳定的0V状态，而不是使输出数字信号浮动到未知的状态，如果电压调节器和数字外设被关闭则会出现这种浮动。
图3a示出响应来自处理核心102的在输入214上接收的昏睡模式启用控制信号的电压调节器204的操作。当电压调节器204的输入214接收加电模式信号并且从相关的电源或电池源输入0～3.6V电压供给时，电压调节器204提供调节的1.8V电压信号。
现在参照图3b，当电压调节器204的输入214接收昏睡模式启用信号并且未调节的输入电压仍为1.8～3.6V时，由于调节器204被禁用，因此，不管输入电压多大，调节的输出电压对于数字电路保持在0V。这导致数字外设124限制电力使用，同时给数字电路输出提供响应0V输入的已知的数字低状态。如后面将说明的那样，复位信号将会将调节器214的输出复位到其调节的电压电平，并且随后将是通电复位(Power on Reset，POR)操作。
现在参照图4，更全面地示出输入/输出单元210。数字输出信号被输入到输入/输出单元210内的电平移位器402中。进入电平移位器402的其它信号包含来自电压调节器204的调节的电压和从焊盘150提供的未调节系统电压VDD。I/O单元210另外包含使得从数字外设124接收的I/O单元210的输出能够在昏睡模式中保持在恒定的状态的保持启用输入216。电平移位器电路402将由调节的功率域(powerdomain)中的数字外设124所提供的信号的电压电平移位到适于未调节的功率域中的模拟外设140或数字I/O针的电平。电平移位的信号被输入保持逻辑404。保持逻辑404还被连接为从焊盘150接收系统功率VDD，并且还被配置为接收由昏睡模式逻辑220提供的保持启用信号。当数字外设124响应从电压调节器204接收0V信号而被断电时，保持启用信号使得提供给保持逻辑304的输入的数字信号的最后状态能够被锁存到保持逻辑304的输出上。当电压调节器204进入昏睡状态时，它向数字外设124提供0V调节电压。响应调节的0V信号，数字外设的输出达到0V，并且电平移位器的输出达到0V。如果需要数字外设124输出的信号来启用或禁用与MCU 100接口的外部设备或内部模拟外设140时，这会产生问题。如果由于内部数字配置信号处于未知状态而导致数字输出的配置被重新配置为在输出和输入之间切换，那么会出现另一问题。通过将数字控制信号的最后状态锁存到保持逻辑404的输出上，在输出上维持数字控制信号的最后状态。保持逻辑404的输出被提供给接口焊盘406。除了接口焊盘406以外，来自保持逻辑304的信号输出还可作为电平移位的数字值而被直接输入到模拟外设140。
现在参照图5，示出保持逻辑404的逻辑图。DIN代表从电平移位器402提供的电平移位数字输出信号。DOUT代表从保持逻辑404的输出提供的数字输出信号。VDD包含提供给保持逻辑404的系统电压并且还被用于对逆变器(inverter)504和506供电。当保持信号为低(数字“0”)时，开关502被关闭并且开关508被打开。这导致施加到输入DIN上的数字控制信号通过保持逻辑404并作为输出信号DOUT被提供。当保持信号随着电压调节器240进入昏睡状态而走高(数字“1”)时，开关502被打开并且开关508被关闭。DOUT的最后状态通过反馈环510被反馈到逆变器504、506的输入。这导致输入/输出单元210在昏睡模式中保持在其最后接收的状态。这样，不管在保持启用信号走高时向DIN施加什么样的信号，都将在昏睡模式中在DOUT的输出处保持该信号。该输出可驱动I/O电路被配置为数字输出的输出焊盘，或者它可在昏睡模式中驱动对于未调节的功率域中的外围电路的另一内部外围数字输入。
现在参照图6，提供图5所示的保持逻辑404的示意图。在节点502处提供DIN信号，并且在节点604处提供DOUT信号。电平移位器402由晶体管606～616构成。晶体管606和604的栅极与节点602连接。晶体管604的源极/漏极路径被连在调节电压VREG和节点618之间。晶体管606使其源极/漏极路径连在节点618和接地之间。晶体管612的栅极与节点602连接。晶体管612的漏极/源极路径被连在节点620和接地之间。节点610使其源极/漏极路径连在VDD和节点620之间。晶体管614的栅极与节点620连接。晶体管614的源极/漏极路径被连在VDD和节点622之间。晶体管610的栅极还与节点622连接。晶体管616使其栅极与节点618连接并使其源极/漏极路径连在节点622和接地之间。电平移位器402的输出取自节点622并被提供给保持逻辑404的输入节点622。开关602由晶体管626和628构成。晶体管626使其源极/漏极路径被连在节点622和节点630之间。晶体管626的栅极与节点632连接。晶体管628的栅极与节点634连接。开关608由晶体管636和638构成。晶体管636使其栅极与节点634连接。晶体管636的源极/漏极路径被连在节点640和节点630之间。晶体管638的源极/漏极路径也被连在节点640和节点630之间。晶体管638的栅极与节点632连接。保持启用信号被施加到与晶体管648和650的栅极连接的节点646。晶体管648的源极/漏极路径被连在VDD和节点632之间。
晶体管650的源极/漏极被连在节点632和接地之间。晶体管652使其栅极与节点632连接，晶体管654也是这样。晶体管652使其源极/漏极路径连在VDD和节点634之间。晶体管654使其源极/漏极路径连在节点634和接地之间。逆变器604由晶体管656和658构成。晶体管656和658的栅极与节点630连接。晶体管656的源极/漏极路径被连在VDD和节点660之间。晶体管658使其源极/漏极路径连在节点660和接地之间。晶体管662和664的栅极与节点660连接。晶体管662使其源极/漏极路径连在VDD和节点604之间。晶体管664使其源极/漏极路径连在节点604和接地之间。反馈环分别被连在与晶体管662的漏极连接的节点604和晶体管664的源极以及晶体管638和636的漏极之间。
在图6的电路的操作中，电平移位器接收将为逻辑“1”或逻辑“0”的节点602上的数字输入。该逻辑电压将经历零到约1.7V的调节的功率域电压的轨对轨变化(rail-to-rail variation)。当出现逻辑“1”时，这接通晶体管606并且还接通晶体管612。接通晶体管606和调节的功率域还导致节点618走低并关闭晶体管616。由于晶体管612已被接通，因此这将节点620拉低、接通晶体管614并使节点624升高。节点624将关闭晶体管610，使得逻辑“1”现在被锁存到节点624上。类似地，对于节点602上的逻辑“0”输入，晶体管612被关闭并且晶体管604被接通使节点618走高并接通晶体管616，将节点624拉低且接通晶体管610以将节点620拉起并关闭晶体管614，由此将逻辑“0”放在节点624上。在节点646上接收的保持信号是在被断言(assert)时为高的全局保持信号。这将会接通晶体管650并关闭晶体管648并拉低节点632。当节点632被拉低时，这会接通晶体管654并关闭晶体管652，从而拉高节点634。第一开关即开关602由晶体管626和28表示，其一侧即节点622与节点624连接。当节点632被拉低时，这关闭晶体管626和628。开关608由晶体管636和638表示，并且，节点632走低将接通晶体管638，并且，通过晶体管654被关闭并且晶体管652被接通从而拉高节点634，晶体管636将被关闭，节点634还控制晶体管628。因此，通过晶体管636和638与节点630连接的节点640将从输出604提供反馈。逆变器504由晶体管656和658表示，并且逆变器506由晶体管662和664表示。
现在参照图7a～7c，示出当微控制器单元100处于昏睡和加电的操作模式时响应各种电压输入的输入/输出单元210的操作。图7a示出加电的操作模式，其中，1.8V数字信号(数字“1”)被提供给电平移位器402。电平移位器402将该1.8V信号移位到3.6V电平(数字“1”)，并且，由于对于保持逻辑的启用输入正在接收0V信号(数字“0”)，因此，保持逻辑仅通过该3.6V信号。现在参照图7b，当0V(数字“0”)信号被施加到电平移位器402时，输入/输出单元210以类似的方式操作。电平移位器402提供输出0V(数字“0”)信号，并且，保持逻辑404响应保持输入接收0V(数字“0”)值通过该0V信号。
现在参照图7c，当保持逻辑404的保持输入接收1.8V控制值(数字“1”)时，由于相关的数字电路将处于昏睡模式，因此对于电平移位器402的输入将为来自该电路的0V，并且电平移位器402的输出也将为0V。当保持启用输入在保持逻辑404上走高时，保持逻辑404的输出将根据从电平移位器402提供的电压电平而为3.6V或0V。这样，保持逻辑404的输出可在昏睡模式中保持在恒定的状态。
现在参照图8，更全面地示出微控制器单元100的数字部分802和微控制器单元100的模拟部分804的操作之间的分离。数字部分802和模拟部分804沿线806被分开。由于实际的微控制器单元100会包含被必要地互连以实现操作的单个芯片上的所有数字和模拟部件，因此该线806仅用于解释目的。由于诸如程序存储器116、处理核心102、时钟电路108和通电复位114的器件完全是数字部件并将在调节的功率电平处操作，因此它们均位于微控制器单元100的数字部分802上。位于芯片的模拟部分上的部件包含将在未调节的功率电平处操作的模拟多路复用器148和模拟比较器142。这些部件全部是模拟的。微控制器单元100上的一些部件既位于数字部分802上又位于模拟部分804上，因为它们各包含数字和模拟电路。这些类型的部件的例子包含数字输入/输出808、模数转换器146和数模转换器810。从电压调节器204向数字部件提供调节的电压。调节器204向数字部件提供调节的电压，并可被重新配置为响应来自处理核心102的STARTCOMA(开始昏睡)控制信号而在昏睡模式中提供调节的0V信号。电源针VDD 150给电压调节器204提供未调节的电力，并且调节器204给数字部件提供调节的电压。VDD针150还给模拟部件中的每一个供给电力，所述模拟部件包含微控制器单元100内的仅是模拟的那些部件以及既是模拟的又是数字的那些部件。
一般地，MCU 100的主处理部件将是数字电路的开关部分，这些是被计时的操作。为了实现电路的密度，利用一般需要较低的操作电压电平的制造工艺。在这些较低的操作电压下，较高的电流被利用。调节器允许给数字电路施加该较低的电压以将数字电路维持在其适当的操作电压范围内，但输入上的较高的VDD可导致在电压调节器电路中消耗过多的电力。这是昏睡模式希望关闭调节器的原因。仅终止时钟操作并不抑制泄漏电流继续被消耗。因此，将调节电压降低到0V会减小由于泄漏电流导致的功率损失。当然，作为与MCU 100接口的芯片的外部电路可以不同的电压电平操作，因此，需要对于留下的电平移位的电压的需求。为了将各种针的输出状态维持在预定的电平，要求被保留的配置信息必须被维持，其中，数字I/O焊盘具有被配置为数字输出、数字输入或模拟输入/输出的能力。该配置信息由从处理核心接收的数字控制信号确定，并且根据本公开希望对于I/O电路维持该控制信号。因此，本公开的锁存电路允许在高加电的未调节的功率域中的任何数字控制部分被维持在其最后的已知状态中，使得数字电路可被完全断电。一旦加电，数字电路就将返回预定的加电配置和已知的状态。例如，如果芯片上的I/O焊盘被配置为数字输入，那么它会为这种配置从处理核心102接收数字控制信号。如果该控制信号在昏睡模式中被去除，那么输入/输出单元可能回复到可对期望高阻抗的电路呈现小阻抗的模拟配置。这对于外部电路会是潜在地危险的。但是，可以是数字输出被锁存为数字“1”，并且，一旦加电，加电中的初始状态可以为逻辑“0”并且状态由此会改变。这种情况下，状态的改变不会是那样不利的。
现在参照图9，更全面地示出如前面关于图8说明的那样既包含模拟部分又包含数字部分的数字部件。在这种情况下，数字/模拟部件包含模数转换器146。模拟部分902包含对提供给模数转换器146的模拟输入904进行接收和采样所必需的电路。类似地，数字部分906包含提供模数转换并在总线908上输出数字输出信号所必需的开关电路。给数字部分906提供输入针910上的来自电压调节器204的电压VREG。类似地，给模数转换器146的模拟部分902提供输入针912上的系统功率VDD。位于模数转换器146的模拟电路902和数字电路906之间的是电平移位器电路914。这使得能够直接在微控制器单元100的数字模拟接口处从在模拟域中操作所必需的操作电压移位在数字域中操作所必需的操作电压电平。电平移位器914可与上述的输入/输出单元210类似。
现在参照图10，示出昏睡模式逻辑220。昏睡模式逻辑220负责响应在输入1004处从处理器102接收的STARTCOMA信号而起动昏睡模式。在输入1004处接收到STARTCOMA信号将最终将电压调节器204放入昏睡模式中。一旦在输入1004处接收到STARTCOMA信号，就将该信号提供给电平移位器电路1006。电平移位器电路1006使用来自电压调节器204的调节的电压供给而操作。电平移位器1006被配置为，使得在响应线1007上的控制输入而不从电压调节器204向其供给调节的电压时其输出数字零电压电平。电平移位器1006由其输入与STARTCOMA输入1004连接并且其输出与节点1010连接的运算放大器1008构成。运算放大器1008与系统功率VDD和调节的电压VREG两者连接。运算放大器还接收线1007上的控制信号以将电平移位器1008的输出驱动到零。晶体管1012使其源极/漏极路径连在运算放大器1006的输入和接地之间。晶体管1012的栅极也与接地连接。
起始滤波器1014在节点1010处与电平移位器1006的运算放大器1008的输出连接。对于STARTCOMA信号需要起始滤波器1014以从接通/关闭电压调节器204滤除噪声，并且，该起始滤波器1014还提供延迟以使得能够在调节器204进入昏睡模式之前锁存数字输出。特别地，滤波器1014防止噪声唤醒电压调节器204，从而将电压调节器放回昏睡模式中。起始滤波器1014由第一p沟道晶体管1016构成，该第一p沟道晶体管1016使其源极/漏极路径连在系统功率VDD和节点1018之间。晶体管1016的栅极与节点1010连接。电容器1020被连在晶体管1016的源极和漏极之间。电阻器1022被连在节点1018和晶体管1024的源极之间。晶体管1024使其源极/漏极路径连在电阻器1022和接地之间。晶体管1024的栅极与节点1010连接。施密特触发逆变器1026的输入与节点1018连接，并且施密特触发逆变器1026的输出被提供给或非门(nor gate)1028的第一输入，这提供延迟。
当施加到输入1004的STARTCOMA信号为低时，由于施密特触发逆变器1026的输出将为低，从而给由NOR门1028和NOR门1032构成的交叉耦合锁存器(cross coupled latch)1030提供关(off)信号，因此，电平移位器1006和起始滤波器1014不影响昏睡逻辑电路的操作。但是，一旦来自施密特触发逆变器1026的信号响应向输入1004施加的高STARTCOMA信号而走高，就通过来自施密特触发逆变器1026的该信号而起动将电压调节器204放在昏睡模式中的过程。
交叉耦合锁存器1030内的NOR门1028的第二输入与节点1034连接。NOR门1028的输出与NOR门1032的第一输入连接。响应从处理核心102施加到针复位B输入1036的唤醒信号，当调节器处于昏睡模式时，nor门1032的第二输入接收激活电压调节器204的信号。电压调节器启用锁存器1030(交叉耦合锁存器)内的NOR门1032的输出被施加到逆变器108的输入。逆变器108的输出被提供给电压调节器204的启用输入1014。针复位B输入1036被施加到NAND(与非)门1038的第一输入。NAND门1038的第二输入与逆变器1040的输出连接。逆变器1040的输入与施密特触发逆变器1042的输出连接。施密特触发逆变器1042的输入与节点1044连接。电阻器1046被连在VDD和节点1044之间。电容器1048被连在节点1044和接地之间。复位B输入1036通常为高。当复位B针1036被处理核心102驱动为低时，NAND门1038的输出将导致电压调节器204被接通并将电平移位器1006的输出驱动到零。当响应复位输入走高而接通调节器时，需要施加到电压调节器204的通电复位114以使数字系统复位。
用以下的方式产生对于输入/输出单元210内的每一个保持逻辑电路404的保持信号的产生。OR(或)门1052具有与电平移位器1006的输出处的节点1010连接的第一输入。OR门1052的第二输入与交叉耦合锁存器1030的NOR门1032的输出处的节点1034连接。OR门1052的输出包含用于在STARTCOMA信号走高时锁存输入/输出单元210的保持逻辑的全局保持信号。
作为昏睡模式逻辑1002的操作的概述，输入1004上的STARTCOMA信号被拉高，这将在节点1010处被电平移位到更高的电平，由此在OR门1052的输出上断言全局保持信号。同时，它将接通晶体管1024，并且，在与施密特触发器1026和电阻器1022相关的延迟之后，对于NOR门1028的输入将被拉高，由此强制输出为低。这将导致OR门1032的两个输入为低以强制OR门1032的输出为高并在其输出上锁存逻辑“1”，以导致输入214上的电压调节器204的启用输入走低并禁用调节器并将电压拉到0V。这将被锁存，并且锁存电路由NOR门1032和1028构成。一旦NOR门1032的输出走高，这将导致电平移位器1006的输出被锁存到预定的状态，使得将没有噪声穿过滤波器1014。将在后面说明这一点。另外，由于NOR门1032的锁存输出由对于OR门1052的第二输入构成使得这控制全局保持信号的断言，因此，节点1010的状态不重要。
现在参照图11，示出电平移位器1006的示意图。电平移位器1006包含用于在图70的输入1004处施加的STARTCOMA信号的输入1102。在节点1104处施加电平移位器1006的输出。在输入1106处施加来自电压调节器204的调节电压，并且，在输入1108处施加系统电压VDD。在输入1110处施加来自电压调节器启用锁存器1030的输入。该输入使得电平移位器1006的输出1104能够被驱动到当起动昏睡模式时电平移位器1006所需要的稳定低(数字“0”)值。STARTCOMA信号被施加到节点1110上。晶体管1112和1114使它们的栅极与节点1110连接。晶体管1114使其源极/漏极路径被连在节点1116和接地之间。晶体管1112使其源极/漏极路径被连在节点1118和节点1116之间。晶体管1120使其源极/漏极路径被连在VREG和节点1118之间。晶体管1120的栅极与节点1122连接，该节点1122被连接为经由输入1110从电压调节器启用锁存器1030接收启用信号。晶体管1124使其栅极与节点1122连接。晶体管1124的源极/漏极路径被连在节点1110和接地之间。晶体管1126使其栅极与节点1116连接。晶体管1126的源极/漏极路径被连在与输出节点1104连接的节点1128和接地之间。晶体管1130被连在节点1128和接地之间。晶体管1130的栅极与节点1132连接。晶体管1134使其源极/漏极路径被连在节点1128和接地之间。晶体管1134的栅极与节点1136连接。晶体管1138使其源极/漏极路径被连在节点1136和接地之间。晶体管1138的栅极与节点1110连接。晶体管1140和1142使它们的栅极与连接到电压调节启用输入1110的节点1132连接。晶体管1140的源极/漏极路径被连在节点1144和节点1128之间。晶体管1146使其源极/漏极路径被连在VDD和节点1144之间。晶体管1146的栅极与节点1136连接。晶体管1142使其源极/漏极路径被连在节点1148和节点1136之间。晶体管1150使其源极/漏极路径被连在VDD和节点1148之间。晶体管1150的栅极与节点1128连接。
当初始地在输入节点1102处施加STARTCOMA信号时，在节点1104处输出相应的电平移位的信号。该信号通过起始滤波器7014，以从施密特触发逆变器726产生导致施加到电压调节器204上的启用信号走低的数字高信号。这从电压调节器启用锁存器1030产生经由输入1007提供回给电平移位器1006的输出。这导致输出1104被拉到纯低(solid low)(数字“0”)，从而导致电平移位器1006的输出在整个昏睡模式中保持在稳定低状态。
现在参照图12a和图12b，更全面地示出电压调节器204。非调节的系统电压VDD在输入1202处被输入到电压调节器204上。电压调节器启用信号被施加到启用输入1204上。旁通(bypass)信号在输入1206处被提供给电压调节器204。从输出1208施加调节的电压信号。启用信号被施加到输入1204上至电压调节器204的节点1210。晶体管1212的栅极和晶体管1214的栅极各与节点1210连接。晶体管1212使其源极/漏极路径被连在VDD和节点1216之间。晶体管1214使其源极/漏极路径被连在节点1116和接地之间。晶体管1218和1220另外使它们的栅极与节点1210连接。晶体管1218使其源极/漏极路径被连在VDD和节点1222之间。晶体管1220使其源极/漏极路径被连在节点1222和节点1224之间。晶体管1226使其源极/漏极路径被连在节点1224和接地之间。晶体管1226的栅极在节点1228处与旁通输入1206连接。晶体管1230还使其栅极与节点1228连接并使其源极/漏极路径被连在VDD和节点1222之间。晶体管1232使其源极/漏极路径被连在VDD和节点1234之间。晶体管1236使其源极/漏极路径被连在节点1234和接地之间。节点1232和1236的栅极相互互连。晶体管1238使其源极/漏极路径被连在控制输入lptci 1239和节点1240之间。晶体管1238的栅极与节点1216连接。晶体管1242使其源极/漏极路径被连在节点1240和接地之间。晶体管1242的栅极与节点1240连接。晶体管1244使其栅极与节点1240连接。晶体管1244的漏极/源极路径被连在节点1246和接地之间。晶体管1248使其源极/漏极路径被连在VDD和节点1246之间。晶体管1248的栅极与节点1246连接。晶体管1250使其源极/漏极路径被连在VDD和节点1252之间。晶体管1250的栅极与节点1246连接。晶体管1254使其源极/漏极路径被连在节点1252和节点1256之间。晶体管1254的栅极与节点1252连接。晶体管1258使其源极/漏极路径被连在节点1256和接地之间。晶体管1258的栅极与节点1260连接。晶体管1262使其源极/漏极路径被连在节点1260和接地之间。晶体管1262的栅极与节点1216连接。
晶体管1264使其源极/漏极路径被连在节点1266和节点1256之间。晶体管1264的栅极在输入1268处与基准电压VREF连接。晶体管1270使其源极/漏极路径被连在节点1272和节点1266之间。晶体管1274使其漏极/源极路径被连在节点1276和节点1272之间。晶体管1274的栅极与节点1246连接。晶体管1276使其源极/漏极路径被连在VDD和节点1276之间。晶体管1278的栅极与节点1272连接。晶体管1280的栅极与节点1272连接。晶体管1280的源极/漏极路径被连在VDD和节点1281之间。晶体管1282使其栅极与节点1246连接。晶体管1282的源极/漏极路径被连在节点1281和节点1283之间。晶体管1284使其栅极与节点1252连接。晶体管1284的漏极/源极路径被连在节点1283和节点1285之间。晶体管1286的源极/漏极路径被连在节点1285和节点1256之间。晶体管1286的栅极被连接为在1201处接收信号v_fb。晶体管1287与节点1288连接。节点1288被连接为接收旁通启用信号。晶体管1287的源极/漏极路径被连在VDD和节点1283之间。电容器1289被连在节点1283和接地之间。晶体管1290使其源极/漏极路径被连在VDD和节点1291之间。晶体管1292使其源极/漏极路径被连在节点1291和接地之间。晶体管1290和1292的栅极相互连接。晶体管1294被连在VDD和节点1295之间。晶体管1294的栅极与节点1291连接。晶体管1296使其源极/漏极路径被连在节点1295和1297之间。电阻器1298被连在节点1297和节点1299之间。节点1299还与VSENSE输出1300连接。电阻器1301被连在节点1299和节点1303之间。晶体管1305被连在节点1303和接地之间。
当启用信号为高时，这将接通晶体管1214并将晶体管1238的栅极拉低，从而接通晶体管1238。这将给偏置(bias)晶体管1242提供电流流动。这是二极管连接的晶体管，该晶体管使通过其中的电流反映(mirror)到晶体管1244和1248和由晶体管1258构成的共用节点1256处的电流源。这基本上给调节器核心提供偏置电路。当旁通为低时，这将导致晶体管1296的栅极由节点1283上的电压控制。这是由于晶体管1287被关闭的事实。因此，这将导致调节的输出电压。当旁通模式被选择时，旁通信号和启用信号被升为数字“1”。这导致晶体管1226关闭以及晶体管1230关闭，由此将节点1222拉低，这是gbypass_enableb信号走低。这将晶体管1287的栅极拉低，从而接通晶体管1287并将晶体管1296的栅极拉高并覆盖(override)节点1283上的调节的电压。这因此强迫节点1202上的电压被强加到节点1208上。另外，晶体管1305被关闭，使得电流将不流过电阻器1297和1301。
现在参照图13，示出说明进入昏睡模式时的微控制器单元100的操作的流程图。该过程在步骤1302处起动，并且，询问步骤1304通过处理器102监视昏睡模式起动的指示。当在询问步骤1304处起动昏睡模式时，处理核心102在步骤1306处向与昏睡操作相关的SFR寄存器写入一个位以起动昏睡模式。响应SFR寄存器内的指示昏睡模式的开始的位，昏睡模式逻辑内的STARTCOMA针在步骤1308处被拉高。另外，在步骤1310处，用于锁存数字电路的输出的保持信号被拉高。响应高的保持信号，数字电路的输出在步骤1312处被锁存到它们的最近状态。电压调节器然后在小的延迟之后在步骤1314处被禁用，以允许断言全局保持信号。另外，来自电平移位器1006的电平移位的STARTCOMA信号在步骤1316处被强制到已知的零状态。微控制器单元100然后将处于昏睡模式中，并且该过程在步骤1318处结束。
现在参照图14，示出用于从昏睡模式状态中出来的过程。该过程在步骤1402处起动，并且复位条形针(bar pin)在步骤1404处被拉低。一旦复位条形针走低，电压调节器204就响应来自电压调节器启用锁存器1030的启用信号在步骤1406处被唤醒。这基本上将由NOR门构成的锁存器复位为将NOR门1052的一个输入拉低的节点1034上的逻辑“0”，并且，用于STARTCOMA信号的SFR位也通过核心102被初始地断言为逻辑“0”。通电复位电路在步骤1408处被用于初始化微控制器单元100内的所有数字电路。一旦所有的数字电路都已返回加电状态，就在步骤1410处完成该过程。
虽然已详细说明了优选的实施例，但应理解，在不背离由所附的权利要求限定的本发明范围的条件下，在其中可以作出各种变化、替代和更改。

Claims (18)

1.一种微控制器单元，包括：
用于产生第一控制信号以开始所述微控制器单元的昏睡操作模式以及用于产生第二控制信号以将所述微控制器单元从昏睡操作模式唤醒的处理器；
响应所述第一控制信号以产生第一电平的启用信号并响应第二控制信号以产生第二电平的启用信号的控制逻辑电路；以及
用于从输入电压产生调节电压的电压调节器，所述电压调节器响应所述第一电平的启用信号而关闭以提供零伏特的调节电压，并响应所述第二电平的启用信号而加电以提供操作电平的调节电压。
2.根据权利要求1的微控制器单元，其中，所述控制逻辑电路还包含：
响应来自所述处理器的所述第一控制信号而产生第三控制信号的第一逻辑电路；
响应来自所述处理器的所述第二控制信号而产生第四控制信号的第二逻辑电路；和
响应所述第三控制信号而产生第一电平的启用信号并响应所述第四控制信号而产生第二电平的启用信号的锁存器。
3.根据权利要求2的微控制器单元，还包括响应所述第一控制信号和所述锁存器的启用信号而对于所述微控制器单元的数字部件产生保持信号的第三逻辑电路。
4.根据权利要求3的微控制器单元，其中，所述第一逻辑电路还包含：
将所述第一控制信号的电压电平从第一电平移位到第二电平的电平移位器，所述电平移位器的输出被提供给所述第三逻辑电路；和
将移位的第一控制信号的应用到所述锁存器的输入延迟到所述第三逻辑电路响应所述电平移位器的输出而产生保持信号之后的滤波器。
5.根据权利要求4的微控制器单元，其中，在所述电压调节器被关闭时所述电平移位器维持零伏特输出。
6.根据权利要求4的微控制器单元，其中，所述滤波器防止噪声关闭所述电压调节器。
7.根据权利要求1的微控制器单元，还包括：
由所述调节电压供电并且响应所述电压调节器关闭而进入断电模式的至少一个数字器件，所述至少一个数字器件提供至少一个数字输出信号；和
被连接为接收所述数字输出信号和保持信号的输入/输出单元，所述输入/输出单元在所述至少一个数字器件处于断电状态中时响应所述保持信号而维持所述数字输出信号的最后状态。
8.根据权利要求7的微控制器单元，其中，所述输入/输出单元还包括：
用于将所述数字输出信号的电平移位到用于模拟器件的希望的电平的电平移位器；和
用于响应所述保持信号而将移位的数字输出信号的所述最后状态维持在所述最后状态中的保持逻辑。
9.根据权利要求7的微控制器单元，其中，所述输入/输出单元还包括：
串联连接的一对逆变器电路；
用于响应所述保持信号而连接和断开所述数字输出信号与所述一对逆变器电路的第一开关；
连接在所述一对逆变器电路的输出和所述一对逆变器电路的输入之间的反馈环；和
用于响应所述保持信号而打开和关闭所述一对逆变器电路的输出和输入之间的所述反馈环的第二开关。
10.根据权利要求9的微控制器单元，其中，响应处于第一状态的所述保持信号，所述第一开关被关闭并且所述第二开关被打开，并且，响应处于第二状态的所述保持信号，所述第一开关被打开并且所述第二开关被关闭。
11.根据权利要求7的微控制器单元，其中，所述控制逻辑电路还包含：
响应来自所述处理器的所述第一控制信号而产生第三控制信号的第一逻辑电路；
响应来自所述处理器的所述第二控制信号而产生第四控制信号的第二逻辑电路；和
响应所述第三控制信号而产生第一电平的启用信号并响应所述第四控制信号而产生第二电平的启用信号的锁存器。
12.根据权利要求11的微控制器单元，还包括响应所述第一控制信号和所述锁存器的启用信号而对于所述微控制器单元的数字部件产生保持信号的第三逻辑电路。
13.根据权利要求12的微控制器单元，其中，所述第一逻辑电路还包含：
将所述第一控制信号的电压电平从第一电平移位到第二电平的电平移位器，所述电平移位器的输出被提供给所述第三逻辑电路；和
将移位的第一控制信号的应用到所述锁存器的输入延迟到所述第三逻辑电路响应所述电平移位器的输出而产生所述保持信号之后的滤波器。
14.根据权利要求13的微控制器单元，其中，在所述电压调节器被关闭时所述电平移位器维持零伏特输出。
15.根据权利要求13的微控制器单元，其中，所述滤波器防止噪声关闭所述电压调节器。
16.根据权利要求7的微控制器单元，其中，所述输入/输出单元还包括：
用于将所述数字输出信号的电平移位到希望的电平的电平移位器；和
用于响应所述保持信号而将移位的数字输出信号的所述最后状态维持在所述最后状态中的保持逻辑。
17.根据权利要求7的微控制器单元，其中，所述输入/输出单元还包括：
串联连接的一对逆变器电路；
用于响应所述保持信号而连接和断开所述数字输出信号与所述一对逆变器电路的第一开关；
连接在所述一对逆变器电路的输出和所述一对逆变器电路的输入之间的反馈环；和
用于响应所述保持信号而打开和关闭所述一对逆变器电路的输出和输入之间的所述反馈环的第二开关。
18.根据权利要求17的微控制器单元，其中，响应处于第一状态的所述保持信号，所述第一开关被关闭并且所述第二开关被打开，并且，响应处于第二状态的所述保持信号，所述第一开关被打开并且所述第二开关被关闭。
CN2006800434042A 2005-09-30 2006-09-29 具有节电模式的mcu Active CN101535916B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/240,923 US7441131B2 (en) 2005-09-30 2005-09-30 MCU with power saving mode
US11/240,923 2005-09-30
PCT/US2006/038447 WO2007041500A2 (en) 2005-09-30 2006-09-29 Mcu with power saving mode

Publications (2)

Publication Number Publication Date
CN101535916A CN101535916A (zh) 2009-09-16
CN101535916B true CN101535916B (zh) 2011-11-23

Family

ID=37903253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800434042A Active CN101535916B (zh) 2005-09-30 2006-09-29 具有节电模式的mcu

Country Status (3)

Country Link
US (2) US7441131B2 (zh)
CN (1) CN101535916B (zh)
WO (1) WO2007041500A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10324521B2 (en) 2012-10-17 2019-06-18 Semiconductor Energy Laboratory Co., Ltd. Microcontroller and method for manufacturing the same

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7574553B2 (en) * 2006-06-16 2009-08-11 Christopher J Squires Digital component power savings in a host device and method
US8049475B2 (en) * 2008-03-31 2011-11-01 Silicon Laboratories Inc. 5 volt tolerant voltage regulator
US8601302B2 (en) * 2009-06-22 2013-12-03 Amazon Technologies, Inc. Processor system in low power state retention mode with linear regulator off and switch regulator low in power management IC
US8612786B1 (en) 2010-09-24 2013-12-17 Amazon Technologies, Inc. Deep idle mode
US8612789B2 (en) 2011-01-13 2013-12-17 Xilinx, Inc. Power management within an integrated circuit
US8667192B2 (en) * 2011-02-28 2014-03-04 Xilinx, Inc. Integrated circuit with programmable circuitry and an embedded processor system
ITMI20120974A1 (it) * 2012-06-05 2013-12-06 St Microelectronics Srl Convertitore dc-dc e suo metodo operativo.
SG11201504939RA (en) * 2012-09-03 2015-07-30 Semiconductor Energy Lab Microcontroller
US9063734B2 (en) 2012-09-07 2015-06-23 Atmel Corporation Microcontroller input/output connector state retention in low-power modes
US9250690B2 (en) 2012-09-10 2016-02-02 Atmel Corporation Low-power modes of microcontroller operation with access to configurable input/output connectors
US9298237B1 (en) * 2012-09-13 2016-03-29 Atmel Corporation Voltage scaling system with sleep mode
US20150062130A1 (en) * 2013-08-30 2015-03-05 Blackberry Limited Low power design for autonomous animation
US9323272B2 (en) 2014-06-30 2016-04-26 Freescale Semiconductor, Inc. Integrated circuit with internal and external voltage regulators
US9348346B2 (en) 2014-08-12 2016-05-24 Freescale Semiconductor, Inc. Voltage regulation subsystem
US9939863B2 (en) * 2014-10-17 2018-04-10 Toshiba Memory Corporation Power control system and storage system
US9886074B2 (en) * 2015-11-17 2018-02-06 Stmicroelectronics S.R.L. Electronic device and sensor device with low power consumption and related methods
US9964986B2 (en) * 2015-12-29 2018-05-08 Silicon Laboratories Inc. Apparatus for power regulator with multiple inputs and associated methods
US10126724B2 (en) * 2016-03-07 2018-11-13 Haier Us Appliance Solutions, Inc. Low power management system
US11658571B2 (en) 2020-04-01 2023-05-23 Analog Devices International Unlimited Company Low power regulator circuit
US11190189B1 (en) * 2020-08-27 2021-11-30 Cadence Design Systems, Inc. Dual path level shifter to reduce duty cycle distortion
CN112198865B (zh) * 2020-09-29 2022-03-25 中电海康无锡科技有限公司 一种mcu低功耗模式切换的测试方法、装置及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6438462B1 (en) * 1996-03-26 2002-08-20 Daimlerchrysler Ag Semiconductor circuit for an electronic unit
US6542025B1 (en) * 2000-10-26 2003-04-01 Cypress Semiconductor Corporation Power supply pump circuit for a microcontroller
US6892310B1 (en) * 2000-10-26 2005-05-10 Cypress Semiconductor Corporation Method for efficient supply of power to a microcontroller

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5662092A (en) * 1979-07-27 1997-09-02 Sein Electronics Co., Ltd. Sphygmomanometer and method for controlling optimum pressurization and minute exhaustion while measuring blood pressure
US5172333A (en) * 1991-02-27 1992-12-15 Third Point Systems, Inc. Interfacing hand-held remote controllers for computer controlled operation
DE19744375A1 (de) * 1997-10-08 1999-04-15 Philips Patentverwaltung Steuerschaltung für einen Microcontroller
KR100304196B1 (ko) * 1998-11-18 2001-12-17 윤종용 정지모드해제오류검출기능및정상모드로의복구기능을갖는마이크로컨트롤러
JP2004070805A (ja) * 2002-08-08 2004-03-04 Fujitsu Ltd 内部電源電圧が制御される半導体集積回路
JP3699947B2 (ja) * 2002-08-27 2005-09-28 沖電気工業株式会社 マイクロコントローラ
US7373533B2 (en) * 2005-09-30 2008-05-13 Silicon Laboratories Programmable I/O cell capable of holding its state in power-down mode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6438462B1 (en) * 1996-03-26 2002-08-20 Daimlerchrysler Ag Semiconductor circuit for an electronic unit
US6542025B1 (en) * 2000-10-26 2003-04-01 Cypress Semiconductor Corporation Power supply pump circuit for a microcontroller
US6892310B1 (en) * 2000-10-26 2005-05-10 Cypress Semiconductor Corporation Method for efficient supply of power to a microcontroller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10324521B2 (en) 2012-10-17 2019-06-18 Semiconductor Energy Laboratory Co., Ltd. Microcontroller and method for manufacturing the same

Also Published As

Publication number Publication date
US20090187773A1 (en) 2009-07-23
CN101535916A (zh) 2009-09-16
WO2007041500A2 (en) 2007-04-12
US8010819B2 (en) 2011-08-30
WO2007041500A3 (en) 2009-04-23
US20070079148A1 (en) 2007-04-05
US7441131B2 (en) 2008-10-21

Similar Documents

Publication Publication Date Title
CN101535916B (zh) 具有节电模式的mcu
CN100592243C (zh) 能够在断电模式中保持其状态的可编程i/o单元
US10969806B2 (en) Intelligent voltage regulator
US11841726B2 (en) Low voltage high precision power detect circuit with enhanced power supply rejection ratio
US7365596B2 (en) State retention within a data processing system
US7982514B2 (en) State-retentive master-slave flip flop to reduce standby leakage current
EP0800259A1 (en) Standby voltage boosting stage and method for a menory device
US9471140B2 (en) Valid context status retention in processor power mode management
CN103092243A (zh) 信号产生电路
US20070168681A1 (en) MCU with low power mode of operation
US9058761B2 (en) System and method for LCD loop control
JP4518344B2 (ja) 多重電圧発生回路チップ内の電圧発生回路を制御するための装置及びダイナミックランダムアクセスメモリ（ｄｒａｍ）チップ
CN108255225A (zh) 一种基准电压源
JPH0744246A (ja) 電源接続回路及び電源線用スイッチｉｃ
US5805435A (en) Voltage booster for memory devices
US11906994B2 (en) Power supply circuit, corresponding device and method
WO2020001479A1 (zh) 开机启动电路及终端
TW202412431A (zh) 電源管理系統及單元
CN115145382A (zh) 网络唤醒控制电路及一体机

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1134152

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1134152

Country of ref document: HK