KR100304196B1 - 정지모드해제오류검출기능및정상모드로의복구기능을갖는마이크로컨트롤러 - Google Patents

정지모드해제오류검출기능및정상모드로의복구기능을갖는마이크로컨트롤러 Download PDF

Info

Publication number
KR100304196B1
KR100304196B1 KR1019980049463A KR19980049463A KR100304196B1 KR 100304196 B1 KR100304196 B1 KR 100304196B1 KR 1019980049463 A KR1019980049463 A KR 1019980049463A KR 19980049463 A KR19980049463 A KR 19980049463A KR 100304196 B1 KR100304196 B1 KR 100304196B1
Authority
KR
South Korea
Prior art keywords
signal
gate
input
voltage level
output
Prior art date
Application number
KR1019980049463A
Other languages
English (en)
Other versions
KR20000032850A (ko
Inventor
김종인
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980049463A priority Critical patent/KR100304196B1/ko
Priority to US09/441,860 priority patent/US6557107B1/en
Publication of KR20000032850A publication Critical patent/KR20000032850A/ko
Application granted granted Critical
Publication of KR100304196B1 publication Critical patent/KR100304196B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30083—Power or thermal control instructions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q9/00—Arrangements in telecontrol or telemetry systems for selectively calling a substation from a main station, in which substation desired apparatus is selected for applying a control signal thereto or for obtaining measured values therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microcomputers (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명의 마이크로 컨트롤러는, 동작 개시 신호에 응답하여 상기 마이크로 컨트롤러를 동작시키기 위한 클럭 신호를 발생하는 회로와 적어도 하나의 입력 단자를 갖는 입력 회로와 적어도 하나의 출력 단자를 갖는 출력 회로 및 상기 클럭 발생 수단이 동작하지 않는 정지 모드에서, 상기 입력 단자와 상기 출력 단자가 연결되었는 지의 여부를 검출하여 상기 동작 개시 신호를 발생하는 정지 모드 해제 검출 회로를 포함한다. 상기 정지 모드 해제 검출 회로는 노이즈 등의 영향으로 키 입력 회로 및 키 출력 회로 내의 제어 데이터들이 잘못 설정되어 있을 때 상기 동작 개시 신호를 발생하여 상기 정지 모드를 해제한다. 따라서, 회로의 오동작으로 인해 인터럽트가 발생되지 않아 정지 모드를 해제할 수 없는 상태를 방지한다.

Description

정지 모드 해제 오류 검출 기능 및 정상 모드로의 복구 기능을 갖는 마이크로 컨트롤러{ STOP MODE RELEASE ERROR DECTECTION AND RECOVERY LOGIC CIRCUIT FOR MICROCONTROLLER DEVICES }
본 발명은 마이크로 컨트롤러에 관한 것으로, 좀 더 구체적으로는 정지 모드 해제 오류 검출 기능 및 정지 모드로부터 정상 모드로의 복구 기능을 갖는 마이크로 컨트롤러에 관한 것이다.
일반적으로 리모트 컨트롤러(remote controller)와 같은 소형 휴대 전자 장치들은 내부 배터리에 의해 전원을 공급받아 동작한다. 따라서, 리모트 컨트롤러에 구비되는 마이크로 컨트롤러(microcontroller)는 배터리의 불필요한 소모를 방지하기 위하여 평상시에는 시스템 전체(예컨대, 시스템 오실레이터,CPU, 모든 주변회로들 등)가 동작하지 않는 정지 모드(STOP mode) 상태(하지만, 이 모드 동안에 레지스터 파일에 저장된 데이터는 그대로 유지됨)에 놓여 있다가 외부로부터 인터럽트 요청이 있을 때 그에 대응하는 동작을 수행한다.
도 1은 종래의 리모트 컨트롤러의 외관을 보여주고 있다. 도면에 도시된 바와 같이, 리모트 컨트롤러(1)는 텔레비전, 비디오, 오디오 시스템 등을 원격지에서 무선으로 제어하기 위한 다수 개의 푸시 버튼(push button) 스위치로 구성된 키 매트릭스(2)를 포함한다. 사용자가 상기 푸시 버튼들 가운데 하나를 누르면 리모트 컨트롤러(1)는 그에 대응하는 신호를 무선 송신부(미 도시됨)를 통해 무선으로 송출한다. 상기 무선 신호는 적외선 신호(infrared signal) 등이다. 상기 무선 신호를 수신한 전자 장치들(텔레비전, 비디오, 오디오 시스템 등)은 수신된 무선 신호에 의해 제어(채널 변경, 음량 조절, 전원 온/오프 등)된다.
상기 리모트 컨트롤러에 구비되는 마이크로 컨트롤러는 평상시에는 동작하지 않는 정지 모드 상태로 놓여 있다가 상기 버튼들 가운데 하나가 입력되면 인터럽트 신호를 발생하여 정지 모드를 해제하고 동작 모드 상태로 변화된다. 상기 버튼 입력에 대응하는 동작을 수행하고 나면 다시 정지 모드 상태로 들어가서 불필요한 전력 소모를 최소화한다.
도 2는 종래의 리모트 컨트롤러의 내부 회로 구성을 보여주는 블록도이다.
도 2를 참조하면, 리모트 컨트롤러의 마이크로 컨트롤러(4)는 키 입/출력 회로(10), 인터럽트 제어 회로(20), 시스템 오실레이터(system oscillator), 주파수 분주 회로(40), 멀티플렉서(50) 그리고 롬(ROM)(62), 램(RAM)(64), CPU(Central Processing Unit)(66) 및 입출력 제어 회로(68)등을 포함한다. 상기 키 입/출력 회로(10)는 행과 열로 배열된 상기 푸시 버튼 스위치들의 각 행에 대응하는 입력 단자(미 도시됨)와 상기 각 열에 대응하는 출력 단자(미 도시됨)를 갖는다.
키 매트릭스(2)의 푸시-버튼 스위치가 온(ON) 되면 상기 키 입/출력 회로(10)의 입력 단자와 출력 단자가 연결된다. 상기 키 입/출력 회로(10)는 상기 푸시-버튼 스위치가 온되는 것을 감지하여 인터럽트 신호(INT)를 발생한다. 상기 인터럽트 신호(INT)를 인가받은 인터럽트 제어 회로(20)는 상기 시스템 오실레이터(30)를 동작시키기 위한 동작 개시 신호(START)를 출력한다. 따라서, 상기 시스템 오실레이터(30)의 동작에 의해 소정 주파수의 신호(fx)가 출력된다. 상기 주파수 분주 회로(40)는 상기 소정 주파수의 신호(fx)를 각각 1, 1/2, 1/8, 1/16 배로 분주하여 출력한다. 상기 멀티플렉서(50)는 선택 신호(SELECT)에 응답하여 상기 분주된 신호들 가운데 하나를 시스템 클럭(CLOCK)으로 출력한다. 상기 시스템 클럭(CLOCK)은 롬(62), 램(64), CPU(66) 및 입출력 제어 회로(68)로 제공되어, 상기 장치들이 동작하도록 한다.
정지 모드(STOP mode)에서는 정지 신호(OSCILLATOR_STOP)에 의해 시스템 오실레이터(30)가 동작하지 않으므로 상기 장치들 즉, 롬(62), 램(64), CPU(66) 및 입출력 제어 회로(68)로 클럭 신호(CLOCK)가 제공되지 않아 상기 장치들이 동작하지 않는다. 따라서, 정지 모드에서 불필요한 전력이 소모되는 것이 방지된다. 상기 정지 모드는 상기 버튼 스위치들 가운데 하나가 온될 때 발생하는 인터럽트 신호에 의해 해제된다.
상술한 바와 같이, 마이크로 컨트롤러는 정지 모드를 해제하기 위해 일반적으로 인터럽트에 의한 방법을 사용한다. 상기 인터럽트 방법에 의하면 인터럽트 신호를 발생하여야 하는데, 인터럽트 신호를 활성화하기 위해서는 인터럽트 제어를 위한 데이터가 올바르게 설정되어 있어야 하고, 내부 회로가 정확하게 동작하여야 한다. 노이즈(noise) 등의 이유로 인하여 키 입/출력 회로(10) 내의 제어 데이터들이 올바르게 설정되지 않거나 상기 회로가 오동작을 일으키는 경우, 인터럽트가 발생되지 않아 정지 모드를 해제할 수 없게 된다.
따라서, 본 발명의 목적은 외부 잡음에 강건한 마이크로 컨트롤러의 정지 모드 해제 회로를 제공하는데 있다.
본 발명의 다른 목적은 정지 모드 해제 오류를 검출할 수 있고 정지 모드 해제 오류가 발생하더라도 정지 모드로 부터 정상 모드를 복구할 수 있는 마이크로 컨트롤러를 제공하는 것이다.
도 1은 종래의 리모트 컨트롤러의 외관을 보여주고 있는 도면;
도 2는 종래의 리모트 컨트롤러의 내부 회로 구성을 보여주는 블록도;
도 3은 본 발명의 바람직한 일 실시예에 따른 리모트 컨트롤러 내에 구성되는 마이크로 컨트롤러의 회로 구성을 보여주는 블록도;
도 4는 도 3에 도시된 키 입력 회로와 상기 키 입력 회로와 연관된 정지 모드 해제 검출 회로를 상세히 보여주는 회로도;
도 5는 도 3에 도시된 키 출력 회로와 상기 키 출력 회로와 연관된 정지 모드 해제 검출 회로를 상세히 보여주는 회로도; 그리고
도 6에 본 발명의 바람직한 제 2 실시예에 따른 마이크로 컨트롤러의 회로 구성을 보여주는 블록도이다.
*도면의 주요 부분에 대한 부호의 설명*
1 : 리모트 컨트롤러 2 : 키 매트릭스
4, 100, 102 : 마이크로 컨트롤러 10 : 키 입/출력 회로
20 : 인터럽트 제어 회로 30, 400, 500 : 시스템 오실레이터
40 : 주파수 분주 회로 50, 600 : 멀티플렉서
62 : 롬 64 : 램
66 : CPU 68 : 입/출력 제어 회로
110 : 키 입력 회로 113 : 저항 조정 레지스터
114, 271 : 슈미트 트리거 115, 272 : 노이즈 필터
116, 273 : 전압 레벨 스위칭 검출 회로
130 : 키 출력 회로 136 : 키 출력 레지스터
137 : 오픈-드레인 모드 설정 레지스터
200 : 정지 모드 해제 검출 회로
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 마이크로 컨트롤러는: 동작 개시 신호에 응답하여 상기 마이크로 컨트롤러를 동작시키기 위한 클럭 신호를 발생하는 회로와; 적어도 하나의 입력 단자를 갖는 입력 회로와; 적어도 하나의 출력 단자를 갖는 출력 회로 및; 상기 클럭 발생 수단이 동작하지 않는 정지 모드에서, 상기 입력 단자와 상기 출력 단자 중 적어도 어느 하나 상의 전압 레벨의 변화가 있는 지의 여부를 검출하여 전압 레벨의 변화가 있을 때 상기 동작 개시 신호를 발생하는 정지 모드 해제 검출 회로를 포함한다.
바람직한 실시예에 있어서, 상기 입력 회로는 전원 전압에 일단이 연결된 저항과; 상기 저항의 타단에 연결된 소스, 게이트 및 상기 입력 단자와 연결된 드레인을 갖는 제 1 PMOS 트랜지스터 및; 상기 제 1 PMOS 트랜지스터의 게이트와 연결되고, 상기 제 1 PMOS 트랜지스터의 온/오프를 설정하기 위한 데이터를 저장하는 제 1 레지스터를 포함한다.
바람직한 실시예에 있어서, 상기 출력 회로는 전원 전압과 연결된 소스, 게이트 및 상기 출력 단자와 연결된 드레인을 갖는 제 2 PMOS 트랜지스터와; 상기 제 2 PMOS 트랜지스터의 드레인에 연결된 드레인, 게이트 및 접지 전압과 연결된 소스를 갖는 NMOS 트랜지스터와; 상기 제 1 PMOS 트랜지스터의 온/오프를 설정하기 위한 데이터를 저장하는 제 2 레지스터와; 상기 NMOS 트랜지스터의 온/오프를 설정하기 위한 데이터를 저장하는 제 3 레지스터와; 상기 제 1 PMOS 트랜지스터 및 NMOS 트랜지스터의 게이트에 연결되고, 상기 제 2 및 제 3 레지스터에 저장된 데이터를 입력받아 상기 제 1 PMOS 트랜지스터 및 상기 NMOS 트랜지스터를 온/오프하기 위한 신호를 출력하는 논리 수단을 포함한다.
이 실시예에서 상기 정지 모드 해제 검출 회로는, 상기 입력 단자의 전압 레벨 변화를 검출하기 위한 제 1 전압 레벨 검출 회로와; 상기 정지 모드에서 상기 제 1 레지스터가 정상적인 데이터를 저장하고 있는 지의 여부를 검출하여 비정상적인 데이터를 저장하고 있음이 검출되거나, 상기 제 1 전압 레벨 검출 회로로부터 상기 입력 단자의 전압 레벨이 변경되었음을 나타내는 신호가 입력될 때 상기 동작 개시 신호를 출력하는 제 1 논리 수단 및; 상기 출력 단자의 전압 레벨 변화를 검출하기 위한 제 2 전압 레벨 검출 회로와; 상기 정지 모드에서 상기 제 2 및 제 3 레지스터가 정상적인 데이터를 저장하고 있는 지의 여부를 검출하여 비정상적인 데이터를 저장하고 있음이 검출되거나, 상기 제 2 전압 레벨 검출 회로로부터 상기 출력 단자의 전압 레벨이 변경되었음을 나타내는 신호가 입력될 때 상기 동작 개시 신호를 출력하는 제 2 논리 수단을 포함한다.
바람직한 실시예에 있어서, 상기 제 1 전압 레벨 검출 회로는 상기 입력 단자에 일단이 연결된 슈미트 트리거와; 상기 슈미트 트리거의 타단에 연결되어 입력 신호의 노이즈를 제거하는 노이즈 필터 및; 상기 노이즈 필터로부터 입력되는 신호의 레벨 변화를 검출하는 전압 레벨 검출 수단을 포함한다.
바람직한 실시예에 있어서, 상기 제 2 전압 레벨 검출 회로는 상기 출력 단자에 일단이 연결된 슈미트 트리거와; 상기 슈미트 트리거의 타단에 연결되어 입력 신호의 노이즈를 제거하는 노이즈 필터 및; 상기 노이즈 필터로부터 입력되는 신호의 레벨 변화를 검출하는 전압 레벨 검출 수단을 포함한다.
이 실시예에 있어서, 상기 제 1 논리 수단은, 상기 제 1 레지스터와 연결된 입력단과 출력단을 갖는 인버터와; 상기 인버터로부터 출력되는 신호와 상기 제 1 전압 레벨 검출 회로로부터 입력되는 신호를 받아들여 오아 연산하는 오아 게이트 및; 상기 정지 모드에서 상기 오아 게이트로부터 출력되는 신호를 받아들여 상기 동작 개시 신호를 출력하는 앤드 게이트를 포함한다.
이 실시예에 있어서, 상기 제 2 논리 수단은 상기 제 3 레지스터와 연결된 입력단과 출력단을 갖는 인버터와; 상기 제 2 레지스터, 상기 인버터 및 상기 제 2 전압 레벨 검출 회로로부터 입력되는 신호를 받아들여 오아 연산하는 오아 게이트 및; 상기 정지 모드에서 상기 오아 게이트로부터 출력되는 신호를 받아들여 상기 동작 개시 신호를 출력하는 앤드 게이트를 포함한다.
바람직한 실시예에 있어서 상기 논리 수단은, 출력 디스에이블 신호 및 상기 제 3 레지스터와 각각 연결된 입력단들과 출력단을 갖는 제 1 노아 게이트와; 상기 노아 게이트의 출력단과 상기 제 2 레지스터와 각각 연결된 입력단들과 상기 제 2 PMOS 트랜지스터의 게이트와 연결된 출력단을 갖는 낸드 게이트 및; 상기 출력 디스에이블 신호 및 상기 제 2 레지스터와 각각 연결된 입력단들과 상기 NMOS 트랜지스터의 게이트와 연결된 출력단을 갖는 제 2 노아 게이트를 포함한다.
바람직한 실시예에 있어서, 외부로부터 인가되는 인터럽트 신호에 응답하여 상기 동작 개시 신호를 발생하는 인터럽트 제어 회로 및; 리셋 신호, 상기 인터럽트 제어 회로 및 상기 정지 모드 해제 검출 회로와 각각 연결된 입력단들과 상기 클럭 신호 발생 회로와 연결된 출력단을 갖는 오아 게이트를 부가적으로 포함하여, 상기 오아 게이트는 상기 리셋 신호 또는 상기 인터럽트 제어 회로 및 상기 정지 모드 해제 검출 회로로부터 상기 동작 개시 신호가 입력될 때 상기 동작 개시 신호를 상기 클럭 발생 회로로 제공한다.
이 실시예에 있어서, 상기 인터럽트 제어 회로는 제 1 인터럽트 인에이블 신호 및 리셋 신호를 래치하는 수단과; 인터럽트 소스 및 상기 래치 수단에 각각 연결된 입력단들과 출력단을 갖는 제 1 앤드 게이트와; 상기 앤드 게이트의 출력단, 인터럽트 마스크 레지스터 및 인터럽트 우선 순위 레지스터에 각각 연결된 입력단들과 출력단을 갖는 제 2 앤드 게이트와; 제 2 인터럽트 인에이블 신호 및 상기 제 2 앤드 게이트의 출력단에 각각 연결된 입력단들과 출력단을 갖는 제 3 앤드 게이트를 포함한다.
이러한 구성을 갖는 마이크로 컨트롤러는 리모트 컨트롤러, 키보드, 소형 게임기 등과 같은 전자 장치에 구비되며, 노이즈 등의 영향으로 키 입력 회로 및 키 출력 회로 내의 제어 데이터들이 잘못 설정되어 있을 때 상기 정지 모드를 해제한다. 따라서, 회로의 오동작으로 인해 인터럽트가 발생되지 않아 정지 모드를 해제할 수 없는 상태를 방지한다.
이후의 설명에서 도면들 중 동일하거나 유사한 참조 번호 및 부호는 가능한 한 동일하거나 유사한 구성 요소를 나타낸다.
(실시예 1)
이하 본 발명에 따른 제 1 실시예를 첨부된 도면 도 3 내지 도 5를 참조하여 상세히 설명한다.
도 3은 본 발명의 바람직한 실시예에 따른 리모트 컨트롤러 내에 구성되는 마이크로 컨트롤러(100)의 회로 구성을 보여주는 블록도이다. 도 3을 참조하면, 행(row)들과 상기 행들과 교차하는 열(column)들에 배열된 푸시 버튼 스위치들을 갖는 리모트 컨트롤러 내의 상기 마이크로 컨트롤러(100)는 상기 열에 대응하는 입력 단자들을 갖고 대응하는 입력 포트들을 통해 데이터 신호들(KEY INPUT)을 입력하는 키 입력 회로(110), 상기 행에 대응하는 출력 단자를을 갖고 대응하는 출력 포트들을 통해 데이터 신호들(KEY OUTPUT)을 출력하는 키 출력 회로(130), 정지 모드(STOP mode)에서 상기 푸시 버튼 스위치가 온되어 상기 입력 단자들 중 하나 또는 상기 출력 단자들 중 적어도 어느 하나 상의 전압 레벨의 변화가 있는 지의 여부를 검출하여 전압 레벨의 변화가 있을 때 정지 모드 해제 신호(STOP-Release)를 출력하는 정지 모드 해제 검출 회로(200)를 포함한다. 또, 마이크로 컨트롤러(100)는 리셋신호(RESET)와 상기 정지 모드 해제 검출 회로(200)의 출력 신호(STOP_Release)에 각각 연결된 입력 단자들과 출력 단자들을 갖는 오아 게이트(OR gate)(300), 상기 오아 게이트(300)로부터 출력되는 발진 개시 신호(START)에 의해 동작을 개시하는 시스템 오실레이터(system oscillator)(400), 상기 시스템 오실레이터(400)로부터 출력되는 소정 주파수의 신호(fx)를 각각 1, 1/2, 1/8, 1/16 배 분주하여 출력하는 주파수 분주 회로(500) 및 상기 분주된 신호들 가운데 하나를 선택적으로 출력하는 멀티플렉서(600)를 포함한다. 비록 도시의 편의상 도 2에는 도시되어 있지 않지만, 마이크로 컨트롤러(100)가 프로그램 메모리(또는 롬), 데이터 메모리(또는 램), 중앙처리장치(CPU), 입출력 및 인터럽트 제어 회로를 구비한다는 것은 이 기술분야에 통상의 지식을 가진자라면 자명하게 알 수 있는 사항이다.
프로그램 메모리는 마이크로 컨트롤러(100)의 제어 프로그램을 저장하며, 전형적으로 마스크 롬, EEPROM(Electrically Erasable Programmable ROM), 플래시(Flash) EEPROM과 같은 롬으로 구성된다. 데이터를 저장하기 위한 데이터 메모리는 주로 레지스터 파일, 스테틱 램, 또는 다이나믹 램으로 구성된다. 중앙 처리장치는 마이크로 컨트롤러 시스템의 심장부로서 프로그램 메모리에 저장된 제어 프로그램에 의해 제기된 모든 산술 및 논리 연산을 수행하고, 전체적인 시스템 동작을 제어한다. 입출력 및 인터럽트 제어 회로는 신호 입출력 및 인터럽트 처리 동작의 제어를 수행한다.
마이크로 컨트롤러(100)의 정지 모드는 마이크로 컨트롤러(100) 내의 정지 제어 레지스터(도시되지 않음)를 설정하는 것으로 실현되는데, 이 모드에서 정지 제어 레지스터에는 정지 명령이 수행 전의 소정의 값(예컨대, OA5h)이 적재된다. 그와 같은 소정의 값이 정지 제어 레지스터에 적재된 후, 정지 명령이 마이크로 컨트롤러 시스템 클럭 fx를 정지시킴으로써 마이크로 컨트롤러(100)가 정지 모드로 진입하도록 한다. 정지 모드 동안에, CPU 레지스터들, 주변회로 레지스터들, 입출력 포트 제어 레지스터들, 그리고 데이터 제지스터들의 내용은 유지되고, 마이크로 컨트롤러(100)으로의 전류 공급은 소정의 값(예컨대, 1 u A) 이하로 줄어든다. 시스템 리셋 동작과 정지 모드 해제 검출 회로(200)의 동작에 의해 상기 정지 모드는 해제될 수 있으며 이때 시스템 클럭 fx는 다시 발생된다.
시스템 리셋 핀(미도시됨)은 2가지의 동작 모드 즉, 백업 모드 입력과 시스템 리셋 입력을 제공한다. 백업 모드 입력은 리셋 핀이 로우 레벨로 설정될 때 자동적으로 칩 정지 상태를 만든다. 리셋 핀이 하이 상태일 때 리셋 펄스 발생기(미도시됨)는 펄스를 발생하는데 이로써 시스템 리셋이 이루어지고 시스템은 동작을 개시하게 된다. 시스템 리셋은, 이 기술분야에서 잘 알려져 있는 바와 같이, 몇 가지의 소스들을 갖는데, 그 예로는 외부 리셋 입력, 워치독 타이머, 내부 POR(Power-On Reset)회로 등이 있다. 외부 리셋은 리셋 핀이 상승 에지 신호를 만들 때 발생한다. 워치독 타이머는 시스템을 오동작으로부터 정상 동작으로 복구시키고 미리 지정된 프로그램에 의해 클리어 되지 않을 때 시스템 리셋 신호(RESET)를 발생한다. 내부 POR 회로는 최초 전원 공급 단계에서 동작하여 전원 공급 상태를 검출한다.
정지 모드 해제 검출 회로(200)는 입력 데이터 신호들(KEY INPUT) 및/또는 출력 데이터 신호들(KEY OUTPUT)의 레벨 천이를 검출하고, 레벨 천이가 발생할 때 정지 모드 해제 신호(STOP_Release)와 시스템 리셋 신호(RESET) 중 적어도 어느 하나가 활성상태(즉, 하이 상태)로 될 때 발진 개시 신호(START)를 발생한다. 시스템 오실레이터(400)는 오아 게이트(300)로부터 출력되는 발진 개시 신호(START)에 의해 동작을 개시한다.
도 4는 도 3에 도시된 키 입력 회로(110)와, 이 회로(110)와 연관된 정지 모드 해제 검출 회로(200A)를 상세히 보여주는 회로도이다.
도 4를 참조하면, 리모트 컨트롤러에 구비되는 마이크로 컨트롤러(100)의 키 입력 회로(110)는 전원 전압(VDD)과 일단이 연결된 저항(R1), PMOS 트랜지스터(111), 인버터(112), 저항 조정 레지스터(또는 '제 1 레지스터')(113), 슈미트 트리거(summit trigger)(114), 노이즈 필터(noise filter)(115) 및 전압 레벨 스위칭 검출 회로(116)를 포함한다. 상기 저항조정 레지스터(113)는 PMOS 트랜지스터(111)를 온/오프하기 위한 데이터를 저장한다. 일반적으로, 리모트 컨트롤러의 응용분야에서 정지 모드 동안에 저항 조정 레지스터(113)는 하이 레벨(또는 논리 '1'의 값)을 유자하도록 하고 있는데, 상기 저항 조정 레지스터(113)에 저장된 값이 논리 '1'일 때 노드(122)가 인버터를 통하여 로우 레벨(논리 '0')로 구동되어 PMOS 트랜지스터(111)가 턴 온 된다. 따라서, 노드(124)는 항상 하이 레벨로 구동된다. 따라서, 이때에는 상기 노드(124)의 신호가 슈미트 트리거(114)와 노이즈 필터(115)를 통해 전압 레벨 스위칭 검출 회로(116)로 제공되더라도 노드(124)의 전압 레벨의 천이는 검출되지 않는다. 하지만,정지 모드 동안 노이즈 등으로 인해 저항 조정 레지스터(113)가 로우 레벨9또는 논리 '0'의 값)을 갖게 되는 경우, PMOS 트랜지스터(111)는 턴 오프 되고, 전압 레벨 스위칭 검출 회로(116) 노드(124)로 입력되는 데이터 신호들(KEY INPUT)의 레벨의 변화가 있는 지를 검출할 수 있다. 상기 전압 레벨 스위칭 검출 회로(116)는 노드(124)의 전압 레벨(또는 데이터 신호들)이 하이 레벨에서 로우 레벨로 또는 로우 레벨에서 하이 레벨로 변화되는 지의 여부를 검출하고, 상기 노드(124)의 전압 레벨이 변화됨이 검출될 때 하이 레벨(논리 '1')을 출력한다.
그리고, 상기 키 입력 회로(110)와 연관된 정지 모드 해제 검출 회로(200A)는 인버터(202), 오아 게이트(204) 및 앤드 게이트(206)를 포함한다. 상기 저항 조정 레지스터(113)에 저장된 값이 논리 '0'일 때 노드(212)는 상기 인버터(202)에 의해 하이 레벨로 구동된다. 따라서, 노드(214)는 상기 저항 조정 레지스터(113)에 저장된 값이 논리 '0'이거나 상기 전압 레벨 스위칭 검출 회로(116)로부터 상기 노드(124)의 전압 레벨이 변화되었음을 나타내는 신호가 상기 오아 게이트(204)로 입력될 때 하이 레벨로 구동된다. 시스템이 정지 모드로 들어가도록 하는 정지 모드 신호(STOP)가 활성상태(즉, 하이 상태)로 있는 정지 모드 동안에, 상기 노드(214)가 하이 레벨이면 노드(216)는 앤드 게이트(206)에 의해 하이 레벨로 구동된다. 따라서, 상기 마이크로 컨트롤러(100)의 정지 모드를 해제하기 위한 신호(STOP_Release)가 활성화 된다.
이상과 같이 정지 모드 동안에 입력 데이터 신호들(KEY INPUT)의 레벨이 천이(또는 스위칭)되거나 노이즈 등으로 인해 저항 조정 레지스터(113)가 논리 '0'의 값을 가질 때, 마이크로 컨트롤러(100)의 정지 모드를 해제하기 위한 신호(STOP_Release)가 활성화 된다.
도 5는 도 3에 도시된 키 출력 회로와 상기 키 출력 회로(130)와, 이 회로와 연관된 정지 모드 해제 검출 회로(200B)를 상세히 보여주는 회로도이다.
도 5를 참조하면, 리모트 컨트롤러에 구비되는 마이크로 컨트롤러(100)의 키 출력 회로(130)는 PMOS 트랜지스터(131)와 NMOS 트랜지스터(132)로 구성된 두 개의 스위칭 소자, 출력 데이터 비트와 오픈 드레인 출력 모드 인에이블/디스에이블 신호를 각각 저장하는 키 출력 및 오픈-드레인 모드 설정 레지스터들(또는 '제 2 및 제 3 레지스터들')(136, 137) 및, 상기 레지스터들(136, 137)의 값과 출력 디스에이블 신호(OUTPUT DISABLE)에 따라 상기 두 트랜지스터(131, 132)의 온/오프를 제어하는 논리 회로를 포함한다. 상기 논리 회로는 두 개의 노어 게이트(NOR gate)(134, 135)와 낸드 게이트(NAND gate)(133)로 구성된다. 오픈-드레인 모드 설정 레지스터(137)에 저장된 데이터는 PMOS 트랜지스터(131)의 온/오프를 결정하여 PMOS 트랜지스터(131) 및 NMOS 트랜지스터(132)의 드레인을 오픈할 것인지 아닌 지의 여부를 결정한다. 일반적으로, 리모트 컨트롤러의 응용분야에서 정지 모드 동안에 오픈-드레인 모드 설정 레지스터(137)의 데이터 값은 하이 레벨(또는 논리 '1'의 값)을 유지하도록 하고 있다. 출력 인에이블 상태(출력 디스에이블(OUTPUT DISABLE)가 로우 레벨인 상태)에서 상기 오픈-드레인 모드 설정 레지스터(137)에 저장된 데이터가 논리 '1'일 때 노드(148)는 노어 게이트(135)에 의해 하이 레벨로 구동된다. 키 출력 레지스터(136)에 저장된 데이터가 논리 '0'일 때 노드(144)는 낸드 게이트(133)에 의해 하이 레벨로 구동된다. 따라서, PMOS 트랜지스터(131)가 오프된다. 한편, 출력 인에이블 상태(출력 디스에이블 신호가 로우 레벨인 상태)에서 상기 키 출력 레지스터(136)에 저장된 값이 논리 '0'일 때 노드(146)가 노어 게이트(134)에 의해 하이 레벨로 구동되어 NMOS 트랜지스터(132)는 온된다. 따라서, NMOS 트랜지스터(132)의 드레인이 오픈되어 노드(142)는 플로팅(floating) 상태가 된다.
또, 출력 디스에이블 신호(OUTPUT DISABLE)가 활성 상태(즉, 하이 레벨 상태)로 되면, 양 노드(144, 146)는 각각 하이 및 로우 레벨로 된다. 따라서, 노드(142)는 완전한 플로팅 상태로 된다.
그리고, 상기 키 출력 회로(130)와 연관된 정지 모드 해제 검출 회로(200B)는 슈미트 트리거(271), 노이즈 필터(272), 전압 레벨 스위칭 검출 회로(273), 인버터(274), 오아 게이트(275) 및 앤드 게이트(276)를 포함한다. 상기 전압 레벨 스위칭 검출 회로(273)는 상기 슈미트 트리거(271) 및 노이즈 필터(272)를 통해 입력된 키 출력 단자의 레벨이 하이에서 로우로 또는 로우에서 하이로 변화되었는 지의 여부를 검출한다. 일반적으로, 리모트 컨트롤러의 응용분야에서 정지 모드 동안에 오픈-드레인 모드 설정 레지스터(137)의 데이터 값은 하이 레벨(또는 논리 '1'의 값)을 유지하도록 하고 있으나, 노이즈 등으로 인해 상기 오픈-드레인 모드 설정 레지스터(137)에 저장된 데이터가 논리 '0'으로 유지되는 경우 노드(232)는 상기 인버터(274)에 의해 하이 레벨로 구동된다. 따라서, 노드(234)는 상기 키 출력 레지스터(136)에 저장된 데이터가 논리 '1'이거나 상기 오픈-드레인 모드 설정 레지스터에 저장된 데이터가 논리 '0' 또는 상기 전압 레벨 스위칭 검출 회로(223)로부터 상기 키 출력 단자의 전압 레벨이 변화되었음을 나타내는 신호가 노어 게이트(225)로 입력될 때 하이 레벨로 구동된다. 정지 모드에서 상기 노드(234)가 하이 레벨이면 노드(236)는 앤드 게이트(226)에 의해 하이 레벨로 구동된다. 따라서, 상기 마이크로 컨트롤러(100)의 정지 모드를 해제하기 위한 신호(STOP_Release)가 출력된다.
리모트 컨트롤러의 응용분야에서 사용되는 마이크로 컨트롤러(100)의 정지 모드에서, 통상적으로 상기 저항 조정 레지스터(113)에는 논리 '1'이, 상기 키 출력 레지스터(136)에는 논리 '0' 그리고 상기 오픈-드레인 모드 설정 레지스터(137)에는 논리 1'이 저장되도록 하고 있다. 따라서, 정지 모드에서 상기 PMOS 트랜지스터(111)와 NMOS 트랜지스터(132)가 온되어 있고, PMOS 트랜지스터(131)는 오프되어 있다. 푸시 버튼 스위치가 온되어 상기 키 입력 단자와 키 출력 단자가 연결되면, 키 입력 회로(110)의 노드(124)가 키 출력 회로(130)의 노드(142)에 연결되므로 상기 노드(124)의 전압은 NMOS 트랜지스터(132)에서 디스챠지(discharge) 된다. 이 때, 키 입력 회로(110)의 노드(124)와 키 출력 회로(130)의 노드(142)의 전압 레벨이 변화되므로 상기 마이크로 컨트롤러의 정지 모드를 해제하기 위한 신호(STOP_Release)가 출력된다.
또한, 회로 내의 노이즈의 영향으로 인하여 정지 모드에서 상기 저항 조정 레지스터(113), 키 출력 레지스터(136), 오픈-드레인 모드 설정 레지스터(137)의 값이 미리 정해진 값으로 설정되지 않은 경우, 상기 정지 모드 해제 검출 회로(200)는 이것을 감지하여 상기 마이크로 컨트롤러(100)의 정지 모드를 해제하기 위한 신호(STOP_Release)를 출력한다.
만일 정지 모드에서 키 출력 회로(132)의 NMOS 트랜지스터(132)가 오프되어 있더라도 상기 키 입력 단자와 상기 키 출력 단자가 연결되면 노드(142)의 전압 레벨이 변화되므로 정지 모드 해제 검출 회로(200)의 전압 레벨 스위칭 검출 회로(273)에서 이를 검출할 수 있다.
상기 정지 모드 해제 검출 회로(200)로부터 출력되는 신호(STOP_release)는 오아 게이트(310)로 입력되어 상기 노드(312)를 하이 레벨로 구동한다. 그 결과, 상기 시스템 오실레이터(400)가 동작을 개시하여 소정 주파수의 신호(fx)를 출력한다. 주파수 분주 회로(500)는 상기 신호(fx)를 분주하여 출력하고, 멀티플렉서(600)는 상기 분주된 신호들 가운데 하나를 출력한다. 상기 멀티플렉서(600)로부터 출력되는 클럭 신호는 마이크로 컨트롤러(100) 내에 구비되는 램, 롬, CPU 또는 입출력 제어 회로 등으로 제공되어 상기 마이크로 컨트롤러(100)가 정상적인 동작을 수행하도록 한다.
(실시예 2)
이하 본 발명에 따른 제 2 실시예를 첨부된 도면 도 6을 참조하여 상세히 설명한다.
키보드, 리모트 컨트롤러, 소형 게임기와 같은 전자 장치는 다수 개의 푸시 버튼 스위치들을 구비하고 있고, 상기 푸시 버튼 스위치들이 온될 때 인터럽트 신호를 발생하여 동작을 개시한다. 상기 푸시 버튼 스위치에 의해서 동작을 개시하는 것뿐만 아니라 외부 인터럽트 신호에 의해서도 동작을 개시하는 전자 장치에 구비되는 마이크로 컨트롤러의 회로 구성이 도 6에 도시되어 있다.
도 6에 도시된 바와 같이, 마이크로 컨트롤러(102)의 회로 구성은 도 3에 도시된 마이크로 컨트롤러(100)와 유사하다. 상기 마이크로 컨트롤러(102)는 키 입력 단자들을 갖는 키 입력 회로(110), 키 출력 단자들을 갖는 키 출력 회로(130), 상기 키 입력 단자들과 키 출력 단자들 중 적어도 어느 하나 상의 전압 레벨의 변화가 있는 지의 여부를 검출하여 전압 레벨의 변화가 있을 때 정지 모드 해제 신호를 발생하는 정지 모드 해제 검출 회로(200), 오아 게이트(310), 시스템 오실레이터(400), 주파수 분주 회로(500) 및 멀티플렉서(600)를 포함하고, 외부 인터럽트 신호(INT)를 받아들여 상기 시스템 오실레이터(400)의 동작 개시를 제어하는 인터럽트 제어 회로(700)를 부가적으로 포함한다.
상기 인터럽트 제어 회로(700)는 R-S 래치 회로(710), 4 개의 인터럽트 제어 레지스터들 즉, 인터럽트 마스크 레지스터(interrupt mask register: IMR)(714), 인터럽트 요구 레지스터(interrupt request register: IRQ)(716), 인터럽트 우선순위 레지스터(interrupt priority register: IPR) 및 전체 인터럽트 인에이블 레지스터(global interrupt enable register)(722), 그리고 세 개의 앤드 게이트(712, 720, 724)를 포함한다. 상기 R-S 래치 회로(710)의 한 입력 단자(S)에는 인터럽트 인에이블 신호(Enable Interrupt; EI)가 다른 입력 단자(R)에는 리셋 신호가 입력된다. 상기 인터럽트 인에이블 신호가 하이 레벨일 때 외부 인터럽트 소스(800)로부터 인터럽트 요구 신호(INT)가 입력되면 노드(732)는 앤드 게이트(712)에 의해 하이 레벨로 구동되고, 인터럽트 요구 레지스터(IRQ)(716)에 논리 '1'이 저장된다. 이 때, 인터럽트 마스크 레지스터(IMR)(714)와 인터럽트 우선 순위 레지스터(IPR)(718)에 각각 논리 '1'이 저장되어 있다면 노드(734)는 앤드 게이트(720)에 의해 하이 레벨로 구동된다. 마지막으로 전체 인터럽트 인에이블 레지스터(722)에 논리 '1'이 저장되어 있을 때 노드(734)는 앤드 게이트(724)에 의해 하이 레벨로 구동된다. 상기 노드(734)가 하이 레벨로 구동됨에 따라 오아 게이트(310)는 상기 시스템 오실레이터(400)를 동작시키기 위한 동작 개시 신호(START)를 출력한다.
이 실시예에서, 상기 키 입력 회로(110), 키 출력 회로(130) 및 정지 모드 해제 검출 회로(200)의 상세 회로도는 도 4 및 도 5에 도시된 도면과 동일하므로 상세한 설명은 생략한다.
이와 같은 본 발명에 따르면, 정지 모드에서 푸시 버튼 스위치가 온되어 상기 키 입력 단자와 키 출력 단자가 연결될 때 상기 정지 모드 해제 검출 회로(200)로부터 상기 마이크로 컨트롤러(102)의 정지 모드를 해제하기 위한 신호(STOP_release)가 출력된다. 또한, 회로 내의 노이즈의 영향으로 인하여 상기 정지 모드에서 상기 저항 조정 레지스터(113), 키 출력 레지스터(136) 및 오픈-드레인 모드 설정 레지스터(137)의 값이 올바르게 설정되지 않은 경우, 상기 정지 모드 해제 검출 회로(200)는 이것을 감지하여 상기 신호(STOP_release)를 발생한다. 더욱이, 상기 정지 모드에서 키 출력 회로(132)의 NMOS 트랜지스터(132)가 오프되어 있더라도 상기 키 입력 단자와 상기 키 출력 단자가 연결되면 노드(142)의 전압 레벨이 변화되므로 정지 모드 해제 검출 회로(200)의 전압 레벨 스위칭 검출 회로(273)에서 이를 검출 할 수 있다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
이상과 같은 본 발명에 의하면, 노이즈 등의 영향으로 키 입력 회로 및 키 출력 회로가 오동작을 일으키는 경우, 정지 모드를 해제한다. 따라서, 회로의 오동작으로 인해 인터럽트가 발생되지 않아 정지 모드를 해제할 수 없는 상태를 방지한다.

Claims (20)

  1. 마이크로 컨트롤러에 있어서:
    동작 개시 신호에 응답하여 상기 마이크로 컨트롤러를 동작시키기 위한 클럭 신호를 발생하는 회로와;
    적어도 하나의 입력 단자를 갖는 입력 회로와;
    적어도 하나의 출력 단자를 갖는 출력 회로 및;
    상기 클럭 발생 수단이 동작하지 않는 정지 모드에서, 상기 입력 단자와 상기 출력 단자중 적어도 어느 하나 상의 전압 레벨의 변화가 있을 때 상기 동작 개시 신호를 발생하는 정지 모드 해제 검출 회로를 포함하는 것을 특징으로 하는 마이크로 컨트롤러.
  2. 제 1 항에 있어서,
    상기 입력 회로는,
    전원 전압에 일단이 연결된 저항과;
    상기 저항의 타단에 연결된 소스, 게이트 및 상기 입력 단자와 연결된 드레인을 갖는 제 1 PMOS 트랜지스터 및;
    상기 제 1 PMOS 트랜지스터의 게이트와 연결되고, 상기 제 1 PMOS 트랜지스터의 온/오프를 설정하기 위한 데이터를 저장하는 제 1 레지스터를 포함하는 것을 특징으로 하는 마이크로 컨트롤러.
  3. 제 1 항에 있어서,
    상기 출력 회로는,
    전원 전압과 연결된 소스, 게이트 및 상기 출력 단자와 연결된 드레인을 갖는 제 2 PMOS 트랜지스터와;
    상기 제 2 PMOS 트랜지스터의 드레인에 연결된 드레인, 게이트 및 접지 전압과 연결된 소스를 갖는 NMOS 트랜지스터와;
    상기 제 1 PMOS 트랜지스터의 온/오프를 설정하기 위한 데이터를 저장하는 제 2 레지스터와;
    상기 NMOS 트랜지스터의 온/오프를 설정하기 위한 데이터를 저장하는 제 3 레지스터와;
    상기 제 1 PMOS 트랜지스터 및 NMOS 트랜지스터의 게이트에 연결되고, 상기 제 2 및 제 3 레지스터에 저장된 데이터를 입력받아 상기 제 1 PMOS 트랜지스터 및 상기 NMOS 트랜지스터를 온/오프하기 위한 신호를 출력하는 논리 수단을 포함하는 것을 특징으로 하는 마이크로 컨트롤러.
  4. 제 2 및 제 3 항에 있어서,
    상기 정지 모드 해제 검출 회로는,
    상기 입력 단자의 전압 레벨 변화를 검출하기 위한 제 1 전압 레벨 검출 회로와;
    상기 정지 모드에서 상기 제 1 레지스터가 정상적인 데이터를 저장하고 있는 지의 여부를 검출하여 비정상적인 데이터를 저장하고 있음이 검출되거나, 상기 제 1 전압 레벨 검출 회로로부터 상기 입력 단자의 전압 레벨이 변경되었음을 나타내는 신호가 입력될 때 상기 동작 개시 신호를 출력하는 제 1 논리 수단 및;
    상기 출력 단자의 전압 레벨 변화를 검출하기 위한 제 2 전압 레벨 검출 회로와;
    상기 정지 모드에서 상기 제 2 및 제 3 레지스터가 정상적인 데이터를 저장하고 있는 지의 여부를 검출하여 비정상적인 데이터를 저장하고 있음이 검출되거나, 상기 제 2 전압 레벨 검출 회로로부터 상기 출력 단자의 전압 레벨이 변경되었음을 나타내는 신호가 입력될 때 상기 동작 개시 신호를 출력하는 제 2 논리 수단을 포함하는 것을 특징으로 하는 마이크로 컨트롤러.
  5. 제 4 항에 있어서,
    상기 제 1 전압 레벨 검출 회로는,
    상기 입력 단자에 일단이 연결된 슈미트 트리거와;
    상기 슈미트트리거의 타단에 연결되어 입력 신호의 노이즈를 제거하는 노이즈 필터 및;
    상기 노이즈 필터로부터 입력되는 신호의 레벨 변화를 검출하는 전압 레벨 검출 수단을 포함하는 것을 특징으로 하는 마이크로 컨트롤러.
  6. 제 4 항에 있어서,
    상기 제 2 전압 레벨 검출 회로는,
    상기 출력 단자에 일단이 연결된 슈미트 트리거와;
    상기 슈미트 트리거의 타단에 연결되어 입력 신호의 노이즈를 제거하는 노이즈 필터 및;
    상기 노이즈 필터로부터 입력되는 신호의 레벨 변화를 검출하는 전압 레벨 검출 수단을 포함하는 것을 특징으로 하는 마이크로 컨트롤러.
  7. 제 4 항에 있어서,
    상기 제 1 논리 수단은,
    상기 제 1 레지스터와 연결된 입력단과 출력단을 갖는 인버터와;
    상기 인버터로부터 출력되는 신호와 상기 제 1 전압 레벨 검출 회로로부터 입력되는 신호를 받아들여 오아 연산하는 오아 게이트 및;
    상기 정지 모드에서 상기 오아 게이트로부터 출력되는 신호를 받아들여 상기 동작 개시 신호를 출력하는 앤드 게이트를 포함하는 것을 특징으로 하는 마이크로 컨트롤러.
  8. 제 4 항에 있어서,
    상기 제 2 논리 수단은,
    상기 제 3 레지스터와 연결된 입력단과 출력단을 갖는 인버터와;
    상기 제 2 레지스터, 상기 인버터 및 상기 제 2 전압 레벨 검출 회로로부터 입력되는 신호를 받아들여 오아 연산하는 오아 게이트 및;
    상기 정지 모드에서 상기 오아 게이트로부터 출력되는 신호를 받아들여 상기 동작 개시 신호를 출력하는 앤드 게이트를 포함하는 것을 특징으로 하는 마이크로 컨트롤러.
  9. 제 3 항에 있어서,
    상기 논리 수단은,
    출력 디스에이블 신호 및 상기 제 3 레지스터와 각각 연결된 입력단들과 출력단을 갖는 제 1 노아 게이트와;
    상기 노아 게이트의 출력단과 상기 제 2 레지스터와 각각 연결된 입력단들과 상기 제 2 PMOS 트랜지스터의 게이트와 연결된 출력단을 갖는 낸드 게이트 및;
    상기 출력 디스에이블 신호 및 상기 제 2 레지스터와 각각 연결된 입력단들과 상기 NMOS 트랜지스터의 게이트와 연결된 출력단을 갖는 제 2 노아 게이트를 포함하는 것을 특징으로 하는 마이크로 컨트롤러.
  10. 제 1 항에 있어서,
    외부로부터 인가되는 인터럽트 신호에 응답하여 상기 동작 개시 신호를 발생하는 인터럽트 제어 회로 및;
    리셋 신호, 상기 인터럽트 제어 회로 및 상기 정지 모드 해제 검출 회로와 각각 연결된 입력단들과 상기 클럭 신호 발생 회로와 연결된 출력단을 갖는 오아 게이트를 부가적으로 포함하여,
    상기 오아 게이트는 상기 리셋 신호 또는 상기 인터럽트 제어 회로 및 상기 정지 모드 해제 검출 회로로부터 상기 동작 개시 신호가 입력될 때 상기 동작 개시 신호를 상기 클럭 발생 회로로 제공하는 것을 특징으로 하는 마이크로 컨트롤러.
  11. 제 10 항에 있어서,
    상기 인터럽트 제어 회로는,
    제 1 인터럽트 인에이블 신호 및 리셋 신호를 래치하는 수단과;
    인터럽트 소스 및 상기 래치 수단에 각각 연결된 입력단들과 출력단을 갖는 제 1 앤드 게이트와;
    상기 앤드 게이트의 출력단, 인터럽트 마스크 레지스터 및 인터럽트 우선 순위 레지스터에 각각 연결된 입력단들과 출력단을 갖는 제 2 앤드 게이트와;
    제 2 인터럽트 인에이블 신호 및 상기 제 2 앤드 게이트의 출력단에 각각 연결된 입력단들과 출력단을 갖는 제 3 앤드 게이트를 포함하는 것을 특징으로 하는 마이크로 컨트롤러.
  12. 행과 열로 배열된 복수 개의 푸시-버튼 스위치들로 구성된 키 매트릭스를 포함하는 리모트 컨트롤러에 있어서,
    동작 개시 신호에 응답하여 상기 리모트 컨트롤러를 동작시키기 위한 클럭 신호를 발생하는 회로와;
    상기 행에 대응하는 입력 단자를 갖는 입력 회로와;
    상기 열에 대응하는 출력 단자를 갖는 출력 회로 및;
    상기 클럭 발생 수단이 동작하지 않는 정지 모드에서, 상기 푸시-버튼 스위치가 온되어 상기 입력 단자와 상기 출력 단자중 적어도 어느 하나 상의 전압 레벨의 변화가 있을 때 상기 동작 개시 신호를 발생하는 정지 모드 해제 검출 회로를 포함하는 것을 특징으로 하는 리모트 컨트롤러.
  13. 제 12 항에 있어서,
    상기 입력 회로는,
    전원 전압에 일단이 연결된 저항과;
    상기 저항의 타단에 연결된 소스, 게이트 및 상기 입력 단자와 연결된 드레인을 갖는 제 1 PMOS 트랜지스터 및;
    상기 제 1 PMOS 트랜지스터의 드레인과 연결되고, 상기 제 1 PMOS 트랜지스터의 온/오프를 설정하기 위한 데이터를 저장하는 제 1 레지스터를 포함하는 것을 특징으로 하는 리모트 컨트롤러.
  14. 제 12 항에 있어서,
    상기 출력 회로는,
    전원 전압과 연결된 소스, 게이트 및 상기 출력 단자와 연결된 드레인을 갖는 제 2 PMOS 트랜지스터와;
    상기 제 2 PMOS 트랜지스터의 드레인에 연결된 드레인, 게이트 및 접지 전압과 연결된 소스를 갖는 NMOS 트랜지스터와;
    상기 제 1 PMOS 트랜지스터의 온/오프를 설정하기 위한 데이터를 저장하는 제 2 레지스터와;
    상기 NMOS 트랜지스터의 온/오프를 설정하기 위한 데이터를 저장하는 제 3 레지스터와;
    상기 제 1 PMOS 트랜지스터 및 NMOS 트랜지스터의 게이트에 연결되고, 상기 제 2 및 제 3 레지스터에 저장된 데이터를 입력받아 상기 제 1 PMOS 트랜지스터 및 상기 NMOS 트랜지스터를 온/오프하기 위한 신호를 출력하는 논리 수단을 포함하는 것을 특징으로 하는 리모트 컨트롤러.
  15. 제 13 및 제 14 항에 있어서,
    상기 정지 모드 해제 검출 회로는,
    상기 입력 단자의 전압 레벨 변화를 검출하기 위한 제 1 전압 레벨 검출 회로와;
    상기 정지 모드에서 상기 제 1 레지스터가 정상적인 데이터를 저장하고 있는 지의 여부를 검출하여 비정상적인 데이터를 저장하고 있음이 검출되거나, 상기 제 1 전압 레벨 검출 회로로부터 상기 입력 단자의 전압 레벨이 변경되었음을 나타내는 신호가 입력될 때 상기 동작 개시 신호를 출력하는 제 1 논리 수단 및;
    상기 출력 단자의 전압 레벨 변화를 검출하기 위한 제 2 전압 레벨 검출 회로와;
    상기 정지 모드에서 상기 제 2 및 제 3 레지스터가 정상적인 데이터를 저장하고 있는 지의 여부를 검출하여 비정상적인 데이터를 저장하고 있음이 검출되거나, 상기 제 2 전압 레벨 검출 회로로부터 상기 출력 단자의 전압 레벨이 변경되었음을 나타내는 신호가 입력될 때 상기 동작 개시 신호를 출력하는 제 2 논리 수단을 포함하는 것을 특징으로 하는 리모트 컨트롤러.
  16. 제 15 항에 있어서,
    상기 제 1 전압 레벨 검출 회로는,
    상기 입력 단자에 일단이 연결된 슈미트 트리거와;
    상기 슈미트 트리거의 타단에 연결되어 입력 신호의 노이즈를 제거하는 노이즈 필터 및;
    상기 노이즈 필터로부터 입력되는 신호의 레벨 변화를 검출하는 전압 레벨 검출 수단을 포함하는 것을 특징으로 하는 리모트 컨트롤러.
  17. 제 15 항에 있어서,
    상기 제 2 전압 레벨 검출 회로는,
    상기 출력 단자에 일단이 연결된 슈미트 트리거와;
    상기 슈미트 트리거의 타단에 연결되어 입력 신호의 노이즈를 제거하는 노이즈 필터 및;
    상기 노이즈 필터로부터 입력되는 신호의 레벨 변화를 검출하는 전압 레벨 검출 수단을 포함하는 것을 특징으로 하는 리모트 컨트롤러.
  18. 제 15 항에 있어서,
    상기 제 1 논리 수단은,
    상기 제 1 레지스터와 연결된 입력단과 출력단을 갖는 인버터와;
    상기 인버터로부터 출력되는 신호와 상기 제 1 전압 레벨 검출 회로로부터 입력되는 신호를 받아들여 오아 연산하는 오아 게이트 및;
    상기 정지 모드에서 상기 오아 게이트로부터 출력되는 신호를 받아들여 상기 동작 개시 신호를 출력하는 앤드 게이트를 포함하는 것을 특징으로 하는 리모트 컨트롤러.
  19. 제 15 항에 있어서,
    상기 제 2 논리 수단은,
    상기 제 3 레지스터와 연결된 입력단과 출력단을 갖는 인버터와;
    상기 제 2 레지스터, 상기 인버터 및 상기 제 2 전압 레벨 검출 회로로부터 입력되는 신호를 받아들여 오아 연산하는 오아 게이트 및;
    상기 정지 모드에서 상기 오아 게이트로부터 출력되는 신호를 받아들여 상기 동작 개시 신호를 출력하는 앤드 게이트를 포함하는 것을 특징으로 하는 리모트 컨트롤러.
  20. 제 14 항에 있어서,
    상기 논리 수단은,
    출력 디스에이블 신호 및 상기 제 3 레지스터와 각각 연결된 입력단들과 출력단을 갖는 제 1 노아 게이트와;
    상기 노아 게이트의 출력단과 상기 제 2 레지스터와 각각 연결된 입력단들과 상기 제 2 PMOS 트랜지스터의 게이트와 연결된 출력단을 갖는 낸드 게이트 및;
    상기 출력 디스에이블 신호 및 상기 제 2 레지스터와 각각 연결된 입력단들과 상기 NMOS 트랜지스터의 게이트와 연결된 출력단을 갖는 제 2 노아 게이트를 포함하는 것을 특징으로 하는 리모트 컨트롤러.
KR1019980049463A 1998-11-18 1998-11-18 정지모드해제오류검출기능및정상모드로의복구기능을갖는마이크로컨트롤러 KR100304196B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980049463A KR100304196B1 (ko) 1998-11-18 1998-11-18 정지모드해제오류검출기능및정상모드로의복구기능을갖는마이크로컨트롤러
US09/441,860 US6557107B1 (en) 1998-11-18 1999-11-17 Power-saving mode release error detection and recovery logic circuit for microcontroller devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980049463A KR100304196B1 (ko) 1998-11-18 1998-11-18 정지모드해제오류검출기능및정상모드로의복구기능을갖는마이크로컨트롤러

Publications (2)

Publication Number Publication Date
KR20000032850A KR20000032850A (ko) 2000-06-15
KR100304196B1 true KR100304196B1 (ko) 2001-12-17

Family

ID=19558785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980049463A KR100304196B1 (ko) 1998-11-18 1998-11-18 정지모드해제오류검출기능및정상모드로의복구기능을갖는마이크로컨트롤러

Country Status (2)

Country Link
US (1) US6557107B1 (ko)
KR (1) KR100304196B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7046239B2 (en) * 2000-01-25 2006-05-16 Minolta Co., Ltd. Electronic apparatus
US6823414B2 (en) * 2002-03-01 2004-11-23 Intel Corporation Interrupt disabling apparatus, system, and method
CN100470656C (zh) * 2003-10-31 2009-03-18 宇田控股有限公司 摆动时钟信号的产生方法和产生装置
US7441131B2 (en) * 2005-09-30 2008-10-21 Silicon Laboratories Inc. MCU with power saving mode
US7925903B2 (en) * 2007-06-28 2011-04-12 Microsoft Corporation Media device power conservation
JP2011258055A (ja) * 2010-06-10 2011-12-22 Fujitsu Ltd 情報処理システム及び情報処理システムの障害処理方法
US9063734B2 (en) 2012-09-07 2015-06-23 Atmel Corporation Microcontroller input/output connector state retention in low-power modes
US10133557B1 (en) * 2013-01-11 2018-11-20 Mentor Graphics Corporation Modifying code to reduce redundant or unnecessary power usage
US9104417B2 (en) * 2013-05-08 2015-08-11 Cywee Group Limited Electronic apparatus capable of being waked up through detecting motions
US11029414B2 (en) 2013-05-08 2021-06-08 Cm Hk Limited Electronic devices and methods for providing location information
US10845452B2 (en) 2013-05-08 2020-11-24 Cm Hk Limited Hybrid positioning method, electronic apparatus and computer-readable recording medium thereof
US10725064B2 (en) 2013-05-08 2020-07-28 Cm Hk Limited Methods of motion processing and related electronic devices and motion modules
US9885734B2 (en) 2013-05-08 2018-02-06 Cm Hk Limited Method of motion processing and related mobile device and microcontroller unit
US10551211B2 (en) 2013-05-08 2020-02-04 Cm Hk Limited Methods and devices with sensor time calibration
DE102017106400A1 (de) * 2017-03-24 2018-09-27 Endress+Hauser SE+Co. KG Konfigurationsschalter sowie Busteilnehmer mit einem solchen Konfigurationsschalter

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218704A (en) * 1989-10-30 1993-06-08 Texas Instruments Real-time power conservation for portable computers
US5867718A (en) * 1995-11-29 1999-02-02 National Semiconductor Corporation Method and apparatus for waking up a computer system via a parallel port
US6021500A (en) * 1997-05-07 2000-02-01 Intel Corporation Processor with sleep and deep sleep modes
US6055643A (en) * 1997-09-25 2000-04-25 Compaq Computer Corp. System management method and apparatus for supporting non-dedicated event detection
US6308278B1 (en) * 1997-12-29 2001-10-23 Intel Corporation Supplying standby voltage to memory and wakeup circuitry to wake a computer from a low power mode
US6065122A (en) * 1998-03-13 2000-05-16 Compaq Computer Corporation Smart battery power management in a computer system
US6256746B1 (en) * 1998-07-31 2001-07-03 Ubicom, Inc. System and method for multi-input wake up in a microcontroller using a single clock

Also Published As

Publication number Publication date
KR20000032850A (ko) 2000-06-15
US6557107B1 (en) 2003-04-29

Similar Documents

Publication Publication Date Title
KR100304196B1 (ko) 정지모드해제오류검출기능및정상모드로의복구기능을갖는마이크로컨트롤러
US5790873A (en) Method and apparatus for power supply switching with logic integrity protection
JP5710107B2 (ja) キー操作検出回路
US5936452A (en) Device for detecting a plurality of signal levels indicating stopping of a clock signal
KR0162599B1 (ko) 단순한 전원 제어 기능을 갖는 컴퓨터 시스템
KR20000023208A (ko) 영구 및 프로그램가능한 인에이블먼트를 갖는 개선된 감시타이머 제어회로
JPH07244123A (ja) 半導体集積回路
JP2001236240A (ja) マイクロコンピュータ
JPH05173674A (ja) グローバル・リセット回路
JPH08185331A (ja) データ処理装置
US20020084813A1 (en) Power noise prevention circuit in microcontroller unit
KR0120191B1 (ko) 노이즈에 의한 세트의 오프시 자동파워 온 방법
KR20040041385A (ko) 개인용 정보 단말기에서의 리셋 동작 제어장치 및 방법
JPH0527875A (ja) 電子機器
KR20000052390A (ko) 집적회로에 내장하는 파워-온 회로
JP2742249B2 (ja) リモートコントローラ
JP2531376B2 (ja) マイクロコンピュ―タ
JPH04307613A (ja) 電子機器
US4546399A (en) Tape recorder
KR100278279B1 (ko) 클럭발생제어기를가지는클럭발생기
KR200357284Y1 (ko) 전자기기의 리셋 장치
JP3153151B2 (ja) 負荷回路を用いた携帯情報端末のリセット制御回路
KR20010056419A (ko) 컴퓨터용 전원제어회로
JP2001203324A (ja) 集積回路およびその動作制御方法
JPH0535890A (ja) マイクロコンピユータ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee