JPH0527875A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPH0527875A JPH0527875A JP3178024A JP17802491A JPH0527875A JP H0527875 A JPH0527875 A JP H0527875A JP 3178024 A JP3178024 A JP 3178024A JP 17802491 A JP17802491 A JP 17802491A JP H0527875 A JPH0527875 A JP H0527875A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- power
- initialized
- switch
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Document Processing Apparatus (AREA)
Abstract
(57)【要約】
【目的】 電源投入によるパワーオン・リセットとシス
テム・リセットとを区別し、システム・リセット時には
特定の記憶領域の内容を初期化しないようにして、シス
テム・リセットよりの再起動処理を簡単にした電子機器
を提供することを目的とする。 【構成】 記憶されている記憶情報が、パワーオンリセ
ット回路１４０よりのパワーオン・リセット信号により
全体的に初期化されるが、リセットスイッチ１３０によ
り出力されるリセット信号では全体的に初期化されない
ため、その初期化されない部分に動作モードなどを記憶
しておけば、リセット動作よりの復帰が簡単にできる。
テム・リセットとを区別し、システム・リセット時には
特定の記憶領域の内容を初期化しないようにして、シス
テム・リセットよりの再起動処理を簡単にした電子機器
を提供することを目的とする。 【構成】 記憶されている記憶情報が、パワーオンリセ
ット回路１４０よりのパワーオン・リセット信号により
全体的に初期化されるが、リセットスイッチ１３０によ
り出力されるリセット信号では全体的に初期化されない
ため、その初期化されない部分に動作モードなどを記憶
しておけば、リセット動作よりの復帰が簡単にできる。
Description
【０００１】
【産業上の利用分野】本発明は、例えばコンピュータや
ワードプロセッサ等のように、リセットスイッチを有す
る電子機器に関するものである。
ワードプロセッサ等のように、リセットスイッチを有す
る電子機器に関するものである。
【０００２】
【従来の技術】従来の一般的な電子システムにおけるリ
セット処理を、図３のフローチャートを参照して説明す
る。図３に示すように、システムの電源が投入される
と、ステップＳ１００でシステムを構成する各デバイス
の動作モードを設定する。そして、各レジスタ等に動作
モードを設定し、ステップＳ１０２でそのシステム特有
の動作を行う。そして、ステップＳ１０３でシステムリ
セットのスイッチなどが押下されて、システムリセット
が生じると再びステップＳ１０１に戻り、パワーオン・
リセット時と同様に、各デバイスがパワーオン後のリセ
ット状態に戻る。
セット処理を、図３のフローチャートを参照して説明す
る。図３に示すように、システムの電源が投入される
と、ステップＳ１００でシステムを構成する各デバイス
の動作モードを設定する。そして、各レジスタ等に動作
モードを設定し、ステップＳ１０２でそのシステム特有
の動作を行う。そして、ステップＳ１０３でシステムリ
セットのスイッチなどが押下されて、システムリセット
が生じると再びステップＳ１０１に戻り、パワーオン・
リセット時と同様に、各デバイスがパワーオン後のリセ
ット状態に戻る。
【０００３】
【発明が解決しようとする課題】このように従来は、シ
ステムの電源投入によるパワーオン・リセットと、シス
テムのリセットスイッチ等が押下されることによるシス
テム・リセットとを区別していないため、スイッチの押
下等によるシステム・リセットの場合でも、パワーオン
・リセットと同じようにシステムが初期化されてしま
う。これにより、システム・リセット時に初期化される
必要のない各種動作モードが設定されているレジスタま
でもがイニシャライズされてしまうことになる。このた
め、再度システムの動作を開始させるためには、これら
レジスタに再び動作モード等を設定しなければならなく
なるという問題があった。
ステムの電源投入によるパワーオン・リセットと、シス
テムのリセットスイッチ等が押下されることによるシス
テム・リセットとを区別していないため、スイッチの押
下等によるシステム・リセットの場合でも、パワーオン
・リセットと同じようにシステムが初期化されてしま
う。これにより、システム・リセット時に初期化される
必要のない各種動作モードが設定されているレジスタま
でもがイニシャライズされてしまうことになる。このた
め、再度システムの動作を開始させるためには、これら
レジスタに再び動作モード等を設定しなければならなく
なるという問題があった。
【０００４】本発明は上記従来例に鑑みてなされたもの
で、電源投入によるパワーオン・リセットとシステム・
リセットとを区別し、システム・リセット時には特定の
記憶領域の内容を初期化しないようにして、システム・
リセットよりの再起動処理を簡単にした電子機器を提供
することを目的とする。
で、電源投入によるパワーオン・リセットとシステム・
リセットとを区別し、システム・リセット時には特定の
記憶領域の内容を初期化しないようにして、システム・
リセットよりの再起動処理を簡単にした電子機器を提供
することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明の電子機器は以下のような構成を備える。即
ち、電源が投入されたことを検知してパワーオン・リセ
ット信号を出力するパワーオンリセット回路と、リセッ
トスイッチが押下されると、リセット信号を出力するリ
セット回路と、前記パワーオン・リセット信号により全
体的に初期化され、前記リセット信号により初期化され
ない記憶領域を有する記憶手段とを有する。
に本発明の電子機器は以下のような構成を備える。即
ち、電源が投入されたことを検知してパワーオン・リセ
ット信号を出力するパワーオンリセット回路と、リセッ
トスイッチが押下されると、リセット信号を出力するリ
セット回路と、前記パワーオン・リセット信号により全
体的に初期化され、前記リセット信号により初期化され
ない記憶領域を有する記憶手段とを有する。
【０００６】
【作用】以上の構成において、記憶されている記憶情報
は、パワーオンリセット回路よりのパワーオン・リセッ
ト信号により全体的に初期化されるが、リセットスイッ
チにより出力されるリセット信号では部分的にしか初期
化されないため、初期化されない情報に基づいてリセッ
ト動作よりの復帰が簡単にできる。
は、パワーオンリセット回路よりのパワーオン・リセッ
ト信号により全体的に初期化されるが、リセットスイッ
チにより出力されるリセット信号では部分的にしか初期
化されないため、初期化されない情報に基づいてリセッ
ト動作よりの復帰が簡単にできる。
【０００７】
【実施例】以下、添付図面を参照して本発明の好適な実
施例を詳細に説明する。
施例を詳細に説明する。
【０００８】図１は本発明の一実施例の電子機器のリセ
ット回路の構成を示すブロック図、図２は本実施例の電
子機器の動作を示すフローチャートである。
ット回路の構成を示すブロック図、図２は本実施例の電
子機器の動作を示すフローチャートである。
【０００９】図１において、１１０はシステム全体の電
源を示し、１２０は電子機器に電源を投入するためのパ
ワーオンスイッチを示している。１３０はシステム・リ
セットスイッチで、この電子機器に対してリセット動作
を行わせるためのスイッチである。１４０はパワーオン
・リセット回路で、装置の電源が投入されたことを検出
すると、パワーオン・リセット信号を各デバイスに供給
している。１５０はシステム・リセット回路で、システ
ム・リセットスイッチ１３０がオンされたときに各デバ
イスにリセット動作を要求するリセット信号を出力して
いる。１６０はＯＲゲートである。１７０は動作モード
レジスタ群で、装置の電源投入後、一旦設定されるだけ
で良い動作モードを記憶している。また、レジスタ群１
８０は、システムリセットに応じて再設定しなければな
らない動作モードなどを記憶しているレジスタ群であ
る。
源を示し、１２０は電子機器に電源を投入するためのパ
ワーオンスイッチを示している。１３０はシステム・リ
セットスイッチで、この電子機器に対してリセット動作
を行わせるためのスイッチである。１４０はパワーオン
・リセット回路で、装置の電源が投入されたことを検出
すると、パワーオン・リセット信号を各デバイスに供給
している。１５０はシステム・リセット回路で、システ
ム・リセットスイッチ１３０がオンされたときに各デバ
イスにリセット動作を要求するリセット信号を出力して
いる。１６０はＯＲゲートである。１７０は動作モード
レジスタ群で、装置の電源投入後、一旦設定されるだけ
で良い動作モードを記憶している。また、レジスタ群１
８０は、システムリセットに応じて再設定しなければな
らない動作モードなどを記憶しているレジスタ群であ
る。
【００１０】図１から明らかなように、パワーオン・リ
セット信号はレジスタ群１７０にのみ供給されているた
め、レジスタ群１７０はパワーオン時にのみリセットさ
れ、スイッチ１３０で指示されるシステムリセット時に
はリセットされない。これに対し、レジスタ群１８０は
パワーオン・リセット信号及びシステム・リセット信号
の論理和信号によりリセットされているため、システム
リセット・スイッチ１３０が押下された時も、パワーオ
ン・リセット時と同様にイニシャライズされる。
セット信号はレジスタ群１７０にのみ供給されているた
め、レジスタ群１７０はパワーオン時にのみリセットさ
れ、スイッチ１３０で指示されるシステムリセット時に
はリセットされない。これに対し、レジスタ群１８０は
パワーオン・リセット信号及びシステム・リセット信号
の論理和信号によりリセットされているため、システム
リセット・スイッチ１３０が押下された時も、パワーオ
ン・リセット時と同様にイニシャライズされる。
【００１１】次に、図２のフローチャートを参照して本
実施例の動作を説明する。
実施例の動作を説明する。
【００１２】装置のパワーオンスイッチ１２０がオンさ
れると、電源１１０から各デバイスに対して規定の電圧
が与えられる。その際、パワーオンリセット回路１４０
は、各デバイス内が電気的に安定する迄、所定の時間リ
セット状態を保持させるためのパルス幅を有するロウレ
ベルのパワーオン・リセット信号を出力する。これによ
り、各種デバイスやレジスタ群１７０及び１８０が初期
化される（ステップＳ１）。次にステップＳ２に進み、
このパワーオンリセット信号がハイレベルになってパワ
ーオン・リセットが解除された後、システムを動作させ
るためにレジスタ群１７０及びレジスタ群１８０に各種
モードが設定される。
れると、電源１１０から各デバイスに対して規定の電圧
が与えられる。その際、パワーオンリセット回路１４０
は、各デバイス内が電気的に安定する迄、所定の時間リ
セット状態を保持させるためのパルス幅を有するロウレ
ベルのパワーオン・リセット信号を出力する。これによ
り、各種デバイスやレジスタ群１７０及び１８０が初期
化される（ステップＳ１）。次にステップＳ２に進み、
このパワーオンリセット信号がハイレベルになってパワ
ーオン・リセットが解除された後、システムを動作させ
るためにレジスタ群１７０及びレジスタ群１８０に各種
モードが設定される。
【００１３】ステップＳ３では通常のシステム動作が実
行され、ステップＳ４でシステムリセット・スイッチ１
３０が押下されると、システム・リセット信号がＯＲゲ
ート１６０を通してレジスタ群１８０に出力される（ス
テップＳ５）。これにより、レジスタ群１８０はパワー
オン直後の状態に初期化される。しかし、このときレジ
スタ群１７０にはシステム・リセット信号が出力されな
いため、レジスタ群１７０のイニシャライズ処理は行な
われない。
行され、ステップＳ４でシステムリセット・スイッチ１
３０が押下されると、システム・リセット信号がＯＲゲ
ート１６０を通してレジスタ群１８０に出力される（ス
テップＳ５）。これにより、レジスタ群１８０はパワー
オン直後の状態に初期化される。しかし、このときレジ
スタ群１７０にはシステム・リセット信号が出力されな
いため、レジスタ群１７０のイニシャライズ処理は行な
われない。
【００１４】従って、システム・リセット後はレジスタ
群１８０にのみ再度モード設定すれば、システムの通常
動作が可能となる。
群１８０にのみ再度モード設定すれば、システムの通常
動作が可能となる。
【００１５】尚、本発明は複数の機器から構成されるシ
ステムに適用しても、１つの機器からなる装置に適用し
ても良い。また、本発明はシステム或は装置に、本発明
を実施するプログラムを供給することによって達成され
る場合にも適用できることは言うまでもない。
ステムに適用しても、１つの機器からなる装置に適用し
ても良い。また、本発明はシステム或は装置に、本発明
を実施するプログラムを供給することによって達成され
る場合にも適用できることは言うまでもない。
【００１６】以上説明したように本実施例によれば、パ
ワーオン・リセットとシステム・リセットとに応じて、
各種動作モードなどを記憶しているレジスタやメモリを
初期化するかどうかを区別できる構成にすることによ
り、システム・リセット後の再設定の手間を少なくする
ことができる。
ワーオン・リセットとシステム・リセットとに応じて、
各種動作モードなどを記憶しているレジスタやメモリを
初期化するかどうかを区別できる構成にすることによ
り、システム・リセット後の再設定の手間を少なくする
ことができる。
【００１７】また、モード設定レジスタだけでなく、例
えばシステム動作ステータス・レジスタ等もシステム・
リセットによってイニシャライズされないようにするこ
とにより、システムリセット後、システムリセット直前
の動作状況を認識できる。
えばシステム動作ステータス・レジスタ等もシステム・
リセットによってイニシャライズされないようにするこ
とにより、システムリセット後、システムリセット直前
の動作状況を認識できる。
【００１８】
【発明の効果】以上説明したように本発明によれば、電
源投入によるパワーオン・リセットとシステム・リセッ
トとを区別し、システム・リセット時には特定の記憶領
域の内容を初期化しないようにしているため、システム
・リセットよりの再起動が簡単にできる効果がある。
源投入によるパワーオン・リセットとシステム・リセッ
トとを区別し、システム・リセット時には特定の記憶領
域の内容を初期化しないようにしているため、システム
・リセットよりの再起動が簡単にできる効果がある。
【図１】本発明の一実施例の電子機器のリセット回路の
概略構成を示すブロック図である。
概略構成を示すブロック図である。
【図２】本実施例の電子機器における動作の流れを示す
フローチャートである。
フローチャートである。
【図３】従来のリセット処理動作の流れを示すフローチ
ャートである。
ャートである。
１１０ 電源 １２０ パワーオンスイッチ １３０ システムリセットスイッチ １４０ パワーオン・リセット回路 １５０ システムリセット回路 １６０ ＯＲゲート １７０，１８０ レジスタ群
Claims (1)
- 【特許請求の範囲】 【請求項１】 電源が投入されたことを検知してパワー
オン・リセット信号を出力するパワーオンリセット回路
と、 リセットスイッチが押下されると、リセット信号を出力
するリセット回路と、 前記パワーオン・リセット信号により全体的に初期化さ
れ、前記リセット信号により初期化されない記憶領域を
有する記憶手段と、 を有することを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3178024A JPH0527875A (ja) | 1991-07-18 | 1991-07-18 | 電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3178024A JPH0527875A (ja) | 1991-07-18 | 1991-07-18 | 電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0527875A true JPH0527875A (ja) | 1993-02-05 |
Family
ID=16041251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3178024A Withdrawn JPH0527875A (ja) | 1991-07-18 | 1991-07-18 | 電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0527875A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6119211A (en) * | 1996-08-26 | 2000-09-12 | Nec Corporation | Circuit for controlling writing data into memory and allowing concurrent reset generation and writing data operation |
| WO2005071522A1 (ja) * | 2004-01-27 | 2005-08-04 | Nec Corporation | 高速再起動方法および情報処理装置ならびにプログラム |
| JP2008059007A (ja) * | 2006-08-29 | 2008-03-13 | Hitachi Ltd | 半導体記憶装置 |
| JP2013175093A (ja) * | 2012-02-27 | 2013-09-05 | Nec Corp | 通信装置およびそのプロセッサ再開方法 |
-
1991
- 1991-07-18 JP JP3178024A patent/JPH0527875A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6119211A (en) * | 1996-08-26 | 2000-09-12 | Nec Corporation | Circuit for controlling writing data into memory and allowing concurrent reset generation and writing data operation |
| WO2005071522A1 (ja) * | 2004-01-27 | 2005-08-04 | Nec Corporation | 高速再起動方法および情報処理装置ならびにプログラム |
| JPWO2005071522A1 (ja) * | 2004-01-27 | 2007-09-13 | 日本電気株式会社 | 高速再起動方法および情報処理装置ならびにプログラム |
| US9298472B2 (en) | 2004-01-27 | 2016-03-29 | Nec Corporation | High-speed restart method, information processing device, and program |
| JP2008059007A (ja) * | 2006-08-29 | 2008-03-13 | Hitachi Ltd | 半導体記憶装置 |
| JP2013175093A (ja) * | 2012-02-27 | 2013-09-05 | Nec Corp | 通信装置およびそのプロセッサ再開方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5551008A (en) | Method and system for resuming data processing in computer | |
| KR100251381B1 (ko) | 휘발성메모리의초기화장치및방법 | |
| JPH03171310A (ja) | パーソナルコンピュータ | |
| JPH0527875A (ja) | 電子機器 | |
| JPS5854418A (ja) | 割込み処理方式 | |
| JP2003167649A (ja) | 情報処理装置 | |
| JPH1195875A (ja) | Ｃｐｕのリセット方法 | |
| JP2846876B2 (ja) | 情報処理装置 | |
| JPH09213088A (ja) | エンジン制御装置 | |
| JP3201530B2 (ja) | 情報処理装置および方法 | |
| JP3123856B2 (ja) | メモリバックアップ制御回路 | |
| JPH03149621A (ja) | マイクロプロセッサ | |
| JPS5850409Y2 (ja) | 情報処理装置 | |
| JP2000020498A (ja) | マイクロコンピュータおよびその復帰方法 | |
| JP2732702B2 (ja) | 情報処理装置およびクロック切り換え方法 | |
| JPH0212417A (ja) | マイクロプロセッサ初期化保証システム | |
| JP2000056984A (ja) | メモリ内蔵マイクロコンピュータ及びマイクロコンピュータのリセット方法 | |
| JPS5839343A (ja) | 複数システムの初動装置 | |
| JP2842846B2 (ja) | キーボード動作モードの保持方法 | |
| KR0119588Y1 (ko) | 원칩구현이 가능한 백업마이콤 | |
| JPS6115464B2 (ja) | ||
| JPH04205325A (ja) | 情報処理装置のデータ退避復元方式 | |
| JPH06332577A (ja) | システムのリセット要因識別方式 | |
| JPH0519881A (ja) | 電子機器 | |
| JPH06225452A (ja) | 電源供給装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |