JPS5850409Y2 - 情報処理装置 - Google Patents

Description

【考案の詳細な説明】 本考案は情報処理装置、特に電源投入を検出できる情報
処理装置に関するものである。

従来第１図に示すように、単一集積回路（ｌチップ）か
らなる情報処理装置ｌ（以下シングルチップＭＰという
）は、外部メモリ群２、周辺装置４及びこの周辺装置と
シングルチップＭＰ１とのデータ転送バス６で相互に接
続され、共通の電源５からの供給電力でプログラム処理
を実行していた。

しかしながら、共通電源５に急激な電源変動（停電を含
む）が生じた時、各部に過度的な電流が流れたり、要部
が短絡したりして、シングルチップＭＰ１の内部メモリ
あるいは外部メモリ２に保持されている記憶内容がこわ
されてしまったり、メモリのアドレス指定を行なうプロ
グラムカランのの指示内容が変化したり、レジスタに格
納したデータが変化したりして、その後、電源電圧が正
常に戻ったときには、シングルチップＭＰ１が誤ったメ
モリデータにより暴走してしまい誤動作を起こすことが
あった。

又、短時間で発生する電圧変動に対しては、この変動を
操作者が感知することができなかった。

本考案の目的は、電源電圧に変動が生じても、誤動作を
起すことのない情報処理装置を提供することにある。

本考案の情報処理装置は、電源から動作電圧が供給され
たことを検出する手段と、この検出手段からの出力によ
り装置を初期状態に設定する手段と、この初期状態を解
除して装置を動作状態にする手段とを有し、装置が初期
状態であるか動作状態であるかを外部へ認識せしめるこ
とを可能にすることを特徴とする。

本考案の情報処理装置によれば、電源を投入すると、動
作電圧が供給されたことが検知され、初期値設定手段（
例えばフリップ・フロップ）から装置をリセットする信
号が出力される。

このリセット信号により装置が初期状態に設定されると
、外部信号によりこのリセット信号の出力を禁止シ装置
を動作状態にする。

この後、電源電圧に変動が生じ動作電圧以下となっても
、この電源が正常状態に復帰した時点では装置は必ず初
期状態に設定されており、外部信号が供給されなげれば
そのまま初期状態を保持しているので、電源復帰時にプ
ログラムの暴走が起こることはない。

又、一度電源変動が起こり、供給電圧が動作電圧板下に
なった場合には、電圧が正常状態に戻った時点では装置
は常にリセット状態となり、操作者は電源変動があった
ことを認識することができるので、単時間の電圧変動で
あっても、装置を誤操作することはない。

更に、電源電圧の変動が生じたとき、装置をリセット状
態にするとともに、電源変動があったことを示す信号を
外部に出力することにより、電源変動を容易に認識する
こともできる。

以下、図面を参照して本考案の一実施例を説明する。

第２図はシングルチッププロセッサ１０内に本考案を適
用した場合のリセット制御部を示すブロック図である。

プロセッサ１０は他の周辺装置（キーボード、プリンタ
等）や周辺メモリと共通の電源ＶＣＣから動作電圧が供
給されたことを検出する検出部１１と、この検出信号Ａ
により装置内にリセット信号を出力するフリップフロッ
プ１２と、装置の状態を示す信号を外部へ出力したり、
装置を動作状態にする信号を入力したりする入出力端子
１６とを含む。

ここで、検出部１１は、ゲートとツースを夫々電源Ｖｃ
ｅ及び接地に接続されたエンハンスメン）型ＭＯ８）ラ
ンジスタＴ１、ディプレッション型ＭＯＳトランジスタ
Ｔ４と、夫々のソースを電源ＶＣＣ及び接地に接続され
たディプレッションＷＭＯＳ ） ランジスタＴ５とエ
ンハンスメント型ＭＯ８）ランジスタＴ２とを有し、ト
ランジスタＴ、とＴ４のドレインはトランジスタＴ２の
ゲートに接続され、トランジスタＴ５のゲートとドレイ
ンは共通に接続され、フリップ・フロップ１２への検出
出力信号線Ａとなる。

一方、フリップ・フロップ１２は２個のＮＯＲゲート１
３，１４からなり、ＮＯＲゲート１３の１人力には検出
部１１からの検出信号Ａが又ＮＯＲゲート１４の１人力
には端子１６からの信号がインバータ１５を介して入力
される。

更にＮＯＲゲート１３の出力Ｓはエンハンスメント型Ｍ
Ｏ８）ランジスタＴ３ノケートに入力され、このトラン
ジスタのソースは接地にドレインはディプレッション型
ＭＯ８）ランジスタＴ３のドレインと入出力端子１６と
に接続される。

又、トランジスタＴ６のソースは電源ＶＣＣに、ゲート
はドレインに接続される。

ＮＯＲゲート１４の出力端からはリセット信号あるいは
動作状態設定信号（出力Ｒ）が出力される。

今、シングルチッププロセッサ１０内に、電源電圧ＶＣ
Ｃから動作電圧以上の電圧が供給されると、検出部１１
トランジスタＴｌ 、Ｔ４からは次段のＥＤインバータ
回路のＴ２をしゃ断する電圧が一時的に供給される。

従って、検出信号Ａは、電源Ｖｃｃから動作電圧が供給
されてからトランジスタＴ２のゲートの電圧レベルが閾
値電圧を越える。

このＨレベル信号は、フリップフロップ１２に入力され
、フリップフロップ１２のＳ出力はＬレベルとなる。

また、このとき、入出力端子１６には、トランジスタＴ
３とＴ６よりなるＥＤインバータ回路からＨレベル信号
が出力されており、この信号はインバータ１５を介して
ＮＯＲゲート１４に入力される。

従って、フリップ７０ツブ１２の出力状態は出力ＳがＬ
レベル、出力ＲがＨレベルを保持し続け、この出力Ｒの
Ｈレベル信号をプロセッサ内部のプログラムカウンタや
その他のレジスタ等初期値設定を必要とする回路をリセ
ットする信号として使えば、フリップフロップ１２から
このリセット信号（Ｈレベル）が出力されている限り、
プロセッサは動作を停止しており、端子１６にはプロセ
ッサが初期状態に設定されていることを示すＨレベル信
号が出力され続ける。

その後、プロセッサを動作させるためには、端子１６か
らＬレベルのパルスを印加してやればよい。

即ち、端子１６へ、Ｌレベル信号が加わると、フリップ
フロップ１２の出力信号は反転し、Ｓ出力はＨレベル、
Ｒ出力はＬレベルになるため、プロセッサの内部はリセ
ット状態から解放され動作を始める。

この時端子１６には、動作状態であることを示す信号Ｌ
レベルが出力される。

ここで、プロセッサの動作中に、電源電圧Ｖｃｃに変動
が生じると、プロセッサ内部のレジスタ、カウンタ等に
保持されていたデータは、でたらめな値になる。

従って、通常はこの後電圧が正常に戻るとこれらでたら
めなデータに基いた処理が開始され、誤動作を起こす本
実施例では、電源電圧が正常値（動作電圧値）に戻った
ときには、必ず検出部１１から一定期間Ｈレベルの信号
が出力され、フリップフロップ１２からプロセッサ内の
初期設定部ヘリセット信号が供給され、フロセッサは強
制的に初期状態に設定されるとともに端子１６には、リ
セット状態であることを示す信号Ｈレベルが出力され続
けるため電源電圧が正常に回復しても、プロセッサが誤
動作することがなく、同時に電源電圧の変動があったこ
とを端子１６から外部へランプ表示、あるいはブザー等
により知らしめることが可能であるため、操作者はたと
え単時間の電源変動でも容易に認識することができ、電
子式キャッシュレジスタ等への応用が期待される。

尚、本実施例では、電源電圧が正常な動作電圧に戻った
時に、それを検出してプロセッサをリセットする構成を
示したが、検出部１１として電圧変動を検出できる回路
構成とすれば電圧変動が生じた時点からプロセッサをリ
セットすることができることは明らかである。

更に本考案はＣＰＵのみならず、メモリ等に用いて、デ
ータ入出力部のゲートを閉じることにより電圧変動後に
はＣＰＵからアドレス指定があってもデータの転送を行
なわないようにしてもよい。

尚、ＢＩＮＤインバータ回路の変わりに、通常の相補型
ＭＯ８回路によるインバータあるいは負荷として抵抗性
素子を用いた通常のインバータ等を用いてもよい。

【図面の簡単な説明】

第１図は情報処理装置の構成を示すブロック図、第２図
は本考案の一実施例をＣＰＵ内部に適用した場合の主要
部を示す回路図である。 １・・・ＣＰＵ、２・・・メモリ、３・・・Ｉ ／ ｏ
コントローラ、４・・・入出力装置、５・・・電源、６
・・・バス、信号線群、７・・・電力供給線、１０・・
・プロセッサ（ＣＰＵ）、１１・・・検出部、１２・・
・フリップフロップ、１３，１４・・・ＮＯＲゲート、
１５・・・インバータ、１６・・・端子、Ｔ１〜Ｔ６・
・・トランジスタ。

Claims (1)

【実用新案登録請求の範囲】
1. 情報処理回路を含む集積回路チップと、電源投入後の電
   源電圧の変動を検出する検出回路と、該検出回路の検出
   出力に応答して前記情報処理回路を初期状態にセットす
   る信号を発生し、かつ前記集積回路チップの外へ当該集
   積回路チップの電源電圧が変動したことを知らせる指示
   信号を発生する制御回路と、前記集積回路チップの外か
   ら入力される解除信号によって前記セット信号および前
   記指示信号の発生を停止する解除回路とを有し、前記検
   出回路、前記制御回路および前記解除回路はいずれも前
   記集積回路チップ上に形成されていることを特徴とする
   情報処理装置。