KR960030399A - 반도체 장치 및 이 반도체 장치의 클럭 신호 제어 방법 - Google Patents

반도체 장치 및 이 반도체 장치의 클럭 신호 제어 방법 Download PDF

Info

Publication number
KR960030399A
KR960030399A KR1019960001892A KR19960001892A KR960030399A KR 960030399 A KR960030399 A KR 960030399A KR 1019960001892 A KR1019960001892 A KR 1019960001892A KR 19960001892 A KR19960001892 A KR 19960001892A KR 960030399 A KR960030399 A KR 960030399A
Authority
KR
South Korea
Prior art keywords
clock signal
signal
semiconductor device
terminal
clock
Prior art date
Application number
KR1019960001892A
Other languages
English (en)
Other versions
KR100225213B1 (ko
Inventor
히로히사 이마무라
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960030399A publication Critical patent/KR960030399A/ko
Application granted granted Critical
Publication of KR100225213B1 publication Critical patent/KR100225213B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Electronic Switches (AREA)

Abstract

반도체 장치의 클럭 신호 제어 회로에 있어서, 제1클럭 신호는 외부 클럭 신호 모드시에 반도체 장치의 제1단자에 외부에서 공급된다. 외부 소자 이용 모드시에, 제2클럭 신호는 반도체 장치의 제2단자와 제1단자 사이에 외부에서 접속된 소자를 사용하여, P채널 MOS 트랜지스터 및 N 채널 MOS 트랜지스터 구성된 셀프-바이어싱 저항기 및 클럭 인버터에 의해 상기 제1단자상에 발생된다. 외부 클럭 신호 모드 또는 외부 소자 이용 모드시에 상기 제2단자 상의 클럭 신호는 슈미트 트리거형 논리 게이트를 사용하여 반도체 장치의 내부 회로에 공급된다. 외부 클럭 신호 모드시에, 클럭 인버터 및 셀프-바이어싱 저항기는 턴오프되어 제2클럭 신호의 발생이 억제된다. 또한, 클럭 신호 정지 모드시에, 클럭 신호의 공급이 억제된다.

Description

반도체 장치 및 이 반도체 장치의 클럭 신호 제어 방법.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 선택 신호가 외부에서 공급되는 경우인 본 발명의 제1실시예에 따른 반도체 장치의 클럭 신호 제어회로를 도시한 블럭도.

Claims (26)

  1. 반도체 장치에 있어서, 제1단자, 및 외부에서 제1클럭 신호가 공급될 수 있는 제2단자; 상기 제1단자와 제2단자 사이에 접속되어 제2클럭 신호를 상기 제2단자 상에 발생시키기 위해 외부에서 상기 제1단자와 제2단자 사이에 접속된 소자를 사용하는 클럭 신호 발생 수단; 입력 제어 신호에 응답하여 상기 클럭 신호 발생수단을 턴 오프시키는 제어수단; 및 상기 제2단자 상의 클럭 신호가 내부 클럭 신호로서 상기 반도체 장치의 내부 회로에 공급되도록 동작할 수 있는 공급 수단을 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 클럭 신호 발생 수단은 상기 제1단자와 제2단자 사이에 제공된 클럭 인버터; 및 셀프-바이어싱 저항기(self-biasing resistor)로서 기능하는 P 채널 MOS 트랜지스터 및 N 채널 MOS 트랜지스터를 포함하는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 공급 수단은 슈미트 트리거형(Schmit trigger type) 게이트를 포함하는 것을 특징으로 하는 반도체 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 제1클럭 신호가 공급되지 않고 제2클럭 신호가 발생되지 않을 때 제3클럭 신호를 발생하여, 이 제3클럭 신호를 내부 클럭 신호로서 상기 반도체 장치의 내부 회로에 공급하는 클럭 신호 공급 수단을 더 포함하는 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서, 상기 클럭 신호 공급 수단은 제1클럭 신호가 공급되지 않고 제2클럭 신호가 발생되지 않을 때 제3클럭 신호를 발생하는 발생 수단; 및 상기 제3클럭 신호를 내부 클럭 신호로서 상기 반도체 장치의 내부 회로에 공급하는 제3클럭 신호 공급 수단을 포함하는 것을 특징으로 하는 반도체 장치.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 클럭 신호가 상기 제2단자에 공급되었다는 것을 나타내는 선택 신호를 상기 제어 신호로서 상기 제어 수단에 공급하는 선택 신호 공급 수단을 더 포함하는 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서, 상기 선택 신호 공급 수단은 상기 선택 신호가 외부에서 상기 제3단자를 통해 상기 제어 수단에 공급되도록 상기 반도체 장치에 제공된 제3단자를 포함하는 것을 특징으로 하는 반도체 장치.
  8. 제6항에 있어서, 상기 선택 신호 공급 수단은 상기 선택 신호를 제어 신호로서 상기 제어 수단에 선택적으로 공급하는 스위치를 포함하는 것을 특징으로 하는 반도체 장치.
  9. 제6항에 있어서, 상기 선택 신호 공급 수단은 상기 선택 신호가 상기 제어 수단에 공급되도록 상기 선택 신호를 나타내는 데이타를 저상하는 레지스터를 포함하는 것을 특징으로 하는 반도체 장치.
  10. 제1항지 내지 제3항 중 어느 한 항에 있어서, 상기 반도체 장치의 내부 회로로의 클럭 신호의 공급이 정지되는 것을 나타내는 클럭 정지 신호를 상기 제어 신호로서 상기 제어 수단에 공급하는 클럭 정지 신호 공급 수단을 더 포함하는 것을 특징으로 하는 반도체 장치.
  11. 제10항에 있어서, 상기 클럭 정지 신호 공급 수단은 상기 클럭 정지 신호가 외부에 상기 제4단자를 통해 상기 제어 수단에 공급되도록 상기 반도체 장치에 제공된 제4단자를 포함하는 것을 특징으로 하는 반도체 장치.
  12. 제10항에 있어서, 상기 클럭 정지 신호 공급 수단은 상기 반도체 장치의 상기 내부 회로에 포함되는 것을 특징으로 하는 반도체 장치.
  13. 제10항에 있어서, 상기 제어 수단은 상기 공급 수단이 내부 클럭 신호를 상기 반도체 장치의 내부 회로에 공급하지 못하게 하도록 클럭 정지 신호에 응답하는 수단을 더 포함하는 것을 특징으로 하는 반도체 장치.
  14. 제10항에 있어서, 클럭 신호가 상기 제2단자에 공급되었다는 것을 나타내는 선택 신호를 상기 제어 신호로서 상기 제어 수단에 공급하는 선택 신호 공급수단을 더 포함하는 것을 특징으로 하는 반도체 장치.
  15. 제14항에 있어서, 상기 선택 신호 공급 수단은 상기 선택 신호가 외부에서 제3단자를 통히 상기 제어수단에 공급되도록 상기 반도체 장치에 제공된 제3단자를 포함하는 것을 특징으로 하는 반도체 장치.
  16. 제14항에 있어서, 상기 선택 신호 공급 수단은 상기 선택 신호를 제어 신호로서 상기 제어 수단에 선택적으로 공급하는 스위치를 포함하는 것을 특징으로 하는 반도체 장치.
  17. 제14항에 있어서, 상기 선택 신호 공급 수단은 상기 선택 신호가 상기 제어 수단에 공급되도록 상기 선택 신호를 나타내는 데이타를 저장하는 레지스터를 포함하는 것을 특징으로 하는 반도체 장치.
  18. 제5항에 있어서, 상기 반도체 장치의 내부 회로로의 클럭 신호의 공급이 정지되는 것을 나타내는 클럭 정지 신호를 상기 제어 신호로서 상기 제어 수단에 공급하는 클럭 정지 신호 공급 수단을 더 포함하는 것을 특징으로 하는 반도체 장치.
  19. 제18항에 있어서, 상기 제어 수단은 상기 제3클럭 신호 공급 수단이 제3클럭 신호를 상기 반도체 장치의 내부 회로에 공급하지 못하게 하도록 제어 신호에 응답하는 수단을 더 포함하는 것을 특징으로 하는 반도체 장치.
  20. 클럭 신호의 빌생 및 이 클럭 신호의 반도체 장치의 내부 회로로의 공급을 제어하는 방법에 있어서, 외부 클럭 신호 모드시에 제1클럭 신호를 상기 반도체 장치의 제1단자에 외부에서 공급하는 단계; 상기 반도체 장치의 상기 제1단자와 제2단자 사이에 외부에서 소자가 접속된 외부 소자 이용 모드시에 상기 제1단자 상에 제2클럭 신호를 발생시키는 단계; 외부 클럭 신호 모드 또는 외부 소자 이용 모드시에 상기 반도체 장치의 내부 회로에 상기 제2단자 상의 클럭 신호를 공급하는 단계; 및 외부 클럭 신호 모드시의 제어 신호에 응답하여 제2클럭 신호가 발생되지 못하게 하는 단계를 포함하는 것을 특징으로 하는 클럭 신호 발생 및 공급 제어 방법.
  21. 제20항에 있어서, 클럭 신호가 상기 제1단자에 공급되었다는 것을 나타내는 선택 신호를 상기 외부 클럭신호 모드시에 상기 제어 신호로서 제공하는 단계를 더 포함하는 것을 특징으로 하는 클럭 신호 발생 및 공급 제어 방법.
  22. 제21항에 있어서, 상기 반도체 장치의 내부 회로로의 클럭 신호의 공급이 정지되는 것을 나타내는 클럭정지 신호를 상기 제어 신호로서 제공하는 단계를 더 포함하는 것을 특징으로 하는 클럭 신호 발생 및 공급 제어 방법.
  23. 제20항에 있어서, 제1클럭 신호가 공급되지 않고 제2클럭 신호가 발생되지 않을 때 제3클럭 신호를 발생 시키는 단계; 및 제3클럭 신호를 내부 클럭 신호로서 상기 반도체 장치의 내부 회로에 공급하는 단계를 더 포함하는 것을 특징으로 하는 클럭 신호 발생 및 공급 제어 방법.
  24. 제23항에 있어서, 제3클럭 신호를 발생시키는 상기 단계는 클럭 신호가 상기 제1단자에 공급되었다는 것을 나타내는 선택 신호를 상기 제어 신호로서 제공하는 단계; 외부 소자가 이용되었다는 것을 나타내는 외부 소자 신호를 상기 외부 소자 이용 모드시에 제공하는 단계; 선택 신호로부터 제1클럭 신호가 공급되지 않았다는 것을 판별하고, 외부 소자 신호로부터 제2클럭 신호가 발생되지 않았다는 것을 판별하는 단계; 및 판별 결과에 따라 제3클럭 신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 클럭 신호 발생 및 공급 제어 방법.
  25. 제20항 내지 제24항 중 어느 한 항에 있어서, 상기 반도체 장치의 내부 회로로의 제1 또는 제2클럭 신호의 공급이 정지되는 것을 나타내는 클럭 정지 신호를 상기 제어 신호로서 제공하는 단계를 더 포함하는 것을 특징으로 하는 클럭 신호 발생 및 공급 제어 방법.
  26. 제20항 내지 제24항 중의 어느 한 항에 있어서, 상기 반도체 장치의 내부 회로로의 제1, 제2 또는 제3클럭 신호의 공급이 정지되는 것을 나타내는 클럭 정지 신호를 상기 제어 신호로서 제공하는 단계를 더 포함하는 것을 특징으로 하는 클럭 신호 발생 및 공급 제어 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960001892A 1995-01-30 1996-01-29 반도체 장치 및 이 반도체 장치의 클럭 신호 제어방법(control of clock signal in semiconductor device) KR100225213B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7013146A JP2666756B2 (ja) 1995-01-30 1995-01-30 半導体装置
JP95-013146 1995-01-30

Publications (2)

Publication Number Publication Date
KR960030399A true KR960030399A (ko) 1996-08-17
KR100225213B1 KR100225213B1 (ko) 1999-10-15

Family

ID=11825030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960001892A KR100225213B1 (ko) 1995-01-30 1996-01-29 반도체 장치 및 이 반도체 장치의 클럭 신호 제어방법(control of clock signal in semiconductor device)

Country Status (5)

Country Link
US (1) US5751175A (ko)
JP (1) JP2666756B2 (ko)
KR (1) KR100225213B1 (ko)
DE (1) DE19603087C2 (ko)
TW (1) TW289185B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1091270A (ja) * 1996-09-13 1998-04-10 Sanyo Electric Co Ltd クロック制御方法およびその方法を用いた集積回路素子
JP3681611B2 (ja) * 2000-04-06 2005-08-10 Ｎｅｃエレクトロニクス株式会社 マイクロコンピュータ
KR100500411B1 (ko) * 2003-06-18 2005-07-12 주식회사 하이닉스반도체 내부 클럭 신호 생성 회로 및 방법
KR100608362B1 (ko) * 2004-04-22 2006-08-08 주식회사 하이닉스반도체 펄스 발생기
US20060248417A1 (en) * 2005-04-28 2006-11-02 International Business Machines Corporation Clock control circuit for test that facilitates an at speed structural test
JP4936315B2 (ja) * 2005-11-08 2012-05-23 ルネサスエレクトロニクス株式会社 スイッチング電源装置と半導体集積回路装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6153817A (ja) * 1984-08-23 1986-03-17 Nec Corp タイミング発生装置
JP2526942B2 (ja) * 1987-11-25 1996-08-21 日本電気株式会社 クロック発生回路
JPH02202714A (ja) * 1989-02-01 1990-08-10 Toshiba Corp クロック発生回路
US4901033A (en) * 1989-05-01 1990-02-13 Motorola, Inc. Frequency synthesizer with dynamically programmable frequency range of selected loop bandwith
US5202647A (en) * 1989-10-31 1993-04-13 Kyocera Corporation Apparatus and method for generating clock pulses having a stable duty ratio
JPH0446707U (ko) * 1990-08-22 1992-04-21
JPH04361419A (ja) * 1991-06-10 1992-12-15 Fujitsu Ltd 半導体集積回路
JP2567163B2 (ja) * 1991-08-29 1996-12-25 株式会社東芝 半導体集積回路
JPH0619698A (ja) * 1992-07-03 1994-01-28 Toshiba Corp 工程管理支援装置
US5453719A (en) * 1993-12-17 1995-09-26 Nec Corporation Oscillator circuit generating oscillation signal responsive to one of resonant element and external clock signal

Also Published As

Publication number Publication date
DE19603087A1 (de) 1996-08-08
TW289185B (ko) 1996-10-21
JP2666756B2 (ja) 1997-10-22
KR100225213B1 (ko) 1999-10-15
JPH08204454A (ja) 1996-08-09
US5751175A (en) 1998-05-12
DE19603087C2 (de) 1997-05-07

Similar Documents

Publication Publication Date Title
KR970707445A (ko) 전압 검지 회로, 파워 온.오프 리세트 회로 및 반도체 장치(Voltage Detection Circuit, Power-ON/OFF Reset Circuit, and Semiconductor Device)
KR940020551A (ko) 내장 강압 전압 발생기용 저 전력 소모 전압 감시 회로를 가진 반도체 집적회로(Semiconductor integrated circuit device having low power consumption voltage monitoring circuit for built-in step-down voltage generator)
KR950015367A (ko) 동기랜덤액세스 메모리장치
KR960030399A (ko) 반도체 장치 및 이 반도체 장치의 클럭 신호 제어 방법
KR910015057A (ko) 반도체집적회로
KR890017702A (ko) 반도체메모리
KR970028938A (ko) 외부 리셋 회로를 구비한 모뎀 장치
KR960019311A (ko) 양/음 고전압 발생 전원의 출력전위 리셋회로
KR970701397A (ko) Ic 카드 제어 회로 및 ic 카드 제어 시스템(ic card control circuit and ic card control system)
KR860009551A (ko) 반도체 집적 회로 장치
KR980005006A (ko) Vcc 검출수단을 이용한 비트라인 전압 보상회로
KR960024804A (ko) 클록발생회로 및 마이크로컴퓨터
KR970063253A (ko) 기판 전위의 변동을 방지할 수 있는 반도체 집적 회로
KR970051265A (ko) 반도체 메모리 장치의 초기화 회로
KR970029758A (ko) 저전압 cmos 회로용 누설 전류 제어 시스템 및 그 방법
KR950015386A (ko) 반도체 메모리 장치
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
KR960039347A (ko) 반도체 집적 회로
KR920001331A (ko) 프로세서
JP4194247B2 (ja) マイクロコンピュータ
KR960024820A (ko) 전류소모를 줄인 신호 입력버퍼
KR980004938A (ko) 반도체 메모리 장치의 스탠바이 모드 전압 발생 회로
KR20010063500A (ko) 파워 업 회로
KR960019694A (ko) 반도체 소자의 신호 입력장치
JP2608368B2 (ja) 電子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090708

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee