KR970063253A - 기판 전위의 변동을 방지할 수 있는 반도체 집적 회로 - Google Patents
기판 전위의 변동을 방지할 수 있는 반도체 집적 회로 Download PDFInfo
- Publication number
- KR970063253A KR970063253A KR1019960046467A KR19960046467A KR970063253A KR 970063253 A KR970063253 A KR 970063253A KR 1019960046467 A KR1019960046467 A KR 1019960046467A KR 19960046467 A KR19960046467 A KR 19960046467A KR 970063253 A KR970063253 A KR 970063253A
- Authority
- KR
- South Korea
- Prior art keywords
- potential
- semiconductor substrate
- substrate
- reference potential
- generating
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
검출 회로(3)는 기입 인에이블 신호(/W), 컬럼 어드레스 스트로브 신호(/CAS) 및 출력 제어 신호(OEM)를 수신하여 입/출력 단자(6)로부터 데이타가 입력되는 모드를 사전검출한다. 기판 전위 발생 회로(2)는 정상적으로 동작하며, 검출회로(3)가 데이타가 입력되는 모드를 검출한 경우 기판 전위 유지 회로(4)가 또한 동작하여 입/출력 단자(6)로부터 실제로 입력되기 전에 기판 전위 발생부(1) 바이어스 능력이 증가된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예 1에 따른 반도체 집적 회로의 전체 구성을 나타낸 블럭도.
Claims (11)
- 내부 신호에 응답하여 데이타를 입/출력하는 반도체 집적 회로에 있어서, ① 반도체 기판(60), ② 상기 반도체 기판에 공급되는 사전결정된 기판 전압(Vbb)을 발생하는 기판 전압 발생 수단(2), ③ 상기 반도체 기판의 전위 변동 가능성을 사전검출하는 사전검출 수단(3), ④상기 사전검출 수단이 상기 반도체 기판 전위의 변동 가능성을 검출한 경우 상기 반도체 기판에 공급되는 전압을 발생하므로써, 상기 반도체 기판 전위의 변동을 방지하는 기판 전위 유지 수단(4)을 포함하는 반도체 집적 회로.
- 제1항에 있어서, 상기 사전검출 수단(3)은 데이타 입력을 표시하는 상기 내부 신호의 사전결정된 논리 레벨을 검출하는 반도체 집적회로.
- 제1항에 있어서, 상기 사전검출 수단(3)은 입력 데이타의 논리 레벨 변화를 검출하는 반도체 집적 회로.
- 제3항에 있어서, 데이타를 출력하는 출력 버퍼(5), 활성화된 출력 제어 신호(OEM)를 상기 출력 버퍼(5)에 공급하므로써 상기 출력 버퍼(5)가 데이타를 출력토록 제어하는 출력 제어 수단(9)을 더 포함하며, 상기 사전검출 수단(3)은 상기 출력 제어 신호(OEM)가 비활성일 때만 상기 입력 데이타의 논리 레벨 변화를 검출하는 반도체 집적 회로.
- 제3항에 있어서, 상기 사전검출 수단(3)의 검출 횟수를 감소시키기 위한 주파수 분할 수단(32)을 더 포함하는 반도체 집적 회로.
- 제2항에 있어서, 상기 반도체 기판의 전위를 유지하기 위해 기준 전위를 발생하는 기준 전위 발생 수단(33, 35), 상기 기준 전위와 상기 반도체 기판의 전위를 비교하는 전위 레벨 비교 수단(34, 36)을 더 포함하며, 상기 기판 전위 유지 수단은 상기 전위 레벨 비교 수단(34, 36)이 상기 반도체 기판의 전위가 상기 기준 전위보다 크다고 판정된 때만 동작하는 반도체 집적 회로.
- 제3항에 있어서, 상기 반도체 기판의 전위를 유지하기 위해 기준 전위를 발생하는 기준 전위 발생 수단(33, 35), 상기 기준 전위와 상기 반도체 기판의 전위를 비교하는 전위 레벨 비교 수단(34, 36)을 더 포함하며, 상기 기판 전위 유지 수단은 상기 전위 레벨 비교 수단(34, 36)이 상기 반도체 기판의 전위가 상기 기준 전위보다 크다고 판정한 때만 동작하는 반도체 집적 회로.
- 제4항에 있어서, 상기 반도체 기판의 전위를 유지하기 위해 기준 전위를 발생하는 기준 전위 발생 수단(33, 35), 상기 기준 전위와 상기 반도체 기판의 전위를 비교하는 전위 레벨 비교 수단(34, 36)을 더 포함하며, 상기 기판 전위 유지 수단은 상기 전위 레벨 비교 수단(34, 36)이 상기 반도체 기판의 전위가 상기 기준 전위보다 크다고 판정된 때만 동작하는 반도체 집적 회로.
- 제5항에 있어서, 상기 반도체 기판의 전위를 유지하기 위해 기준 전위를 발생하는 기준 발생 수단(33, 35), 상기 기준 전위와 상기 반도체 기판의 전위를 비교하는 전위 레벨 비교 수단(34, 36)을 더 포함하며, 상기 기판 전위 유지 수단은 상기 전위 레벨 비교 수단(34, 36)이 상기 반도체 기판의 전위가 상기 기준 전위보다 크다고 판정한 때만 동작하는 반도체 집적 회로.
- 내부 신호에 응답하여 데이타를 입/출력하는 반도체 집적 회로에 있어서, ① 반도체 기판(60), ② 상기 반도체 기판(60)상에 제공된 파워 서플라이 노드(55), ③ 상기 반도체 기판(60) 상에 제공된 입/출력 단자(6), ④ 상기 파워 서플라이 노드(55)와 상기 입/출력 단자(6)와의 사이에 접속된 적어도 하나의 N채널 MOS 트랜지스터(56), 상기 입/출력 단자(6)로부터 데이타가 출력되지 않을 때는 상기 N채널 MOS 트랜지스터(56)의 게이트에 기판 전압을 공급하는 출력 제어 수단(54)을 포함하는 반도체 집적 회로.
- 제10항에 있어서, 데이타 입력을 표시하는 상기 내부 신호의 사전결정된 논리 레벨을 검출하는 사전검출 수단(3)을 더 포함하며, 상기 사전검출 수단(3)은 상기 사전결정된 논리 레벨을 검출한 때만 상기 출력 제어수단(54)을 동작시키는 반도체 집적 회로.※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP96-19620 | 1996-02-06 | ||
JP8019620A JPH09213073A (ja) | 1996-02-06 | 1996-02-06 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970063253A true KR970063253A (ko) | 1997-09-12 |
KR100236813B1 KR100236813B1 (ko) | 2000-01-15 |
Family
ID=12004245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960046467A KR100236813B1 (ko) | 1996-02-06 | 1996-10-17 | 기판 전위의 변동을 방지할 수 있는 반도체 집적 회로 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5815032A (ko) |
EP (1) | EP0789362B1 (ko) |
JP (1) | JPH09213073A (ko) |
KR (1) | KR100236813B1 (ko) |
CN (1) | CN1156885A (ko) |
DE (1) | DE69600992T2 (ko) |
TW (1) | TW303467B (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3732914B2 (ja) * | 1997-02-28 | 2006-01-11 | 株式会社ルネサステクノロジ | 半導体装置 |
JPH11203871A (ja) * | 1998-01-09 | 1999-07-30 | Nec Corp | 半導体記憶回路 |
JP2003132683A (ja) * | 2001-10-23 | 2003-05-09 | Hitachi Ltd | 半導体装置 |
CN100352059C (zh) * | 2002-10-21 | 2007-11-28 | 松下电器产业株式会社 | 半导体集成电路装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6159688A (ja) * | 1984-08-31 | 1986-03-27 | Hitachi Ltd | 半導体集積回路装置 |
JPH0719471B2 (ja) * | 1987-04-27 | 1995-03-06 | 松下電子工業株式会社 | 半導体集積回路装置 |
KR0134773B1 (ko) * | 1988-07-05 | 1998-04-20 | Hitachi Ltd | 반도체 기억장치 |
JPH0289357A (ja) * | 1988-09-27 | 1990-03-29 | Nec Corp | 半導体回路 |
JPH0817033B2 (ja) * | 1988-12-08 | 1996-02-21 | 三菱電機株式会社 | 基板バイアス電位発生回路 |
JP2688976B2 (ja) * | 1989-03-08 | 1997-12-10 | 三菱電機株式会社 | 半導体集積回路装置 |
US5216294A (en) * | 1989-05-31 | 1993-06-01 | Samsung Electronics Co., Ltd. | Data output buffer using a junction field effect transistor |
DE69119439T2 (de) * | 1990-02-05 | 1996-09-26 | Texas Instruments Inc | Substratvorspannung Detektorschaltung |
JP3315130B2 (ja) * | 1991-05-20 | 2002-08-19 | 三菱電機株式会社 | 半導体集積回路 |
JPH052883A (ja) * | 1991-06-26 | 1993-01-08 | Nec Corp | 基板バイアス発生回路 |
JPH0529565A (ja) * | 1991-07-24 | 1993-02-05 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
1996
- 1996-02-06 JP JP8019620A patent/JPH09213073A/ja not_active Withdrawn
- 1996-03-12 TW TW085102957A patent/TW303467B/zh active
- 1996-08-08 DE DE69600992T patent/DE69600992T2/de not_active Expired - Fee Related
- 1996-08-08 EP EP96112791A patent/EP0789362B1/en not_active Expired - Lifetime
- 1996-08-12 US US08/694,440 patent/US5815032A/en not_active Expired - Fee Related
- 1996-10-17 CN CN96122846A patent/CN1156885A/zh active Pending
- 1996-10-17 KR KR1019960046467A patent/KR100236813B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0789362B1 (en) | 1998-11-18 |
CN1156885A (zh) | 1997-08-13 |
TW303467B (en) | 1997-04-21 |
EP0789362A1 (en) | 1997-08-13 |
US5815032A (en) | 1998-09-29 |
DE69600992T2 (de) | 1999-05-12 |
KR100236813B1 (ko) | 2000-01-15 |
JPH09213073A (ja) | 1997-08-15 |
DE69600992D1 (de) | 1998-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930014589A (ko) | 내부 및 외부 전원으로부터 선택적으로 기동되는 기판 바이어스 시스템을 구비한 반도체 집적 회로 디바이스 | |
KR930001406A (ko) | 반도체 장치 및 내부 전원선의 전위 모니터 방법 | |
KR940022828A (ko) | 반도체 집적회로 | |
KR970029752A (ko) | 반도체 메모리장치의 내부승압전원 발생회로 | |
KR19980015251A (ko) | 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 | |
KR960018599A (ko) | 반도체장치의 번인회로 | |
KR950001766A (ko) | 반도체 기억회로 | |
KR970051272A (ko) | 로오 디코더 및 컬럼 디코더 회로 | |
KR19990029191A (ko) | 저전압 동작 특성이 개선된 반도체 집적 회로 장치 | |
KR970063253A (ko) | 기판 전위의 변동을 방지할 수 있는 반도체 집적 회로 | |
KR960038967A (ko) | 반도체 메모리장치의 기판 전압 제어회로 | |
KR950004271A (ko) | 반도체 메모리 장치의 전원전압 감지회로 | |
KR100616496B1 (ko) | 동작모드에 따라 파워라인 연결 방식을 달리한 반도체메모리소자의 파워공급 제어장치 | |
KR970063246A (ko) | 기판 전압의 크기를 모드에 따라서 설정할 수 있는 반도체 기억 장치 | |
KR0165386B1 (ko) | 반도체장치의 내부 승압회로 | |
JP3633996B2 (ja) | 半導体装置 | |
KR960030399A (ko) | 반도체 장치 및 이 반도체 장치의 클럭 신호 제어 방법 | |
KR960032483A (ko) | 복수 범위의 전원 전압용 반도체 메모리 디바이스 | |
KR980005006A (ko) | Vcc 검출수단을 이용한 비트라인 전압 보상회로 | |
KR970029787A (ko) | 지연된 전력 강하에 의한 메모리 장치 성능의 개선 | |
KR970053974A (ko) | 전압 발생 회로 및 반도체 장치 | |
KR100214507B1 (ko) | 반도체 메모리의 어드레스 천이 검출신호 발생회로 | |
KR960038969A (ko) | 병합 내부전원전압 발생회로 | |
KR100230414B1 (ko) | 승압전압 회로를 갖는 반도체 메모리 장치 및 그 승압 방법 | |
KR0132748B1 (ko) | 반도체 소자의 파우어-업 제어회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090925 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |