KR960018599A - 반도체장치의 번인회로 - Google Patents

반도체장치의 번인회로 Download PDF

Info

Publication number
KR960018599A
KR960018599A KR1019940029942A KR19940029942A KR960018599A KR 960018599 A KR960018599 A KR 960018599A KR 1019940029942 A KR1019940029942 A KR 1019940029942A KR 19940029942 A KR19940029942 A KR 19940029942A KR 960018599 A KR960018599 A KR 960018599A
Authority
KR
South Korea
Prior art keywords
burn
voltage
switching
semiconductor device
internal
Prior art date
Application number
KR1019940029942A
Other languages
English (en)
Other versions
KR970008141B1 (ko
Inventor
최영근
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940029942A priority Critical patent/KR970008141B1/ko
Priority to JP7295269A priority patent/JP2849356B2/ja
Priority to US08/559,700 priority patent/US5656944A/en
Publication of KR960018599A publication Critical patent/KR960018599A/ko
Application granted granted Critical
Publication of KR970008141B1 publication Critical patent/KR970008141B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체장치의 번인회로에 관한 것으로, 종래에는 공정조건의 변화에 의하여 피모스트랜지스터의 드레쉬홀드 전압(VTP)이 변하는 경우 그 변화에 따른 번인전환전압의 불안정현상이 따르고, 그 전압이 미세조정이 어려운 점과, 반도체장치가 정상동작에서 번인동작으로 전환되면 내부전압이 정상동작시보다 증가함에 따라 번인전환시 많은 양의 전류가 짧은 시간안에 외부전원에서 내부전압으로 흐르게되므로 반도체장치내의 저항성분에 의한 전압강하가 발생하여 반도체장치 내부에서의 외부전원값이 외에서 가해준 전압보다 낮게 될 수 있으나 이 경우 낮아진 외부전압이 번인전환회로에 가해지면 번인전환회로가 번인조건에서 벗어나는 것으로 잘못알고 번인모드에서 빠져나와 정상동작모드로 환원될 위험성이 있다. 따라서 본 발명은 공정조건의 변화에도 불구하고 안정적인 번인회로 전압을 제공함으로써 정상동작 및 번인시험의 신뢰성을 높이도록 하고, 안정적인 번인전환전압을 제공함에 있어서 전력소모를 최소화하며, 안정적인 번인전환전압을 제공함에 있어서 번인 전환 이후 외부전원의 변화에 의한 정상동작으로의 복귀에 히스테리시스를 주어 번인전환시의 내부적인 잡음에 의한 불안정현상을 방지하도록 한다.

Description

반도체장치의 번인회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 반도체장치의 번인회로 구성도.

Claims (5)

  1. 기준전압발생기로 부터 외부전압에 관계없이 일정한 기준전압(Vref)을 인가되는 외부전압이 반도체장치의 정상동작 영역의 상한보다 높은 제1전압을 넘는지를 감지하여 반도체장치를 번인전환 대기모드로 전환시키는 번인전환 대기모드 감지부(101)와, 상기 번인전환 대기모드 감지부(101)에 의해 번인전환 대기모드가 되면 활성화되어 외부전압이 제1전압보다 높은 제2전압이상이 되면 반도체장치의 동작을 번인동작으로 전환시키는 번인전환 감지부(102)와, 상기에서 번인전환 대기모드가 되면 활성화되어 외부전압을 저항을 이용하여 일정비율로 나눈 전압율 발생시켜 상기 번인전환 감지부(102)의 입력으로 전달하는 외부전압 분배부(103)와, 상기에서 번인전환 모드가 되면 활성화되어 번인시험시의 내부전압의 기준이되는 전압을 발생시키는 번인시 내부전압용 기준전압 발생부(104)와, 상기 번인시 내부전압용 기준전압발생부(104)로 부터 입력받은 번인시 내부진압용 기준전압을 상기 번인전환감지부(102)의 출력에 따라 선택하여 출력하는 내부전압용 기준진압 선택부(105)와, 상기 내부전압용 기존전압 선택부(105)의 출력을 기준으로 반도체장치의 내부전압을 발생시키는 내부전압구동부(106)로 구성된 것을 특징으로 하는 반도체장치의 번인회로.
  2. 제1항에 있어서, 외부전압이 반도체장치의 정상동작 영역의 상한보다 높은 제1전압을 넘게되면 그 내부의 번인전환 감지부(102), 외부전압 분배부(103) 그리고 번인시 내부전압용 기준전압 발생부(104)을 활성화시키고, 그 활성화된 각 부는 외부전압이 제1전압보다 높은 제2전압에시 반도체장치의 동작을 번인시험동작으로 전환가능하도록 한 것을 특징으로 하는 반도체장치의 번인회로.
  3. 제1항에 있어서, 제2전압에서 번인시험 동작으로의 전환이 일어난 후, 정상동작으로의 환원은 제2전압보다 낮은 제3전압에서 이루어지는 것을 특징으로 하는 반도체장치의 번인회로.
  4. 제1항에 있어서, 번인전환 감지부는 히스테리시스를 갖는 차동증폭기인 것을 특징으로 하는 반도체장치의 번인회로.
  5. 제1항에 있어서, 제1전압은 반도체장치의 정상동작 영역의 상한보다 높아, 반도체장치의 정상동작시에는 전력소모를 최소화할 수 있고, 제2전압보다 낮아 히스테리시스를 보장할 수 있도록 한 것을 특징으로 하는 반도체장치의 번인회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940029942A 1994-11-15 1994-11-15 반도체장치의 번인회로 KR970008141B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940029942A KR970008141B1 (ko) 1994-11-15 1994-11-15 반도체장치의 번인회로
JP7295269A JP2849356B2 (ja) 1994-11-15 1995-11-14 半導体チップのバーンイン電圧感知回路
US08/559,700 US5656944A (en) 1994-11-15 1995-11-15 Burn-in voltage detection circuit for semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940029942A KR970008141B1 (ko) 1994-11-15 1994-11-15 반도체장치의 번인회로

Publications (2)

Publication Number Publication Date
KR960018599A true KR960018599A (ko) 1996-06-17
KR970008141B1 KR970008141B1 (ko) 1997-05-21

Family

ID=19397962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940029942A KR970008141B1 (ko) 1994-11-15 1994-11-15 반도체장치의 번인회로

Country Status (3)

Country Link
US (1) US5656944A (ko)
JP (1) JP2849356B2 (ko)
KR (1) KR970008141B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2830799B2 (ja) * 1995-10-25 1998-12-02 日本電気株式会社 半導体集積回路装置
US5751158A (en) * 1995-11-07 1998-05-12 Micron Technology, Inc. Method and apparatus for selectively deriving a boosted voltage exceeding an internal voltage
JPH09304481A (ja) * 1996-05-17 1997-11-28 Nissan Motor Co Ltd オンボードスクリーニング装置
US6037792A (en) 1996-12-21 2000-03-14 Stmicroelectronics, Inc. Burn-in stress test mode
US7102421B1 (en) 1998-04-20 2006-09-05 Vanguard International Semiconductor Corporation Dynamically adjustable on-chip supply voltage generation
US6137301A (en) 1998-05-11 2000-10-24 Vanguard International Semiconductor Company EPROM used as a voltage monitor for semiconductor burn-in
DE19852429C1 (de) * 1998-11-13 2000-11-23 Siemens Ag Halbleiterbaustein für Burn-In-Testanordnung
US6650105B2 (en) 2000-08-07 2003-11-18 Vanguard International Semiconductor Corporation EPROM used as a voltage monitor for semiconductor burn-in
US6683467B1 (en) 2000-09-29 2004-01-27 Intel Corporation Method and apparatus for providing rotational burn-in stress testing
JP3866111B2 (ja) * 2002-01-18 2007-01-10 株式会社ルネサステクノロジ 半導体集積回路及びバーンイン方法
KR100626367B1 (ko) * 2003-10-02 2006-09-20 삼성전자주식회사 내부전압 발생장치
US7802141B2 (en) * 2004-03-05 2010-09-21 Denso Corporation Semiconductor device having one-chip microcomputer and over-voltage application testing method
KR100587233B1 (ko) * 2004-06-14 2006-06-08 삼성전자주식회사 반도체 메모리소자의 번인테스트 방법
US20070159744A1 (en) * 2006-01-06 2007-07-12 Ramen Dutta High voltage pin for low voltage process
KR100800489B1 (ko) * 2006-12-21 2008-02-04 삼성전자주식회사 반도체 집적 회로의 기준 전압 제공 장치
JP5104118B2 (ja) * 2007-08-09 2012-12-19 富士通セミコンダクター株式会社 内部電源回路
CN101425031B (zh) * 2007-10-29 2010-07-21 英业达股份有限公司 多电压准位检测电路
US7459903B1 (en) * 2007-11-26 2008-12-02 Inventec Corporation Multi-level voltage detection circuit
JP7175555B2 (ja) * 2018-03-09 2022-11-21 エイブリック株式会社 テスト回路及び半導体装置
US11099231B2 (en) 2019-09-30 2021-08-24 Nxp Usa, Inc. Stress test on circuit with low voltage transistor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068599A (en) * 1989-10-23 1991-11-26 Texas Instruments Incorporated Integrated circuit having an enabling circuit for controlling primary and secondary subcircuits
EP0568294B1 (en) * 1992-04-27 1998-06-24 Fujitsu Limited Method for testing semiconductor integrated circuit

Also Published As

Publication number Publication date
JP2849356B2 (ja) 1999-01-20
KR970008141B1 (ko) 1997-05-21
US5656944A (en) 1997-08-12
JPH08233907A (ja) 1996-09-13

Similar Documents

Publication Publication Date Title
KR960018599A (ko) 반도체장치의 번인회로
US6184744B1 (en) Internal power supply voltage generation circuit that can suppress reduction in internal power supply voltage in neighborhood of lower limit region of external power supply voltage
US5184031A (en) Semiconductor integrated circuit
KR100248846B1 (ko) 온-칩전원조절장치를갖는집적회로
US4885476A (en) Power-on reset circuit
KR930014589A (ko) 내부 및 외부 전원으로부터 선택적으로 기동되는 기판 바이어스 시스템을 구비한 반도체 집적 회로 디바이스
KR20000000932A (ko) 기준전압 발생기의 스타트 업 회로
KR100795014B1 (ko) 반도체 메모리 장치의 내부전압 발생기
JPH06251584A (ja) 半導体記憶装置
JP2003520965A (ja) 電圧レベル検出回路
JP2881729B2 (ja) 半導体メモリのバーンイン感知回路
JP2000156097A (ja) 電圧調整が可能な内部電源回路を有する半導体メモリ装置
KR100267011B1 (ko) 반도체 메모리 장치의 내부 전원 전압 발생 회로
KR0142967B1 (ko) 반도체 메모리장치의 기판 전압 제어회로
KR19990029191A (ko) 저전압 동작 특성이 개선된 반도체 집적 회로 장치
US5721510A (en) Semiconductor integrated circuit having a substrate back bias voltage generating circuit which is responsive to a power supply detection circuit
KR950004271A (ko) 반도체 메모리 장치의 전원전압 감지회로
JPH10301650A (ja) 電圧制御回路装置及び方法
KR100258362B1 (ko) 반도체 소자의 기준전압 발생장치
KR960026730A (ko) 집적회로의 전원전압감지회로
JP3480309B2 (ja) 半導体記憶装置
KR100205783B1 (ko) 감지 온도에 따른 전력 공급 제어 장치
JPH04345995A (ja) 半導体記憶装置
KR980005006A (ko) Vcc 검출수단을 이용한 비트라인 전압 보상회로
JPH102942A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee