KR100626367B1 - 내부전압 발생장치 - Google Patents

내부전압 발생장치 Download PDF

Info

Publication number
KR100626367B1
KR100626367B1 KR1020030068801A KR20030068801A KR100626367B1 KR 100626367 B1 KR100626367 B1 KR 100626367B1 KR 1020030068801 A KR1020030068801 A KR 1020030068801A KR 20030068801 A KR20030068801 A KR 20030068801A KR 100626367 B1 KR100626367 B1 KR 100626367B1
Authority
KR
South Korea
Prior art keywords
voltage
pulse
internal voltage
internal
driver
Prior art date
Application number
KR1020030068801A
Other languages
English (en)
Other versions
KR20050032826A (ko
Inventor
원명규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030068801A priority Critical patent/KR100626367B1/ko
Priority to US10/921,619 priority patent/US7298200B2/en
Publication of KR20050032826A publication Critical patent/KR20050032826A/ko
Application granted granted Critical
Publication of KR100626367B1 publication Critical patent/KR100626367B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators

Abstract

본 발명은 내부전압 발생장치에 관한 것으로서, 외부전압을 상기 내부전압으로 공급하는 제 1 드라이버와; 기준전압과 피드백된 상기 내부전압의 레벨을 비교하여 상기 제 1 드라이버의 입력전압을 제어하는 제어신호를 발생하는 비교기와; 펄스신호에 응답하여 동작하며, 상기 기준전압과 피드백된 상기 내부전압의 레벨을 감지하여 가변펄스를 발생하는 가변펄스 발생기와; 상기 가변펄스에 응답하여 상기 제 1 드라이버의 입력전압을 접지전압으로 하강시키는 제 2 드라이버를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 외부전압의 증가 또는 동작신호의 빈도에 관계없이 일정한 레벨의 내부전압을 발생할 수 있다.

Description

내부전압 발생장치{INTERNAL VOLTAGE GENERATOR}
도 1은 종래 기술에 따른 내부전압 발생장치를 나타낸 블록도이다.
도 2는 도 1의 외부전압의 변화에 따른 내부전압의 레벨을 나타낸 그래프이다.
도 3은 본 발명에 따른 내부전압 발생장치를 나타낸 블록도이다.
도 4a는 도 3의 가변펄스 발생기의 제 1 실시예를 나타낸 회로도이다.
도 4b는 도 3의 가변펄스 발생기의 제 2 실시예를 나타낸 회로도이다.
도 4c는 도 4a 또는 도 4b의 입력펄스와 출력펄스를 나타낸 파형도이다.
도 4d는 도 4a 또는 도 4b의 내부전압의 변화에 따른 출력펄스의 폭을 나타낸 그래프이다.
도 4e는 도 3의 외부전압 변화에 따른 내부전압의 레벨을 나타낸 그래프이다.
도 5a는 도 3의 가변펄스 발생기의 제 3 실시예를 나타낸 회로도이다.
도 5b는 도 3의 가변펄스 발생기의 제 4 실시예를 나타낸 회로도이다.
도 5c는 도 5a 또는 도 5b의 입력펄스와 출력펄스를 나타낸 파형도이다.
도 5d는 도 5a 또는 도 5b의 내부전압의 변화에 따른 출력펄스의 폭을 나타낸 그래프이다.
도 5e는 도 3의 외부전압 변화에 따른 내부전압의 레벨을 나타낸 그래프이다.
도 6a는 도 3의 가변펄스 발생기의 제 5 실시예를 나타낸 회로도이다.
도 6b는 도 3의 가변펄스 발생기의 제 6 실시예를 나타낸 회로도이다.
도 6c는 도 6a 또는 도 6b의 입력펄스와 출력펄스를 나타낸 파형도이다.
도 6d는 도 6a 또는 도 6b의 내부전압의 변화에 따른 출력펄스의 폭을 나타낸 그래프이다.
도 6e는 도 3의 외부전압 변화에 따른 내부전압의 레벨을 나타낸 그래프이다.
도 7은 내부전압에 따른 출력펄스의 폭을 나타낸 시뮬레이션 결과이다.
*도면의 주요부분에 대한 부호의 설명*
100 : 비교기 200 : 가변펄스 발생기
210 : 지연회로 300 : 내부회로
400 : 기준전압 발생기
본 발명은 내부전압 발생장치에 관한 것으로서, 더욱 상세하게는 일정한 레벨의 내부전압을 유지하기 위한 내부전압 발생장치에 관한 것이다.
반도체 메모리 장치가 고집적화 되면 상대적으로 칩(chip)의 사이즈는 작아 지게 되고, 작아진 칩 사이즈로 인해 동작전압도 더욱 낮아지고 있다. 특히, 반도체 메모리 장치가 휴대형 시스템, 예컨대 노트북 컴퓨터나 이동통신기기 등에 적용되면서, 저전력 제품의 요구상 칩의 동작전압을 더욱 낮추려는 연구가 활발히 진행되고 있다.
한편, 칩 사이즈의 감소 추세에 따라 칩의 동작전압을 외부전압으로부터 공급받지 않고 칩 내부에서 전압 강하된 내부전압을 이용하는 기술을 채택한다는 것은 잘 알려진 사실이다. 내부전압을 발생시키기 위한 내부전압 발생회로가 온-칩(on-chip)상에 탑재되어, 내부회로에 동작전압을 공급하고 있다.
이러한 내부전압 발생회로는 칩의 동작전압 발생시에 내부전압을 일정하게 공급하도록 설계된다. 일반적으로, 내부전압 발생회로는 기준전압과 내부전압을 비교하는 비교기와 피드백 트랜지스터로 구성된다. 상기 비교기는 내부전압이 기준전압보다 높으면 'H' 신호를 출력하여 상기 피드백 트랜지스터를 턴-오프시키고, 내부전압이 기준전압보다 낮으면 'L' 신호를 출력하여 상기 피드백 트랜지스터를 턴-온 시킨다. 상기 피드백 트랜지스터가 턴-온 되면 외부전압이 내부전압으로 공급되어 내부전압이 상승하게 된다.
그러나 순간적으로 내부회로의 소모 전류가 커지면, 상기 비교기의 반응시간과 피드백 시간의 지연 등으로 인해 순간적으로 내부전압이 낮아지는 현상이 발생된다. 내부전압이 낮아지면 그만큼 동작속도도 늦어지게 된다.
메모리의 예를 들면, 비트라인이 센싱되는 순간에 큰 전류를 소모하여 내부전압이 낮아지면 그만큼 센싱 스피드가 떨어지게 되고, 데이터의 독출 동작도 느려 지게 된다. 이를 방지하기 위해 전류 소모가 큰 순간에 내부전압을 순간적으로 높이기 위하여, 소정의 펄스 구간 동안에 피드백 트랜지스터에 전류가 흐르게 하는 오버드라이빙 펄스를 발생시켜 외부전압을 내부전압으로 공급하는 방식이 사용된다.
도 1은 종래 기술(출원번호 10-2001-0038817)에 따른 내부전압 발생장치를 나타내는 도면이고, 도 2는 도 1의 외부전압의 변화에 따른 내부전압의 레벨을 나타낸 그래프이다.
내부회로(30)를 동작시키기 위한 동작신호(PS)가 'H' 로 활성화되면, 펄스 발생기(20)는 펄스(P1)를 발생시킨다. 상기 펄스(P1)는 앤모스 트랜지스터(MN1)를 턴온시킨다. 이때 노드(N1)의 전압은 접지전압(VSS)이 된다. 노드(N1)가 'L' 로 되면, 피모스 트랜지스터(MP1)가 턴온되어, 외부전압이 내부전압으로 공급된다. 내부전압은 상기 내부회로(30)에 동작전압으로 공급된다.
그러나, 상기 펄스(P1)의 폭은 고정되어 있으므로, 펄스(P1)가 'H' 상태인 동안에는 외부전압이 계속해서 내부전압으로 공급되어, 외부에서 공급되는 전류가 내부회로에 의해 소모되는 전류를 초과할 수 있다.
또한, 도 2에서 보는 바와 같이, 외부전압의 증가에 따라 공급 전류가 소모 전류보다 많아져서 내부전압이 증가하는 문제가 발생한다. 뿐만 아니라, 증가된 외부전압 아래에서 동작신호(PS)의 빈도에 따라 공급 전류의 축적에 의해 내부전압이 V1에서 V3 방향으로 증가하게 되는 문제도 발생한다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 내부전압을 피드백 받아 가변펄스의 폭을 조절함으로써 외부전압의 증가 또는 동작신호의 빈도에 관계없이 안정적으로 일정한 레벨의 내부전압을 공급하는 장치를 제공하는데 있다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 내부전압 발생장치는 내부회로에 일정한 레벨의 내부전압을 공급하는 회로이다.
본 발명에 따른 내부전압 발생장치는, 외부전압을 상기 내부전압으로 공급하는 제 1 드라이버와; 기준전압과 피드백된 상기 내부전압의 레벨을 비교하여 상기 제 1 드라이버의 입력전압을 제어하는 제어신호를 발생하는 비교기와; 펄스신호에 응답하여 동작하며, 상기 기준전압과 피드백된 상기 내부전압의 레벨을 감지하여 가변펄스를 발생하는 가변펄스 발생기와; 상기 가변펄스에 응답하여 상기 제 1 드라이버의 입력전압을 접지전압으로 하강시키는 제 2 드라이버를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 가변펄스는, 상기 펄스신호가 풀업하는 시점에서 풀업되고 상기 내부전압이 상기 기준전압보다 낮아지는 시점에서 풀다운 되는 것을 특징으로 한다. 예로서, 상기 가변펄스가 풀업되는 것은 프리차지 수단에 의해 이루어진다.
이 실시예에 있어서, 상기 가변펄스는, 상기 펄스신호가 풀업하는 시점보다 소정의 시간만큼 지연된 시점에서 풀업되고 상기 내부전압이 상기 기준전압보다 낮 아지는 시점에서 풀다운 되는 것을 특징으로 한다. 예로서, 상기 가변펄스가 풀업되는 것은 상기 펄스신호를 소정의 시간만큼 지연하는 지연회로에 의해 이루어진다. 다른 예로서, 상기 가변펄스가 풀업되는 것은 디스차지 수단에 의해 이루어진다.
이 실시예에 있어서, 제 1 드라이버는 피모스 트랜지스터이고, 제 2 드라이버는 앤모스 트랜지스터인 것을 특징으로 한다.
본 발명에 따른 내부전압 발생장치의 다른 일면은, 외부전압을 상기 내부전압으로 공급하는 제 1 드라이버와; 기준전압과 피드백된 상기 내부전압의 레벨을 비교하여 상기 제 1 드라이버의 입력전압을 제어하는 제어신호를 발생하는 비교기와; 펄스신호에 응답하여 동작하며, 내부전압 감지레벨과 피드백된 상기 내부전압의 레벨을 감지하여 가변펄스를 발생하는 가변펄스 발생기와; 상기 가변펄스에 응답하여 상기 제 1 드라이버의 입력전압을 접지전압으로 하강시키는 제 2 드라이버를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 가변펄스는, 상기 펄스신호가 풀업하는 시점에서 풀업되고 상기 내부전압이 상기 내부전압 감지레벨보다 낮아지는 시점에서 풀다운 되는 것을 특징으로 한다. 예로서, 상기 가변펄스가 풀업되는 것은 프리차지 수단에 의해 이루어진다.
이 실시예에 있어서, 상기 가변펄스는, 상기 펄스신호가 풀업하는 시점보다 소정의 시간만큼 지연된 시점에서 풀업되고 상기 내부전압이 상기 내부전압 감지레벨보다 낮아지는 시점에서 풀다운 되는 것을 특징으로 한다. 예로서, 상기 가변펄 스가 풀업되는 것은 상기 펄스신호를 소정의 시간만큼 지연하는 지연회로에 의해 이루어진다. 다른 예로서, 상기 가변펄스가 풀업되는 것은 디스차지 수단에 의해 이루어진다.
이 실시예에 있어서, 상기 내부전압 감지레벨은, 저항 값에 따라 가변 가능한 전압인 것을 특징으로 한다.
이 실시예에 있어서, 상기 내부전압 감지레벨은, 상기 기준전압 및/또는 상기 내부전압을 전압 분배하는 회로에 따라 가변 가능한 전압인 것을 특징으로 한다.
이 실시예에 있어서, 제 1 드라이버는 피모스 트랜지스터이고, 제 2 드라이버는 앤모스 트랜지스터인 것을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명에 따른 내부전압 발생장치를 나타내는 블록도이다. 본 발명에 따른 내부전압 발생장치는 일정한 레벨을 유지하는 내부전압을 발생하는 것을 목적으로 한다.
도 3을 참조하면, 본 발명에 따른 내부전압 발생장치는 제 1 드라이버와 비교기(100)와 가변펄스 발생기(200)와 제 2 드라이버를 포함하여 구성된다.
상기 제 1 드라이버는 외부전압을 내부전압으로 공급하는 회로이다. 실시예로서, 상기 제 1 드라이버는 풀업 트랜지스터(MP1)로 구성된다. 상기 풀업 트랜지스터(MP1)는, 소오스에는 외부전압이 입력되고, 드레인에는 내부회로(300)가 연결 되며, 게이트에는 상기 비교기(100)와 상기 제 2 드라이버가 연결된다. 상기 풀업 트랜지스터(MP1)는 피모스 트랜지스터이다.
상기 비교기(100)는 기준전압과 내부전압의 레벨을 비교하여 상기 제 1 드라이버의 입력전압을 제어하는 제어신호를 발생한다. 상기 기준전압은 기준전압 발생기(400)에서 발생되고, 상기 내부전압은 상기 제 1 드라이버에서 피드백된다. 상기 비교기(100)는 상기 내부전압이 상기 기준전압보다 낮으면 'L' 신호를 발생하여 상기 제 1 드라이버를 턴-온 시킨다. 이때 외부전압이 내부전압으로 공급된다. 상기 내부전압이 상기 기준전압보다 높으면 'H' 신호를 발생하여 상기 제 1 드라이버를 턴-오프 시킨다.
상기 가변펄스 발생기(200)는 입력펄스(P1)에 응답하여 동작하며 상기 기준전압과 상기 내부전압의 레벨을 감지하여 출력펄스(P2)를 발생한다. 상기 기준전압은 상기 기준전압 발생기(400)에서 발생되고, 상기 내부전압은 상기 제 1 드라이버에서 피드백된다.
상기 출력펄스(P2)는 가변펄스로서, 상기 입력펄스(P1)가 풀업하는 시점 또는 이보다 소정의 시간만큼 지연된 시점에서 풀업되고, 상기 내부전압이 상기 기준전압보다 낮아지는 시점에서 풀다운 된다. 본 발명의 핵심을 이루는 상기 가변펄스 발생기(200)의 구성 및 동작 원리는 후술되는 도 4 내지 도 6을 참조하여 상세히 설명된다.
상기 제 2 드라이버는 상기 출력펄스(P2)에 응답하여 상기 제 1 드라이버의 입력전압을 접지전압(VSS)으로 하강시킨다. 예로서, 상기 제 2 드라이버는 풀다운 트랜지스터(MN1)로 구성된다. 상기 풀다운 트랜지스터(MN1)는, 소오스는 상기 제 1 드라이버의 입력전압으로 연결되고, 드레인에는 접지전압(VSS)이 연결되고, 게이트에는 상기 가변펄스 발생기(200)가 연결된다. 상기 풀다운 트랜지스터(MN1)는 앤모스 트랜지스터이다.
도 3을 참조하여 본 발명에 따른 내부전압 발생장치의 동작을 설명하면 다음과 같다. 상기 제 1 드라이버를 통해 외부전압이 내부전압으로 공급된다. 내부회로(300)에 공급되는 상기 내부전압이 하강하여 상기 기준전압보다 낮아지면, 상기 비교기(100)는 상기 기준전압과 피드백된 상기 내부전압을 비교하여 'L' 신호를 발생한다. 상기 제 1 드라이버에 'L' 가 입력되면 피모스 트랜지스터는 턴-온 되어 외부전압이 공급된다.
한편, 순간적으로 상기 내부회로(300)에서 전류 소모가 과다하게 되면, 상기 비교기(100)의 반응 시간 및 피드백 시간 등으로 인해 순간적으로 내부전압이 낮아지는 현상이 발생한다. 또한, 외부전압이 과잉 공급되면 내부전압이 증가하는 문제가 발생된다.
이를 방지하여 일정한 레벨의 내부전압을 공급하기 위하여, 상기 가변펄스 발생기(200)는 상기 내부회로(300)가 동작할 때 펄스신호(P1)를 입력받아서 가변펄스(P2)를 발생한다. 상기 가변펄스(P2)는 상기 펄스신호(P1)가 풀업하는 시점 또는 이보다 소정의 시간만큼 지연된 시점에서 풀업되고 상기 내부전압이 상기 기준전압보다 낮아지는 시점에서 풀다운 된다.
상기 가변펄스(P2)가 풀업되어 'H' 상태에 있는 동안에, 상기 제 2 드라이버 는 상기 제 1 드라이버의 입력전압을 접지전압(VSS)으로 하강시킨다. 이때 외부전압이 내부전압으로 공급된다. 상기 내부전압이 상기 기준전압보다 낮아지면 상기 가변펄스(P2)가 풀다운 되며 상기 제 2 드라이버는 턴-오프 된다. 이와 같은 동작에 의해 상기 내부회로(300)에 일정한 레벨의 안정된 내부전압이 공급된다.
도 4a는 도 3에 도시된 가변펄스 발생기의 제 1 실시예를 나타낸 회로도이다. 도 4b는 도 3에 도시된 가변펄스 발생기의 제 2 실시예를 나타낸 회로도이다. 도 4c는 입력펄스(P1)와 출력펄스(P2)의 파형도이다. 도 4d는 내부전압의 변화에 따른 출력펄스의 폭(W2)을 나타낸 그래프이다. 도 4e는 외부전압의 변화에 따른 내부전압의 레벨을 나타낸 그래프이다.
도 4a 와 도 4b를 참조하면, 상기 가변펄스 발생기(200)는 기준전압과 내부전압을 입력받는 차동 증폭기와 프리차지 수단과 내부전압 감지레벨 수단을 포함하여 구성된다. 상기 차동 증폭기는 피모스 트랜지스터들(mp1, mp2)과 앤모스 트랜지스터들(mn1, mn2)로 구성되고, 상기 프리차지 수단은 피모스 트랜지스터들(mp3, mp4)로 구성되며, 내부전압 감지레벨은 저항들(R, R1, R2, R3, R4)로 구성된다.
먼저, 상기 내부전압 감지레벨 수단이 존재하지 않는 경우에, 상기 가변펄스 발생기(200)의 동작을 설명하면 다음과 같다. 입력펄스(P1)가 'L' 인 상태에서 피모스 트랜지스터들(mp3, mp4)은 턴-온 된다. 따라서 외부전압이 차동 증폭기의 출력단 Vout에 프리차지 된다. 상기 차동 증폭기의 출력단 Vout이 'H' 로 프리차지 된 상태에서, 입력펄스(P1)가 풀업되면 NAND 게이트의 두입력 단이 모두 'H' 로 되므로 출력펄스(P2)도 풀업된다. 즉 입력펄스(P1)가 풀업되는 순간에 출력펄스(P2) 도 풀업된다.
상기 입력펄스(P1)가 'H' 상태에 있는 동안에는 상기 피모스 트랜지스터들(mp3, mp4)은 턴-오프 되고, 앤모스 트랜지스터(mn3)는 턴-온 된다. 이때 내부전압이 기준전압보다 높으면, 상기 차동 증폭기의 출력단 Vout은 'L' 가 된다. 상기 입력펄스(P1)가 'H' 인 상태에서 Vout 이 'L' 로 바뀌면 NAND 게이트의 두입력이 각각 'H' 와 'L' 이므로 출력펄스(P2)는 풀다운 된다. 따라서 도 4c에 도시된 바와 같은 출력펄스(P2)가 발생된다.
다음으로, 상기 내부전압 감지레벨 수단이 존재하는 경우에, 상기 가변펄스 발생기(200)의 동작을 설명하면 다음과 같다. 실시예로서, 상기 내부전압 감지레벨 수단은 저항을 사용하여 구현된다. 상기 내부전압 감지레벨은 상기 기준전압보다 일정한 레벨(예를 들면, 0.2V)만큼 높은 전압에서 형성된다. 상기 일정한 레벨은 저항 값에 따라 달라진다. 출력펄스(P2)는 상기 내부전압이 상기 내부전압 감지레벨보다 높아지는 시점에서 풀다운 된다.
도 4a를 참조하면, 상기 내부전압 감지레벨 수단은 차동 증폭기의 앤모스 트랜지스터 nm2 와 nm3 사이에 위치하며, 저항 R에 의해 조정된다. 한편, 도 4b에서는 상기 내부전압 감지레벨 수단은 차동 증폭기의 내부전압과 기준전압의 입력단에 위치하며, 전압 분배 회로에 의해 조정된다. 상기 전압 분배 회로 아래에는 스탠바이 전류 소모 감소를 위해 스위치용 트랜지스터가 위치한다.
4d는 내부전압의 변화에 따른 출력펄스의 폭(W2)을 나타낸 그래프이다. 도 4d를 참조하면, 입력펄스(P1)가 'H' 인 구간 동안에 상기 내부전압이 상기 기준전 압 또는 상기 내부전압 감지레벨보다 항상 작으면 출력펄스(P2)의 폭은 입력펄스(P1)의 폭과 같아진다. 상기 내부전압이 상기 기준전압 또는 상기 내부전압 감지레벨(VSEN)보다 높아지는 시점에서 출력펄스(P2)가 풀다운 된다.
도 4a 또는 도 4b에 도시된 가변펄스 발생기(200)는 입력펄스(P1)가 풀업되는 순간에 출력펄스(P2)가 풀업되므로 동작속도가 빠르다는 장점이 있으나, 도 4d에서 보는 바와 같이, 출력펄스(P2)의 최소 폭이 '0' 이 될 수 없다는 단점도 있다. 상기 출력펄스(P2)의 최소 펄스 폭은 차동 증폭기의 응답 시간으로 결정된다.
도 4e는 도 4a 또는 도 4b에 도시된 가변펄스 발생기(200)를 구비한 내부전압 발생장치에서 외부전압의 증가에 따른 내부전압의 변화를 나타낸 그래프이다. 도 4e에서 보는 바와 같이 외부전압이 증가함에 따라 내부전압이 일정 범위 내에서 일정하게 유지된다.
도 5a는 도 3의 가변펄스 발생기의 제 3 실시예를 나타낸 회로도이다. 도 5b는 도 3의 가변펄스 발생기의 제 4 실시예를 나타낸 회로도이다. 도 5c는 입력펄스(P1)와 출력펄스(P2)의 파형도이다. 도 5d는 내부전압의 변화에 따른 출력펄스(P2)의 폭을 나타낸 그래프이다. 도 5e는 외부전압의 변화에 따른 내부전압의 레벨을 나타낸 그래프이다.
도 5a 와 도 5b를 참조하면, 상기 가변펄스 발생기(200)는 기준전압과 내부전압을 입력받는 차동 증폭기와 프리차지 수단과 내부전압 감지레벨 수단과 지연회로(210)를 포함하여 구성된다. 상기 차동 증폭기는 피모스 트랜지스터들(mp1, mp2)과 앤모스 트랜지스터들(mn1, mn2)로 구성되고, 상기 프리차지 수단은 피모스 트랜 지스터들(mp3, mp4)로 구성되며, 내부전압 감지레벨은 저항들(R, R1, R2, R3, R4)로 구성된다.
먼저, 상기 내부전압 감지레벨 수단이 존재하지 않는 경우에, 상기 가변펄스 발생기(200)의 동작을 설명하면 다음과 같다. 입력펄스(P1)가 'L' 인 상태에서 피모스 트랜지스터들(mp3, mp4)은 턴-온 된다. 따라서 외부전압이 차동 증폭기의 출력단 Vout에 프리차지 된다.
상기 차동 증폭기의 출력단 Vout이 'H' 로 프리차지 된 상태에서, 입력펄스(P1)가 'H' 로 활성화된다. 상기 활성화된 입력펄스(P1)는 지연회로(210)를 지나면서 D1 만큼 지연된 펄스신호(P1')로 된다. 따라서 상기 입력펄스(P1)가 풀업되는 시점보다 D1 만큼 지연된 시점에서 출력펄스(P2)도 풀업된다.
상기 입력펄스(P1)가 'H' 상태에 있는 동안에는 상기 피모스 트랜지스터들(mp3, mp4)은 턴-오프 되고, 앤모스 트랜지스터(mn3)는 턴-온 된다. 이때 상기 내부전압이 상기 기준전압보다 높으면, 상기 차동 증폭기의 출력단 Vout은 'L' 가 된다. 상기 입력펄스(P1)가 'H' 인 상태에서 Vout 이 'L' 로 바뀌면 NAND 게이트의 두입력이 각각 'H' 와 'L' 이므로 출력펄스(P2)는 풀다운 된다. 따라서 도 5c에 도시된 바와 같은 출력펄스(P2)가 발생된다.
다음으로, 상기 내부전압 감지레벨 수단이 존재하는 경우에, 상기 가변펄스 발생기(200)의 동작을 설명하면 다음과 같다. 실시예로서, 상기 내부전압 감지레벨 수단은 저항을 사용하여 구현된다. 상기 내부전압 감지레벨은 상기 기준전압보다 일정한 레벨(예를 들면, 0.2V)만큼 높은 전압에서 형성된다. 상기 일정한 레벨은 저항 값에 따라 달라진다. 상기 내부전압이 상기 내부전압 감지레벨보다 높은 전압일 경우에 출력펄스(P2)가 풀다운 된다.
도 5a에서 상기 내부전압 감지레벨 수단은 차동 증폭기의 앤모스 트랜지스터 nm2 와 nm3 사이에 위치하며, 저항 R에 의해 조정된다. 한편, 도 5b에서 상기 내부전압 감지레벨 수단은 상기 차동 증폭기의 내부전압과 기준전압의 입력단에 위치하며, 전압 분배 회로에 의해 조정된다. 상기 전압 분배 회로 아래에는 스탠바이 전류 소모 감소를 위해 스위치용 트랜지스터가 위치한다.
5d는 내부전압의 변화에 따른 출력펄스의 폭(W2)을 나타낸 그래프이다. 도 5d를 참조하면, 입력펄스(P1)가 'H' 인 구간 동안에 상기 내부전압이 상기 기준전압 또는 상기 내부전압 감지레벨보다 항상 작으면 출력펄스(P2)의 폭은 입력펄스(P1)의 폭보다 지연시간 D1 만큼 작은 폭을 갖는다. 따라서 상기 출력펄스(P2)의 최대 폭은 W1 - D1 이 된다. 한편, 상기 내부전압이 상기 기준전압 또는 상기 내부전압 감지레벨보다 높아지는 시점에서 출력펄스(P2)가 풀다운 된다. 상기 출력펄스(P2)의 최소 폭은 내부전압이 기준전압 또는 내부전압 감지레벨보다 항상 높을 경우로서 이 때 출력펄스(P2)의 폭은 0 이다.
도 5a 또는 도 5b에 도시된 가변펄스 발생기(200)는 차동 증폭기의 응답 시간만큼 지연된 펄스신호(P1')를 만들고, 상기 지연된 펄스신호(P1')와 차동 증폭기의 출력신호(Vout)의 조합으로 출력펄스(P2)를 생성하는 장치이다. 상기 가변펄스 발생기(200)는 출력펄스(P2)의 최소 폭을 '0' 으로 만들 수 있다는 장점이 있다. 따라서 상기 내부전압은 외부전압이 증가하더라도 일정한 레벨을 유지할 수 있게 된다. 그러나 출력펄스(P2)가 풀업되는 시점이 상기 지연회로(210)의 지연 시간 D1 만큼 늦어진다는 단점도 있다.
도 5e는 도 5a 또는 도 5b에 도시된 가변펄스 발생기(200)를 구비한 내부전압 발생장치에서 외부전압의 증가에 따른 내부전압의 변화를 나타낸 그래프이다. 도 5e에서 보는 바와 같이 외부전압이 증가하더라도 내부전압은 일정 레벨 이상으로 증가되지 않고 일정하게 유지된다.
도 6a는 도 3의 가변펄스 발생기의 제 5 실시예를 나타낸 회로도이다. 도 6b는 도 3의 가변펄스 발생기의 제 6 실시예를 나타낸 회로도이다. 도 6c는 입력펄스(P1)와 출력펄스(P2)의 파형도이다. 도 6d는 내부전압의 변화에 따른 출력펄스(P2)의 폭을 나타낸 그래프이다. 도 6e는 외부전압의 변화에 따른 내부전압의 레벨을 나타낸 그래프이다.
도 6a 와 도 6b를 참조하면, 상기 가변펄스 발생기(200)는 기준전압과 내부전압을 입력받는 차동 증폭기와 디스차지 수단과 내부전압 감지레벨 수단을 포함하여 구성된다. 상기 차동 증폭기는 피모스 트랜지스터들(mp1, mp2)과 앤모스 트랜지스터들(mn1, mn2)로 구성되고, 상기 디스차지 수단은 앤모스 트랜지스터(mn3)로 구성되며, 내부전압 감지레벨은 저항들(R, R1, R2, R3, R4)로 구성된다.
먼저, 상기 내부전압 감지레벨 수단이 존재하지 않는 경우에, 상기 가변펄스 발생기(200)의 동작을 설명하면 다음과 같다. 입력펄스(P1)가 'L' 인 상태에서 피모스 트랜지스터(mp3)는 턴-오프 되고, 앤모스 트랜지스터(mn3)는 턴-온 된다. 따라서 차동 증폭기의 출력단 Vout은 접지전압(VSS)으로 디스차지 된다. 상기 차동 증폭기의 출력단 Vout이 'L' 로 디스차지 된 상태에서, 상기 입력펄스(P1)가 풀업되면 NAND 게이트의 두입력 단이 각각 'H' 와 'L' 가 되므로 출력펄스(P2)는 'L' 로 된다.
한편, 상기 입력펄스(P1)가 'H' 상태일 때, 피모스 트랜지스터(mp3)는 턴-온 되고, 앤모스 트랜지스터(mn3)는 턴-오프 된다. 이때 상기 내부전압이 상기 기준전압보다 낮아지면, 상기 차동 증폭기의 출력단 Vout은 'H' 로 바뀐다. 즉, 상기 내부전압이 상기 기준전압보다 낮아지는 시점에서 출력펄스(P2)가 풀업된다. 따라서, 상기 출력펄스(P2)는 D2 만큼 지연된 시점에서 풀업된다.
상기 출력펄스(P2)가 풀업된 후 다시 상기 내부전압이 상기 기준전압보다 높아지면, 상기 차동 증폭기의 출력단 Vout은 'L' 로 바뀐다. 상기 입력펄스(P1)가 'H' 인 상태에서 Vout 이 'L' 로 바뀌면 NAND 게이트의 두입력이 각각 'H' 와 'L' 이므로 출력펄스(P2)는 풀다운 된다. 따라서 도 6c에 도시된 바와 같은 출력펄스(P2)가 발생된다.
다음으로, 상기 내부전압 감지레벨 수단이 존재하는 경우에, 상기 가변펄스 발생기(200)의 동작을 설명하면 다음과 같다. 실시예로서, 상기 내부전압 감지레벨 수단은 저항을 사용하여 구현된다. 상기 내부전압 감지레벨은 상기 기준전압보다 일정한 레벨(예를 들면, 0.2V)만큼 높은 전압에서 형성된다. 상기 일정한 레벨은 저항 값에 따라 달라진다. 상기 내부전압이 상기 내부전압 감지레벨보다 높은 전압일 경우에 출력펄스(P2)가 풀다운 된다.
도 6a에서 상기 내부전압 감지레벨 수단은 차동 증폭기의 앤모스 트랜지스터 nm2 와 nm3 사이에 위치하며, 저항 R에 의해 조정된다. 한편, 도 6b에서 상기 내부전압 감지레벨 수단은 차동 증폭기의 내부전압과 기준전압의 입력단에 위치하며, 전압 분배 회로에 의해 조정된다. 상기 전압 분배 회로 아래에는 스탠바이 전류 소모 감소를 위해 스위치용 트랜지스터가 위치한다.
6d는 내부전압의 변화에 따른 출력펄스의 폭(W2)을 나타낸 그래프이다. 도 6d를 참조하면, 입력펄스(P1)가 'H' 인 구간 동안에 상기 내부전압이 상기 기준전압 또는 상기 내부전압 감지레벨보다 항상 작으면 출력펄스(P2)의 폭은 입력펄스(P1)의 폭보다 지연시간 D2 만큼 작은 폭을 갖는다. 따라서 상기 출력펄스(P2)의 최대 폭은 W1 - D2 가 된다. 한편, 상기 내부전압이 상기 기준전압 또는 상기 내부전압 감지레벨보다 높아지는 시점에서 출력펄스(P2)가 풀다운 된다. 상기 출력펄스(P2)의 최소 폭은 상기 내부전압이 상기 기준전압 또는 상기 내부전압 감지레벨보다 항상 높은 경우로서, 이 때 상기 출력펄스(P2)의 폭은 0 이다.
도 6a 또는 도 6b에 도시된 가변펄스 발생기(200)는 상기 출력펄스(P2)의 최소 폭을 '0' 으로 만들 수 있다는 장점이 있다. 따라서 상기 내부전압은 상기 외부전압이 증가하더라도 일정한 레벨을 유지할 수 있게 된다. 그러나 상기 출력펄스(P2)가 풀업되는 시점이 지연된 시간 D2 만큼 늦어진다는 단점도 있다. 따라서, 상기 입력펄스(P1)가 풀업되는 시점이 지연되면 내부전압 강하가 발생될 수 있어 칩의 동작속도가 떨어질 수도 있다.
도 6e는 도 6a 또는 도 6b에 도시된 가변펄스 발생기(200)를 구비한 내부전압 발생장치에서 외부전압의 증가에 따른 내부전압의 변화를 나타낸 그래프이다. 도 6e에서 보는 바와 같이 외부전압이 증가하더라도 내부전압은 일정 레벨 이상으로 증가되지 않고 일정하게 유지된다.
도 7은 내부전압에 따른 출력펄스의 폭을 나타낸 시뮬레이션 결과이다. 도 7에서 실시예 1은 도 4d에 해당하고, 실시예 2는 도 5d에 해당하며, 실시예 3은 도 6d 해당한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 의하면, 피드백된 내부전압을 기준전압 또는 내부전압 감지레벨과 비교하여 가변펄스의 폭을 조정함으로써 외부전압의 증가 또는 동작신호의 빈도에 관계없이 일정한 레벨의 내부전압을 발생할 수 있다.

Claims (18)

  1. 내부회로에 일정한 레벨의 내부전압을 공급하는 내부전압 발생장치에 있어서:
    외부전압을 상기 내부전압으로 공급하는 제 1 드라이버와;
    기준전압과 피드백된 상기 내부전압의 레벨을 비교하여 상기 제 1 드라이버의 입력전압을 제어하는 제어신호를 발생하는 비교기와;
    제 1 펄스에 응답하여 동작하며, 상기 기준전압과 피드백된 상기 내부전압의 레벨을 감지하여 제 2 펄스를 발생하는 가변펄스 발생기와;
    상기 제 2 펄스에 응답하여 상기 제 1 드라이버의 입력전압을 접지전압으로 하강시키는 제 2 드라이버를 포함하는 것을 특징으로 하는 내부전압 발생장치.
  2. 제 1 항에 있어서,
    상기 제 1 펄스는 상기 내부회로의 활성화에 동기되어 생성되는 펄스신호인 것을 특징으로 하는 내부전압 발생장치.
  3. 제 1 항에 있어서,
    상기 제 2 펄스는, 상기 제 1 펄스가 풀업하는 시점에서 풀업되고 피드백된 상기 내부전압이 상기 기준전압보다 낮아지는 시점에서 풀다운 되는 것을 특징으로 하는 내부전압 발생장치.
  4. 제 3 항에 있어서,
    상기 제 2 펄스가 풀업되는 것은, 프리차지 수단에 의해 이루어지는 것을 특징으로 하는 내부전압 발생장치.
  5. 제 1 항에 있어서,
    상기 제 2 펄스는, 상기 제 1 펄스가 풀업하는 시점보다 소정의 시간만큼 지연된 시점에서 풀업되고 상기 내부전압이 상기 기준전압보다 낮아지는 시점에서 풀다운 되는 것을 특징으로 하는 내부전압 발생장치.
  6. 제 5 항에 있어서,
    상기 제 2 펄스가 풀업되는 것은, 상기 제 1 펄스를 소정의 시간만큼 지연하는 지연회로에 의해 이루어지는 것을 특징으로 하는 내부전압 발생장치.
  7. 제 5 항에 있어서,
    상기 제 2 펄스가 풀업되는 것은, 디스차지 수단에 의해 이루어지는 것을 특징으로 하는 내부전압 발생장치.
  8. 제 1 항에 있어서,
    제 1 드라이버는 피모스 트랜지스터이고, 제 2 드라이버는 앤모스 트랜지스터인 것을 특징으로 하는 내부전압 발생장치.
  9. 내부회로에 일정한 레벨의 내부전압을 공급하는 내부전압 발생장치에 있어서:
    외부전압을 상기 내부전압으로 공급하는 제 1 드라이버와;
    기준전압과 피드백된 상기 내부전압의 레벨을 비교하여 상기 제 1 드라이버의 입력전압을 제어하는 제어신호를 발생하는 비교기와;
    제 1 펄스에 응답하여 동작하며, 내부전압 감지레벨과 피드백된 상기 내부전압의 레벨을 감지하여 제 2 펄스를 발생하는 가변펄스 발생기와;
    상기 제 2 펄스에 응답하여 상기 제 1 드라이버의 입력전압을 접지전압으로 하강시키는 제 2 드라이버를 포함하는 것을 특징으로 하는 내부전압 발생장치.
  10. 제 9 항에 있어서,
    상기 제 1 펄스는 상기 내부회로의 활성화에 동기되어 생성되는 펄스신호인 것을 특징으로 하는 내부전압 발생장치.
  11. 제 9 항에 있어서,
    상기 제 2 펄스는, 상기 제 1 펄스가 풀업하는 시점에서 풀업되고 상기 내부전압이 상기 내부전압 감지레벨보다 낮아지는 시점에서 풀다운 되는 것을 특징으로 하는 내부전압 발생장치.
  12. 제 11 항에 있어서,
    상기 제 2 펄스가 풀업되는 것은, 프리차지 수단에 의해 이루어지는 것을 특징으로 하는 내부전압 발생장치.
  13. 제 9 항에 있어서,
    상기 제 2 펄스는, 상기 제 1 펄스가 풀업하는 시점보다 소정의 시간만큼 지연된 시점에서 풀업되고 상기 내부전압이 상기 내부전압 감지레벨보다 낮아지는 시점에서 풀다운 되는 것을 특징으로 하는 내부전압 발생장치.
  14. 제 13 항에 있어서,
    상기 제 2 펄스가 풀업되는 것은, 상기 제 1 펄스를 소정의 시간만큼 지연하는 지연회로에 의해 이루어지는 것을 특징으로 하는 내부전압 발생장치.
  15. 제 13 항에 있어서,
    상기 제 2 펄스가 풀업되는 것은, 디스차지 수단에 의해 이루어지는 것을 특징으로 하는 내부전압 발생장치.
  16. 제 9 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 내부전압 감지레벨은, 저항 값에 따라 가변 가능한 전압인 것을 특징으로 하는 내부전압 발생장치.
  17. 제 9 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 내부전압 감지레벨은, 상기 기준전압 또는 상기 내부전압을 전압 분배하는 회로에 따라 가변 가능한 전압인 것을 특징으로 하는 내부전압 발생장치.
  18. 제 9 항에 있어서,
    제 1 드라이버는 피모스 트랜지스터이고, 제 2 드라이버는 앤모스 트랜지스터인 것을 특징으로 하는 내부전압 발생장치.
KR1020030068801A 2003-10-02 2003-10-02 내부전압 발생장치 KR100626367B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030068801A KR100626367B1 (ko) 2003-10-02 2003-10-02 내부전압 발생장치
US10/921,619 US7298200B2 (en) 2003-10-02 2004-08-19 Voltage generation circuits for supplying an internal voltage to an internal circuit and related methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030068801A KR100626367B1 (ko) 2003-10-02 2003-10-02 내부전압 발생장치

Publications (2)

Publication Number Publication Date
KR20050032826A KR20050032826A (ko) 2005-04-08
KR100626367B1 true KR100626367B1 (ko) 2006-09-20

Family

ID=34386718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030068801A KR100626367B1 (ko) 2003-10-02 2003-10-02 내부전압 발생장치

Country Status (2)

Country Link
US (1) US7298200B2 (ko)
KR (1) KR100626367B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166698A (ja) * 2003-11-28 2005-06-23 Matsushita Electric Ind Co Ltd 半導体集積回路
JP4627651B2 (ja) * 2004-09-30 2011-02-09 シチズンホールディングス株式会社 定電圧発生回路
KR100645048B1 (ko) * 2004-10-20 2006-11-10 삼성전자주식회사 반도체 메모리 장치에 사용되는 전압 레귤레이터
JP4255082B2 (ja) * 2005-06-27 2009-04-15 富士通マイクロエレクトロニクス株式会社 電圧供給回路および半導体メモリ
US7492645B2 (en) * 2005-09-29 2009-02-17 Hynix Semiconductor Inc. Internal voltage generator for semiconductor memory device
KR100706829B1 (ko) * 2005-10-19 2007-04-13 주식회사 하이닉스반도체 반도체 메모리의 파워 업 신호 생성장치 및 방법
US8836414B2 (en) * 2005-11-15 2014-09-16 Freescale Semiconductor, Inc. Device and method for compensating for voltage drops
KR100794996B1 (ko) * 2006-05-09 2008-01-16 주식회사 하이닉스반도체 반도체 메모리의 펄스 생성 장치
KR100787940B1 (ko) 2006-07-07 2007-12-24 삼성전자주식회사 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치
KR100845805B1 (ko) 2007-05-10 2008-07-14 주식회사 하이닉스반도체 전압 강하 변환기
US8436659B1 (en) * 2008-06-24 2013-05-07 Marvell International Ltd. Circuits and methods for reducing electrical stress on a transistor
KR100925394B1 (ko) * 2008-09-25 2009-11-09 주식회사 하이닉스반도체 반도체 메모리 장치
KR101020294B1 (ko) * 2009-03-26 2011-03-07 주식회사 하이닉스반도체 내부전압 생성회로
KR20120134731A (ko) * 2011-06-03 2012-12-12 에스케이하이닉스 주식회사 다운 컨버팅 전압 전원 회로
US9317051B2 (en) * 2014-02-06 2016-04-19 SK Hynix Inc. Internal voltage generation circuits
JP2016080623A (ja) * 2014-10-21 2016-05-16 旭化成エレクトロニクス株式会社 半導体集積回路
US9490775B2 (en) 2014-12-19 2016-11-08 International Business Machines Corporation Implementing adaptive control for optimization of pulsed resonant drivers
KR20160113396A (ko) 2015-03-19 2016-09-29 에스케이하이닉스 주식회사 전압 생성 회로, 이를 구비한 반도체 메모리 장치 및 동작 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2778199B2 (ja) * 1990-04-27 1998-07-23 日本電気株式会社 内部降圧回路
JPH04291608A (ja) * 1991-03-20 1992-10-15 Fujitsu Ltd 電源回路
JP2945508B2 (ja) * 1991-06-20 1999-09-06 三菱電機株式会社 半導体装置
KR950008453B1 (ko) * 1992-03-31 1995-07-31 삼성전자주식회사 내부전원전압 발생회로
JP2851767B2 (ja) * 1992-10-15 1999-01-27 三菱電機株式会社 電圧供給回路および内部降圧回路
KR0131746B1 (ko) * 1993-12-01 1998-04-14 김주용 내부 강압전원 회로
JP3705842B2 (ja) * 1994-08-04 2005-10-12 株式会社ルネサステクノロジ 半導体装置
KR970008141B1 (ko) * 1994-11-15 1997-05-21 엘지반도체 주식회사 반도체장치의 번인회로
JP2785732B2 (ja) * 1995-02-08 1998-08-13 日本電気株式会社 電源降圧回路
KR100190080B1 (ko) * 1996-08-20 1999-06-01 윤종용 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 회로
KR100224669B1 (ko) * 1996-12-10 1999-10-15 윤종용 내부 전원 전압 발생기 회로
JP4074697B2 (ja) * 1997-11-28 2008-04-09 株式会社ルネサステクノロジ 半導体装置
JPH11231954A (ja) * 1998-02-16 1999-08-27 Mitsubishi Electric Corp 内部電源電圧発生回路
JP3152204B2 (ja) * 1998-06-02 2001-04-03 日本電気株式会社 スルーレート出力回路
US6310511B1 (en) * 2000-06-16 2001-10-30 Infineon Technologies Ag Generator scheme and circuit for overcoming resistive voltage drop on power supply circuits on chips
JP4959046B2 (ja) * 2000-08-08 2012-06-20 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4053718B2 (ja) * 2000-09-07 2008-02-27 富士通株式会社 半導体記憶装置の内部電源供給回路及び半導体記憶装置の内部電源供給方法
FR2820904B1 (fr) * 2001-02-09 2003-06-13 Atmel Nantes Sa Dispositif generateur d'une tension de reference precise
JP5041631B2 (ja) * 2001-06-15 2012-10-03 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100734258B1 (ko) 2001-06-30 2007-07-02 삼성전자주식회사 반도체 메모리 장치의 동작방식에 따라 펄스의 폭을변화시킬 수 있는 제어회로 및 이를 포함하는내부전원전압발생회로
JP3803050B2 (ja) * 2001-10-29 2006-08-02 株式会社ルネサステクノロジ 半導体記憶装置、ダイナミックランダムアクセスメモリおよび半導体装置
JP4386619B2 (ja) * 2002-05-20 2009-12-16 株式会社ルネサステクノロジ 半導体装置
JP2004070813A (ja) * 2002-08-08 2004-03-04 Renesas Technology Corp 半導体集積回路

Also Published As

Publication number Publication date
US20050073356A1 (en) 2005-04-07
KR20050032826A (ko) 2005-04-08
US7298200B2 (en) 2007-11-20

Similar Documents

Publication Publication Date Title
KR100626367B1 (ko) 내부전압 발생장치
KR100854419B1 (ko) 파워 업 신호 생성장치
TW556215B (en) Power down voltage control method and apparatus
US7307469B2 (en) Step-down power supply
US7019417B2 (en) Power-on reset circuit with current detection
KR100660907B1 (ko) 스탠바이 전류를 감소시키는 내부 기준전압 발생회로 및이를 구비하는 반도체 메모리장치
US7295050B2 (en) Power-up reset circuit with reduced power consumption
JP4711287B2 (ja) 半導体集積回路装置
KR100937939B1 (ko) 반도체 소자의 내부전압 생성회로
KR100795014B1 (ko) 반도체 메모리 장치의 내부전압 발생기
US7362167B2 (en) Voltage generator
US6084386A (en) Voltage generation circuit capable of supplying stable power supply voltage to load operating in response to timing signal
KR20100085427A (ko) 반도체 메모리 장치의 내부전압 발생회로
KR100967099B1 (ko) 반도체 메모리 장치와 그의 구동 방법
KR100566302B1 (ko) 파워업 신호 발생 장치
US7479767B2 (en) Power supply step-down circuit and semiconductor device
US20040108890A1 (en) Reference voltage generating circuit and internal voltage generating circuit for controlling internal voltage level
KR100812299B1 (ko) 전압 강하 회로
US7583547B2 (en) Over-driving circuit in semiconductor memory device
KR100904426B1 (ko) 내부 전압 생성 회로
KR20180047209A (ko) 레퍼런스 선택 회로
KR20120004017A (ko) 동적 전압 조정 모드 판별 장치와 방법 및 이를 이용한 펌핑 전압 감지 장치와 방법
CN114144742A (zh) 跨域功率控制电路
KR20080098572A (ko) 반도체 메모리 장치의 내부 전원 전압 발생 회로
KR100806605B1 (ko) 반도체메모리장치의 내부전원전압발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee