JPH11231954A - 内部電源電圧発生回路 - Google Patents

Abstract

(57)【要約】 【課題】 差動電源電圧の下限領域近傍における内部電
源電圧の低下を抑制することのできる内部電源電圧発生
回路を提供する。 【解決手段】 基準電圧発生回路（ＲＧ）からの基準電
圧（Ｖｒｅｆ）と内部電源線（ＩＶＬ）上の内部電源電
圧ＩｎｔＶｃｃの差に応じて外部電源ノード（ＥＸＶか
ら内部電源線（ＩＶＬ）へ電流を供給するメインアンプ
（ＭＡ）に対し、外部電源電圧と基準電圧との差に応じ
て、このメインアンプ（ＭＡ）の電流供給量をレベル調
整回路（１）により調整する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、内部回路が利用
する動作電源電圧を装置内部で発生する内部電源電圧発
生回路に関し、特に、外部電源電圧を降圧して内部電源
電圧を発生する内部電源降圧回路に関する。

【０００２】

【従来の技術】消費電力を低減するためには、動作電源
電圧を低くするのが有効である。電源電圧を下げると、
負荷容量の充放電電流がこの電圧低下分だけ減少する。
したがって、電源電圧の低電圧化を実施すると、電圧の
低減率の二乗に比例して消費電力が減少する（配線抵抗
などの負荷抵抗は一定である）。たとえば、広く用いら
れている汎用メモリを例に取ると、内部回路に用いられ
ているトランジスタのゲート長を高速化のために各世代
ごとに微細加工の限界付近までスケールダウンし、高集
積化および高速動作を図る。オンチップに設けられた電
圧降下回路を用いて、外部からの電源電圧を降圧してメ
モリの内部電源電圧を発生する。降圧した内部電源電圧
により、微細化されたトランジスタの絶縁破壊などを防
止し、高信頼性および低電圧化による低消費電力を実現
する。このオンチップの電圧降下回路を用いることによ
り、外部から供給される電源電圧は、外部に設けられて
いる汎用ＬＳＩの電源電圧と等しくすることができ、単
一電源でシステムを構築することができる。

【０００３】この降圧方式のもう１つの特徴は、降圧電
圧が、外部電源電圧よりも十分低い一定値に設定されて
いる場合、外部電源電圧が変動しても、その変動の影響
を受けずに一定のレベルに保持され、内部回路が安定に
動作することができるということである。

【０００４】図１３は、従来の内部電源電圧発生回路の
構成の一例を示す図である。図１３において、従来の内
部電源電圧発生回路は、外部から与えられる電源電圧Ｅ
ｘｔＶｃｃを供給する外部電圧源としての外部電源ノー
ドＥＸＶから電流を供給され、基準電圧Ｖｒｅｆを発生
する基準電圧発生回路ＲＧと、この基準電圧発生回路Ｒ
Ｇからの基準電圧Ｖｒｅｆと内部電源線ＩＶＬ上の内部
電源電圧ＩｎｔＶｃｃとの比較結果に従って外部電源ノ
ードＥＸＶから内部電源線ＩＶＬへ電流を供給するサブ
アンプＳＡと、内部回路（図示せず）の動作時活性化さ
れる活性制御信号ＡＣＴの活性化時活性化され、基準電
圧Ｖｒｅｆと内部電源電圧ＩｎｔＶｃｃの比較結果に応
じて外部電源ノードＥＸＶから内部電源線ＩＶＬへ電流
を供給するメインアンプＭＡを含む。メインアンプＭＡ
の電流供給力は、サブアンプＳＡの電流供給力よりも十
分大きくされており、内部回路動作時においてこの内部
電源線ＩＶＬ上の内部電源電圧ＩｎｔＶｃｃが消費され
るとき、高速で動作して、大きな電流駆動力で電流を供
給して内部電源電圧ＩｎｔＶｃｃの低下を抑制する。

【０００５】基準電圧発生回路ＲＧは、外部電源電圧Ｅ
ｘｔＶｃｃに依存しない一定の電流ｉを発生する定電流
回路ＣＣＳと、この定電流回路ＣＣＳの電流を電圧に変
換して基準電圧Ｖｒｅｆを発生する電流／電圧変換回路
ＣＶＣを含む。

【０００６】定電流回路ＣＣＳは、外部電源ノードＥＸ
ＶとノードＮＤ１の間に接続されかつそのゲートがノー
ドＮＤ１に接続されるｐチャネルＭＯＳトランジスタＰ
１と、外部電源ノードＥＸＶに一端が接続される抵抗素
子Ｒと、抵抗素子ＲとノードＮＤ２の間に接続されかつ
そのゲートがノードＮＤ１に接続されるｐチャネルＭＯ
ＳトランジスタＰ２と、ノードＮＤ１と接地ノードの間
に接続されかつそのゲートがノードＮＤ２に接続される
ｎチャネルＭＯＳトランジスタＮ１と、ノードＮＤ２と
接地ノードの間に接続されかつそのゲートがノードＮＤ
２に接続されるｎチャネルＭＯＳトランジスタＮ２と、
ノードＮＤ１上の電圧レベルに応じて外部電源ノードＥ
ＸＶから電流を供給するｐチャネルＭＯＳトランジスタ
Ｐ３を含む。ＭＯＳトランジスタＮ１およびＮ２はカレ
ントミラー回路を構成する。ＭＯＳトランジスタＰ１の
しきい値電圧ＶＴＰ１の絶対値は、ＭＯＳトランジスタ
Ｐ２のしきい値電圧の絶対値ＶＴＰ２よりも大きくされ
る。次に動作について説明する。

【０００７】ＭＯＳトランジスタＮ１およびＮ２のサイ
ズが同じ場合、ＭＯＳトランジスタＮ１およびＮ２には
同じ大きさの電流が流れる。したがって、ＭＯＳトラン
ジスタＰ１およびＰ２にも同じ大きさの電流が流れる。
ＭＯＳトランジスタＰ１およびＰ２のサイズが同じ場
合、これらのＭＯＳトランジスタＰ１およびＰ２の飽和
電流が等しいという条件から、抵抗素子Ｒには、次式で
示される電圧ＶＲが印加される。

【０００８】 ＶＲ＝ＥｘｔＶｃｃ−（｜ＶＴＰ１｜−｜ＶＴＰ２｜） したがって、抵抗素子Ｒを流れる電流ＩＲは、次式で表
わされる。

【０００９】 ＩＲ＝（ＥｘｔＶｃｃ−ＶＲ）／ＲＲ ＝（｜ＶＴＰ１｜−｜ＶＴＰ２｜）／ＲＲ ここで、ＲＲは、抵抗素子Ｒの抵抗値を示す。ＭＯＳト
ランジスタＰ１とＭＯＳトランジスタＰ３はカレントミ
ラー回路を構成しており、したがってＭＯＳトランジス
タＰ３には、ＭＯＳトランジスタＰ１を介して流れる電
流ＩＲのミラー電流が流れる。

【００１０】ＭＯＳトランジスタＰ４〜Ｐ６は、それぞ
れのゲートに接地電圧を受けており、抵抗素子として作
用し、ＭＯＳトランジスタＰ３から供給される電流に応
じて電圧を発生する。したがって、基準電圧Ｖｒｅｆ
は、ＭＯＳトランジスタＰ４〜Ｐ６の有するチャネル抵
抗とＭＯＳトランジスタＰ１およびＰ２のしきい値電圧
により決定される電圧レベルとなり、外部電源電圧Ｅｘ
ｔＶｃｃに依存しない一定の電圧レベルとなる（ただ
し、外部電源電圧ＥｘｔＶｃｃが所定電圧レベル以上の
とき）。

【００１１】メインアンプＭＡは、基準電圧Ｖｒｅｆと
内部電源線ＩＶＬ上の内部電源電圧ＩｎｔＶｃｃを比較
する比較器ＣＭＭと、外部電源ノードＥＸＶと内部電源
線ＩＶＬの間に接続され、この比較器ＣＭＭの出力信号
に従って外部電源ノードＥＸＶから内部電源線ＩＶＬへ
電流を供給するｐチャネルＭＯＳトランジスタで構成さ
れる電流ドライブトランジスタＤＲＭを含む。比較器Ｃ
ＭＭは、外部電源ノードＥＸＶとノードＮＤＡの間に接
続されかつそのゲートがノードＮＤＢに接続されるｐチ
ャネルＭＯＳトランジスタＰ７と、外部電源ノードＥＸ
ＶとノードＮＤＢの間に接続されかつそのゲートがノー
ドＮＤＢに接続されるｐチャネルＭＯＳトランジスタＰ
８と、ノードＮＤＢとノードＮＤＣの間に接続されかつ
ゲートに基準電圧Ｖｒｅｆを受けるｎチャネルＭＯＳト
ランジスタＮ３と、ノードＮＤＢとノードＮＤＣの間に
接続されかつゲートが内部電源線ＩＶＬに接続されるｎ
チャネルＭＯＳトランジスタＮ４と、接地ノードとノー
ドＮＤＣの間に接続されかつそのゲートに活性制御信号
ＡＣＴを受けるｎチャネルＭＯＳトランジスタＮ５を含
む。

【００１２】このメインアンプＭＡは、さらに、外部電
源ノードＥＸＶと電流ドライブトランジスタＤＲＭのゲ
ートの間に接続されかつそのゲートに活性制御信号ＡＣ
Ｔを受けるｐチャネルＭＯＳトランジスタＰ９を含む。
次に、このメインアンプＭＡの動作について簡単に説明
する。

【００１３】活性制御信号ＡＣＴが非活性状態のＬレベ
ルのとき、ＭＯＳトランジスタＮ５はオフ状態であり、
比較器ＣＭＭの電流経路は遮断され、比較器ＣＭＭは比
較動作を行なわない。一方、ｐチャネルＭＯＳトランジ
スタＰ９のゲート電位が接地電位レベルであり、ＭＯＳ
トランジスタＰ９が導通して、外部電源ノードＥＸＶと
電流ドライブトランジスタＤＲＭのゲートを電気的に接
続し、電流ドライブトランジスタＤＲＭをオフ状態に保
持する。また、ノードＮＤＡも、このＭＯＳトランジス
タＰ９により、外部電源電圧レベルに保持される。した
がって、活性制御信号ＡＣＴがＬレベルの非活性状態の
ときには、メインアンプＭＡにおいては電流が流れる経
路は遮断され、電流消費は行なわれない。

【００１４】活性制御信号ＡＣＴが活性状態のＨレベル
（外部電源電圧ＥｘｔＶｃｃレベル）となると、ＭＯＳ
トランジスタＮ５がオン状態、ＭＯＳトランジスタＰ９
がオフ状態となり、比較器ＣＭＭが基準電圧Ｖｒｅｆと
内部電源電圧ＩｎｔＶｃｃとの比較動作を行ない、その
比較結果に応じた信号をノードＮＤＡを介して電流ドラ
イブトランジスタＤＲＭのゲートへ与える。基準電圧Ｖ
ｒｅｆが内部電源電圧ＩｎｔＶｃｃよりも高いときに
は、ＭＯＳトランジスタＮ３のコンダクタンスがＭＯＳ
トランジスタＮ４のコンダクタンスよりも大きくなり、
より多くの電流を流す。ＭＯＳトランジスタＰ７および
Ｐ８は、ＭＯＳトランジスタＰ８をマスタ段とするカレ
ントミラー回路を構成しており、ＭＯＳトランジスタＰ
８およびＮ４を流れる電流と同じ大きさの電流が、ＭＯ
ＳトランジスタＰ７およびＮ３を介して流れる。したが
って、ＭＯＳトランジスタＮ３は、ＭＯＳトランジスタ
Ｐ７から与えられる電流を放電し、ノードＮＤＡの電圧
レベルを低下させる。応じて、電流ドライブトランジス
タＤＲＭのゲート電圧が低下し、電流ドライブトランジ
スタＤＲＭが、外部電源ノードＥＸＶから内部電源線Ｉ
ＶＬへ電流を供給し、内部電源電圧ＩｎｔＶｃｃの電圧
レベルを上昇させる。逆に、内部電源電圧ＩｎｔＶｃｃ
が基準電圧Ｖｒｅｆよりも高いときには、ＭＯＳトラン
ジスタＮ４のコンダクタンスがＭＯＳトランジスタＮ３
のコンダクタンスよりも大きくなり、ＭＯＳトランジス
タＰ８およびＮ４を流れる電流が増加する。ＭＯＳトラ
ンジスタＮ３は、このＭＯＳトランジスタＰ７から供給
される電流をすべて放電することができず、ノードＮＤ
Ａの電圧レベルが上昇し、応じて電流ドライブトランジ
スタＤＲＭがオフ状態となる。したがって、活性制御信
号ＡＣＴの活性化時、このメインアンプＭＡは、内部電
源電圧ＩｎｔＶｃｃを基準電圧Ｖｒｅｆの電圧レベルに
保持する。

【００１５】サブアンプＳＡは、メインアンプＭＡと同
様、基準電圧Ｖｒｅｆと内部電源電圧ＩｎｔＶｃｃとを
比較する比較器ＣＭＳと、比較器ＣＭＳの出力信号に従
って、外部電源ノードＥＸＶから内部電源線ＩＶＬへ電
流を供給するｐチャネルＭＯＳトランジスタで構成され
る電流ドライブトランジスタＤＲＳを含む。この電流ド
ライブトランジスタＤＲＳの電流駆動能力（＝最大駆動
力）は、メインアンプＭＡに含まれる電流ドライブトラ
ンジスタＤＲＭの電流駆動能力よりも小さくされている
（ゲート幅Ｗ／ゲート長Ｌが小さくされている）。

【００１６】比較器ＣＭＳは、基準電圧Ｖｒｅｆと内部
電源電圧ＩｎｔＶｃｃとを比較するための比較段を構成
するｎチャネルＭＯＳトランジスタＮ６およびＮ７と、
これらのＭＯＳトランジスタＮ６およびＮ７それぞれへ
電流を供給するカレントミラー型電流供給段を構成する
ｐチャネルＭＯＳトランジスタＰ１０およびＰ１１を含
む。ＭＯＳトランジスタＰ７へ電流を供給するｐチャネ
ルＭＯＳトランジスタＰ１１が、カレントミラー回路の
マスタ段として動作する。

【００１７】この比較器ＣＭＳは、さらに、基準電圧発
生回路ＲＧのノードＮＤ２から出力される電圧ＢＩＡＳ
Ｌをゲートに受け、ＭＯＳトランジスタＮ６およびＮ７
を流れる電流を規定する電流源トランジスタＮ８を含
む。このＭＯＳトランジスタＮ８は、基準電圧発生回路
ＲＧに含まれるＭＯＳトランジスタＮ２とカレントミラ
ー回路を構成する。定電流発生回路ＣＣＳは、その消費
電流を小さくするために、発生する電流は十分小さくさ
れており、したがって、このバイアス電圧ＢＩＡＳＬの
電圧レベルも低く、ＭＯＳトランジスタＮ８が駆動する
電流も小さくされている。したがってこの比較器ＣＭＳ
は、比較的小さな電流駆動力で、比較動作を行なって、
内部電源線ＩＶＬに、電流ドライブトランジスタＤＲＳ
を介して電流を供給する。

【００１８】サブアンプＳＡは、メインアンプＭＡの非
活性化時、すなわち内部回路が動作せずスタンバイ状態
にあるときに、内部電源電圧ＩｎｔＶｃｃがリーク電流
などにより低下するのを抑制する機能を備える。したが
って、消費電力を低減するために、このサブアンプＳＡ
の駆動電流量および応答速度は小さくされている。この
サブアンプＳＡは、バイアス電圧ＢＩＡＳＬに従ってそ
の駆動電流が制御されており、常時、基準電圧Ｖｒｅｆ
と内部電源電圧ＩｎｔＶｃｃの比較動作を行ない、比較
結果に従ってドライブトランジスタＤＲＳのゲート電位
を調整する。したがって、このサブアンプＳＡは、活性
状態のメインアンプＭＡと同じ動作を行なう。

【００１９】ここで、ＭＯＳトランジスタＰ９は、メイ
ンアンプＭＡにおいて活性制御信号ＡＣＴの非活性化
時、比較器ＣＭＭの電流経路が遮断されたとき、ＭＯＳ
トランジスタＰ７およびＮ３がともにオフ状態となり、
ノードＮＤＡが電気的にフローティング状態となって、
その電流ドライブトランジスタＤＲＡＭのゲート電位が
不安定な状態となるのを防止し、確実に電流ドライブト
ランジスタＤＲＭをこの活性制御信号ＡＣＴの非活性化
時オフ状態に駆動するために設けられる。

【００２０】図１４は、外部電源電圧ＥｘｔＶｃｃと内
部電源電圧ＩｎｔＶｃｃとの関係を示す図である。外部
電源電圧ＥｘｔＶｃｃが低い場合、基準電圧発生回路Ｒ
Ｇ（図１３参照）からの基準電圧Ｖｒｅｆは、外部電源
電圧ＥｘｔＶｃｃに従って増加する。これは、定電流発
生回路ＣＣＳにおいて、外部電源電圧ＥｘｔＶｃｃが低
い場合、定電流が発生されず、ＭＯＳトランジスタＰ３
が供給する電流が、外部電源電圧ＥｘｔＶｃｃに比例す
るためである。したがって基準電圧Ｖｒｅｆの電圧レベ
ルが外部電源電圧ＥｘｔＶｃｃに従って変化した場合、
応じて、内部電源電圧ＩｎｔＶｃｃの電圧レベルも、外
部電源電圧ＥｘｔＶｃｃに従って変化する。活性制御信
号ＡＣＴがＬレベルの非活性状態であっても、サブアン
プＳＡの動作により、内部電源電圧ＩｎｔＶｃｃの電圧
レベルが、基準電圧Ｖｒｅｆの電圧レベル上昇に応じて
上昇する。

【００２１】外部電源電圧ＥｘｔＶｃｃが一定の電圧Ｖ
Ｆレベル以上となると、定電流回路ＣＣＳにおいて、Ｍ
ＯＳトランジスタＰ１、Ｐ２、Ｎ１およびＮ２を介して
安定に一定の電流が流れる（カレントミラー回路による
フィードバック動作が安定化する電圧レベル）。応じて
ＭＯＳトランジスタＰ３から供給される電流も一定とな
り、基準電圧Ｖｒｅｆの電圧レベルが電圧ＶＦレベルで
一定となる。以降、外部電源電圧ＥｘｔＶｃｃの電圧レ
ベルが上昇しても、基準電圧Ｖｒｅｆの電圧レベルは、
一定の電圧ＶＦレベルに保持され、応じて内部電源電圧
ＩｎｔＶｃｃも、一定の電圧ＶＦレベルに保持される。
したがって、この図１４に示すように、内部電源電圧Ｉ
ｎｔＶｃｃは、基準電圧Ｖｒｅｆに従って変化し、平坦
領域においては、外部電源電圧ＥｘｔＶｃｃの電圧レベ
ルが変化しても、一定の電圧レベルに保持される。これ
により、内部回路は、外部電源電圧の変動にかかわら
ず、安定に動作することができる。

【００２２】

【発明が解決しようとする課題】図１５は、実際の回路
動作時における外部電源電圧ＥｘｔＶｃｃと内部電源電
圧ＩｎｔＶｃｃの関係を示す図である。内部電源電圧Ｉ
ｎｔＶｃｃと外部電源電圧ＥｘｔＶｃｃとの差（基準電
圧Ｖｒｅｆと外部電源電圧ＥｘｔＶｃｃの差）が小さい
領域、すなわち動作条件の下限に近い領域においては、
後に説明する理由により、内部電源電圧発生回路の利得
が低下し、内部回路の動作時内部電源電圧ＩｎｔＶｃｃ
が低下しても要求される電圧レベルＶＦに上昇させるこ
とができず、内部電源電圧ＩｎｔＶｃｃの電圧レベル
は、基準電圧Ｖｒｅｆの電圧ＶＦのレベルに比べて低下
する。この電圧レベルの低下は、特に高速動作を行な
い、内部回路が高速で動作する場合（たとえばＤＲＡＭ
において、ＲＡＳサイクルが短く、センスアンプが繰返
し活性化される場合、およびＣＡＳサイクルが短く、内
部列系回路が高速で繰返し動作し、データの書込／読出
が行なわれる場合）、内部電源電圧ＩｎｔＶｃｃが消費
され、その電圧レベルが交流的に変動し、直流的に見た
場合、内部電源電圧ＩｎｔＶｃｃは要求される電圧ＶＦ
よりもその電圧レベルが低下する。この電圧レベルの低
下は、動作条件下限において、たとえば外部電源電圧Ｅ
ｘｔＶｃｃが２．５Ｖのとき、内部電源電圧ＩｎｔＶｃ
ｃは、要求される電圧２．０Ｖレベルよりも０．５Ｖ程
度低下する。内部電源電圧レベルが低下した場合、内部
回路構成要素であるトランジスタの電流駆動力が低下
し、高速動作をするのが困難になる。以下に、この内部
電源電圧ＩｎｔＶｃｃが、基準電圧Ｖｒｅｆの電圧レベ
ルよりも低下する理由について説明する。

【００２３】図１６は、メインアンプＭＡの内部電圧レ
ベルを示す図である。活性制御信号ＡＣＴは、外部電源
電圧ＥｘｔＶｃｃと接地電圧レベルの間で変化する。し
かしながら、このメインアンプＭＡの比較器ＣＭＭの電
流源トランジスタＮ５は、この比較器ＣＭＭにおける消
費電流をたとえば１から２ｍＡ程度に調整するために、
そのチャネル長が比較的長くされている。このため、電
流源トランジスタＮ５のオン抵抗が比較的大きく、この
電流源トランジスタＮ５のドレイン電圧は、約１．０Ｖ
程度となる。この電流源トランジスタＮ５のドレイン
は、ＭＯＳトランジスタＮ３およびＮ４のソースに共通
に接続されている。したがって、ＭＯＳトランジスタＮ
３のコンダクタンスがＭＯＳトランジスタＮ４のコンダ
クタンスよりも大きくなり、ノードＮＤＡの電圧レベル
を低下させても、このノードＮＤＡの電圧レベルは、電
流源トランジスタＮ５のドレイン電圧レベルよりも低下
しない。したがって、このノードＮＤＡの電圧レベル
は、１．０Ｖ以上となる。

【００２４】電流ドライブトランジスタＤＲＭは、この
ノードＮＤＡ上の電圧レベルに従って、外部電源ノード
ＥＸＶから内部電源線ＩＶＬへ電流を供給する。この電
流源トランジスタＤＲＭは、ｐチャネルＭＯＳトランジ
スタで構成されており、ノードＮＤＡの電圧レベルと外
部電源ノードに与えられる外部電源電圧との差に応じて
電流を供給する。したがって、外部電源電圧が低くされ
た場合、電流ドライブトランジスタＤＲＡＭのゲート−
ソース間電圧Ｖｇｓがさらに低下し、高速で、外部電源
ノードＥＸＶから内部電源線ＩＶＬへ電流を供給するこ
とができず、メインアンプＭＡの利得が低下する。これ
により、内部電源電圧ＩｎｔＶｃｃが消費されて、その
電圧レベルが低下しても、基準電圧Ｖｒｅｆの電圧レベ
ルまで上昇せず、この基準電圧Ｖｒｅｆよりも低い電圧
レベルに保持される。

【００２５】特に、この外部電源電圧ＥｘｔＶｃｃと基
準電圧Ｖｒｅｆすなわち内部電源電圧との差が小さくな
ると、図１５に示す動作条件下限における内部電源電圧
ＩｎｔＶｃｃの電圧降下量は、たとえば０．５Ｖと無視
することのできない大きさとなり、高速で内部回路を動
作させることができなくなるという問題が生じる。

【００２６】特に、内部回路動作時において内部電源電
圧ＩｎｔＶｃｃが低下したとき、応じて、この内部電源
電圧ＩｎｔＶｃｃの低下を補償するために、外部電源電
圧ＥｘｔＶｃｃが消費されるため、交流的に、外部電源
電圧ＥｘｔＶｃｃが低下し、この外部電源電圧ＥｘｔＶ
ｃｃと基準電圧Ｖｒｅｆの差がより小さくなると、内部
電源電圧ＩｎｔＶｃｃの低下量が大きくなる。

【００２７】内部回路が高速で動作し、信号線の充放電
を行なう場合、内部電源電圧ＩｎｔＶｃｃが消費され、
応じて、その電圧レベルが低下し、また応じて外部電源
電圧ＥｘｔＶｃｃの電圧レベルも低下するため、電流ド
ライブトランジスタＤＲＭの駆動力が低下し、内部電源
電圧ＩｎｔＶｃｃの降下量が大きくなる。

【００２８】この内部電源電圧ＩｎｔＶｃｃの電圧レベ
ルの基準Ｖｒｅｆからの低下という問題は、図１３に示
すような内部電源電圧ＩｎｔＶｃｃと基準電圧Ｖｒｅｆ
とを直接比較する直接フィードバック型降圧回路のみな
らず、内部電源電圧ＩｎｔＶｃｃをレベルシフトして、
その電圧レベルを低下させて基準電圧Ｖｒｅｆと比較す
るレベルシフト型降圧回路においても同様の問題が生じ
る。比較器において、内部ノードの電圧レベルが、接地
電圧レベルまで低下せず、応じて、電流ドライブトラン
ジスタのゲート電圧が接地電圧レベルまで低下せず、そ
の駆動力が制限されるためである。

【００２９】それゆえ、この発明の目的は、外部電源電
圧の動作電源電圧範囲すべてにわたって安定に内部回路
を動作させることのできる内部電源電圧発生回路を提供
することである。

【００３０】この発明の他の目的は、外部電源電圧動作
範囲下限における内部電源電圧の電圧レベルの低下を最
小限に抑制することのできる内部電源電圧発生回路を提
供することである。

【００３１】

【課題を解決するための手段】この発明は、要約すれ
ば、内部電源線上の内部電源電圧レベルを規定する基準
電圧と外部電源電圧とを比較し、その比較結果に従って
内部電源線へ供給される電流量を調整するものである。

【００３２】すなわち、請求項１に係る内部電源電圧発
生回路は、内部電源線上の内部電源電圧と基準電圧との
差に応じた信号を出力ノードから出力する比較手段と、
外部からの外部電源電圧を供給する外部電圧源と内部電
源線との間に結合され、比較手段の出力ノードからの信
号に応答して、外部電圧源と内部電源線との間に電流の
流れを生じさせる電流ドライブ素子と、外部電源電圧と
基準電圧との差に応じて比較手段の出力ノードから電流
ドライブ素子へ与えられる信号の電圧レベルを調整する
レベル調整手段とを備える。

【００３３】請求項２に係る内部電源電圧発生回路は、
請求項１のレベル調整手段が、外部電源電圧と基準電圧
との差が所定値以下となると、比較手段の出力ノードか
ら電流ドライブ素子へ与えられる信号の電圧レベルをこ
の電流ドライブ素子の電流供給量を増加させるレベルに
設定する手段を含む。

【００３４】請求項３に係る内部電源電圧発生回路は、
請求項１の電流ドライブ素子が、比較手段の出力ノード
からの信号をゲートに受けるｐチャネル絶縁ゲート型電
界効果トランジスタで構成され、またレベル調整手段
が、外部電源電圧と基準電圧との差が所定値以下の電圧
レベルとなると比較手段の出力ノードからｐチャネル絶
縁ゲート型電界効果トランジスタのゲートへ与えられる
信号を接地電圧レベルへ駆動する手段を含む。

【００３５】請求項４に係る内部電源電圧発生回路は、
請求項１の電流ドライブ素子が、比較手段の出力ノード
からの信号をゲートに受けるｐチャネル絶縁ゲート型電
界効果トランジスタを備え、またレベル調整手段が、外
部電源電圧と基準電圧との差が所定値以下の電圧レベル
となると、この比較手段の出力ノードからｐチャネル絶
縁ゲート型電界効果トランジスタのゲートへ与えられる
信号を、内部電源電圧と接地電圧との間の電圧レベルへ
低下させる手段を含む。

【００３６】請求項５に係る内部電源電圧発生回路は、
内部電源線上の内部電源電圧と基準電圧との差に応じた
信号を出力する比較手段と、外部からの電源電圧を供給
する外部電圧源と内部電源線との間に結合され、比較手
段の出力信号に応答して外部電圧源と内部電源線との間
に電流の流れを生じさせる電流ドライブ素子と、外部電
源電圧と基準電圧との差に応じた信号を出力するレベル
調整手段と、電流ドライブ素子よりも小さな電流駆動能
力を有し、かつ外部電圧源と内部電源線との間に電流ド
ライブ素子と並列に結合され、レベル調整手段の出力信
号に従って外部電圧源と内部電源線との間に電流の流れ
を生じさせる補助ドライブ素子とを備える。

【００３７】請求項６に係る内部電源電圧発生回路は、
請求項５のレベル調整手段が、外部電源電圧と基準電圧
との差が所定値以下となると補助ドライブ素子を導通さ
せる手段を含む。

【００３８】請求項７に係る内部電源電圧発生回路は、
請求項５の補助ドライブ素子が、ｐチャネル絶縁ゲート
型電界効果トランジスタを備え、レベル調整手段は、外
部電源電圧と基準電圧との差が所定値以下の電圧レベル
となると、このｐチャネル絶縁ゲート型電界効果トラン
ジスタのゲートを接地電圧レベルへ駆動する手段を含
む。

【００３９】請求項８に係る内部電源電圧発生回路は、
請求項５の補助ドライブ素子が、ｐチャネル絶縁ゲート
型電界効果トランジスタで構成され、レベル調整手段
が、外部電源電圧と基準電圧との差が所定値以下となる
と、ｐチャネル絶縁ゲート型電界効果トランジスタのゲ
ートへ与えられる信号を内部電源電圧と接地電圧との間
の中間電圧レベルへ駆動する手段を含む。

【００４０】請求項９に係る内部電源電圧発生回路は、
請求項１または５のレベル調整手段が、内部電源線上の
内部電源電圧を使用する内部回路の活性化を示す信号の
活性化時活性化される。

【００４１】請求項１０に係る内部電源電圧発生回路
は、請求項１または５のレベル調整手段が、外部電源電
圧をゲートに受ける第１の絶縁ゲート型電界効果トラン
ジスタと、この第１の絶縁ゲート型電界効果トランジス
タよりも同一ゲート電圧についての電流供給力が大きく
されかつ基準電圧をゲートに受ける第２の絶縁ゲート型
電界効果トランジスタとを有する比較段と、この比較段
へ電流を供給するカレントミラー型電流供給段とを含
む。

【００４２】請求項１１に係る内部電源電圧発生回路
は、請求項１０のレベル調整手段が、この比較段からの
比較結果を示す信号を増幅する手段をさらに備える。

【００４３】外部電源電圧と内部電源電圧レベルを決定
する基準電圧との差に応じて、電流ドライブ素子の電流
駆動力を大きくするかまたは補助ドライブ素子を導通さ
せることにより、外部電圧源から内部電源線へ供給され
る電流量がこの外部電源電圧と基準電圧との差が小さく
なったときに増加する。したがって、外部電源電圧の動
作範囲下限領域において内部電源電圧発生回路の利得が
低下するのを抑制することができ、内部電源電圧の降下
量を低減することができ、外部電源電圧の広い動作範囲
にわたって安定な電圧レベルの内部電源電圧を発生する
ことができる。

【００４４】

【発明の実施の形態】［実施の形態１］図１は、この発
明の実施の形態１に従う内部電源電圧発生回路を備える
半導体集積回路の全体の構成を概略的に示す図である。
図１において、この半導体集積回路装置は、外部電源ノ
ードＥＸＶに結合され、この外部電源ノードから電流を
供給されて、基準電圧ＶｒｅｆおよびＢＩＡＳＬを発生
する基準電圧発生回路ＲＧと、基準電圧Ｖｒｅｆと内部
電源線ＩＶＬ上の内部電源電圧ＩｎｔＶｃｃとを比較
し、その比較結果に従って、外部電源ノードＥＸＶから
内部電源線ＩＶＬへ電流を供給するサブアンプＳＡと、
基準電圧Ｖｒｅｆと内部電源電圧ＩｎｔＶｃｃとを比較
し、その比較結果に応じて外部電源ノードＥＸＶから内
部電源線ＩＶＬへ電流を供給するメインアンプＭＡを含
む。サブアンプＳＡは、従来と同様の構成（図１４参
照）を備え、基準電圧発生回路ＲＧからのバイアス電圧
ＢＩＡＳＬにより、動作電流が制限される。

【００４５】この半導体集積回路は、さらに、基準電圧
Ｖｒｅｆと外部電源電圧ＥｘｔＶｃｃとを比較し、その
比較結果に応じてメインアンプＭＡが外部電源ノードＥ
ＸＶから内部電源線ＩＶＬへ供給する電流量を調整する
レベル調整回路１と、外部から与えられる信号に従って
各種制御信号を発生する活性制御回路２と、この活性制
御回路２の制御の下に動作し、内部電源線ＩＶＬ上の内
部電源電圧ＩｎｔＶｃｃを消費する内部回路３を含む。
活性制御回路２は、また、外部から与えられる制御信号
に従って内部回路３の動作期間を決定する活性制御信号
ＡＣＴを生成する。

【００４６】内部回路３は、たとえばこの半導体集積回
路がダイナミック・ランダム・アクセス・メモリの場
合、選択メモリセルのデータの検知および増幅を行なう
センスアンプ回路であってもよく、また行／列選択回路
でもよく、また内部データの書込／読出を行なう書込／
読出回路であってもよい。

【００４７】活性制御回路２は、この半導体集積回路が
たとえばダイナミック・ランダム・アクセス・メモリの
場合、メモリサイクルを規定するロウアドレスストロー
ブ信号／ＲＡＳ、または列選択動作開始を指示するコラ
ムアドレスストローブ信号／ＣＡＳに従って活性制御信
号ＡＣＴの活性／非活性を制御する。この活性制御回路
２は、またたとえば同期型半導体記憶装置のように、外
部からコマンドの形で動作モードが指定される場合、メ
モリサイクルの開始を指示するアクティブコマンドまた
はデータの書込／読出を指示するリード／ライトコマン
ドが与えられたとき、そのコマンドに応じて活性制御信
号ＡＣＴを活性／非活性化してもよい。

【００４８】レベル調整回路１は、この活性制御回路２
からの活性制御信号ＡＣＴの活性化時、メインアンプＭ
Ａの供給電流量を、外部電源電圧ＥｘｔＶｃｃと基準電
圧Ｖｒｅｆの差に応じて調整する。活性制御信号ＡＣＴ
が非活性状態のときには、メインアンプＭＡを非活性化
し、このメインアンプＭＡの電流消費を停止させる。

【００４９】レベル調整回路１は、外部電源電圧Ｅｘｔ
Ｖｃｃと基準電圧Ｖｒｅｆとがほぼ等しくなると、この
活性制御信号ＡＣＴの活性化時メインアンプＭＡの供給
する電流量を増加させる（外部電源ノードＥＸＶと内部
電源線ＩＶＬとを強制的に電気的に接続する）。これに
より、内部電源電圧ＩｎｔＶｃｃの基準電圧Ｖｒｅｆレ
ベルからの低下量を低減し、外部電源電圧の動作範囲を
広くする。

【００５０】図２は、図１に示すメインアンプＭＡおよ
びレベル調整回路１の構成を概略的に示す図である。図
２において、メインアンプＭＡは、従来と同様、基準電
圧Ｖｒｅｆと内部電源電圧ＩｎｔＶｃｃとを比較する比
較器ＣＭＭと、比較器ＣＭＭの出力信号に従って外部電
源ノードＥＸＶから内部電源線ＩＶＬへ電流を供給する
電流ドライブトランジスタＤＲＭと、活性制御信号ＡＣ
Ｔの非活性化時外部電源ノードＥＸＶと電流ドライブト
ランジスタＤＲＭのゲートとを電気的に接続するｐチャ
ネルＭＯＳトランジスタＰ９を含む。

【００５１】比較器ＣＭＭは、従来と同様、基準電圧Ｖ
ｒｅｆと内部電源電圧ＩｎｔＶｃｃを比較する比較段を
構成するｎチャネルＭＯＳトランジスタＮ３およびＮ４
と、これらのＭＯＳトランジスタＮ３およびＮ４へ電流
を供給するカレントミラー型電流供給段を構成するｐチ
ャネルＭＯＳトランジスタＰ７およびＰ８と、比較器Ｃ
ＭＭの活性／非活性を制御するとともにこの比較器ＣＭ
Ｍの動作電流を決定する電流源トランジスタＮ５を含
む。

【００５２】レベル調整回路１は、基準電圧Ｖｒｅｆと
外部電源電圧ＥｘｔＶｃｃとが等しくなったことを検出
する下限検出回路１ａと、この下限検出回路１ａからの
下限検知信号ＳＩＧを反転するインバータ１ｂと、活性
制御信号ＡＣＴとインバータ１ｂの出力信号とを受け、
その出力信号を電流源トランジスタＮ５のゲートへ与え
るＡＮＤ回路１ｃと、活性制御信号ＡＣＴと下限検出回
路１ａからの下限検知信号ＳＩＧとを受けるＡＮＤ回路
１ｄと、ＡＮＤ回路１ｄの出力信号に従って電流ドライ
ブトランジスタＤＲＭのゲート（ノードＮＤＡ）を接地
電圧レベルへ駆動するｎチャネルＭＯＳトランジスタ１
ｅを含む。ＡＮＤ回路１ｃおよび１ｄの各々は、ＮＡＮ
Ｄ回路およびインバータで構成される。次に、図２に示
すメインアンプＭＡおよびレベル調整回路１の動作につ
いて、図３に示す信号波形図を参照して説明する。

【００５３】活性制御信号ＡＣＴが非活性状態にあり、
図１に示す内部回路３がスタンバイ状態にある間、ＡＮ
Ｄ回路１ｃおよび１ｄの出力信号はＬレベルであり、Ｍ
ＯＳトランジスタＮ５および１ｅはともにオフ状態にあ
る。ｐチャネルＭＯＳトランジスタＰ９はオン状態にあ
り、ノードＮＤＡを外部電源電圧ＥｘｔＶｃｃレベルに
駆動する。比較器ＣＭＭは非動作状態であり、また電流
ドライブトランジスタＤＲＭもオフ状態にある。したが
って、この活性制御信号ＡＣＴの非活性化時、たとえ仮
に下限検出回路１ａが検出動作を行なって、その検出結
果に従って下限検知信号ＳＩＧをＨレベル／Ｌレベルに
駆動しても、この信号ＳＩＧの論理レベルにかかわら
ず、メインアンプＭＡは非活性状態を維持する。

【００５４】活性制御信号ＡＣＴが活性化されると、Ａ
ＮＤ回路１ｃおよび１ｄがバッファとして動作し、下限
検出回路１ａからの下限検知信号ＳＩＧに従ってＭＯＳ
トランジスタＮ５および１ｅのオン／オフ状態が制御さ
れる。一方、ｐチャネルＭＯＳトランジスタＰ９は、オ
フ状態にある。ここで、活性制御信号ＡＣＴのＨレベル
は、外部電源電圧ＥｘｔＶｃｃの電圧レベルである。

【００５５】この状態において内部回路が動作しても、
外部電源電圧ＥｘｔＶｃｃの電圧レベルが、基準電圧Ｖ
ｒｅｆの電圧レベルよりも十分高い場合には、下限検出
回路１ａからの下限検知信号ＳＩＧはＬレベルにあり、
ＡＮＤ回路１ｃの出力信号がＨレベル、ＡＮＤ回路１ｄ
の出力信号がＬレベルとなる。この状態においては、Ｍ
ＯＳトランジスタＮ５がオン状態、ＭＯＳトランジスタ
１ｅがオフ状態にあり、比較器ＣＭＭが基準電圧Ｖｒｅ
ｆと内部電源電圧ＩｎｔＶｃｃとを比較し、その比較結
果に従って電流ドライブトランジスタＤＲＭが外部電源
ノードＥＸＶから内部電源線ＩＶＬへ電流を供給する。
この状態においては内部電源電圧ＩｎｔＶｃｃは、ほぼ
一定の電圧レベルを保持する。

【００５６】外部電源電圧ＥｘｔＶｃｃの電圧レベルが
低下し、その動作電源電圧範囲の下限に近づくと内部電
源電圧ＩｎｔＶｃｃの電圧レベルは、基準電圧レベルよ
りも低くなる。外部電源電圧ＥｘｔＶｃｃと基準電圧Ｖ
ｒｅｆの電圧レベルが等しくなると、下限検出回路１ａ
からの下限検知信号ＳＩＧがＨレベルに立上がり、ＡＮ
Ｄ回路１ｃの出力信号がＬレベル、ＡＮＤ回路１ｄの出
力信号がＨレベルとなる。これにより、比較器ＣＭＭの
比較動作が停止され、一方、ＭＯＳトランジスタ１ｅが
オン状態となり、電流ドライブトランジスタＤＲＭのゲ
ートを接地電圧レベルに駆動する。これにより、電流ド
ライブトランジスタＤＲＭがより強いオン状態となり、
外部電源ノードＥＸＶと内部電源線ＩＶＬとを接続し、
大きな電流を供給し、内部電源電圧ＩｎｔＶｃｃが外部
電源電圧ＥｘｔＶｃｃレベルへ駆動される。

【００５７】ここで、外部電源電圧ＥｘｔＶｃｃは基準
電圧Ｖｒｅｆと同じ電圧レベルであり、したがって、内
部電源電圧ＩｎｔＶｃｃが基準電圧レベルに復帰する。
したがって図３において点線で示すように、この外部電
源電圧ＥｘｔＶｃｃと基準電圧Ｖｒｅｆが等しくなった
ときの内部電源電圧ＩｎｔＶｃｃの低下量を大幅に抑制
することができ、内部電源電圧ＩｎｔＶｃｃをほぼ一定
の電圧レベルに保持することができる。再び外部電源電
圧ＥｘｔＶｃｃの電圧レベルが上昇し、基準電圧Ｖｒｅ
ｆよりも外部電源電圧ＥｘｔＶｃｃが高くなると、下限
検出回路１ａからの下限検知信号ＳＩＧがＬレベルに立
下がり、ＡＮＤ回路１ｃの出力信号がＨレベル、ＡＮＤ
回路１ｄの出力信号がＬレベルとなり、比較器ＣＭＭの
比較結果に従って外部電源ノードＥＸＶから内部電源線
ＩＶＬへ電流ドライブトランジスタＤＲＭを介して電流
が供給される。外部電源電圧ＥｘｔＶｃｃの上昇時にお
いて、内部電源電圧ＩｎｔＶｃｃは、基準電圧Ｖｒｅｆ
の電圧レベルに等しくされており、したがって下限検知
信号ＳＩＧがＨレベルからＬレベルへ立下がっても、内
部電源電圧ＩｎｔＶｃｃがほぼ基準電圧Ｖｒｅｆの電圧
レベルに保持される。

【００５８】ここで、内部回路（図１参照）の動作時に
おいて内部電源電圧ＩｎｔＶｃｃが消費されると、この
内部電源電圧ＩｎｔＶｃｃの電圧レベル低下に応じて、
外部電源ノードＥＸＶから内部電源線ＩＶＬへ電流が供
給される。このとき、外部電源電圧ＥｘｔＶｃｃも低下
する（交流的に変化する）。したがって、この外部電源
電圧ＥｘｔＶｃｃの変動時、基準電圧Ｖｒｅｆの電圧レ
ベルまで外部電源電圧ＥｘｔＶｃｃが低下する。この外
部電源電圧ＥｘｔＶｃｃの低下時において、電流ドライ
ブトランジスタＤＲＭの電流駆動力が、従来の場合低下
し、内部電源電圧ＩｎｔＶｃｃの電圧降下を補償するこ
とができず、降下量が大きくなる。しかしながら、外部
電源電圧ＥｘｔＶｃｃの低下時、強制的に電流ドライブ
トランジスタＤＲＭのゲートの電圧レベルを接地電圧レ
ベルとすることにより、電流ドライブトランジスタＤＲ
Ｍのゲート電圧は従来の場合の最低電圧レベルよりも低
い電圧レベルに駆動されるため、その電流ドライブトラ
ンジスタＤＲＭの電流供給量が大きくされ、応じてこの
メインアンプＭＡの利得が大きくなり、内部電源電圧Ｉ
ｎｔＶｃｃの低下量を抑制することができる。

【００５９】なお、ＭＯＳトランジスタ１ｅがオン状態
のとき、ノードＮＤＡが接地電圧レベルへ駆動される。
このときには、比較器ＣＭＭの電流源トランジスタＮ５
がオフ状態であり、またｐチャネルＭＯＳトランジスタ
Ｐ７は、カレントミラー回路のスレーブ段を構成してお
り、ＭＯＳトランジスタＰ８においては、電流が流れな
いため、このＭＯＳトランジスタＰ７もオフ状態となり
（ノードＮＤＢの電圧レベルがＨレベルとなるため）、
外部電源ノードＥＸＶから比較器ＣＭＭおよびＭＯＳト
ランジスタ１ｅを介して接地ノードへ電流が流れる経路
は遮断されており、消費電流の増加は生じない。

【００６０】図４は、図２に示す下限検出回路１ａの構
成の一例を示す図である。図４において、下限検出回路
１ａは、外部電源ノードＥＸＶの外部電源電圧ＥｘｔＶ
ｃｃと基準電圧Ｖｒｅｆを比較する差動増幅器１ａａ
と、差動増幅器１ａａの出力信号をＣＭＯＳレベルに変
換するための、２段のＣＭＯＳインバータで構成される
バッファ回路１ａｂと、活性制御信号ＡＣＴを反転する
インバータ１ａｃと、インバータ１ａｃの出力信号がＨ
レベルのとき、この差動増幅器１ａａの出力信号を接地
電圧レベルに駆動するｎチャネルＭＯＳトランジスタ１
ａｄを含む。

【００６１】差動増幅器１ａａは、メインアンプＭＡに
含まれる比較器ＣＭＭと同様の構成を備え、外部電源電
圧ＥｘｔＶｃｃと基準電圧Ｖｒｅｆを比較する比較段を
構成するｎチャネルＭＯＳトランジスタＮ２０およびＮ
２１と、ＭＯＳトランジスタＮ２０およびＮ２１へ電流
を供給するカレントミラー型電流供給段を構成するｐチ
ャネルＭＯＳトランジスタＰ２０およびＰ２１と、活性
制御信号ＡＣＴの活性化時、差動増幅器１ａａを活性化
する電流源トランジスタＮ２２を含む。ｐチャネルＭＯ
ＳトランジスタＰ２１がこのカレントミラー型電流供給
段のマスタ段として動作し、ＭＯＳトランジスタＮ２１
に対し電流を供給する。

【００６２】次に、この図４に示す下限検出回路１ａの
動作を図５に示す信号波形図を参照して説明する。活性
制御信号ＡＣＴがＨレベルの時には、電流源トランジス
タＮ２２が導通し、一方、ＭＯＳトランジスタ１ａｄが
オフ状態であり、差動増幅器１ａａが外部電源電圧Ｅｘ
ｔＶｃｃと基準電圧Ｖｒｅｆの比較動作を行ない、その
比較結果に従ってバッファ回路１ａｂから下限検知信号
ＳＩＧが出力される。外部電源電圧ＥｘｔＶｃｃが基準
電圧Ｖｒｅｆよりも十分高い場合には、ＭＯＳトランジ
スタＮ２０のコンダクタンスは、ＭＯＳトランジスタＮ
２１のコンダクタンスよりも大きくなり、ノードＮＤＣ
の電圧レベルはローレベルとなる。このノードＮＤＣの
電圧レベルが、バッファ回路１ａｂに含まれるＣＭＯＳ
インバータの入力論理しきい値よりも低いため、バッフ
ァ回路１ａｂから出力される下限検知信号ＳＩＧはＬレ
ベルを維持する。

【００６３】外部電源電圧ＥｘｔＶｃｃと基準電圧Ｖｒ
ｅｆの差が小さくなると、応じて、ＭＯＳトランジスタ
Ｎ２０およびＮ２１のコンダクタンスの差が小さくな
り、ノードＮＤＣの電圧レベルが上昇する。外部電源電
圧ＥｘｔＶｃｃと基準電圧Ｖｒｅｆの電圧が小さくな
り、ノードＮＤＣの電圧レベルが上昇しても、ノードＮ
ＤＣの電圧レベルは、バッファ回路１ａｂの入力初段Ｃ
ＭＯＳインバータの入力論理しきい値よりも低いため、
下限検知信号ＳＩＧはＬレベルを維持する。

【００６４】外部電源電圧ＥｘｔＶｃｃと基準電圧Ｖｒ
ｅｆの差がほとんどなくなると、ＭＯＳトランジスタＮ
２０およびＮ２１のコンダクタンスがほぼ等しくなる。
この状態において、ノードＮＤＣの電圧レベルが、バッ
ファ回路１ａｂの入力初段ＣＭＯＳインバータの入力論
理しきい値と等しくなり、バイト回路１ａｂの増幅動作
により下限検知信号ＳＩＧが電源電圧（内部電源電圧ま
たは外部電源電圧）レベルのＨレベルに立上がる。

【００６５】活性制御信号ＡＣＴがＬレベルのときに
は、電流源トランジスタＮ２２がオフ状態、ＭＯＳトラ
ンジスタ１ａｄがオン状態となり、ノードＮＤＣが接地
電圧レベルに駆動される。この状態においては差動増幅
器１ａａの電流経路が遮断されるため、差動増幅動作が
停止され、またバッファ回路１ａｂからの下限検知信号
ＳＩＧも接地電圧レベルのＬレベルに保持される。この
活性制御信号ＡＣＴの非活性化時において、カレントミ
ラー型電流供給段のマスタとなるＭＯＳトランジスタＰ
２１は、オフ状態となるため、応じて、ＭＯＳトランジ
スタＰ２０もオフ状態となり、この差動増幅器１ａａの
ＭＯＳトランジスタＰ２０およびＭＯＳトランジスタ１
ａｄを介して電流の流れる経路は遮断されており、した
がって活性制御信号ＡＣＴの非活性状態時における下限
検出回路１ａの消費電流を低減することができる。

【００６６】なお、ノードＮＤＣの電圧レベルは、ＭＯ
ＳトランジスタＰ２０およびＮ２０のオン抵抗の比によ
り決定される。したがって、外部電源電圧ＥｘｔＶｃｃ
と基準電圧Ｖｒｅｆが等しくなったとき、ノードＮＤＣ
の電圧レベルがこの外部電源電圧ＥｘｔＶｃｃの１／２
の電圧レベルに保持される構成の場合、バッファ回路１
ａｂにおいて外部電源電圧を一方動作電源電圧として利
用する場合、この入力論理しきい値を外部電源電圧Ｅｘ
ｔＶｃｃの１／２に設定することができ、確実に外部電
源電圧ＥｘｔＶｃｃと基準電圧Ｖｒｅｆが等しくなった
ときに、この下限検知信号ＳＩＧをＨレベルへ駆動する
ことができる。

【００６７】また、バッファ回路１ａｂの入力論理しき
い値の電圧レベルを調整することにより、外部電源電圧
ＥｘｔＶｃｃと基準電圧Ｖｒｅｆの差が所定値以下とな
ったときに下限検出信号ＳＩＧをＨレベルに駆動するこ
とができる（図５において破線の波形で示す）。この場
合、外部電源電圧ＥｘｔＶｃｃが動作条件下限付近に近
づいたときに、下限検知信号ＳＩＧをＨレベルへ駆動す
ることができる。

【００６８】以上のように、この発明の実施の形態１に
従えば、基準電圧Ｖｒｅｆと外部電源電圧ＥｘｔＶｃｃ
がほぼ等しい領域（すなわち図１５に示す内部電源電圧
ＩｎｔＶｃｃが直線的に変化する線形領域）において
は、メインアンプＭＡの利得の低下を補償するように、
電流ドライブトランジスタＤＲＭを完全にオン状態へ駆
動することができ、内部電源電圧ＩｎｔＶｃｃの低下を
最小限に抑制することができる。

【００６９】また、基準電圧Ｖｒｅｆに対して外部電源
電圧ＥｘｔＶｃｃが十分に高い場合（すなわち図１５に
おいて内部電源電圧ＩｎｔＶｃｃが平坦な領域）におい
ては、従来と同様、基準電圧Ｖｒｅｆと内部電源電圧Ｉ
ｎｔＶｃｃとを比較して、内部電源電圧レベルに応じて
電流ドライブトランジスタＤＲＭを駆動することができ
る。これにより、外部電源電圧ＥｘｔＶｃｃの広い範囲
にわたって内部電源電圧ＩｎｔＶｃｃをほぼ一定の電圧
レベルに保持することができ、内部回路を安定かつ高速
に動作させることが可能となる。

【００７０】［実施の形態２］図６は、この発明の実施
の形態２に従う内部電源電圧発生回路の要部の構成を概
略的に示す図である。図６においては、メインアンプＭ
Ａとレベル調整回路１の部分の構成を示す。この図６に
示す構成においては、レベル調整回路１において、電流
ドライブトランジスタＤＲＭのゲート電位を調整するＭ
ＯＳトランジスタ１ｅのソースに、中間電圧発生回路１
ｆからの中間電圧が与えられる。この点を除いて、図２
に示す構成と図６に示す構成とは同じであり、対応する
部分には同一参照番号を付し、それらの詳細説明は省略
する。

【００７１】中間電圧発生回路１ｆからの中間電圧ＶＭ
は、電流ドライブトランジスタＤＲＭが十分にオン状態
となる電圧レベルであり、たとえば外部電源電圧Ｅｘｔ
Ｖｃｃが３．３Ｖのとき、１．０Ｖレベルに設定され
る。次に、この図６に示す回路の動作を図７に示す信号
波形図を参照して説明する。

【００７２】外部電源電圧ＥｘｔＶｃｃと基準電圧Ｖｒ
ｅｆの差が十分大きい場合には、内部電源電圧ＩｎｔＶ
ｃｃも、ほぼ基準電圧Ｖｒｅｆの電圧レベルに保持され
る。メインアンプＭＡの比較器ＣＭＭのノードＮＤＡの
電圧レベルは、基準電圧Ｖｒｅｆと内部電源電圧Ｉｎｔ
Ｖｃｃの差に応じた電圧レベルに保持される。この状態
においては、下限検知信号ＳＩＧはＬレベルである。

【００７３】外部電源電圧ＥｘｔＶｃｃの電圧レベルが
低下し、基準電圧Ｖｒｅｆと外部電源電圧ＥｘｔＶｃｃ
の差が小さくなると、応じて内部電源電圧ＩｎｔＶｃｃ
の電圧レベルも低下する。内部電源電圧ＩｎｔＶｃｃと
基準電圧Ｖｒｅｆの差に応じてノードＮＤＡの電圧レベ
ルも低下する。比較器ＣＭＭにおいてノードＮＤＡの電
圧レベルの下限は、電流源トランジスタＮ５のドレイン
電圧レベルである。外部電源電圧ＥｘｔＶｃｃと基準電
圧Ｖｒｅｆとが等しくなると、下限検知信号ＳＩＧがＨ
レベルとなり、比較器ＣＭＭの比較動作が停止され、Ｍ
ＯＳトランジスタ１ｅがオン状態となり、中間電圧発生
回路１ｆから発生される中間電圧ＶＭが電流ドライブト
ランジスタＤＲＭのゲートに伝達される。

【００７４】この中間電圧ＶＭは、ノードＮＤＡの下限
電圧レベル以下の電圧レベルであり、電流ドライブトラ
ンジスタＤＲＭは、内部電源電圧ＩｎｔＶｃｃと基準電
圧Ｖｒｅｆとの差にかかわらず、一定の中間電圧ＶＭが
与えられて、外部電源ノードＥＸＶから内部電源線ＩＶ
Ｌへ電流を供給し、内部電源電圧ＩｎｔＶｃｃの電圧レ
ベルを上昇させる。

【００７５】この中間電圧発生回路１ｆからの中間電圧
ＶＭは、直流電圧であり、一定の電圧レベルに保持され
る。一方、ノードＮＤＡは、比較回路ＣＭＭの活性化
時、基準電圧Ｖｒｅｆと内部電源電圧ＩｎｔＶｃｃの差
に応じて、交流的に変化する。したがって、従来、ノー
ドＮＤＡの電圧レベルが１．０Ｖ程度にまでしか低下し
ない場合においても、ノードＮＤＡの電圧レベルは、交
流的に変化しており、直流的にこの下限電圧レベルより
も高い電圧レベルとなる。したがって、中間電圧発生回
路１ｆからの中間電圧ＶＭが、たとえば１．０Ｖであっ
ても、確実に電流ドライブトランジスタＤＲＭの電流駆
動力を大きくして、内部電源電圧ＩｎｔＶｃｃの低下量
を抑制することができる。

【００７６】中間電圧ＶＭを電流ドライブトランジスタ
ＤＲＭのゲートへ与えることにより、外部電源電圧Ｅｘ
ｔＶｃｃの下限領域近傍においてノードＮＤＡの電圧レ
ベルが大きく変動するのを抑制することができる。すな
わち、内部回路動作により内部電源電圧ＩｎｔＶｃｃが
消費され、外部電源電圧ＥｘｔＶｃｃが変動する場合、
下限検知信号ＳＩＧも、Ｈレベル／Ｌレベルを繰返す。
このとき、ノードＮＤＡの電圧レベルが、中間電圧レベ
ルから接地電圧レベルへ変化する場合、電流ドライブト
ランジスタＤＲＭのゲート電圧の変化幅が大きく、電流
ドライブトランジスタＤＲＭのゲート電圧が不安定とな
り、電流ドライブトランジスタＤＲＭが安定に動作する
ことができなくなる可能性がある。この中間電圧ＶＭを
利用することにより、ノードＮＤＡすなわち電流ドライ
ブトランジスタＤＲＭのゲートの電圧振幅を小さくする
ことにより、外部電源電圧ＥｘｔＶｃｃの下限領域にお
ける電流ドライブトランジスタＤＲＭのゲート電圧の変
化幅を小さくし、正確に外部電源電圧ＥｘｔＶｃｃと基
準電圧Ｖｒｅｆの差に応じて、メインアンプと比較器Ｃ
ＭＭの活性／非活性化および電流ドライブトランジスタ
ＤＲＭの供給電流量の調整を行なうことができる。

【００７７】なお、中間電圧発生回路１ｆは、基準電圧
Ｖｒｅｆを発生する回路と同様の、定電流源と、この定
電流源からの電流を受ける抵抗とで構成することができ
る。また、これに代えて、ダイオード接続されたＭＯＳ
トランジスタのしきい値電圧を利用して中間電圧を発生
することもできる。また、基準電圧Ｖｒｅｆをソースフ
ォロアモードで伝達し、さらに必要なレベルだけダイオ
ード接続されたＭＯＳトランジスタで電圧降下させて中
間電圧ＶＭを発生することもできる。

【００７８】以上のように、この発明の実施の形態２に
従えば、内部回路動作時において、外部電源電圧Ｅｘｔ
Ｖｃｃと基準電圧Ｖｒｅｆの電圧レベルがほぼ等しくな
ったとき、電流ドライブトランジスタのゲート電圧を、
中間電圧レベルに設定しているため、この外部電源電圧
の下限領域において電流ドライブトランジスタのゲート
電圧が大きく変動するのを防止することができ、電流ド
ライブトランジスタの電流供給動作を安定化させること
ができる。

【００７９】［実施の形態３］図８は、この発明の実施
の形態３に従う内部電源電圧発生回路の構成を概略的に
示す図である。図８において、メインアンプＭＡは、基
準電圧Ｖｒｅｆと内部電源電圧ＩｎｔＶｃｃを比較する
比較器ＣＭＭと、この比較器ＣＭＭの出力信号に従って
外部電源ノードＥＸＶから内部電源線ＩｎｔＶｃｃへ電
流を供給する電流ドライブトランジスタＤＲｍと、電流
ドライブトランジスタＤＲｍと並列に設けられ、導通時
外部電源ノードＥＸＶから内部電源線ＩＶＬへ電流を供
給するｐチャネルＭＯＳトランジスタで構成される補助
ドライブトランジスタ１ｈをを含む。この電流ドライブ
トランジスタＤＲｍのサイズ（電流供給能力：ゲート
幅）は、先の実施の形態１および２における電流ドライ
ブトランジスタＤＲＭのサイズよりも小さくされる。Ｍ
ＯＳトランジスタ１ｈの電流駆動能力（サイズ：チャネ
ル幅）は、電流ドライブトランジスタＤＲｍのそれより
も小さくされる。この電流ドライブトランジスタＤＲｍ
およびレベル調整用のＭＯＳトランジスタ１ｈの合計の
サイズ（チャネル幅）が、先の実施の形態１および２に
おける電流ドライブトランジスタＤＲＭのサイズ（チャ
ネル幅）と等しくされる。

【００８０】このメインアンプＭＡは、さらに、活性制
御信号ＡＣＴの非活性化時、電流ドライブトランジスタ
ＤＲｍのゲートを外部電源ノードＥＸＶに電気的に接続
するｐチャネルＭＯＳトランジスタＰ９を含む。比較器
ＣＭＭは、活性制御信号ＡＣＴの活性化時内部電源電圧
ＩｎｔＶｃｃと基準電圧Ｖｒｅｆの比較動作を行なう。

【００８１】レベル調整回路１は、外部電源電圧Ｅｘｔ
Ｖｃｃと基準電圧Ｖｒｅｆを比較する下限検出回路１ａ
と、この下限検出回路１ａからの下限検知信号ＳＩＧを
反転して補助ドライブトランジスタ１ｈへ与えるインバ
ータ１ｇとを含む。インバータ１ｇから出力される信号
ＺＳＩＧは、外部電源電圧ＥｘｔＶｃｃと接地電圧レベ
ルの間で変化し、レベル調整用のＭＯＳトランジスタ
（補助ドライブトランジスタ）１ｈを、オン／オフ状態
へ駆動する。

【００８２】下限検出回路１ａは、図４に示す構成と同
じ構成を備え、外部電源電圧ＥｘｔＶｃｃが基準電圧Ｖ
ｒｅｆにほぼ等しくなると下限検知信号ＳＩＧを活性状
態のＨレベルへ駆動する。

【００８３】この内部電源電圧発生回路は、さらに、常
時動作して内部電源電圧ＩｎｔＶｃｃのスタンバイ状態
時における電圧レベルを保持するためのサブアンプＳＡ
を含む。

【００８４】この図８に示す構成においては、メインア
ンプＭＡは、活性制御信号ＡＣＴの活性化時常時比較動
作を行なう。外部電源電圧ＥｘｔＶｃｃと基準電圧Ｖｒ
ｅｆの差が小さくなり、メインアンプＭＡの利得が低下
し、内部電源電圧ＩｎｔＶｃｃと基準電圧Ｖｒｅｆの差
が大きくなると、下限検出回路１ａからの下限検知信号
ＳＩＧがＨレベルとなり、応じてインバータ１ｇからの
下限検知信号ＺＳＩＧがＬレベルとなる。レベル調整用
ＭＯＳトランジスタ１ｈがオン状態となり、外部電源ノ
ードＥＸＶから内部電源線ＩＶＬへ電流を供給する。こ
のレベル調整用ＭＯＳトランジスタ１ｈにより、電流ド
ライブトランジスタＤＲｍの駆動力低下を補償し、内部
電源電圧ＩｎｔＶｃｃの電圧レベルの低下を抑制する。
レベル調整用ＭＯＳトランジスタ１ｈのサイズ（チャネ
ル幅）は小さくされており、その電流駆動能力は比較的
小さくされている。したがって、このレベル調整用ＭＯ
Ｓトランジスタ１ｈがオン状態となったときに、急激に
大きな電流が内部電源線ＩＶＬへ供給され、内部電源電
圧ＩｎｔＶｃｃの電圧レベルが急激に上昇するのを抑制
することができる（リンギングの抑制）。

【００８５】基準電圧Ｖｒｅｆと外部電源電圧ＥｘｔＶ
ｃｃの差が十分大きい場合には、下限検出回路１ａから
の下限検知信号ＳＩＧはＬレベルであり、インバータ１
ｇの出力する信号ＺＳＩＧも、外部電源電圧ＥｘｔＶｃ
ｃレベルとなり、補助ドライブトランジスタ１ｈがオフ
状態となる。この状態においては、電流ドライブトラン
ジスタＤＲｍが、内部電源電圧ＩｎｔＶｃｃと基準電圧
Ｖｒｅｆの差に応じて外部電源ノードＥＸＶから内部電
源線ＩＶＬへ電流を供給する。

【００８６】［変更例］図９は、この発明の実施の形態
３の変更例の構成を示す図である。図９において、レベ
ル調整回路１は、下限検出回路１ａの出力する下限検知
信号ＳＩＧを反転してレベル調整用ＭＯＳトランジスタ
ｈのゲートへ与えるインバータ１ｊと、このインバータ
１ｊの出力信号のＬレベルを中間電圧Ｖｍレベルに制限
する中間電圧発生回路１ｉを含む。他の構成は図８に示
す構成と同じであり、対応する部分には同一の参照番号
を付す。

【００８７】この図９に示す構成においては、インバー
タ１ｊの出力する下限検知信号ＺＳＩＧは、外部電源電
圧ＥｘｔＶｃｃと中間電圧Ｖｍの間で変動する。したが
ってレベル調整用ＭＯＳトランジスタ１ｈが、完全にオ
ン状態となるのを防止する。下限検出回路１ａの出力す
る下限検知信号ＳＩＧが、外部電源電圧ＥｘｔＶｃｃが
基準電圧Ｖｒｅｆよりも少し高い場合において活性状態
となる構成の場合、レベル調整用ＭＯＳトランジスタ１
ｈが完全にオン状態となると、内部電源電圧ＩｎｔＶｃ
ｃが、基準電圧Ｖｒｅｆよりも高い電圧レベルへ駆動さ
れることが考えられる。このレベル調整用ＭＯＳトラン
ジスタ１ｈのゲート電圧の下限を中間電圧Ｖｍとし、供
給電流量を調整することにより、応答速度を少し低くし
て内部電源電圧ＩｎｔＶｃｃが高速で変化して基準電圧
Ｖｒｅｆよりも高くなるのを防止する。また、外部電源
ノードＥＸＶからこのレベル調整用ＭＯＳトランジスタ
１ｈのオン状態への移行時、急激に大きな電流が流れ、
内部電源電圧ＩｎｔＶｃｃがリンギングによりその電圧
レベルが上昇するのを防止する。中間電圧発生回路１ｉ
が発生する中間電圧Ｖｍは、レベル調整用ＭＯＳトラン
ジスタ１ｈの供給電流量および下限検知信号ＳＩＧの活
性化移行時における外部電源電圧ＥｘｔＶｃｃと基準電
圧Ｖｒｅｆの差に応じて決定されればよい。

【００８８】以上のように、この発明の実施の形態３に
従えば、メインアンプを、内部回路動作時においては、
常時比較動作を行なわせ、その利得低下が生じる可能性
のある領域において、補助的に、レベル調整用ＭＯＳト
ランジスタ１ｈをオン状態へ駆動しているため、メイン
アンプＭＡの利得低下を抑制して、内部電源電圧Ｉｎｔ
Ｖｃｃの電圧レベルの低下を抑制することができる。ま
た、電流ドライブトランジスタＤＲｍとレベル調整用Ｍ
ＯＳトランジスタ（補助ドライブトランジスタ）１ｈを
並列に設けることにより、外部電源電圧ＥｘｔＶｃｃの
下限近傍領域における電流ドライブトランジスタＤＲｍ
のスイッチング特性を考慮する必要がなく、外部電源電
圧の広い電圧範囲にわたって安定に一定電圧レベルの内
部電源電圧ＩｎｔＶｃｃを発生することのできる内部電
源電圧発生回路を実現することができる。

【００８９】［実施の形態４］図１０は、この発明の実
施の形態４に従う内部電源電圧発生回路の要部の構成を
示す図である。図１０においては、下限検出回路１ａの
構成が示される。この図１０に示す下限検出回路１ａ
は、差動増幅器１ａａに含まれる比較段を構成するｎチ
ャネルＭＯＳトランジスタＮ２０およびＮ３０のチャネ
ル幅（Ｗ）が異なっている点が図４に示す下限検出回路
の構成と異なる。他の構成は、図４に示す構成と同じで
あり、対応する部分には同一参照番号を付し、それらの
詳細説明は省略する。

【００９０】この図１０に示す構成において、基準電圧
Ｖｒｅｆをゲートに受けるｎチャネルＭＯＳトランジス
タＮ３０のチャネル幅Ｗ（Ｎ３０）は、外部電源電圧Ｅ
ｘｔＶｃｃをゲートに受けるｎチャネルＭＯＳトランジ
スタＮ２０のチャネル幅Ｗ（Ｎ２０）の、たとえば１０
倍の大きさに設定される。したがって、ｎチャネルＭＯ
ＳトランジスタＮ３０の駆動可能な電流量（電流駆動能
力：同一ゲート電圧下での電流駆動力）は、ｎチャネル
ＭＯＳトランジスタＮ２０の駆動可能な電流量よりも十
分に大きくされる。次にこの図１０に示す下限検出回路
１ａの動作を図１１（Ａ）および（Ｂ）に示す信号波形
図を参照して説明する。

【００９１】まず、図１１（Ａ）を参照して、通常の内
部電源電圧のレベル調整動作について説明する。ｐチャ
ネルＭＯＳトランジスタＰ２０およびＰ２１は同一のサ
イズを有しており、同じ電流量を供給する。したがっ
て、ｎチャネルＭＯＳトランジスタＮ３０を介して流れ
る電流と同じ大きさの電流が、ｐチャネルＭＯＳトラン
ジスタＰ２０を介してｎチャネルＭＯＳトランジスタＮ
２０へ供給される。外部電源電圧ＥｘｔＶｃｃと基準電
圧Ｖｒｅｆの差が十分大きい場合においては、たとえ、
ｎチャネルＭＯＳトランジスタＮ３０のチャネル幅がｎ
チャネルＭＯＳトランジスタＮ２０のサイズよりも大き
くされていても、ｎチャネルＭＯＳトランジスタＮ２０
は、ｐチャネルＭＯＳトランジスタＰ２０から供給され
る電流を放電し、ノードＮＤＣの電圧レベルは、中間電
圧レベルより低い電圧レベルとなる。

【００９２】外部電源電圧ＥｘｔＶｃｃと基準電圧Ｖｒ
ｅｆの差が小さくなると、このノードＮＤＣの電圧レベ
ルが上昇する。外部電源電圧ＥｘｔＶｃｃと基準電圧Ｖ
ｒｅｆの差が所定値に到達すると、基準電圧Ｖｒｅｆが
外部電源電圧ＥｘｔＶｃｃよりも低い場合であっても、
このＭＯＳトランジスタＮ２０およびＮ３０を流れる電
流量が同じとなり、ノードＮＤＣの電圧レベルが、中間
電圧レベルとなり、バッファ回路１ａｂの入力論理しき
い値を超え、下限検知信号ＳＩＧがＨレベルに立上が
る。以降、外部電源電圧ＥｘｔＶｃｃと基準電圧Ｖｒｅ
ｆがともに等しい間、下限検出信号ＳＩＧはＨレベルを
保持する。

【００９３】したがって、この外部電源電圧ＥｘｔＶｃ
ｃと基準電圧Ｖｒｅｆの差が所定値以下となると、下限
検知信号ＳＩＧをＨレベルへ活性化して、内部電源電圧
のＩｎｔＶｃｃレベル調整動作を行なうことができる。
バッファ回路１ａｂの入力論理しきい値を適当に調整す
ることにより、この場合においても、外部電源電圧Ｅｘ
ｔＶｃｃと基準電圧Ｖｒｅｆが同じ電圧レベルとなった
ときに、下限検知信号ＳＩＧをＨレベルへ駆動すること
もできる。

【００９４】次に、図１１（Ｂ）について、基準電圧Ｖ
ｒｅｆがノイズを受けた場合の動作について説明する。
通常、半導体集積回路は、外部の大きな負荷を駆動する
ための出力ドライブ回路（出力バッファ）を有してお
り、信号出力時、大きな電流が消費され、電源ノイズが
発生しやすくなる。基準電圧発生回路は、メインアンプ
ＭＡ、サブアンプＳＡおよび下限検出回路１ａがすべて
ハイ入力インピーダンス（入力段は、すべて差動増幅
器）であるため、大きな電流供給力は要求されず、その
出力ノードは、高インピーダンス状態である。したがっ
て、このような回路動作時において、発生したノイズ
が、基準電圧Ｖｒｅｆに重畳される可能性がある。たと
えばこの内部電源電圧発生回路を備える半導体集積回路
が、ダイナミック・ランダム・アクセス・メモリの場
合、選択メモリセルのデータの検知、および増幅を行な
うセンスアンプ動作時においても大きなピーク電流が流
れ、ノイズが生じやすい。

【００９５】このようなノイズにより、基準電圧Ｖｒｅ
ｆが変動しても、基準電圧Ｖｒｅｆと外部電源電圧Ｅｘ
ｔＶｃｃの差が所定値以上に大きくならないかぎり、ノ
ードＮＤＣの電圧レベルがハイレベルであり、応じて下
限検知信号ＳＩＧがＬレベルには立下がらない。したが
って、外部電源電圧ＥｘｔＶｃｃと基準電圧Ｖｒｅｆが
差が小さい場合において、正確に、ノイズの影響を受け
ることなく下限検知信号ＳＩＧをＨレベルの活性状態と
して、内部電源電圧のレベル調整動作を行なうことがで
きる。これにより、ノイズまたは定常的なリーク電流に
よる基準電圧Ｖｒｅｆの揺らぎに対し、下限検知回路１
ａの誤動作を防止することができる。

【００９６】したがって、この下限検知回路の差動増幅
器において比較段を構成するＭＯＳトランジスタのう
ち、基準電圧Ｖｒｅｆをゲートに受けるＭＯＳトランジ
スタのチャネル幅を大きくすることにより、基準電圧Ｖ
ｒｅｆのノイズの影響を受けることなく、正確に下限検
知動作を行ない、正確に内部電源電圧のレベル調整を行
なうことができる。また、逆に言えば、外部電源電圧Ｅ
ｘｔＶｃｃと基準電圧Ｖｒｅｆの差が所定値以下とな
り、メインアンプの利得低下が生じる可能性のあるとき
に、内部電源電圧のレベル調整動作を行なうことができ
る。この外部電源電圧ＥｘｔＶｃｃと基準電圧Ｖｒｅｆ
の差が所定値以下となるときに、内部電源電圧のレベル
調整を行なう場合、実施の形態２または３の構成を利用
することにより、急激に大きな電流が内部電源線へ流れ
るのを防止することができ、内部電源電圧ＩｎｔＶｃｃ
が基準電圧Ｖｒｅｆよりも高い電圧レベルへ上昇するの
を確実に防止することがで、所望の電圧レベルの内部電
源電圧を生成することができる。

【００９７】以上のように、この発明の実施の形態４に
従えば、外部電源電圧の下限を検知するための下限検出
回路において、差動増幅器の比較段を構成するＭＯＳト
ランジスタのうち、基準電圧Ｖｒｅｆをゲートに受ける
ＭＯＳトランジスタのチャネル幅を、外部電源電圧Ｅｘ
ｔＶｃｃをゲートに受けるＭＯＳトランジスタのそれよ
りも大きくしているため、基準電圧のノイズまたは定常
的なリークによる揺らぎに対し、安定に外部電源電圧の
下限を検知して、内部電源電圧のレベル調整を行なうこ
とができる。

【００９８】［実施の形態５］図１２は、この発明の実
施の形態５に従う内部電源電圧発生回路の構成を概略的
に示す図である。図１２においては、内部電源線ＩＶＬ
上の内部電源電圧ＩｎｔＶｃｃを低下させるためのレベ
ルシフト回路１０が設けられる。このレベルシフト回路
１０からのシフト電圧ＶＬが被比較電圧としてメインア
ンプＭＡおよびサブアンプＳＡへ与えられる。他の構成
は、図１に示す構成と同じであり、対応する部分には、
同一の参照番号を付し、その詳細説明は省略する。メイ
ンアンプＭＡ、レベル調整回路１の構成としては、先の
実施の形態１から４のいずれの構成が用いられてもよ
い。またサブアンプＳＡは、図１３に示すサブアンプと
同様の構成を備える。

【００９９】レベルシフト回路１０は、内部電源線ＩＶ
Ｌと接地ノードとの間に直列に接続される抵抗素子Ｒ１
およびＲ２を含む。抵抗素子Ｒ１およびＲ２の接続ノー
ドからレベルシフト電圧ＶＬが出力される。メインアン
プＭＡおよびサブアンプＳＡは、基準電圧発生回路ＲＧ
から与えられる基準電圧Ｖｒｅｆとレベルシフト電圧Ｖ
Ｌとを比較し、その比較結果に従って内部電源線ＩＶＬ
へ電流を供給する。この比較動作により、レベルシフト
電圧ＶＬが、基準電圧Ｖｒｅｆとほぼ等しくされる。し
たがって、内部電源電圧ＩｎｔＶｃｃは、次式で与えら
れる電圧レベルとなる。

【０１００】 ＩｎｔＶｃｃ＝Ｖｒｅｆ・（Ｒ１＋Ｒ２）／Ｒ２ このレベルシフト回路１０を用いて内部電源電圧Ｉｎｔ
Ｖｃｃをレベルシフトし、レベルシフト電圧ＶＩをメイ
ンアンプＭＡおよびＳＡへ与えることにより、このメイ
ンアンプＭＡおよびサブアンプＳＡの感度のよい領域に
おいて比較動作を行なわせることを図る。しかしなが
ら、メインアンプＭＡは、その入力段に比較器として差
動増幅器を備えており、内部ノードの下限電圧レベルが
制限を受ける。したがって、このような場合において
も、内部電源電圧ＩｎｔＶｃｃと基準電圧Ｖｒｅｆとを
比較する直接フィードバック型内部電源電圧発生回路の
場合と同様、外部電源電圧ＥｘｔＶｃｃと基準電圧Ｖｒ
ｅｆの差が小さくなると内部電源電圧ＩｎｔＶｃｃの低
下量が大きくなるという問題が生じる。外部電源電圧Ｅ
ｘｔＶｃｃと基準電圧Ｖｒｅｆの差が所定値以下となる
と、レベル調整回路１により、メインアンプＭＡの外部
電源ノードＥＸＶから内部電源線ＩＶＬへの電源供給量
を調整して、その利得低下を抑制する。これにより、レ
ベルシフト回路を用いる内部電源電圧発生回路において
も、外部電源電圧の下限領域付近におけるメインアンプ
の利得低下を抑制して、正確に必要とされるレベルの内
部電源電圧を外部電源電圧の広い範囲にわたって安定に
発生することができる。

【０１０１】なお、図１２に示す構成において、サブア
ンプＳＡは、高速応答特性は要求されないため、内部電
源電圧ＩｎｔＶｃｃと基準電圧を比較する直接フィード
バック型の構成を有していてもよい。この場合には、基
準電圧発生回路ＲＧは、メインアンプＭＡおよびサブア
ンプＳＡへそれぞれ異なる電圧レベルの基準電圧を与え
る。レベルシフト回路１０の出力するレベルシフト電圧
ＶＬがメインアンプＭＡへのみ与えられる構成の場合、
レベルシフト回路１０は、活性制御信号ＡＣＴの非活性
化時、内部電源線ＩＶＬから接地ノードへの電流経路を
遮断するスイッチングトランジスタを備えていてもよ
い。

【０１０２】以上のように、この発明の実施の形態５に
従えば、レベルシフト型内部電源電圧発生回路の構成に
おいても、外部電源電圧ＥｘｔＶｃｃと基準電圧Ｖｒｅ
ｆの差に応じてメインアンプの外部電源ノードから内部
電源線への電流供給量を調整しているため、外部電源電
圧動作範囲の下限領域近傍においても、内部電源電圧Ｉ
ｎｔＶｃｃの低下を抑制することができ、外部電源電圧
の広い動作電圧範囲にわたって、安定に内部回路を動作
させることができる。

【０１０３】

【発明の効果】以上のように、この発明に従えば、外部
電源電圧と内部電源電圧のレベルを決定する基準電圧と
の差に応じて、外部電源ノードから内部電源線へ電流を
供給するメインアンプの電流供給量を調整しているた
め、内部回路の高速動作時に、内部電源電圧が消費さ
れ、応じて外部電源電圧が低下する場合に、この内部電
源電圧発生回路の特性劣化を改善することができ、外部
電源電圧が低い場合においても、十分な駆動能力を有す
る内部電源電圧発生回路を実現することができる。

【０１０４】すなわち、請求項１に係る発明に従えば、
外部電源電圧と基準電圧との差に応じて、内部電源線上
の内部電源電圧と基準電圧との差に応じた信号を出力ノ
ードから出力する比較手段の出力ノードからの信号に応
答して外部電圧源と内部電源線の間に電流の流れを生じ
させる電流ドライブ素子へ比較手段から与えられる信号
の電圧レベルを調整するように構成しているため、外部
電源電圧低下時においても、内部電源電圧の低下を抑制
することができ、内部回路を、外部電源電圧の広い電圧
範囲にわたって安定かつ高速に動作させることが可能と
なる。

【０１０５】請求項２に係る発明に従えば、外部電源電
圧と基準電圧との差が所定値以下となると比較手段の出
力ノードから電流ドライブ素子へ与えられる信号の電圧
レベルを変化させてこの電流ドライブ素子の電流供給量
を増加させるため、電流ドライブ素子の駆動力低下を確
実に抑制して、内部電源電圧のレベル低下を抑制するこ
とができる。

【０１０６】請求項３に係る発明に従えば、基準電圧と
外部電源電圧との差に応じて、ｐチャネル絶縁ゲート型
電界効果トランジスタで構成される電流ドライブ素子の
ゲートを接地電圧レベルへ駆動しているため、確実に、
電流ドライブ素子の駆動電流量を増加させることができ
る。

【０１０７】請求項４に係る発明に従えば、ｐチャネル
絶縁ゲート型電界効果トランジスタで構成される電流ド
ライブ素子のゲートへ与えられる電圧を、内部電源電圧
と接地電圧との間の電圧レベルへ低下させているため、
この電流ドライブ素子のゲート電圧が外部電源電圧の下
限領域付近で大きく変動するのを防止することができ、
電流ドライブ素子を、高速かつ安定に動作させることが
可能となる。

【０１０８】請求項５に係る発明に従えば、外部電源ノ
ードと内部電源線の間に電流ドライブ素子と補助ドライ
ブ素子とを並列に設け、電流ドライブ素子を内部電源電
圧と基準電圧との差に応じて比較手段の出力信号に従っ
てその供給電流量を調整し、かつ外部電源電圧と基準電
圧との差に応じてこの補助ドライブ素子を選択的に導通
／非導通とするとともにさらにこの補助ドライブ素子の
電流供給量を電流ドライブ素子よりも小さくしているた
め、電流ドライブ素子の供給電流量低下を補償して、内
部電源電圧のレベル低下を抑制することができる。ま
た、補助ドライブ素子の電流駆動力が、電流ドライブ素
子のそれよりも小さくされており、急激に大電流を内部
電源線へ供給して内部電源電圧が大きく変動し、内部電
源電圧が所定の基準電圧レベル以上に上昇するのを防止
することができ、正確に安定に一定の電圧レベルの内部
電源電圧を生成することができる。

【０１０９】請求項６に係る発明に従えば、この補助ド
ライブ素子を、外部電源電圧と基準電圧との差が所定値
以下となると導通させているため、正確に、比較手段と
電流ドライブ素子で構成される回路の利得低下時に補助
ドライブ素子により低下電流量を補償して、内部電源電
圧のレベル低下を抑制することができる。

【０１１０】請求項７に係る発明に従えば、この補助ド
ライブ素子をｐチャネル絶縁ゲート型電界効果トランジ
スタ構成しかつレベル調整のために、この補助ドライブ
素子のゲート電圧を接地電圧レベルへ駆動しているた
め、正確に、比較的大きな電流を内部電源線へ供給で
き、内部電源電圧の低下を確実に抑制することができ
る。

【０１１１】請求項８に係る発明に従えば、ｐチャネル
絶縁ゲート型電界効果トランジスタで構成される補助ド
ライブ素子のゲートへ、内部電源電圧と接地電圧との間
の中間電圧レベルの電圧を与えるように構成しているた
め、急激に大きな電流が内部電源線へ流れ、内部電源電
圧のリンギングまたは外部電源電圧レベルへの上昇を確
実に抑制することができる。

【０１１２】請求項９に係る発明に従えば、レベル調整
動作は、この内部電源線の内部電源電圧を使用する内部
回路の活性化を示す信号の活性化時においてのみ活性化
するように構成しているため、不必要なときに、レベル
調整のための電流が消費されるのを防止することがで
き、低消費電流の内部電源電圧発生回路を実現すること
ができる。

【０１１３】請求項１０に係る発明に従えば、基準電圧
と外部電源電圧とを比較する比較段において、基準電圧
をゲートに受けるＭＯＳトランジスタの駆動可能な電流
供給力が外部電源電圧をゲートに受けるＭＯＳトランジ
スタのそれよりも十分に大きくしているため、ノイズま
たはリークにより基準電圧がふらついても、その影響を
受けることなくレベル調整動作を行なうことができる。

【０１１４】請求項１１に係る発明に従えば、このカレ
ントミラー型増幅器で構成されるレベル調整用比較段の
出力信号をさらに増幅しているため、高速で、レベル調
整動作を行なうことができる。

【図面の簡単な説明】

【図１】 この発明に従う実施の形態１の内部電源電圧
発生回路の全体の構成を概略的に示す図である。

【図２】 図１に示すメインアンプおよびレベル調整回
路の構成を示す図である。

【図３】 図２に示す回路の動作を示す信号波形図であ
る。

【図４】 図２に示す下限検出回路の構成を示す図であ
る。

【図５】 図４に示す下限検出回路の動作を示す信号波
形図である。

【図６】 この発明の実施の形態２に従う内部電源電圧
発生回路の要部の構成を示す図である。

【図７】 図６に示す回路の動作を示す信号波形図であ
る。

【図８】 この発明の実施の形態３に従う内部電源電圧
発生回路の要部の構成を概略的に示す図である。

【図９】 この発明の実施の形態３の変更例の構成を概
略的に示す図である。

【図１０】 この発明の実施の形態４に従う内部電源電
圧発生回路の要部の構成を概略的に示す図である。

【図１１】 （Ａ）および（Ｂ）は、図１０に示す下限
検出回路の動作を示す信号波形図である。

【図１２】 この発明の実施の形態５に従う内部電源電
圧発生回路の構成を概略的に示す図である。

【図１３】 従来の内部電源電圧発生回路の構成を示す
図である。

【図１４】 図１３に示す内部電源電圧発生回路の内部
電源電圧と外部電源電圧との関係を示す図である。

【図１５】 図１３に示す内部回路の高速動作時の内部
電源電圧と外部電源電圧との関係を示す図である。

【図１６】 従来の内部電源電圧発生回路の問題点を説
明するための図である。

【符号の説明】

ＭＡ メインアンプ、ＳＡ サブアンプ、ＲＧ 基準電
圧発生回路、１ レベル調整回路、２ 活性制御回路、
３ 内部回路、ＩＶＬ 内部電源線、ＥＸＶ外部電源ノ
ード、１ａ 下限検出回路、ＣＭＭ 比較器、ＤＲＭ，
ＤＲｍ 電流ドライブトランジスタ、１ｅ ｎチャネル
ＭＯＳトランジスタ、１ａａ 差動増幅器、１ａｂ バ
ッファ回路、１ｆ 中間電圧発生回路、１ｇ インバー
タ、１ｈ レベル調整用のｐチャネルＭＯＳトランジス
タ（補助ドライブトランジスタ）、Ｎ２０，Ｎ３０ ｎ
チャネルＭＯＳトランジスタ、Ｐ２０，Ｐ２１ ｐチャ
ネルＭＯＳトランジスタ、１０ レベルシフト回路。

Claims (11)

【特許請求の範囲】
1. 【請求項１】 内部電源線上の内部電源電圧と基準電圧
   との差に応じた信号を出力ノードから出力する比較手
   段、 外部からの外部電源電圧を供給する外部電圧源と前記内
   部電源線との間に結合され、前記比較手段の出力ノード
   からの信号に応答して、前記外部電圧源と前記内部電源
   線との間に電流の流れを生じさせる電流ドライブ素子、
   および前記外部電源電圧と前記基準電圧との差に応じて
   前記比較手段の出力ノードから前記電流ドライブ素子へ
   与えられる信号の電圧レベルを調整するレベル調整手段
   を備える、内部電源電圧発生回路。
2. 【請求項２】 前記レベル調整手段は、前記外部電源電
   圧と前記基準電圧との差が所定値以下となると前記比較
   手段の出力ノードから前記電流ドライブ素子へ与えられ
   る信号の電圧レベルを前記電流ドライブ素子の電流供給
   量を増加させるレベルに設定する手段を含む、請求項１
   記載の内部電源電圧発生回路。
3. 【請求項３】 前記電流ドライブ素子は、前記比較手段
   の出力ノードからの信号をゲートに受けるｐチャネル絶
   縁ゲート型電界効果トランジスタを備え、 前記レベル調整手段は、前記外部電源電圧と前記基準電
   圧との差が所定値以下の電圧レベルとなると前記比較手
   段の出力ノードから前記ｐチャネル絶縁ゲート型電界効
   果トランジスタのゲートへ与えられる信号を接地電圧レ
   ベルへ駆動する手段を含む、請求項１記載の内部電源電
   圧発生回路。
4. 【請求項４】 前記電流ドライブ素子は、前記比較手段
   の出力ノードからの信号をゲートに受けるｐチャネル絶
   縁ゲート型電界効果トランジスタを備え、 前記レベル調整手段は、前記外部電源電圧と前記基準電
   圧との差が所定値以下の電圧レベルとなると、前記比較
   手段の出力ノードから前記ｐチャネル絶縁ゲート型電界
   効果トランジスタのゲートへ与えられる信号を、前記内
   部電源電圧と接地電圧との間の所定電圧レベルまで低下
   させる手段を含む、請求項１記載の内部電源電圧発生回
   路。
5. 【請求項５】 内部電源線上の内部電源電圧と基準電圧
   との差に応じた信号を出力する比較手段、 外部からの電源電圧を供給する外部電圧源と前記内部電
   源線との間に結合され、前記比較手段の出力信号に応答
   して、前記外部電圧源と前記内部電源線との間に電流の
   流れを生じさせる電流ドライブ素子、 前記外部電源電圧と前記基準電圧との差に応じた信号を
   出力するレベル調整手段、および前記外部電圧源と前記
   内部電源線との間に電気電流ドライブ素子と並列に結合
   されかつ前記電流ドライブ素子よりも小さな電流駆動能
   力を有し、前記レベル調整手段からの出力信号に従って
   前記外部電圧源と前記内部電源線との間に電流の流れを
   生じさせる補助ドライブ素子を備える、内部電源電圧発
   生回路。
6. 【請求項６】 前記レベル調整手段は、前記外部電源電
   圧と前記基準電圧との差が所定値以下となると前記補助
   ドライブ素子を導通させる手段を含む、請求項５記載の
   内部電源電圧発生回路。
7. 【請求項７】 前記補助ドライブ素子は、ｐチャネル絶
   縁ゲート型電界効果トランジスタを備え、 前記レベル調整手段は、前記外部電源電圧と前記基準電
   圧との差が所定値以下の電圧レベルとなると前記ｐチャ
   ネル絶縁ゲート型電界効果トランジスタのゲートを接地
   電圧レベルへ駆動する手段を含む、請求項５記載の内部
   電源電圧発生回路。
8. 【請求項８】 前記補助ドライブ素子は、ｐチャネル絶
   縁ゲート型電界効果トランジスタを備え、 前記レベル調整手段は、前記外部電源電圧と前記基準電
   圧との差が所定値以下となると、前記ｐチャネル絶縁ゲ
   ート型電界効果トランジスタのゲートを、前記内部電源
   電圧と接地電圧との間の中間電圧レベルへ駆動する手段
   を含む、請求項５記載の内部電源電圧発生回路。
9. 【請求項９】 前記レベル調整手段は、前記内部電源線
   上の内部電源電圧を使用する内部回路の活性化を示す信
   号の活性化時活性化される、請求項１または５記載の内
   部電源電圧発生回路。
10. 【請求項１０】 前記レベル調整手段は、 前記外部電源電圧をゲートに受ける第１の絶縁ゲート型
    電界効果トランジスタと、前記第１の絶縁ゲート型電界
    効果トランジスタよりも同一ゲート電圧についての電流
    供給力が大きくされかつ前記基準電圧をゲートに受ける
    第２の絶縁ゲート型電界効果トランジスタとを有し、前
    記外部電源電圧と前記基準電圧とを比較するための比較
    段と、 前記比較段へ電流を供給するためのカレントミラー型電
    流供給段とを含む、請求項１または５記載の内部電源電
    圧発生回路。
11. 【請求項１１】 前記レベル調整手段は、前記比較段か
    らの比較結果を示す信号を増幅する手段をさらに備え
    る、請求項１０記載の内部電源電圧発生回路。