JP2012054649A - 電流切り替え回路 - Google Patents
電流切り替え回路 Download PDFInfo
- Publication number
- JP2012054649A JP2012054649A JP2010193518A JP2010193518A JP2012054649A JP 2012054649 A JP2012054649 A JP 2012054649A JP 2010193518 A JP2010193518 A JP 2010193518A JP 2010193518 A JP2010193518 A JP 2010193518A JP 2012054649 A JP2012054649 A JP 2012054649A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- terminal
- constant current
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】電流切り替え回路は、エミッタフォロア回路(EF回路)と、定電流回路と、定電流回路をオン/オフするスイッチSW1とを備える。EF回路は、ベースが信号入力端子IN1に接続され、コレクタが電源VCC1に接続され、エミッタが信号出力端子OUT1に接続されたトランジスタQ1からなる。定電流回路は、ベースがスイッチSW1の出力に接続され、コレクタがトランジスタQ1のエミッタに接続されたトランジスタQ2と、第1の端子がトランジスタQ2のエミッタに接続され、第2の端子が電源VEE1に接続された抵抗RS1と、第1の端子がトランジスタQ2のコレクタに接続され、第2の端子が電源VEE1に接続されたリーク電流源JREAK1とからなる。
【選択図】 図1
Description
また、本発明の電流切り替え回路の1構成例は、さらに、2つの前記エミッタフォロア回路の信号出力端子に接続された差動入力電流切り替え論理回路を備え、2つの前記エミッタフォロア回路は、正相信号入力用の第1のエミッタフォロア回路と、逆相信号入力用の第2のエミッタフォロア回路とからなり、前記第1のスイッチは、その出力を前記第1、第2のエミッタフォロア回路の各々に設けられた前記第2のトランジスタのベースに入力し、前記差動入力電流切り替え論理回路は、前記第1、第2のエミッタフォロア回路の出力を入力とし、一方の電源端子が第3の電源に接続された論理回路部または増幅器と、この論理回路部または増幅器の他方の電源端子と接続され、前記論理回路部または増幅器に定電流を供給する定電流源とからなることを特徴とするものである。
また、本発明の電流切り替え回路の1構成例において、前記リーク電流源は、ベースに固定のバイアス電圧が印加されたトランジスタと、一端がこのトランジスタのエミッタに接続された抵抗とからなることを特徴とするものである。
なお、本発明は、バイポーラトランジスタの代わりにFETを用いても同様の効果がある。
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態に係る電流切り替え回路の構成を示す回路図である。
本実施の形態の電流切り替え回路は、全体としてエミッタフォロア回路(以下、EF回路と称す)を構成しており、ベースが信号入力端子IN1に接続され、コレクタが第1の電源VCC1に接続され、エミッタが信号出力端子OUT1に接続されたトランジスタQ1と、コレクタがトランジスタQ1のエミッタに接続された定電流源トランジスタQ2と、定電流源トランジスタQ2のベースに与えるバイアス電圧を切り替えるスイッチSW1と、第1の端子が定電流源トランジスタQ2のエミッタに接続され、第2の端子が第2の電源VEE1に接続された抵抗RS1と、第1の端子が定電流源トランジスタQ2のコレクタに接続され、第2の端子が第2の電源VEE1に接続されたリーク電流源JREAK1とを有する。
本実施の形態では、制御信号VCONT1によってスイッチSW1を切り替えることにより、トランジスタQ1,Q2を流れる電流の大きさを切り替えることができる。
次に、本発明の第2の実施の形態について説明する。図2は本発明の第2の実施の形態に係る電流切り替え回路の構成を示す回路図であり、図1と同一の構成には同一の符号を付してある。
本実施の形態の電流切り替え回路は、トランジスタQ1,Q2と、スイッチSW1と、抵抗RS1と、リーク電流源JREAK1と、トランジスタQ1のエミッタと定電流源トランジスタQ2のコレクタとの間に直列に挿入されたN(Nは1以上の整数)個のダイオードD1〜DNとを有する。
本実施の形態は、しばしば用いられるいわゆるシリーズゲートを用いた論理回路において、電圧レベルの異なる電圧をEF回路で生成する際に用いる。
次に、本発明の第3の実施の形態について説明する。図3は本発明の第3の実施の形態に係る電流切り替え回路の構成を示す回路図であり、図1と同一の構成には同一の符号を付してある。
本実施の形態の電流切り替え回路は、第1の実施の形態において、リーク電流源JREAK1の代わりに、第1の端子が定電流源トランジスタQ2のコレクタに接続され、第2の端子が定電流源トランジスタQ2のエミッタに接続されたリーク電流源JREAK11を設けたものである。本実施の形態の効果は第1の実施の形態と同様である。
次に、本発明の第4の実施の形態について説明する。図4は本発明の第4の実施の形態に係る電流切り替え回路の構成を示す回路図であり、図1、図2と同一の構成には同一の符号を付してある。
本実施の形態の電流切り替え回路は、第2の実施の形態において、リーク電流源JREAK1の代わりに、第1の端子が定電流源トランジスタQ2のコレクタに接続され、第2の端子が定電流源トランジスタQ2のエミッタに接続されたリーク電流源JREAK11を設けたものである。本実施の形態の効果は第2の実施の形態と同様である。
次に、本発明の第5の実施の形態について説明する。図5は本発明の第5の実施の形態に係る電流切り替え回路の構成を示す回路図であり、図1と同一の構成には同一の符号を付してある。
本実施の形態の電流切り替え回路は、EF回路の後段に単相入力電流切り替え論理回路1を接続したものである。単相入力電流切り替え論理回路1の信号入力端子ID1は、EF回路の信号出力端子OUT1と接続されている。
次に、本発明の第6の実施の形態について説明する。図6は本発明の第6の実施の形態に係る電流切り替え回路の構成を示す回路図であり、図1と同様の構成には同一の符号を付してある。
本実施の形態の電流切り替え回路は、正相信号入力用の第1のEF回路と、逆相信号入力用の第2のEF回路と、スイッチSW1と、差動入力電流切り替え論理回路2とを有する。
差動入力電流切り替え論理回路2は、第1、第2のEF回路の差動信号入力端子IN1P,IN1Nに入力され差動信号出力端子OUT1P,OUT1Nから出力される差動信号を、論理反転または増幅して差動信号出力端子OUT2P,OUT2Nから出力するものである。
次に、本発明の第7の実施の形態について説明する。図7は本発明の第7の実施の形態に係る電流切り替え回路の構成を示す回路図であり、図1、図5と同様の構成には同一の符号を付してある。
本実施の形態の電流切り替え回路は、第5の実施の形態において、単相入力電流切り替え論理回路1の代わりに、単相入力電流切り替え論理回路1aを設けたものである。
すなわち、通常動作時には、スイッチSW2に通常動作電流モードバイアス電圧VCS2側を選択させる。これにより、定電流源トランジスタQ7のベースに通常動作電流モードバイアス電圧VCS2が与えられるので、定電流源トランジスタQ7がオンとなり、VCS2に応じた電流がトランジスタQ3,Q4,Q7を流れる。
次に、本発明の第8の実施の形態について説明する。図8は本発明の第8の実施の形態に係る電流切り替え回路の構成を示す回路図であり、図1、図6と同様の構成には同一の符号を付してある。
本実施の形態の電流切り替え回路は、第6の実施の形態において、差動入力電流切り替え論理回路2の代わりに、差動入力電流切り替え論理回路2aを設けたものである。
なお、第7、第8の実施の形態において、リーク電流源JREAK3の第2の端子を定電流源トランジスタQ7のエミッタに接続するようにしてもよい。
次に、本発明の第9の実施の形態について説明する。図9(A)、図9(B)は本発明の第9の実施の形態に係るリーク電流源の構成を示す回路図である。
本実施の形態は、第1〜第8の実施の形態で用いたリーク電流源JREAK1,JREAK2,JREAK3,JREAK11の具体例を示すものである。
次に、本発明の第10の実施の形態について説明する。図10(A)、図10(B)は本発明の第10の実施の形態に係るリーク電流源の構成を示す回路図である。
本実施の形態は、第1〜第8の実施の形態で用いたリーク電流源JREAK1,JREAK2,JREAK3,JREAK11の別の具体例を示すものである。
なお、第1〜第10の実施の形態では、バイポーラトランジスタを用いて説明したが、各実施の形態においてバイポーラトランジスタの代わりにFETを用いても同様の効果を得ることができる。
Claims (8)
- エミッタフォロア回路と、
このエミッタフォロア回路に定電流を供給する第1の定電流回路と、
この第1の定電流回路をオン/オフすることが可能な第1のスイッチとを備え、
前記エミッタフォロア回路は、ベースが信号入力端子に接続され、コレクタが第1の電源に接続され、エミッタが信号出力端子に接続された第1のトランジスタからなり、
前記第1の定電流回路は、ベースが前記第1のスイッチの出力に接続され、コレクタが前記第1のトランジスタのエミッタに接続された第2のトランジスタと、第1の端子が前記第2のトランジスタのエミッタに接続され、第2の端子が第2の電源に接続された第1の抵抗と、第1の端子が前記第2のトランジスタのコレクタに接続され、第2の端子が前記第2の電源または前記第2のトランジスタのエミッタに接続された第1のリーク電流源とからなり、
前記第1のスイッチは、外部から入力される制御信号に応じて、通常動作時には通常動作電流モードバイアス電圧を選択して出力し、スタンバイ時にはスタンバイ電流モードバイアス電圧を選択して出力することを特徴とする電流切り替え回路。 - 請求項1記載の電流切り替え回路において、
さらに、前記第1のトランジスタのエミッタと前記第2のトランジスタのコレクタとの間に直列に挿入されたN(Nは1以上の整数)個のダイオードを備え、
前記第1のトランジスタのエミッタは、第1の前記ダイオードのアノード及び第1の前記信号出力端子に接続され、第L(Lは1以上の整数で1〜N−1)の前記ダイオードのカソードは、第(L+1)の前記ダイオードのアノードと第(L+1)の前記信号出力端子出力とに接続され、第Nの前記ダイオードのカソードは、前記第2のトランジスタのコレクタと第(N+1)の前記信号出力端子と前記第1のリーク電流源の第1の端子とに接続されることを特徴とする電流切り替え回路。 - 請求項1または2記載の電流切り替え回路において、
さらに、前記エミッタフォロア回路の信号出力端子に接続された単相入力電流切り替え論理回路を備え、
前記単相入力電流切り替え論理回路は、前記エミッタフォロア回路の出力を入力とし、一方の電源端子が第3の電源に接続された論理回路部または増幅器と、この論理回路部または増幅器の他方の電源端子と接続され、前記論理回路部または増幅器に定電流を供給する定電流源とからなることを特徴とする電流切り替え回路。 - 請求項1または2記載の電流切り替え回路において、
さらに、2つの前記エミッタフォロア回路の信号出力端子に接続された差動入力電流切り替え論理回路を備え、
2つの前記エミッタフォロア回路は、正相信号入力用の第1のエミッタフォロア回路と、逆相信号入力用の第2のエミッタフォロア回路とからなり、
前記第1のスイッチは、その出力を前記第1、第2のエミッタフォロア回路の各々に設けられた前記第2のトランジスタのベースに入力し、
前記差動入力電流切り替え論理回路は、前記第1、第2のエミッタフォロア回路の出力を入力とし、一方の電源端子が第3の電源に接続された論理回路部または増幅器と、この論理回路部または増幅器の他方の電源端子と接続され、前記論理回路部または増幅器に定電流を供給する定電流源とからなることを特徴とする電流切り替え回路。 - 請求項3記載の電流切り替え回路において、
前記単相入力電流切り替え論理回路は、前記定電流源の代わりに、前記論理回路部または増幅器に定電流を供給する第2の定電流回路を有すると共に、この第2の定電流回路をオン/オフすることが可能な第2のスイッチを有し、
前記第2の定電流回路は、ベースが前記第2のスイッチの出力に接続され、コレクタが前記論理回路部または増幅器の他方の電源端子に接続された第3のトランジスタと、第1の端子が前記第3のトランジスタのエミッタに接続され、第2の端子が第4の電源に接続された第2の抵抗と、第1の端子が前記第3のトランジスタのコレクタに接続され、第2の端子が前記第4の電源または前記第3のトランジスタのエミッタに接続された第2のリーク電流源とからなり、
前記第2のスイッチは、外部から入力される制御信号に応じて、通常動作時には通常動作電流モードバイアス電圧を選択して出力し、スタンバイ時にはスタンバイ電流モードバイアス電圧を選択して出力することを特徴とする電流切り替え回路。 - 請求項4記載の電流切り替え回路において、
前記差動入力電流切り替え論理回路は、前記定電流源の代わりに、前記論理回路部または増幅器に定電流を供給する第2の定電流回路を有すると共に、この第2の定電流回路をオン/オフすることが可能な第2のスイッチを有し、
前記第2の定電流回路は、ベースが前記第2のスイッチの出力に接続され、コレクタが前記論理回路部または増幅器の他方の電源端子に接続された第3のトランジスタと、第1の端子が前記第3のトランジスタのエミッタに接続され、第2の端子が第4の電源に接続された第2の抵抗と、第1の端子が前記第3のトランジスタのコレクタに接続され、第2の端子が前記第4の電源または前記第3のトランジスタのエミッタに接続された第2のリーク電流源とからなり、
前記第2のスイッチは、外部から入力される制御信号に応じて、通常動作時には通常動作電流モードバイアス電圧を選択して出力し、スタンバイ時にはスタンバイ電流モードバイアス電圧を選択して出力することを特徴とする電流切り替え回路。 - 請求項1乃至6のいずれか1項に記載の電流切り替え回路において、
前記リーク電流源は、抵抗、または抵抗とこの抵抗に並列に接続された容量とからなることを特徴とする電流切り替え回路。 - 請求項1乃至6のいずれか1項に記載の電流切り替え回路において、
前記リーク電流源は、ベースに固定のバイアス電圧が印加されたトランジスタと、一端がこのトランジスタのエミッタに接続された抵抗とからなることを特徴とする電流切り替え回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010193518A JP5336444B2 (ja) | 2010-08-31 | 2010-08-31 | 電流切り替え回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010193518A JP5336444B2 (ja) | 2010-08-31 | 2010-08-31 | 電流切り替え回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012054649A true JP2012054649A (ja) | 2012-03-15 |
JP5336444B2 JP5336444B2 (ja) | 2013-11-06 |
Family
ID=45907555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010193518A Expired - Fee Related JP5336444B2 (ja) | 2010-08-31 | 2010-08-31 | 電流切り替え回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5336444B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014075705A (ja) * | 2012-10-04 | 2014-04-24 | Asahi Kasei Electronics Co Ltd | 差動増幅回路 |
WO2023223468A1 (ja) * | 2022-05-18 | 2023-11-23 | 日清紡マイクロデバイス株式会社 | バイアス電圧発生回路及び電子回路 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0563550A (ja) * | 1991-08-29 | 1993-03-12 | Nec Ic Microcomput Syst Ltd | 差動型入力回路 |
JPH05218544A (ja) * | 1992-02-06 | 1993-08-27 | Fujitsu Ltd | 一体型光送・受信回路 |
JPH06216666A (ja) * | 1992-11-30 | 1994-08-05 | Sharp Corp | 差動増幅器 |
JPH09162721A (ja) * | 1995-12-06 | 1997-06-20 | Fujitsu Ltd | 電流切換型論理回路 |
JPH1174775A (ja) * | 1997-08-29 | 1999-03-16 | Sony Corp | レベルシフト回路 |
JPH11231954A (ja) * | 1998-02-16 | 1999-08-27 | Mitsubishi Electric Corp | 内部電源電圧発生回路 |
JP2002271218A (ja) * | 2001-03-08 | 2002-09-20 | Kenwood Corp | 受信機 |
JP2006067379A (ja) * | 2004-08-27 | 2006-03-09 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器 |
JP2007043444A (ja) * | 2005-08-03 | 2007-02-15 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
-
2010
- 2010-08-31 JP JP2010193518A patent/JP5336444B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0563550A (ja) * | 1991-08-29 | 1993-03-12 | Nec Ic Microcomput Syst Ltd | 差動型入力回路 |
JPH05218544A (ja) * | 1992-02-06 | 1993-08-27 | Fujitsu Ltd | 一体型光送・受信回路 |
JPH06216666A (ja) * | 1992-11-30 | 1994-08-05 | Sharp Corp | 差動増幅器 |
JPH09162721A (ja) * | 1995-12-06 | 1997-06-20 | Fujitsu Ltd | 電流切換型論理回路 |
JPH1174775A (ja) * | 1997-08-29 | 1999-03-16 | Sony Corp | レベルシフト回路 |
JPH11231954A (ja) * | 1998-02-16 | 1999-08-27 | Mitsubishi Electric Corp | 内部電源電圧発生回路 |
JP2002271218A (ja) * | 2001-03-08 | 2002-09-20 | Kenwood Corp | 受信機 |
JP2006067379A (ja) * | 2004-08-27 | 2006-03-09 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器 |
JP2007043444A (ja) * | 2005-08-03 | 2007-02-15 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014075705A (ja) * | 2012-10-04 | 2014-04-24 | Asahi Kasei Electronics Co Ltd | 差動増幅回路 |
WO2023223468A1 (ja) * | 2022-05-18 | 2023-11-23 | 日清紡マイクロデバイス株式会社 | バイアス電圧発生回路及び電子回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5336444B2 (ja) | 2013-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9876501B2 (en) | Switching power amplifier and method for controlling the switching power amplifier | |
KR101645041B1 (ko) | 볼티지·레귤레이터 | |
US20060103464A1 (en) | Differential amplifier circuit capable of reducing current consumption | |
TWI737532B (zh) | 具有電壓容忍力的位準移位器 | |
JP2008079276A (ja) | 電圧レベル変換回路及びそれを備えるディスプレイ装置 | |
US7605609B1 (en) | Programmable level shifter | |
JP2007129512A (ja) | パワーアンプおよびそのアイドリング電流設定回路 | |
JP5336444B2 (ja) | 電流切り替え回路 | |
US20130222036A1 (en) | Voltage level converting circuit | |
US9787310B2 (en) | Level-shifter circuit for low-input voltages | |
JP2001111407A (ja) | 集積半導体回路 | |
US20150280664A1 (en) | Operational amplifier circuit and method for enhancing driving capacity thereof | |
TW201630345A (zh) | 應用於顯示裝置之位準移位器電路 | |
JP4883094B2 (ja) | レベルシフト回路、レベルシフト回路の駆動方法、及び、レベルシフト回路を有する半導体回路装置 | |
US8653879B2 (en) | Level shifter and semiconductor integrated circuit including the shifter | |
JP2008010940A (ja) | 電圧制御回路及び電圧制御回路を有する半導体集積回路 | |
JP4397697B2 (ja) | 出力回路 | |
US6903610B2 (en) | Operational amplifying circuit and push-pull circuit | |
JP5465548B2 (ja) | レベルシフト回路 | |
JP2001500704A (ja) | 高速増幅器の3状態出力の方法および装置 | |
JP2008211792A (ja) | Lcdパネルコラムドライバ用出力アーキテクチャ | |
JP2012114610A (ja) | 電子回路 | |
JP2010021818A (ja) | 多機能ドライバ回路 | |
US9537469B2 (en) | CMOS level shifter with reduced high voltage transistor count | |
US11693474B2 (en) | Circuitry applied to multiple power domains |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130801 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5336444 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |