JP4883094B2 - レベルシフト回路、レベルシフト回路の駆動方法、及び、レベルシフト回路を有する半導体回路装置 - Google Patents
レベルシフト回路、レベルシフト回路の駆動方法、及び、レベルシフト回路を有する半導体回路装置 Download PDFInfo
- Publication number
- JP4883094B2 JP4883094B2 JP2008549115A JP2008549115A JP4883094B2 JP 4883094 B2 JP4883094 B2 JP 4883094B2 JP 2008549115 A JP2008549115 A JP 2008549115A JP 2008549115 A JP2008549115 A JP 2008549115A JP 4883094 B2 JP4883094 B2 JP 4883094B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- type mos
- potential
- signal
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、レベルシフト回路、レベルシフト回路の駆動方法、レベルシフト回路を有する半導体回路装置に関し、特に、電源投入順序に係わらず余剰電流が流れるのを防止したレベルシフト回路、レベルシフト回路の駆動方法、レベルシフト回路を有する半導体回路装置に関する。
アナログ回路とロジック回路が混載されている、いわゆるシステムＬＳＩにおいては、アナログ電源、及び、ロジック電源等の複数の電源系統を有する場合、仕様書において電源投入順序が規定されている。
そして、上記の規定と異なる順序で電源投入を行うと、過渡的な余剰電流が回路内を流れることになる。
例えば、ロジック電源で動作する回路からの信号で、アナログ電源で動作する回路を駆動するシステムＬＳＩにおいては、アナログ電源が投入され、ロジック電源が投入されるまでの期間、ロジック電源で動作する回路からの信号のレベルが不定状態となる。そのため、アナログ電源で動作する回路内において、ロジック電源で動作する回路からの信号を受けるＭＯＳトランジタには、ゲート電圧が不定状態なので、余剰電流がながれることになる。その結果、上記のシステムＬＳＩを駆動するバッテリーの消耗に繋がることになる。
そこで、ロジック信号を受けて、アナログ回路に信号を出力するレベルシフト回路に注目し、アナログ電源が投入され、ロジック電源が投入されるまでの間、レベルシフト回路からの出力信号のレベルが不定状態となることを防止することが考えられる。（例えば、特許文献１、及び、特許文献２）
例えば、特許文献１には、容量結合によって、アナログ電源とレベルシフト回路内のノードとを結合し、レベルシフト内の電位が不定状態となることが予想されるノードの電位を、アナログ電源投入とともに固定するレベルシフト回路が記載されている。
また、特許文献２には、レベルシフト回路を構成する出力バッファの前段のノードと、アナログ電源又はグランド電源と、容量結合によって結合し、上記の前段のノードの電位をアナログ電源投入とともに固定するレベルシフト回路が記載されている。
特開平１０−３３６００７号公報
特開平１０−１６３８５４号公報
また、特許文献２には、レベルシフト回路を構成する出力バッファの前段のノードと、アナログ電源又はグランド電源と、容量結合によって結合し、上記の前段のノードの電位をアナログ電源投入とともに固定するレベルシフト回路が記載されている。
(発明が解決しようとする課題)
上記のレベルシフト回路では、容量結合によって、ノードの電位が固定されるため、アナログ電源投入から、容量に電荷の蓄電が行われて、ノードの電位が固定されるまでに時間がかかっていた。
そして、レベルシフト回路内のノード電位が固定されるまでの間、特に、レベルシフト回路を構成し、レベルシフト回路に接続する負荷を駆動する出力バッファに注目し、その出力バッファの前段のノード電位が固定されるまでの間、レベルシフト回路の出力バッファからの信号のレベルが固定されないことになっていた。
そうすると、アナログ電源が投入され、ロジック電源が投入されるまでの期間の内、レベルシフト回路のノード電位が固定されるまでの期間は、レベルシフト回路内、及び、アナログ回路内において余剰電流が流れることとなっていた。
上記のレベルシフト回路では、容量結合によって、ノードの電位が固定されるため、アナログ電源投入から、容量に電荷の蓄電が行われて、ノードの電位が固定されるまでに時間がかかっていた。
そして、レベルシフト回路内のノード電位が固定されるまでの間、特に、レベルシフト回路を構成し、レベルシフト回路に接続する負荷を駆動する出力バッファに注目し、その出力バッファの前段のノード電位が固定されるまでの間、レベルシフト回路の出力バッファからの信号のレベルが固定されないことになっていた。
そうすると、アナログ電源が投入され、ロジック電源が投入されるまでの期間の内、レベルシフト回路のノード電位が固定されるまでの期間は、レベルシフト回路内、及び、アナログ回路内において余剰電流が流れることとなっていた。
すなわち、レベルシフト回路の出力バッファを構成するＰ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタに貫通電流がながれ、余剰電流が発生していた。
また、上記の出力バッファからの信号を受けて動作をするアナログ回路は、信号レベルが不定な信号を受けるため、アナログ回路内において、その不定状態の信号を受けたＭＯＳトランジスタに貫通電流がながれ、余剰電流が発生することになる。
そこで、本発明は、余剰電流が発生しないレベルシフト回路、及び、アナログ電源とロジック電源の投入順序にかかわりなく、余剰電流の発生がない半導体回路装置を提供することを目的とする。
また、上記の出力バッファからの信号を受けて動作をするアナログ回路は、信号レベルが不定な信号を受けるため、アナログ回路内において、その不定状態の信号を受けたＭＯＳトランジスタに貫通電流がながれ、余剰電流が発生することになる。
そこで、本発明は、余剰電流が発生しないレベルシフト回路、及び、アナログ電源とロジック電源の投入順序にかかわりなく、余剰電流の発生がない半導体回路装置を提供することを目的とする。
(課題を解決するための手段)
上記の課題を解決するため、本発明は、少なくとも、高電位を発生する高電位電源と、低電位を発生する低電位電源と、接地電位を発生する接地電源とに接続されており、前記低電位と接地電位間で振幅する低電位信号を受け、前記高電位と前記接地電位間で振幅する高電位信号に変換して出力するレベルシフト部と、前記レベルシフト部からの前記高電位信号を反転増幅するインバータ部と、前記高電位電源と前記接地電源間に前記インバータ部と直列接続され、ゲート電極に前記低電位電源が接続されている、前記インバータ部に前記接地電位を供給するＮ型ＭＯＳトランジスタと、を備えることを特徴とするレベルシフト回路を提供する。
ゲート電極に低電位電源が接続されており、かつ、インバータ部に接地電位を供給するＮ型ＭＯＳトランジスタが、低電位電源が立ち上がるまで、オフする。また、高電位電源が投入された後、低電位電源が投入されるまでの間、インバータ部から出力される信号の電位が、高電位に固定される。
また、上記の課題を解決するため、本発明は、低電位が供給される低電位電源端子と、高電位が供給される高電位電源端子と、アナログ回路と、ロジック回路と、ロジック回路から出力された低電位信号を、高電位信号にレベルシフトしてアナログ回路に出力するレベルシフト回路であって、上記の構成を有するレベルシフト回路と、を有する半導体回路を提供する。
ロジック回路からの信号のレベルに係わらず、レベルシフト回路からの信号レベルが固定される。そうすると、高電位電源が投入されてから、低電位電源が投入されるまでの間も、アナログ回路内は、レベルシフト回路から、レベルが固定した信号を受ける。
上記の課題を解決するため、本発明は、少なくとも、高電位を発生する高電位電源と、低電位を発生する低電位電源と、接地電位を発生する接地電源とに接続されており、前記低電位と接地電位間で振幅する低電位信号を受け、前記高電位と前記接地電位間で振幅する高電位信号に変換して出力するレベルシフト部と、前記レベルシフト部からの前記高電位信号を反転増幅するインバータ部と、前記高電位電源と前記接地電源間に前記インバータ部と直列接続され、ゲート電極に前記低電位電源が接続されている、前記インバータ部に前記接地電位を供給するＮ型ＭＯＳトランジスタと、を備えることを特徴とするレベルシフト回路を提供する。
ゲート電極に低電位電源が接続されており、かつ、インバータ部に接地電位を供給するＮ型ＭＯＳトランジスタが、低電位電源が立ち上がるまで、オフする。また、高電位電源が投入された後、低電位電源が投入されるまでの間、インバータ部から出力される信号の電位が、高電位に固定される。
また、上記の課題を解決するため、本発明は、低電位が供給される低電位電源端子と、高電位が供給される高電位電源端子と、アナログ回路と、ロジック回路と、ロジック回路から出力された低電位信号を、高電位信号にレベルシフトしてアナログ回路に出力するレベルシフト回路であって、上記の構成を有するレベルシフト回路と、を有する半導体回路を提供する。
ロジック回路からの信号のレベルに係わらず、レベルシフト回路からの信号レベルが固定される。そうすると、高電位電源が投入されてから、低電位電源が投入されるまでの間も、アナログ回路内は、レベルシフト回路から、レベルが固定した信号を受ける。
(発明の効果)
高電位電源を投入してから、低電位電源が投入されるまでの間、インバータ部に接地電位を供給するＮ型ＭＯＳトランジスタがオフしていることにより、インバータ部の貫通電流が防止される。また、インバータ部から出力される信号の電位が、高電位又は低電位に固定されることにより、インバータ部から出力される信号を受けるアナログ回路のＭＯＳトランジスタのゲート電位が、低電位又は高電位となる。従って、アナログ回路のＭＯＳトランジスタの貫通電流が防止される。
高電位電源を投入してから、低電位電源が投入されるまでの間、インバータ部に接地電位を供給するＮ型ＭＯＳトランジスタがオフしていることにより、インバータ部の貫通電流が防止される。また、インバータ部から出力される信号の電位が、高電位又は低電位に固定されることにより、インバータ部から出力される信号を受けるアナログ回路のＭＯＳトランジスタのゲート電位が、低電位又は高電位となる。従って、アナログ回路のＭＯＳトランジスタの貫通電流が防止される。
１ 高電位電源
２、６、８、１０ Ｐ型ＭＯＳトランジスタ
３ 入力端子
４、７、９、１１、１２ Ｎ型ＭＯＳトランジスタ
５ 低電位電源
１３ 出力端子
１４ 接地電位電源
１５、１６、１７ ノード
１９、２１ レベルシフト部
２０ インバータ部
２２、２７ 高電位電源１の電位
２３、２６ 低電位電源５の電位
２４、２８ 出力信号の電位
２５、２９ 入力信号の電位
３０、３１ Ｐ型ＭＯＳトランジスタ
３２、３３ ノード
４０ 高電位電源端子
４１ アナログ回路
４２ レベルシフト回路
４３ 信号伝達回路
４４ ロジック回路
４５ 低電位電源端子
４６ 入力端子
４７ 出力端子
５０ 半導体回路装置
２、６、８、１０ Ｐ型ＭＯＳトランジスタ
３ 入力端子
４、７、９、１１、１２ Ｎ型ＭＯＳトランジスタ
５ 低電位電源
１３ 出力端子
１４ 接地電位電源
１５、１６、１７ ノード
１９、２１ レベルシフト部
２０ インバータ部
２２、２７ 高電位電源１の電位
２３、２６ 低電位電源５の電位
２４、２８ 出力信号の電位
２５、２９ 入力信号の電位
３０、３１ Ｐ型ＭＯＳトランジスタ
３２、３３ ノード
４０ 高電位電源端子
４１ アナログ回路
４２ レベルシフト回路
４３ 信号伝達回路
４４ ロジック回路
４５ 低電位電源端子
４６ 入力端子
４７ 出力端子
５０ 半導体回路装置
以下、本発明の実施例１、実施例２、及び、実施例３について説明する
(実施例１)
実施例１は、少なくとも、２種類の電源及び接地電源に接続し、レベルシフト回路を構成するインバータ部の貫通電流を、電源投入順序によらずに、防止したことを特徴とするレベルシフト回路である。
実施例１を図１、図２、及び、図３を用いて説明する。
実施例１は、少なくとも、２種類の電源及び接地電源に接続し、レベルシフト回路を構成するインバータ部の貫通電流を、電源投入順序によらずに、防止したことを特徴とするレベルシフト回路である。
実施例１を図１、図２、及び、図３を用いて説明する。
＜レベルシフト回路＞
図１は、実施例１のレベルシフト回路を示す。そして、実施例１のレベルシフト回路は、高電位電源１に接続するＰ型ＭＯＳトランジスタ２、入力端子３、接地電位電源１４に接続するＮ型ＭＯＳトランジスタ４、低電位電源５に接続するＰ型ＭＯＳトランジスタ６、接地電位電源１４に接続するＮ型ＭＯＳトランジスタ７、高電位電源１に接続するＰ型ＭＯＳトランジスタ８、及び、接地電位電源１４に接続するＮ型ＭＯＳトランジスタ９とから構成されるレベルシフト部１９と、高電位電源１に接続するＰ型ＭＯＳトランジスタ１０、Ｎ型ＭＯＳトランジスタ１１、及び、出力端子１３から構成されるインバータ部２０と、接地電位電源１４に接続し、インバータ部２０に接地電位を供給するＮ型ＭＯＳトランジスタ１２と、を備える。
図１は、実施例１のレベルシフト回路を示す。そして、実施例１のレベルシフト回路は、高電位電源１に接続するＰ型ＭＯＳトランジスタ２、入力端子３、接地電位電源１４に接続するＮ型ＭＯＳトランジスタ４、低電位電源５に接続するＰ型ＭＯＳトランジスタ６、接地電位電源１４に接続するＮ型ＭＯＳトランジスタ７、高電位電源１に接続するＰ型ＭＯＳトランジスタ８、及び、接地電位電源１４に接続するＮ型ＭＯＳトランジスタ９とから構成されるレベルシフト部１９と、高電位電源１に接続するＰ型ＭＯＳトランジスタ１０、Ｎ型ＭＯＳトランジスタ１１、及び、出力端子１３から構成されるインバータ部２０と、接地電位電源１４に接続し、インバータ部２０に接地電位を供給するＮ型ＭＯＳトランジスタ１２と、を備える。
レベルシフト部１９は、入力端子３から入力される低電位信号に対応する、高電位信号をラッチするラッチ型回路として動作する。なお、低電位信号とは、低電位と接地電位間で振幅する信号をいう。また、高電位信号とは、高電位と接地電位間で振幅する信号をいう。
そして、レベルシフト部１９のＰ型ＭＯＳトランジスタ２は、ソースが高電位電源１に接続し、ドレインがノード１５に接続し、ゲートがノード１７に接続し、バックゲートは高電位電源１に接続している。
Ｎ型ＭＯＳトランジスタ４は、ソースが接地電源１４に接続し、ドレインがノード１５に接続し、ゲートが入力端子３に接続し、バックゲートは低電位電源１４に接続している。すなわち、高電位電源１と接地電位電源１４間において、Ｐ型ＭＯＳトランジスタ２とＮ型ＭＯＳトランジスタ４は直列に接続している。
そして、レベルシフト部１９のＰ型ＭＯＳトランジスタ２は、ソースが高電位電源１に接続し、ドレインがノード１５に接続し、ゲートがノード１７に接続し、バックゲートは高電位電源１に接続している。
Ｎ型ＭＯＳトランジスタ４は、ソースが接地電源１４に接続し、ドレインがノード１５に接続し、ゲートが入力端子３に接続し、バックゲートは低電位電源１４に接続している。すなわち、高電位電源１と接地電位電源１４間において、Ｐ型ＭＯＳトランジスタ２とＮ型ＭＯＳトランジスタ４は直列に接続している。
レベルシフト部１９のＰ型ＭＯＳトランジスタ８は、ソースが高電位電源１に接続し、ドレインがノード１７に接続し、ゲートがノード１５に接続し、バックゲートが高電位電源１に接続している。
Ｎ型ＭＯＳトランジスタ９は、ソースが低電位電源１４に接続し、ドレインがノード１７に接続し、ゲートがノード１６に接続し、バックゲートが低電位電源９に接続している。すなわち、高電位電源１と接地電位電源１４間において、Ｐ型ＭＯＳトランジスタ８とＮ型ＭＯＳトランジスタ９は直列に接続している。
また、Ｐ型ＭＯＳトランジスタ２及びＰ型ＭＯＳトランジスタ８それぞれのゲート電極は、他方のＰ型ＭＯＳトランジタのドレインと接続しており、いわゆる交差接続をしている。
Ｎ型ＭＯＳトランジスタ９は、ソースが低電位電源１４に接続し、ドレインがノード１７に接続し、ゲートがノード１６に接続し、バックゲートが低電位電源９に接続している。すなわち、高電位電源１と接地電位電源１４間において、Ｐ型ＭＯＳトランジスタ８とＮ型ＭＯＳトランジスタ９は直列に接続している。
また、Ｐ型ＭＯＳトランジスタ２及びＰ型ＭＯＳトランジスタ８それぞれのゲート電極は、他方のＰ型ＭＯＳトランジタのドレインと接続しており、いわゆる交差接続をしている。
レベルシフト部１９のＰ型ＭＯＳトランジスタ６は、ソースが低電位電源５に接続し、ドレインがノード１６に接続し、ゲートが入力端子３、Ｐ型ＭＯＳトランジスタ７のゲート、及び、Ｐ型ＭＯＳトランジスタ４のゲートに接続し、バックゲートが低電位電源５に接続している。
Ｎ型ＭＯＳトランジスタ７は、ソースが接地電位電源１４に接続し、ドレインがノード１６に接続し、ゲートが入力端子３、Ｐ型ＭＯＳトランジスタ６のゲート、及び、Ｎ型ＭＯＳトランジスタ４のゲートに接続し、バックゲートが低電位電源５に接続している。なお、入力端子３に入力される信号は、低電位と接地電位間で振幅する低電位信号である。
従って、Ｐ型ＭＯＳトランジスタ６及びＮ型ＭＯＳトランジスタ７は論理反転回路を形成する。そうすると、Ｎ型ＭＯＳトランジスタ４のゲートに接続する入力端子６からの信号は、論理反転されて、Ｎ型ＭＯＳトランジスタ９のゲートに伝達される。従って、ノード１６に出力される信号は、低電位と接地電位間で振幅する低電位信号である。
その結果、ノード１５には、入力端子３とは、論理が反転した信号が発生し、その信号が維持される。
また、ノード１７には、Ｎ型ＭＯＳトランジスタ９のゲートに伝えられた信号と論理が反転した信号が発生し、その信号は維持される。Ｐ型ＭＯＳトランジスタ２及びＰ型ＭＯＳトランジスタ８それぞれのゲート電極は、他方のＰ型ＭＯＳトランジタのドレインと交差接続しており、ラッチ回路を構成しているからである。
なお、ノード１５とノード１７の信号は、高電位電源１に起因する高電位と、接地電位電源１４に起因する接地電位間で振幅する高電位信号である。
Ｎ型ＭＯＳトランジスタ７は、ソースが接地電位電源１４に接続し、ドレインがノード１６に接続し、ゲートが入力端子３、Ｐ型ＭＯＳトランジスタ６のゲート、及び、Ｎ型ＭＯＳトランジスタ４のゲートに接続し、バックゲートが低電位電源５に接続している。なお、入力端子３に入力される信号は、低電位と接地電位間で振幅する低電位信号である。
従って、Ｐ型ＭＯＳトランジスタ６及びＮ型ＭＯＳトランジスタ７は論理反転回路を形成する。そうすると、Ｎ型ＭＯＳトランジスタ４のゲートに接続する入力端子６からの信号は、論理反転されて、Ｎ型ＭＯＳトランジスタ９のゲートに伝達される。従って、ノード１６に出力される信号は、低電位と接地電位間で振幅する低電位信号である。
その結果、ノード１５には、入力端子３とは、論理が反転した信号が発生し、その信号が維持される。
また、ノード１７には、Ｎ型ＭＯＳトランジスタ９のゲートに伝えられた信号と論理が反転した信号が発生し、その信号は維持される。Ｐ型ＭＯＳトランジスタ２及びＰ型ＭＯＳトランジスタ８それぞれのゲート電極は、他方のＰ型ＭＯＳトランジタのドレインと交差接続しており、ラッチ回路を構成しているからである。
なお、ノード１５とノード１７の信号は、高電位電源１に起因する高電位と、接地電位電源１４に起因する接地電位間で振幅する高電位信号である。
インバータ部２０は、反転増幅回路として動作する。そして、インバータ部２０において、Ｐ型ＭＯＳトランジスタ１０のソースは高電位電源１に接続し、ゲートはノード１５に接続し、ドレインは出力端子１３に接続し、バックゲートは高電位電源１に接続している。
インバータ部２０において、Ｎ型ＭＯＳトランジスタ１１のソースはノード１８に接続し、ゲートはノード１５に接続し、ドレインは出力端子１３に接続し、バックゲートは接地電位電源１４に接続している。
従って、インバータ部２０はノード１５からの信号を反転増幅して、出力端子１３に出力する。従って、出力端子１３に出力される信号は、高電位電源１に起因する高電位と、接地電位電源１４に起因する接地電位間で振幅する高電位信号である。
インバータ部２０において、Ｎ型ＭＯＳトランジスタ１１のソースはノード１８に接続し、ゲートはノード１５に接続し、ドレインは出力端子１３に接続し、バックゲートは接地電位電源１４に接続している。
従って、インバータ部２０はノード１５からの信号を反転増幅して、出力端子１３に出力する。従って、出力端子１３に出力される信号は、高電位電源１に起因する高電位と、接地電位電源１４に起因する接地電位間で振幅する高電位信号である。
Ｎ型ＭＯＳトランジスタはスイッチとして動作する。Ｎ型ＭＯＳトランジスタ１２のソースは接地電位電源１４に接続し、ゲートは低電位電源５に接続し、ドレインはノード１８に接続し、バックゲートは接地電位電源１４に接続している。従って、低電位電源１４が接地電位である場合は、Ｎ型ＭＯＳトランジスタ１２は、インバータ部２０へ接地電位の供給を行わないので、ノード１８の電位は低電位と高電位の中間電位となる。一方、低電位電源１４が低電位となる場合には、Ｎ型ＭＯＳトランジスタ１２は、インバータ部２０へ接地電位を供給するので、ノード１８の電位は低電位となる。
＜高電位電源が先に投入された場合のレベルシフト回路の動作＞
図２は、電源投入順序を示す波形図、及び、入力端子３に入力される入力信号及び出力端子１３から出力される出力信号の波形図を示す。
高電位電源が先に投入される電源投入順序を示す波形図は、高電位電源１の電位２２、低電位電源５の電位２３の変化を時間の経過とともに示す。
高電位電源１の電位２２は、時刻Ｔ１に高電位、例えば、３．０Ｖまで立ち上がり、そのままその電位を維持する。
低電位電源５の電位２３は、時刻Ｔ１より遅い時刻Ｔ２に低電位、例えば１．８Ｖまで立ち上がり、そのままその電位を維持する。
図２は、電源投入順序を示す波形図、及び、入力端子３に入力される入力信号及び出力端子１３から出力される出力信号の波形図を示す。
高電位電源が先に投入される電源投入順序を示す波形図は、高電位電源１の電位２２、低電位電源５の電位２３の変化を時間の経過とともに示す。
高電位電源１の電位２２は、時刻Ｔ１に高電位、例えば、３．０Ｖまで立ち上がり、そのままその電位を維持する。
低電位電源５の電位２３は、時刻Ｔ１より遅い時刻Ｔ２に低電位、例えば１．８Ｖまで立ち上がり、そのままその電位を維持する。
信号の波形図は、出力信号の電位２４及び入力信号の電位２５の変化を時間の経過とともに示す。出力端子１３が出力する信号は、時刻Ｔ１に高電位電源１の立ち上がりとともに、高電位、例えば３．０Ｖに立ち上がる。そして、出力端子１３が出力する信号は、時刻Ｔ２に低電位電源５の立ち上がりとともに、入力端子３からの入力信号に応じて変化する。例えば、入力端子３からの入力信号が接地電位であった場合には、出力端子１３からの出力信号も接地電位である。また、時刻Ｔ３に入力信号が接地電位から低電位に向け立ち上がり、時刻Ｔ４に接地電位に立ち下がった場合には、出力信号も、それに応じて、時刻Ｔ３に高電位に向け立ち上がり、時刻Ｔ４に接地電位に立ち下がる。
ここで、時刻Ｔ１からＴ２の間において、出力端子１３の出力信号が高電位を示すのは、次の理由による。
まず、入力端子３への入力信号が接地電位、低電位電源５が接地電位、高電位電源１が接地電位という状態において、時刻Ｔ１に、高電位電源１が高電位に向かって立ち上がったと仮定する。
そうすると、入力端子３の信号、及び、ノード１６は接地電位のままなので、Ｎ型ＭＯＳトランジスタ４、９はオフしている。その結果、ノード１５及びノード１７はフローティングになる。ここで、ノード１７の寄生容量は、Ｐ型ＭＯＳトランジスタ２のゲート容量だけであるのに対し、ノード１５の寄生容量はＰ型ＭＯＳトランジスタ８及びインバータ部２０のＭＯＳトランジスタのゲート容量で構成されているため、ノード１５の寄生容量は大きい。そこで、高電位電源１が高電位に立ち上がると、ノード１７側が先に高電位に達するため、Ｐ型ＭＯＳトランジスタ２はオフする。そうすると、ノード１５の電位は、接地電位と高電位との中間の電位であって、接地電位側に近い電位となる。その結果、インバータ部２０のＰ型ＭＯＳトランジスタ１０がオンすることになり、出力端子１３には高電位を有する出力信号が出力される。なお、インバータ部２０に接地電位を供給するＮ型ＭＯＳトランジスタ１２はオフするため、インバータ部２０に貫通電流が流れることがない。
まず、入力端子３への入力信号が接地電位、低電位電源５が接地電位、高電位電源１が接地電位という状態において、時刻Ｔ１に、高電位電源１が高電位に向かって立ち上がったと仮定する。
そうすると、入力端子３の信号、及び、ノード１６は接地電位のままなので、Ｎ型ＭＯＳトランジスタ４、９はオフしている。その結果、ノード１５及びノード１７はフローティングになる。ここで、ノード１７の寄生容量は、Ｐ型ＭＯＳトランジスタ２のゲート容量だけであるのに対し、ノード１５の寄生容量はＰ型ＭＯＳトランジスタ８及びインバータ部２０のＭＯＳトランジスタのゲート容量で構成されているため、ノード１５の寄生容量は大きい。そこで、高電位電源１が高電位に立ち上がると、ノード１７側が先に高電位に達するため、Ｐ型ＭＯＳトランジスタ２はオフする。そうすると、ノード１５の電位は、接地電位と高電位との中間の電位であって、接地電位側に近い電位となる。その結果、インバータ部２０のＰ型ＭＯＳトランジスタ１０がオンすることになり、出力端子１３には高電位を有する出力信号が出力される。なお、インバータ部２０に接地電位を供給するＮ型ＭＯＳトランジスタ１２はオフするため、インバータ部２０に貫通電流が流れることがない。
そして、時刻Ｔ２において、低電位電源５が低電位に向けて立ち上がると、ノード１６の電位は低電位となる。入力信号が接地電位であるため、その信号が反転増幅されて、ノード１６に出力されるためである。その結果、ノード１７の電位は接地電位となるため、ノード１５が高電位となる。そうすると、出力端子１３には、接地電位となった信号が出力される。
上記のように各ノードの電位が確定した後は、入力端子３からの入力信号が接地電位となるか低電位となるかに応じて、その反転信号がノード１６に出力される。そうすると、ノード１５には、入力信号が低電位であるときには、接地電位の信号が、入力信号が接地電位であるときには、高電位の信号が発生する。その結果、入力端子３からの入力信号と、信号の振幅は異なるが、同相の信号が出力端子１３から出力されることになる。
＜低電位電源が先に投入された場合のレベルシフト回路の動作＞
図３は、電源投入順序を示す波形図、及び、入力端子３に入力される入力信号及び出力端子１３から出力される出力信号の波形図を示す。
低電位電源が先に投入される電源投入順序を示す波形図は、高電位電源１の電位２７、低電位電源５の電位２６の変化を時間の経過とともに示す。
低電位電源５の電位２５は、時刻Ｔ１に低電位、例えば１．８Ｖまで立ち上がり、そのままその電位を維持する。
高電位電源１の電位２６は、時刻Ｔ１より遅い時刻Ｔ２に高電位、例えば、３．０Ｖまで立ち上がり、そのままその電位を維持する。
図３は、電源投入順序を示す波形図、及び、入力端子３に入力される入力信号及び出力端子１３から出力される出力信号の波形図を示す。
低電位電源が先に投入される電源投入順序を示す波形図は、高電位電源１の電位２７、低電位電源５の電位２６の変化を時間の経過とともに示す。
低電位電源５の電位２５は、時刻Ｔ１に低電位、例えば１．８Ｖまで立ち上がり、そのままその電位を維持する。
高電位電源１の電位２６は、時刻Ｔ１より遅い時刻Ｔ２に高電位、例えば、３．０Ｖまで立ち上がり、そのままその電位を維持する。
信号の波形図は、出力信号の電位２８及び入力信号の電位２９の変化を時間の経過とともに示す。時刻Ｔ１に低電位電源５が立ち上がった後、出力端子１３が出力する信号は接地電位である。そして、時刻Ｔ２に高電位電源１の立ち上がった後も、出力端子１３が出力する信号は接地電位である。その後、入力端子３からの入力信号が接地電位である場合には、出力端子１３からの出力信号も接地電位である。また、例えば、時刻Ｔ３に入力信号が接地電位から低電位に向け立ち上がり、時刻Ｔ４に接地電位に立ち下がった場合には、出力信号も、それに応じて、時刻Ｔ３に高電位に向け立ち上がり、時刻Ｔ４に接地電位に立ち下がる。
ここで、時刻Ｔ１からＴ２の間において、出力端子１３の出力信号が接地電位を示すのは、次の理由による。
まず、入力端子３への入力信号が接地電位、低電位電源５が接地電位、高電位電源１が接地電位という状態において、時刻Ｔ１に、低電位電源５が低電位に向かって立ち上がったと仮定する。
そうすると、入力端子３の信号は接地電位であり、一方、ノード１６は低電位となるので、Ｎ型ＭＯＳトランジスタ４はオフ、Ｎ型ＭＯＳトランジスタ９はオンする。その結果、ノード１５はフローティングになり、ノード１７は接地電位になる。時刻Ｔ１時点で、高電位電源１はまだ、立ち上がっていない。そうすると、ノード１５の電位は接地電位となる。しかし、インバータ部２０に高電位を供給する高電位電源１が立ち上がっていないため、インバータ部２０のＰ型ＭＯＳトランジスタ１０の状態にかかわらず、出力端子１３は接地電位となる。さらに、Ｎ型ＭＯＳトランジスタ１２はオンしているが、インバータ部２０に貫通電流がながれることもない。
まず、入力端子３への入力信号が接地電位、低電位電源５が接地電位、高電位電源１が接地電位という状態において、時刻Ｔ１に、低電位電源５が低電位に向かって立ち上がったと仮定する。
そうすると、入力端子３の信号は接地電位であり、一方、ノード１６は低電位となるので、Ｎ型ＭＯＳトランジスタ４はオフ、Ｎ型ＭＯＳトランジスタ９はオンする。その結果、ノード１５はフローティングになり、ノード１７は接地電位になる。時刻Ｔ１時点で、高電位電源１はまだ、立ち上がっていない。そうすると、ノード１５の電位は接地電位となる。しかし、インバータ部２０に高電位を供給する高電位電源１が立ち上がっていないため、インバータ部２０のＰ型ＭＯＳトランジスタ１０の状態にかかわらず、出力端子１３は接地電位となる。さらに、Ｎ型ＭＯＳトランジスタ１２はオンしているが、インバータ部２０に貫通電流がながれることもない。
そして、時刻Ｔ２において、高電位電源１が高電位に向けて立ち上がると、ノード１７の電位は接地電位となっているため、ノード１５が高電位となる。そうすると、出力端子１３には、接地電位となった信号が出力される。
上記のように各ノードの電位が確定した後は、入力端子３からの入力信号が接地電位となるか低電位となるかに応じて、その反転信号がノード１６に出力される。そうすると、ノード１５には、入力信号が低電位であるときには、接地電位の信号が、入力信号が接地電位であるときには、高電位の信号が発生する。その結果、入力端子３からの入力信号と、信号の振幅は異なるが、同相の信号が出力端子１３から出力されることになる。
＜まとめ＞
上記のように、実施例１のレベルシフト回路は、高電位電源１、低電位電源５、及び、接地電位１４が接続されており、低電位と接地電位間で振幅する入力信号を入力端子３で受け、ノード１５から高電位と接地電位間で振幅する出力信号を出力するレベルシフト部１９と、その出力信号を反転増幅するインバータ部２０と、ゲート電極に低電位電源５が接続されているＮ型ＭＯＳトランジスタ１２とを有するものである。なお、低電位信号を、高電位信号に変換することをレベルシフトという。
上記のように、実施例１のレベルシフト回路は、高電位電源１、低電位電源５、及び、接地電位１４が接続されており、低電位と接地電位間で振幅する入力信号を入力端子３で受け、ノード１５から高電位と接地電位間で振幅する出力信号を出力するレベルシフト部１９と、その出力信号を反転増幅するインバータ部２０と、ゲート電極に低電位電源５が接続されているＮ型ＭＯＳトランジスタ１２とを有するものである。なお、低電位信号を、高電位信号に変換することをレベルシフトという。
そして、上記のレベルシフト部１９において、Ｐ型ＭＯＳトランジスタ２、Ｐ型ＭＯＳトランジスタ８、Ｎ型ＭＯＳトランジスタ４、及び、Ｎ型ＭＯＳトランジスタ９と、Ｎ型ＭＯＳトランジスタ４のゲート電極に接続する入力信号を受け、低電位と接地電位間で振幅する、入力信号の反転信号を、Ｎ型ＭＯＳトランジスタ９のゲート電極に出力するインバータと、を備え、Ｐ型ＭＯＳトランジスタ２と、Ｎ型ＭＯＳトランジスタ４は、高電位電源と接地電位電源間に直列接続され、Ｐ型ＭＯＳトランジスタ８と、Ｎ型ＭＯＳトランジスタ９とは、高電位電源と接地電位電源間に直列接続され、Ｐ型ＭＯＳトランジスタ２と、Ｎ型ＭＯＳトランジスタ４が接続するノード１５は、Ｐ型ＭＯＳトランジスタ８のゲート電極及びインバータ部２０に接続し、Ｐ型ＭＯＳトランジスタ８と、Ｎ型ＭＯＳトランジスタ９が接続するノード１７は、Ｐ型ＭＯＳトランジスタ２のゲート電極に接続している。
実施例１のレベルシフト回路に、時刻Ｔ１に高電位電源１を投入して、ノード１５を中間電位、ノード１７を高電位とし、
ノード１５の中間電位を受けて、出力端子に高電位を有する信号を出力させ、
時刻Ｔ２に低電位電源１を投入し、接地電位を有する入力信号を入力し、出力端子に接地電位を有する信号を出力させることができる。
ノード１５の中間電位を受けて、出力端子に高電位を有する信号を出力させ、
時刻Ｔ２に低電位電源１を投入し、接地電位を有する入力信号を入力し、出力端子に接地電位を有する信号を出力させることができる。
その結果、実施例１のレベルシフト回路において、時刻Ｔ１において高電位電源１が先に投入された場合には、低電位電源５が接地電位であるため、Ｎ型ＭＯＳトランジスタ１２はオフする。その結果、インバータ部２０に貫通電流が流れない。また、時刻Ｔ２に低電位電源５が投入されるときまで、出力端子１３からは高電位を有する信号が出力される。
一方、実施例１のレベルシフト回路においては、時刻Ｔ１において低電位電源５が先に投入された場合には、高電位電源１が接地電位であるため、Ｎ型ＭＯＳトランジスタ１２はオンしているが、インバータ部２０に貫通電流が流れることがない。また、時刻Ｔ２に低電位電源５が投入され、かつ、入力端子３からの入力信号が低電位になったときには、出力端子３からの高電位を有する信号が出力される。
一方、実施例１のレベルシフト回路においては、時刻Ｔ１において低電位電源５が先に投入された場合には、高電位電源１が接地電位であるため、Ｎ型ＭＯＳトランジスタ１２はオンしているが、インバータ部２０に貫通電流が流れることがない。また、時刻Ｔ２に低電位電源５が投入され、かつ、入力端子３からの入力信号が低電位になったときには、出力端子３からの高電位を有する信号が出力される。
(実施例２)
実施例２は、実施例１のレベルシフト回路において、レベルシフト部のＰ型ＭＯＳトランジスタ２とＮ型ＭＯＳトランジスタ４との間にＰ型ＭＯＳトランジスタが追加され、また、Ｐ型ＭＯＳトランジスタ８とＮ型ＭＯＳトランジスタ９との間にＰ型ＭＯＳトランジスタが追加されたレベルシフト回路に関するものである。そして、実施例２を図４により説明する。
実施例２は、実施例１のレベルシフト回路において、レベルシフト部のＰ型ＭＯＳトランジスタ２とＮ型ＭＯＳトランジスタ４との間にＰ型ＭＯＳトランジスタが追加され、また、Ｐ型ＭＯＳトランジスタ８とＮ型ＭＯＳトランジスタ９との間にＰ型ＭＯＳトランジスタが追加されたレベルシフト回路に関するものである。そして、実施例２を図４により説明する。
＜レベルシフト回路＞
図４は実施例２のレベルシフト回路を示す。実施例２のレベルシフト回路は、実施例１のレベルシフト部１９に、Ｐ型ＭＯＳトランジスタ３０及びＰ型ＭＯＳトランジスタ３１が追加されたレベルシフト部２１と、実施例１のインバータ部２０と同様なインバータ部２０と、接地電位電源１４に接続し、インバータ部２０に接地電位を供給するＮ型ＭＯＳトランジスタ１２と、を備える。
図４は実施例２のレベルシフト回路を示す。実施例２のレベルシフト回路は、実施例１のレベルシフト部１９に、Ｐ型ＭＯＳトランジスタ３０及びＰ型ＭＯＳトランジスタ３１が追加されたレベルシフト部２１と、実施例１のインバータ部２０と同様なインバータ部２０と、接地電位電源１４に接続し、インバータ部２０に接地電位を供給するＮ型ＭＯＳトランジスタ１２と、を備える。
レベルシフト部２１は、入力端子３から入力され、低電位と接地電位間で振幅する低電位信号に対応する、電位と接地電位間で振幅する信号をラッチするラッチ型回路として動作する。そして、レベルシフト部２１のＰ型ＭＯＳトランジスタ２は、ソースが高電位電源１に接続し、ドレインがノード３２に接続し、ゲートがノード１７に接続し、バックゲートは高電位電源１に接続している。
Ｐ型ＭＯＳトランジスタ３０は、ソースがノード３２に接続し、ドレインがノード１５に接続し、ゲートが入力端子３に接続し、バックゲートは高電位電源１に接続している。
Ｎ型ＭＯＳトランジスタ４は、ソースが接地電源１４に接続し、ドレインがノード１５に接続し、ゲートが入力端子３に接続し、バックゲートは低電位電源１４に接続している。すなわち、高電位電源１と接地電位電源１４間において、Ｐ型ＭＯＳトランジスタ２、Ｐ型ＭＯＳトランジスタ３０、及び、Ｎ型ＭＯＳトランジスタ４は直列に接続している。
Ｐ型ＭＯＳトランジスタ３０は、ソースがノード３２に接続し、ドレインがノード１５に接続し、ゲートが入力端子３に接続し、バックゲートは高電位電源１に接続している。
Ｎ型ＭＯＳトランジスタ４は、ソースが接地電源１４に接続し、ドレインがノード１５に接続し、ゲートが入力端子３に接続し、バックゲートは低電位電源１４に接続している。すなわち、高電位電源１と接地電位電源１４間において、Ｐ型ＭＯＳトランジスタ２、Ｐ型ＭＯＳトランジスタ３０、及び、Ｎ型ＭＯＳトランジスタ４は直列に接続している。
レベルシフト部２１のＰ型ＭＯＳトランジスタ８は、ソースが高電位電源１に接続し、ドレインがノード３３に接続し、ゲートがノード１５に接続し、バックゲートが高電位電源１に接続している。
Ｐ型ＭＯＳトランジスタ３１は、ソースがノード３３に接続し、ゲートがノード１６に接続し、バックゲートが高電位電源１に接続している。
Ｎ型ＭＯＳトランジスタ９は、ソースが低電位電源１４に接続し、ドレインがノード１７に接続し、ゲートがノード１６に接続し、バックゲートが低電位電源９に接続している。すなわち、高電位電源１と接地電位電源１４間において、Ｐ型ＭＯＳトランジスタ８、Ｐ型ＭＯＳトランジスタ３１、及び、Ｎ型ＭＯＳトランジスタ９は直列に接続している。
また、Ｐ型ＭＯＳトランジスタ２のゲートはノード１７へ、Ｐ型ＭＯＳトランジスタ８ゲートはノード１５へ接続しており、いわゆる交差接続をしている。
Ｐ型ＭＯＳトランジスタ３１は、ソースがノード３３に接続し、ゲートがノード１６に接続し、バックゲートが高電位電源１に接続している。
Ｎ型ＭＯＳトランジスタ９は、ソースが低電位電源１４に接続し、ドレインがノード１７に接続し、ゲートがノード１６に接続し、バックゲートが低電位電源９に接続している。すなわち、高電位電源１と接地電位電源１４間において、Ｐ型ＭＯＳトランジスタ８、Ｐ型ＭＯＳトランジスタ３１、及び、Ｎ型ＭＯＳトランジスタ９は直列に接続している。
また、Ｐ型ＭＯＳトランジスタ２のゲートはノード１７へ、Ｐ型ＭＯＳトランジスタ８ゲートはノード１５へ接続しており、いわゆる交差接続をしている。
レベルシフト部２１のＰ型ＭＯＳトランジスタ６は、ソースが低電位電源５に接続し、ドレインがノード１６に接続し、ゲートが入力端子３、Ｎ型ＭＯＳトランジスタ７のゲート、Ｐ型ＭＯＳトランジスタ４のゲート、及び、Ｐ型ＭＯＳトランジスタ３０のゲートに接続し、バックゲートが低電位電源５に接続している。
Ｎ型ＭＯＳトランジスタ７は、ソースが接地電位電源１４に接続し、ドレインがノード１６に接続し、ゲートが入力端子３、Ｐ型ＭＯＳトランジスタ６のゲート、Ｎ型ＭＯＳトランジスタ４のゲート、及び、Ｐ型ＭＯＳトランジスタ３０に接続し、バックゲートが低電位電源５に接続している。なお、入力端子３に入力される信号は、低電位と接地電位間で振幅する低電位信号である。
従って、Ｐ型ＭＯＳトランジスタ６及びＮ型ＭＯＳトランジスタ７は反転増幅器を形成する。そうすると、Ｎ型ＭＯＳトランジスタ４のゲートに接続する入力端子３からの信号は、反転増幅されて、ノード１６を介して、Ｎ型ＭＯＳトランジスタ９、及び、Ｐ型ＭＯＳトランジスタ３１のゲートに伝達される。従って、ノード１６に出力される信号は、低電位と接地電位間で振幅する低電位信号である。
その結果、ノード１５には、入力端子３とは、論理が反転した信号が発生し、その信号が維持される。
また、ノード１７には、Ｎ型ＭＯＳトランジスタ９のゲートに伝えられた信号と論理が反転した信号が発生し、その信号は維持される。Ｐ型ＭＯＳトランジスタ２及びＰ型ＭＯＳトランジスタ８それぞれのゲートは、いわゆる交差接続がされており、ラッチ回路を構成しているからである。
なお、ノード１５とノード１７の信号は、高電位電源１に起因する高電位と、接地電位電源１４に起因する接地電位間で振幅する高電位信号である。
Ｎ型ＭＯＳトランジスタ７は、ソースが接地電位電源１４に接続し、ドレインがノード１６に接続し、ゲートが入力端子３、Ｐ型ＭＯＳトランジスタ６のゲート、Ｎ型ＭＯＳトランジスタ４のゲート、及び、Ｐ型ＭＯＳトランジスタ３０に接続し、バックゲートが低電位電源５に接続している。なお、入力端子３に入力される信号は、低電位と接地電位間で振幅する低電位信号である。
従って、Ｐ型ＭＯＳトランジスタ６及びＮ型ＭＯＳトランジスタ７は反転増幅器を形成する。そうすると、Ｎ型ＭＯＳトランジスタ４のゲートに接続する入力端子３からの信号は、反転増幅されて、ノード１６を介して、Ｎ型ＭＯＳトランジスタ９、及び、Ｐ型ＭＯＳトランジスタ３１のゲートに伝達される。従って、ノード１６に出力される信号は、低電位と接地電位間で振幅する低電位信号である。
その結果、ノード１５には、入力端子３とは、論理が反転した信号が発生し、その信号が維持される。
また、ノード１７には、Ｎ型ＭＯＳトランジスタ９のゲートに伝えられた信号と論理が反転した信号が発生し、その信号は維持される。Ｐ型ＭＯＳトランジスタ２及びＰ型ＭＯＳトランジスタ８それぞれのゲートは、いわゆる交差接続がされており、ラッチ回路を構成しているからである。
なお、ノード１５とノード１７の信号は、高電位電源１に起因する高電位と、接地電位電源１４に起因する接地電位間で振幅する高電位信号である。
＜電源投入時のレベルシフト回路の動作＞
高電位電源１を先に投入する場合において、実施例２のレベルシフト回路は実施例１のレベルシフト回路と同様な動作をする。また、低電位電源５を先に投入する場合でも、実施例２のレベルシフト回路は実施例１のレベルシフト回路と同様な動作をする。
高電位電源１を先に投入する場合において、実施例２のレベルシフト回路は実施例１のレベルシフト回路と同様な動作をする。また、低電位電源５を先に投入する場合でも、実施例２のレベルシフト回路は実施例１のレベルシフト回路と同様な動作をする。
＜入力信号の論理が切り換わるときのレベルシフト回路の動作＞
入力信号の論理が切り換わる前に、入力端子３への入力信号は接地電位、ノード１６が低電位、ノード１５が高電位、ノード１７が低電位、出力端子１３からの出力信号が接地電位であったとする。
そして、入力信号が接地電位から低電位へ立ち上がった場合、実施例２のレベルシフト部２１は以下のように各ノードの電位が変化する。
まず、入力信号が低電位へ立ち上がるとＮ型ＭＯＳトランジスタ４がオンするが、このとき、ノード１６が接地電位になるまでに時間がかかるため、ノード１７の電位は接地電位のまである。そのとき、Ｐ型ＭＯＳトランジスタ２はオンであり、上記のように、Ｎ型ＭＯＳトランジスタ４が同時にオンしている。ここで、Ｐ型ＭＯＳトランジスタ３０はオフとなっているため、Ｐ型ＭＯＳトランジスタ２、Ｐ型ＭＯＳトランジスタ３０、及び、Ｎ型ＭＯＳトランジスタ４の電流経路は遮断されるため、上記の電流経路において、貫通電流が流れることがない。
なお、実施例１のレベルシフト部２０では、電流経路を遮断するＰ型ＭＯＳトランジスタ３０がないため、貫通電流が流れることを防止することができない。
その後、ノード１６が接地電位となり、ノード１７の電位が高電位となると、Ｐ型トランジスタ２はオフし、ノード１５の電位は接地電位となる。その結果、出力端子１３からの出力信号は高電位となる。
入力信号の論理が切り換わる前に、入力端子３への入力信号は接地電位、ノード１６が低電位、ノード１５が高電位、ノード１７が低電位、出力端子１３からの出力信号が接地電位であったとする。
そして、入力信号が接地電位から低電位へ立ち上がった場合、実施例２のレベルシフト部２１は以下のように各ノードの電位が変化する。
まず、入力信号が低電位へ立ち上がるとＮ型ＭＯＳトランジスタ４がオンするが、このとき、ノード１６が接地電位になるまでに時間がかかるため、ノード１７の電位は接地電位のまである。そのとき、Ｐ型ＭＯＳトランジスタ２はオンであり、上記のように、Ｎ型ＭＯＳトランジスタ４が同時にオンしている。ここで、Ｐ型ＭＯＳトランジスタ３０はオフとなっているため、Ｐ型ＭＯＳトランジスタ２、Ｐ型ＭＯＳトランジスタ３０、及び、Ｎ型ＭＯＳトランジスタ４の電流経路は遮断されるため、上記の電流経路において、貫通電流が流れることがない。
なお、実施例１のレベルシフト部２０では、電流経路を遮断するＰ型ＭＯＳトランジスタ３０がないため、貫通電流が流れることを防止することができない。
その後、ノード１６が接地電位となり、ノード１７の電位が高電位となると、Ｐ型トランジスタ２はオフし、ノード１５の電位は接地電位となる。その結果、出力端子１３からの出力信号は高電位となる。
＜まとめ＞
上記のように、実施例２のレベルシフト回路は、高電位電源１、低電位電源５、及び、接地電位１４が接続されており、低電位と接地電位間で振幅する入力信号を入力端子３で受け、ノード１５から高電位と接地電位間で振幅する出力信号を出力するレベルシフト部２１と、その出力信号を反転増幅するインバータ部２０と、ゲート電極に低電位電源５が接続されているＮ型ＭＯＳトランジスタ１２とを有するものである。なお、低電位信号を、高電位信号に変換することをレベルシフトという。
上記のように、実施例２のレベルシフト回路は、高電位電源１、低電位電源５、及び、接地電位１４が接続されており、低電位と接地電位間で振幅する入力信号を入力端子３で受け、ノード１５から高電位と接地電位間で振幅する出力信号を出力するレベルシフト部２１と、その出力信号を反転増幅するインバータ部２０と、ゲート電極に低電位電源５が接続されているＮ型ＭＯＳトランジスタ１２とを有するものである。なお、低電位信号を、高電位信号に変換することをレベルシフトという。
そして、上記のレベルシフト部２１において、Ｐ型ＭＯＳトランジスタ２、Ｐ型ＭＯＳトランジスタ３０、Ｐ型ＭＯＳトランジスタ３１、Ｐ型ＭＯＳトランジスタ８、Ｎ型ＭＯＳトランジスタ４、及び、Ｎ型ＭＯＳトランジスタ９と、Ｎ型ＭＯＳトランジスタ４及びＰ型ＭＯＳトランジスタ３０のゲート電極に接続する入力信号を受け、低電位と接地電位間で振幅する、入力信号の反転信号を、Ｎ型ＭＯＳトランジスタ９及びＰ型ＭＯＳトランジスタ３１のゲート電極に出力するインバータと、を備え、Ｐ型ＭＯＳトランジスタ２と、Ｐ型ＭＯＳトランシジスタ３０と、Ｎ型ＭＯＳトランジスタ４とは、高電位電源と接地電位電源間に直列接続され、Ｐ型ＭＯＳトランジスタ８と、Ｐ型ＭＯＳトランジスタ３１と、Ｎ型ＭＯＳトランジスタ９とは、高電位電源と接地電位電源間に直列接続され、Ｐ型ＭＯＳトランジスタ３０と、Ｎ型ＭＯＳトランジスタ４が接続するノード１５は、Ｐ型ＭＯＳトランジスタ８のゲート電極及びインバータに接続し、Ｐ型ＭＯＳトランジスタ３１と、Ｎ型ＭＯＳトランジスタ９が接続するノード１７は、Ｐ型ＭＯＳトランジスタ２のゲート電極に接続している。
その結果、実施例２のレベルシフト回路においては、時刻Ｔ１において高電位電源１が先に投入された場合には、低電位電源５が接地電位であるため、Ｎ型ＭＯＳトランジスタ１２はオフする。その結果、インバータ部２０に貫通電流が流れない。また、時刻Ｔ２に低電位電源５が投入されるまで、出力端子１３からは高電位を有する信号が出力される。
一方、実施例１のレベルシフト回路においては、時刻Ｔ１において低電位電源５が先に投入された場合には、高電位電源１が接地電位であるため、Ｎ型ＭＯＳトランジスタ１２はオンしているが、インバータ部２０に貫通電流が流れることがない。また、時刻Ｔ２に低電位電源５が投入され、かつ、入力端子３からの入力信号が低電位になったときには、出力端子３からの高電位を有する信号が出力される。
一方、実施例１のレベルシフト回路においては、時刻Ｔ１において低電位電源５が先に投入された場合には、高電位電源１が接地電位であるため、Ｎ型ＭＯＳトランジスタ１２はオンしているが、インバータ部２０に貫通電流が流れることがない。また、時刻Ｔ２に低電位電源５が投入され、かつ、入力端子３からの入力信号が低電位になったときには、出力端子３からの高電位を有する信号が出力される。
さらに、実施例２のレベルシフト回路においては、Ｐ型ＭＯＳトランジスタ３０とＰ型ＭＯＳトランジスタ３１がレベルシフト部２１に配置されていることにより、通常動作においてもレベルシフト部２１における貫通電流を防止することができる。
(実施例３)
実施例３は、アナログ回路と、ロジック回路と、ロジック回路からの制御信号を受けてアナログ回路に信号を出力する実施例１乃至実施例２のレベルシフト回路とを有する半導体回路装置に関する。そして、図５を用いて、実施例３を説明する。
実施例３は、アナログ回路と、ロジック回路と、ロジック回路からの制御信号を受けてアナログ回路に信号を出力する実施例１乃至実施例２のレベルシフト回路とを有する半導体回路装置に関する。そして、図５を用いて、実施例３を説明する。
図５は、実施例３の半導体回路装置５０を示す。半導体回路装置５０は、高電位の供給をうける高電位電源端子４０、アナログ回路４１、レベルシフト回路４２、信号伝達回路４３、ロジック回路４４、低電位の供給を受ける低電位電源端子４５、入力信号を受ける入力端子４６、出力信号を出力する出力端子４７から構成される。
なお、上記では、アナログ回路４１としたが、高電位により駆動される回路であれば、どのような回路であってもよい。また、上記では、ロジック回路４４としたが、低電位により駆動される回路であれば、どのような回路であってもよい。
なお、上記では、アナログ回路４１としたが、高電位により駆動される回路であれば、どのような回路であってもよい。また、上記では、ロジック回路４４としたが、低電位により駆動される回路であれば、どのような回路であってもよい。
高電位の供給を受ける高電位電源端子４０は、半導体回路装置５０の外部から高電位の供給を受ける端子である。ここで、高電位とは、例えば、３．０Ｖの電位を有するものである。
アナログ回路４１は、上記の高電位を受けて動作する回路である。例えば、アナログ回路４１は．デジタル信号をアナログ信号に変換する回路を含むものである。ここで、アナログ信号とは、その電位自体によって情報を伝える信号をいう。なお、アナログ回路４１に接続し、半導体回路装置の外部との信号の入出力を行う端子が、本実施例３の半導体回路装置にはないが、そのような端子が、アナログ回路４１に接続されていてもよい。
そして、アナログ回路４１は、ロジック回路４４から出力されたパワーダウン信号に応じて、又は、高電位電源１の投入時において、レベルシフト回路４２が発生する高電位信号、すなわち、高電位パワーダウン信号を受け取る。
さらに、アナログ回路４１は、ゲートにより上記の高電位パワーダウン信号受け、ソースにより高電位電源端子４０からの高電位を受け、ドレインにアナログ回路４１を構成するその他のトランジスタが接続されている、電源供給用のＰ型ＭＯＳトランジスタを有する。
その結果、高電位電源端子４０に高電位が外部から与えられていても、高電位パワーダウン信号が高電位であったときには、アナログ回路４１は高電位電源端子４０からの電位の供給が遮断される。なお、高電位電源端子４０に高電位が外部から与えられていなければ、高電位パワーダウン信号の電位によらず、アナログ回路４１には、高電位が供給されないのはいうまでもない。
レベルシフト回路４２は、実施例１又は実施例２のレベルシフト回路であって、かつ、低電位電源及び高電位電源が、低電位電源端子４５及び高電位電源端子４０に供給されているときに、低電位信号を、高電位信号に変換する回路をいう。なお、低電位信号を、高電位信号に変換することをレベルシフトという。
すなわち、レベルシフト回路４２は、ロジック回路４４から、アナログ回路４１の高電位の供給を遮断するか否かを制御するパワーダウン信号を受け取る。ここで、上記のパワーダウン信号は低電位信号である。そして、レベルシフト回路４２は、高電位電源端子４０に高電位が供給されており、低電位電源端子４５に低電位が供給されているときには、ロジック回路４４からのパワーダウン信号と同相の高電位信号をアナログ回路４１に供給する。
また、レベルシフト回路４２は、実施例１又は実施例２のレベルシフト回路であるため、高電位電源端子４０に先に高電位が供給されているが、低電位電源端子４５に低電位が供給されていないときに、高電位を有する高電位パワーダウン信号を、アナログ回路４１に出力する。
アナログ回路４１は、上記の高電位を受けて動作する回路である。例えば、アナログ回路４１は．デジタル信号をアナログ信号に変換する回路を含むものである。ここで、アナログ信号とは、その電位自体によって情報を伝える信号をいう。なお、アナログ回路４１に接続し、半導体回路装置の外部との信号の入出力を行う端子が、本実施例３の半導体回路装置にはないが、そのような端子が、アナログ回路４１に接続されていてもよい。
そして、アナログ回路４１は、ロジック回路４４から出力されたパワーダウン信号に応じて、又は、高電位電源１の投入時において、レベルシフト回路４２が発生する高電位信号、すなわち、高電位パワーダウン信号を受け取る。
さらに、アナログ回路４１は、ゲートにより上記の高電位パワーダウン信号受け、ソースにより高電位電源端子４０からの高電位を受け、ドレインにアナログ回路４１を構成するその他のトランジスタが接続されている、電源供給用のＰ型ＭＯＳトランジスタを有する。
その結果、高電位電源端子４０に高電位が外部から与えられていても、高電位パワーダウン信号が高電位であったときには、アナログ回路４１は高電位電源端子４０からの電位の供給が遮断される。なお、高電位電源端子４０に高電位が外部から与えられていなければ、高電位パワーダウン信号の電位によらず、アナログ回路４１には、高電位が供給されないのはいうまでもない。
レベルシフト回路４２は、実施例１又は実施例２のレベルシフト回路であって、かつ、低電位電源及び高電位電源が、低電位電源端子４５及び高電位電源端子４０に供給されているときに、低電位信号を、高電位信号に変換する回路をいう。なお、低電位信号を、高電位信号に変換することをレベルシフトという。
すなわち、レベルシフト回路４２は、ロジック回路４４から、アナログ回路４１の高電位の供給を遮断するか否かを制御するパワーダウン信号を受け取る。ここで、上記のパワーダウン信号は低電位信号である。そして、レベルシフト回路４２は、高電位電源端子４０に高電位が供給されており、低電位電源端子４５に低電位が供給されているときには、ロジック回路４４からのパワーダウン信号と同相の高電位信号をアナログ回路４１に供給する。
また、レベルシフト回路４２は、実施例１又は実施例２のレベルシフト回路であるため、高電位電源端子４０に先に高電位が供給されているが、低電位電源端子４５に低電位が供給されていないときに、高電位を有する高電位パワーダウン信号を、アナログ回路４１に出力する。
信号伝達回路４３は、アナログ回路からの高電位信号をデジタル回路へ伝達する回路である。例えば、信号伝達回路４３は、アナログ信号が有する高電位信号をゲートで受けても破壊されない、Ｎ型ＭＯＳトランジスタと、Ｐ型ＭＯＳトランジスタとからなるインバータで構成されており、低電位電源と接地電源によって動作するインバータである。
ロジック回路４４は、低電位電源を受けて動作する回路である。例えば、ロジック回路４４は、デジタルデータからなる画像データの圧縮、デジタルデータからなる動画データを扱う回路である。ここで、デジタル信号とは、所定の電位以上であった場合を「１」、所定の電位以下であった場合を「０」と認識して情報を伝える信号をいう。
なお、ロジック回路４４は、アナログ回路４１の高電位の供給を遮断するか否かを制御するパワーダウン信号を、レベルシフト回路４２に出力する。
ロジック回路４４は、低電位電源を受けて動作する回路である。例えば、ロジック回路４４は、デジタルデータからなる画像データの圧縮、デジタルデータからなる動画データを扱う回路である。ここで、デジタル信号とは、所定の電位以上であった場合を「１」、所定の電位以下であった場合を「０」と認識して情報を伝える信号をいう。
なお、ロジック回路４４は、アナログ回路４１の高電位の供給を遮断するか否かを制御するパワーダウン信号を、レベルシフト回路４２に出力する。
低電位電源の供給を受ける低電位電源端子４５は、半導体回路装置の外部より、低電位の供給を受ける端子である。ここで、低電位とは、例えば、１．８Ｖをいう。
入力信号を受ける入力端子４６は、ロジック回路に入力される半導体回路装置外部からの入力信号を受け取る端子である。なお、上記の入力信号は、例えば、接地電位と１．８Ｖ間の振幅を有するものである。
出力信号を出力する出力端子４７は、ロジック回路から半導体回路装置の外部への出力信号を出力する端子である。ここで、上記の出力信号は、例えば、接地電位と１．８Ｖ間の振幅を有するものである。
入力信号を受ける入力端子４６は、ロジック回路に入力される半導体回路装置外部からの入力信号を受け取る端子である。なお、上記の入力信号は、例えば、接地電位と１．８Ｖ間の振幅を有するものである。
出力信号を出力する出力端子４７は、ロジック回路から半導体回路装置の外部への出力信号を出力する端子である。ここで、上記の出力信号は、例えば、接地電位と１．８Ｖ間の振幅を有するものである。
＜まとめ＞
実施例３の半導体回路装置は、低電位電源端子と、高電位電源端子と、アナログ回路（高電位により駆動される回路）と、ロジック回路（低電位により駆動される回路）と、ロジック回路から出力された低電位信号を、高電位信号にレベルシフトして、アナログ回路に出力する実施例１又は実施例２のレベルシフト回路を有する。
そして、低電位電源はロジック回路用の電源であり、高電位電源はアナログ回路用の電源である。
また、上記のアナログ回路は、アナログ回路に供給されるレベルシフト回路からの高電位信号に基づいて、高電位電源のアナログ回路への供給又は遮断を選択する。
実施例３の半導体回路装置は、低電位電源端子と、高電位電源端子と、アナログ回路（高電位により駆動される回路）と、ロジック回路（低電位により駆動される回路）と、ロジック回路から出力された低電位信号を、高電位信号にレベルシフトして、アナログ回路に出力する実施例１又は実施例２のレベルシフト回路を有する。
そして、低電位電源はロジック回路用の電源であり、高電位電源はアナログ回路用の電源である。
また、上記のアナログ回路は、アナログ回路に供給されるレベルシフト回路からの高電位信号に基づいて、高電位電源のアナログ回路への供給又は遮断を選択する。
そうすると、実施例３の半導体回路装置においては、レベルシフト回路４２は、実施例１又は実施例２のレベルシフト回路であるため、高電位電源端子４０に先に高電位が供給されているが、低電位電源端子４５に低電位が供給されていないときに、高電位を有する高電位パワーダウン信号を、アナログ回路４１に出力する。そして、アナログ回路４１は、ゲートにより上記の高電位パワーダウン信号受け、ソースにより高電位電源端子４０からの高電位を受け、ドレインにアナログ回路４１を構成するその他のトランジスタが接続されている、電源供給用のＰ型ＭＯＳトランジスタを有する。その結果、アナログ回路４１は、高電位電源のアナログ回路４１への供給又は遮断を選択することができる。
そうすると、高電位電源端子４０に先に高電位が供給されているが、低電位電源端子４５に低電位が供給されていないときに、アナログ回路４１には高電位電源が供給されないため、アナログ回路４１中に貫通電流等の余剰電流がながれない。
また、低電位電源端子４５に先に低電位が供給されているが、高電位電源端子４０に高電位が供給されていないときにも、アナログ回路４１には高電位電源が供給されないため、アナログ回路４１中に貫通電流等の余剰電流がながれない。
また、低電位電源端子４５に先に低電位が供給されているが、高電位電源端子４０に高電位が供給されていないときにも、アナログ回路４１には高電位電源が供給されないため、アナログ回路４１中に貫通電流等の余剰電流がながれない。
本発明は、少なくとも２電源が供給されているレベルシフト回路であって、レベルシフト部と、インバータ部とを有し、インバータ部の貫通電流が、電源投入順序によらずに防止されるレベルシフト回路を供給することができる。
本発明は、高電位電源で動作するアナログ回路と、低電位電源で動作するロジック回路と、高電位電源の供給はされているが、低電位電源の供給がされていないときに、アナログ回路に高電位を有する信号を供給する上記のレベルシフト回路とを、備える半導体回路装置を提供することができる。
本発明は、高電位電源で動作するアナログ回路と、低電位電源で動作するロジック回路と、高電位電源の供給はされているが、低電位電源の供給がされていないときに、アナログ回路に高電位を有する信号を供給する上記のレベルシフト回路とを、備える半導体回路装置を提供することができる。
Claims (8)
- 高電位を発生する高電位電源と、
低電位を発生する低電位電源と、
接地電位を発生する接地電位電源と、
前記低電位と接地電位間で振幅する低電位信号を受け、前記高電位と接地電位間で振幅する高電位信号に変換して出力するレベルシフト部と、
前記レベルシフト部からの前記高電位信号を反転増幅するインバータ部と、
前記高電位電源と接地電源間にインバータ部と直列接続され、ゲート電極に前記低電位電源が接続されている、前記インバータ部に接地電位を供給するＮ型ＭＯＳトランジスタと、
を備えることを特徴とするレベルシフト回路。 - 前記レベルシフト部は、
第１のＰ型ＭＯＳトランジスタ、第２のＰ型ＭＯＳトランジスタ、第１のＮ型ＭＯＳトランジスタ、及び、第２のＮ型ＭＯＳトランジスタと、
前記第１のＮ型ＭＯＳトランジスタのゲート電極に接続する前記低電位信号を受け、前記低電位信号の反転信号を、前記第２のＮ型ＭＯＳトランジスタのゲート電極に出力するインバータと、を備え、
第１のＰ型ＭＯＳトランジスタと、第１のＮ型ＭＯＳトランジスタとは、前記高電位電源と前記接地電位電源間に直列接続され、
第２のＰ型ＭＯＳトランジスタと、第２のＮ型ＭＯＳトランジスタとは、前記高電位電源と前記接地電位電源間に直列接続され、
前記第１のＰ型ＭＯＳトランジスタと、前記第１のＮ型ＭＯＳトランジスタが接続する第１のノードは、前記第２のＰ型ＭＯＳトランジスタのゲート電極及び前記インバータ部に接続し、
前記第２のＰ型ＭＯＳトランジスタと、前記第２のＮ型ＭＯＳトランジスタが接続する第２のノードは、前記第１のＰ型ＭＯＳトランジスタのゲート電極に接続することを特徴とする請求項１記載のレベルシフト回路。 - 前記レベルシフト部は、
第１のＰ型ＭＯＳトランジスタ、第２のＰ型ＭＯＳトランジスタ、第３のＰ型ＭＯＳトランジスタ、第４のＰ型ＭＯＳトランジスタ、第１のＮ型ＭＯＳトランジスタ、及び、第２のＮ型ＭＯＳトランジスタと、
前記第１のＮ型ＭＯＳトランジスタのゲート電極及び前記第３のＰ型ＭＯＳトランジスタのゲート電極に接続する前記低電位信号を受け、前記低電位信号の反転信号を、前記第２のＮ型ＭＯＳトランジスタのゲート電極及び前記第４のＰ型ＭＯＳトランジスタのゲート電極に出力するインバータと、を備え、
第１のＰ型ＭＯＳトランジスタと、第３のＰ型ＭＯＳトランジスタと、第１のＮ型ＭＯＳトランジスタとは、前記高電位電源と前記接地電位電源間に直列接続され、
第２のＰ型ＭＯＳトランジスタと、第４のＰ型ＭＯＳトランジスタと、第２のＮ型ＭＯＳトランジスタとは、前記高電位電源と前記接地電位電源間に直列接続され、
前記第３のＰ型ＭＯＳトランジスタと、前記第１のＮ型ＭＯＳトランジスタが接続する第１のノードは、前記第２のＰ型ＭＯＳトランジスタのゲート電極及び前記インバータ部に接続し、
前記第４のＰ型ＭＯＳトランジスタと、前記第２のＮ型ＭＯＳトランジスタが接続する第２のノードは、前記第１のＰ型ＭＯＳトランジスタのゲート電極に接続することを特徴とする請求項１記載のレベルシフト回路。 - 高電位を発生する高電位電源と、低電位を発生する低電位電源と、接地電位を発生する接地電位電源と、前記低電位と接地電位間で振幅する低電位信号を受け、前記高電位と接地電位間で振幅する高電位信号に変換して出力するレベルシフト部と、
前記レベルシフト部からの前記高電位信号を反転増幅する、直列接続されたＰ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタからなるインバータ部と、
前記高電位電源と接地電源間にインバータ部と直列接続され、ゲート電極に前記低電位電源が接続されている、前記インバータ部に接地電位を供給するＮ型ＭＯＳトランジスタと、
を備えるベルシフト回路の駆動方法であって、
前記レベルシフト回路に、高電位電源を投入して、前記レベルシフト回路から前記高電位信号を出力させ、
その後、低電位電源を投入し、接地電位を有する入力信号を前記レベルシフト回路に入力し、出力端子に接地電位を有する信号を出力させることを特徴とするレベルシフト回路の駆動方法。 - 低電位電源が接続される低電位電源端子と、
高電位電源が接続される高電位電源端子と、
高電位により駆動される回路と、
低電位により駆動される回路と、
前記低電位により駆動される回路から出力された低電位信号を、レベルシフトして発生した高電位信号を、前記高電位により駆動される回路に出力する請求項１、請求項２、又は、請求項３の内の一つのレベルシフト回路を有する半導体回路装置。 - 前記低電位電源は、外部から与えられる前記低電位により駆動される回路用の電源であり、
前記高電位電源は、外部から与えられる前記高電位により駆動される回路用の電源であることを特徴とする請求項５記載の半導体回路装置。 - 前記高電位により駆動される回路はアナログ回路であり、前記低電位により駆動される回路はロジック回路であることを特徴とする請求項５記載の半導体回路装置。
- 前記アナログ回路は、前記レベルシフト回路からの前記高電位信号に基づいて、前記高電位電源の前記アナログ回路への供給又は遮断を選択することを特徴とする請求項７に記載の半導体回路装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2006/324519 WO2008072280A1 (ja) | 2006-12-08 | 2006-12-08 | レベルシフト回路、レベルシフト回路の駆動方法、及び、レベルシフト回路を有する半導体回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008072280A1 JPWO2008072280A1 (ja) | 2010-03-25 |
| JP4883094B2 true JP4883094B2 (ja) | 2012-02-22 |
Family
ID=39511312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008549115A Expired - Fee Related JP4883094B2 (ja) | 2006-12-08 | 2006-12-08 | レベルシフト回路、レベルシフト回路の駆動方法、及び、レベルシフト回路を有する半導体回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8143916B2 (ja) |
| JP (1) | JP4883094B2 (ja) |
| KR (1) | KR101139105B1 (ja) |
| CN (1) | CN101558562B (ja) |
| WO (1) | WO2008072280A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8258848B2 (en) * | 2010-09-07 | 2012-09-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Level shifter |
| JP2016116220A (ja) * | 2014-12-16 | 2016-06-23 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
| WO2016163142A1 (ja) * | 2015-04-09 | 2016-10-13 | 富士電機株式会社 | 駆動回路 |
| JP6769130B2 (ja) | 2016-06-22 | 2020-10-14 | セイコーエプソン株式会社 | 電源回路、回路装置、表示装置及び電子機器 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05308274A (ja) * | 1992-04-30 | 1993-11-19 | Matsushita Electric Ind Co Ltd | Ｃｍｏｓレベルシフト回路 |
| JP3705880B2 (ja) | 1996-11-28 | 2005-10-12 | 富士通株式会社 | レベルコンバータ及び半導体装置 |
| JPH10336007A (ja) | 1997-05-29 | 1998-12-18 | Fujitsu Ltd | レベルコンバータ、出力回路及び入出力回路 |
| US6064229A (en) * | 1998-03-26 | 2000-05-16 | Lucent Technologies Inc. | Voltage translating buffer based on low voltage technology |
| US6275070B1 (en) * | 1999-09-21 | 2001-08-14 | Motorola, Inc. | Integrated circuit having a high speed clock input buffer |
| US20030001628A1 (en) * | 2001-06-29 | 2003-01-02 | Intel Corporation | Voltage-level converter |
| CN1209876C (zh) * | 2002-08-26 | 2005-07-06 | 统宝光电股份有限公司 | 以薄膜晶体管所完成的低操作电压电平移位器 |
| JP2005266043A (ja) * | 2004-03-17 | 2005-09-29 | Hitachi Displays Ltd | 画像表示パネルおよびレベルシフト回路 |
| CN1258880C (zh) * | 2004-03-19 | 2006-06-07 | 清华大学 | 薄栅氧化层的低功耗自恢复的电平移位栅电压控制电路 |
| JP4492852B2 (ja) * | 2004-03-30 | 2010-06-30 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP4583202B2 (ja) * | 2005-02-17 | 2010-11-17 | 川崎マイクロエレクトロニクス株式会社 | レベルシフト回路 |
-
2006
- 2006-12-08 JP JP2008549115A patent/JP4883094B2/ja not_active Expired - Fee Related
- 2006-12-08 CN CN2006800565674A patent/CN101558562B/zh not_active Expired - Fee Related
- 2006-12-08 KR KR1020097012248A patent/KR101139105B1/ko not_active Expired - Fee Related
- 2006-12-08 WO PCT/JP2006/324519 patent/WO2008072280A1/ja not_active Ceased
-
2009
- 2009-06-05 US US12/479,221 patent/US8143916B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2008072280A1 (ja) | 2008-06-19 |
| US8143916B2 (en) | 2012-03-27 |
| CN101558562B (zh) | 2012-08-29 |
| KR20090087063A (ko) | 2009-08-14 |
| JPWO2008072280A1 (ja) | 2010-03-25 |
| US20090243697A1 (en) | 2009-10-01 |
| KR101139105B1 (ko) | 2012-04-30 |
| CN101558562A (zh) | 2009-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7501876B2 (en) | Level shifter circuit | |
| JP3657235B2 (ja) | レベルシフタ回路及び該レベルシフタ回路を備えた半導体装置 | |
| US9806716B2 (en) | Output signal generation circuitry for converting an input signal from a source voltage domain into an output signal for a destination voltage domain | |
| KR100379610B1 (ko) | 전압 레벨 차이로 인한 누설 전류를 효과적으로 차단할 수있는 전압 레벨 변환 장치를 구비한 온-칩 시스템 | |
| KR20180092804A (ko) | 레벨 시프터 | |
| JP2008061242A (ja) | 低電力レベルシフタ及び低電力レベルシフティング方法 | |
| JP2006054886A (ja) | ロー漏洩電流を持つレベルシフタ | |
| JP2009027632A (ja) | レベルシフト回路 | |
| CN101542905B (zh) | 反相器电路 | |
| JP4883094B2 (ja) | レベルシフト回路、レベルシフト回路の駆動方法、及び、レベルシフト回路を有する半導体回路装置 | |
| KR100290186B1 (ko) | 반도체 집적 회로 | |
| JP2004128590A (ja) | レベルシフタ回路 | |
| KR20190085305A (ko) | 입출력 회로 및 이를 포함하는 전자 소자 | |
| CN119628622A (zh) | 电压电平移位器 | |
| US20080265943A1 (en) | Line driving circuit of semiconductor device | |
| TWI455484B (zh) | 電位轉換電路 | |
| JP4772480B2 (ja) | 半導体集積装置 | |
| US20090015313A1 (en) | Level Shift Circuit and Semiconductor Integrated Circuit Including the Same | |
| JP2013187712A (ja) | レベルシフタ回路及び半導体集積回路並びにレベルシフタ回路の制御方法 | |
| KR20200114583A (ko) | 전압 온-오프 검출기 및 이를 포함하는 전자 소자 | |
| KR100214079B1 (ko) | 반도체 장치의 레벨쉬프터 | |
| CN110739958A (zh) | 电平转换电路 | |
| JP2006352204A (ja) | 電位検出回路及びそれを備える半導体集積回路 | |
| JP4631524B2 (ja) | ドライブ回路 | |
| CN115622373A (zh) | 驱动电路、双有源桥变换电路、电路工作方法及电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |